JP3211529B2 - Vertical MIS transistor - Google Patents
Vertical MIS transistorInfo
- Publication number
- JP3211529B2 JP3211529B2 JP32938793A JP32938793A JP3211529B2 JP 3211529 B2 JP3211529 B2 JP 3211529B2 JP 32938793 A JP32938793 A JP 32938793A JP 32938793 A JP32938793 A JP 32938793A JP 3211529 B2 JP3211529 B2 JP 3211529B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- source region
- body region
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 210000000746 body region Anatomy 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 description 14
- 239000000969 carrier Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Description
【０００１】[0001]
【産業上の利用分野】本発明は、縦型ＭＩＳトランジス
タに関し、微細化を図るとともに寄生バイポーラトラン
ジスタのターンオンを抑制するようにしたものである。BACKGROUND OF THE INVENTION The present invention relates to a vertical MIS transistor.
The size of the transistor is reduced and the turn-on of the parasitic bipolar transistor is suppressed.
【０００２】[0002]
【従来の技術】従来のＭＩＳ型半導体装置を、二重拡散
法を用いて形成した縦型パワーＭＯＳＦＥＴを例にとり
図４を用いて説明する。高濃度のＮ型基板１上には実質
的にドレイン領域として機能する低濃度のＮ型ドリフト
領域２が形成され、Ｎ型ドリフト領域２の表面側の所定
箇所にＰ型ボディ領域３が形成され、さらにＰ型ボディ
領域３の表面側の所定箇所に高濃度のＮ型ソース領域４
が形成されている。またＮ型ソース領域４とＮ型ドリフ
ト領域２の間におけるＰ型ボディ領域３上にゲート絶縁
膜５を介してゲート電極６が形成されている。８は層間
絶縁膜、９はソース電極である。このような縦型ＭＯＳ
ふぇＴには高濃度のＮ型ソース領域４、Ｐ型ボディ領域
３及び低濃度のＮ型ドリフト領域２によりＮ＋、Ｐ、Ｎ
−の積層構造があるため、Ｎ型ソース領域４をエミッ
タ、Ｐ型ボディ領域３をベース、Ｎ型ドリフト領域２を
コレクタとしたＮＰＮ型のバイポーラトランジスタが寄
生的に形成される。従来は、この寄生バイポーラトラン
ジスタのベース抵抗を低減してターンオンしにくくする
ためにＰ型ボディ領域３の一部に高濃度のＰ型コンタク
ト領域７を形成し、このＰ型コンタクト領域７をＮ型ソ
ース領域４と共にソース電極９に接続している。2. Description of the Related Art An example of a conventional MIS type semiconductor device is a vertical power MOSFET formed by a double diffusion method.
This will be described with reference to FIG. A low-concentration N-type drift region 2 substantially functioning as a drain region is formed on a high-concentration N-type substrate 1, and a P-type body region 3 is formed at a predetermined position on the surface side of N-type drift region 2. And a high-concentration N-type source region 4 at a predetermined location on the surface side of P-type body region 3.
Are formed. Further, a gate electrode 6 is formed on the P-type body region 3 between the N-type source region 4 and the N-type drift region 2 via a gate insulating film 5. 8 is an interlayer insulating film and 9 is a source electrode. Such vertical MOS
N + , P, and N are formed by a high-concentration N-type source region 4, a P-type body region 3, and a low-concentration N-type drift region 2.
Due to the negative lamination structure, an NPN-type bipolar transistor having the N-type source region 4 as an emitter, the P-type body region 3 as a base, and the N-type drift region 2 as a collector is parasitically formed. Conventionally, a high-concentration P-type contact region 7 is formed in a part of the P-type body region 3 in order to reduce the base resistance of the parasitic bipolar transistor and to make it difficult to turn on. It is connected to the source electrode 9 together with the source region 4.
【０００３】[0003]
【発明が解決しようとする課題】従来の縦型パワーＭＯ
ＳＦＥＴは高濃度のＰ型コンタクト領域が形成されてい
たため微細化することが難しく、その結果オン抵抗を十
分下げることができなかった。またＮ型ソース領域直下
のＰ型ボディ領域の抵抗Ｒが、なお寄生バイポーラトラ
ンジスタのベース抵抗として働き、Ｐ型ボディ領域を電
流が流れた場合に寄生バイポーラトランジスタがターン
オンして二次降伏等により装置破壊を招くおそれがある
という問題があった。SUMMARY OF THE INVENTION A conventional vertical power MO
Since the SFET has a high-concentration P-type contact region, it is difficult to miniaturize the SFET. As a result, the on-resistance cannot be sufficiently reduced. Further, the resistance R of the P-type body region immediately below the N-type source region still functions as the base resistance of the parasitic bipolar transistor, and when a current flows through the P-type body region, the parasitic bipolar transistor is turned on and the device is caused by secondary breakdown or the like. There has been a problem that destruction may be caused.
【０００４】本発明は、このような従来の問題に着目し
てなされたもので、装置を微細化することができてオン
抵抗を十分小さくすることができ、また寄生バイポーラ
トランジスタやサイリスタのターンオンを抑えて二次降
伏等による装置破壊を防止することができる縦型ＭＩＳ
トランジスタを提供することを目的とする。The present invention has been made in view of such a conventional problem. The device can be miniaturized, the on-resistance can be sufficiently reduced, and the turn-on of a parasitic bipolar transistor or thyristor can be reduced. Vertical MIS that can suppress equipment breakage due to secondary breakdown etc.
An object is to provide a transistor .
【０００５】[0005]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、第１に、半導体基板の一方の面側に形成
された第１導電型のボディ領域と、ボディ領域に形成さ
れた第２導電型のソース領域と、ボディ領域を間におい
てソース領域から離間して形成された第２導電型のドリ
フト領域と、半導体基板の他方の面側に形成されかつド
リフト領域に接続された第２導電型のドレイン領域と、
ドリフト領域とソース領域との間のボディ領域上にゲー
ト絶縁膜を介して形成されたゲート電極とを有する縦型
ＭＩＳトランジスタであって、ソース領域の少なくとも
ボディ領域と接する一部を、ボディ領域を形成している
半導体材料よりもバンドギャップの小さい半導体材料で
形成し、かつボディ領域はソース領域のみを介して所定
の電位が印加されるようにしたことを要旨とする。SUMMARY OF THE INVENTION In order to solve the above problems, the present invention firstly provides a first conductivity type body region formed on one surface side of a semiconductor substrate and a body region formed on the body region. A second conductivity type drift region formed at a distance from the source region with a second conductivity type source region and a body region therebetween; and a second conductivity type drift region formed on the other surface side of the semiconductor substrate and connected to the drift region. A second conductivity type drain region;
A vertical MIS transistor having a gate electrode formed on a body region between a drift region and a source region via a gate insulating film, wherein at least a part of the source region that is in contact with the body region is formed as a body region. The gist is that a semiconductor material having a smaller band gap than that of the semiconductor material is formed, and a predetermined potential is applied to the body region only through the source region.
【０００６】第２に、上記第１の構成において、前記ボ
ディ領域を形成している半導体材料はＳｉであり、前記
バンドギャップの小さい半導体材料はＳｉＧｅであり、
該ＳｉＧｅ以外の前記ソース領域の部分はＳｉであるこ
とを要旨とする。Second, in the first structure, the semiconductor material forming the body region is Si, the semiconductor material having a small band gap is SiGe,
The gist is that the portion of the source region other than the SiGe is Si.
【０００７】[0007]
【作用】上記構成において、第１に、ソース領域の少な
くとも一部がボディ領域を形成している半導体材料より
もバンドギャップの小さい半導体材料で形成されること
により、ボディ領域の多数キャリアがソース領域に流れ
込む際のポテンシャルバリアをほとんどなくすことが可
能となる。この結果、ボディ領域の多数キャリアはフリ
ーにソース領域との間を行き来できるようになる。これ
により、ソース領域をエミッタ、ボディ領域をベース、
第２導電型領域をコレクタとした寄生バイポーラトラン
ジスタがターンオンすることがなくなる。さらに、ボデ
ィ領域はソース領域のみを介して所定の電位が印加され
るようしたため、ソース領域がボディコンタクト領域と
しての機能も持つようになるのでボディコンタクト領域
の形成が不要となって装置の微細化が可能となる。In the above structure, first, at least a part of the source region is formed of a semiconductor material having a band gap smaller than that of the semiconductor material forming the body region, so that majority carriers in the body region are reduced. It is possible to almost eliminate the potential barrier when flowing into the device. As a result, majority carriers in the body region can freely move between the source region and the carrier. This allows the source region to be the emitter, the body region to be the base,
The parasitic bipolar transistor having the second conductivity type region as a collector is not turned on. Furthermore, Bode
A predetermined potential is applied only to the source region through the source region.
As a result, the source region also has a function as a body contact region, so that the formation of the body contact region becomes unnecessary and the device can be miniaturized.
【０００８】第２に、具体的には、ボディ領域を形成し
ている半導体材料はＳｉ、バンドギャップの小さい半導
体材料はＳｉＧｅとして、ＳｉＧｅ以外のソース領域の
部分はＳｉとすることにより、Ｓｉを基板材料としてソ
ース領域の部分に例えばＧｅのイオン注入を行うという
製法により、ソース領域のみをバンドギャップの小さい
半導体材料とするという構成を容易に実現することが可
能になる。[0008] Second, specifically, the semiconductor material forming the body region is Si, the semiconductor material having a small band gap is SiGe, and the portion of the source region other than SiGe is Si, so that Si is formed. By a manufacturing method in which, for example, Ge ions are implanted into the source region as a substrate material, a configuration in which only the source region is made of a semiconductor material having a small band gap can be easily realized.
【０００９】[0009]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は、本発明の第１実施例を示す図である。本
実施例は縦型パワーＭＯＳＦＥＴに適用されている。な
お、図１において前記図５における部材及び部位と同一
ないし均等のものは、前記と同一符号を以って示し、重
複した説明を省略する。図１（ａ）に示すように、本実
施例では高濃度のボディコンタクト領域がなく、また高
濃度のＮ型ソース領域１０は少なくともソース電極９に
接している部分がＰ型ボディ領域３を形成している半導
体材料よりもバンドギャップの小さい半導体材料で形成
されている。具体的には、後述するようにＰ型ボディ領
域３等はＳｉで形成され、バンドギャップの小さい半導
体材料にはＧｅＳｉが用いられている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a first embodiment of the present invention. This embodiment is applied to a vertical power MOSFET. In FIG. 1, components that are the same as or equivalent to those in FIG. 5 are denoted by the same reference numerals as those described above, and redundant description is omitted. As shown in FIG. 1A, in this embodiment, there is no high-concentration body contact region, and at least a portion of the high-concentration N-type source region 10 which is in contact with the source electrode 9 forms a P-type body region 3. It is formed of a semiconductor material having a smaller band gap than the semiconductor material used. Specifically, as described later, the P-type body region 3 and the like are formed of Si, and GeSi is used as a semiconductor material having a small band gap.
【００１０】図１（ｂ）は、同図（ａ）におけるＸ−Ｘ
部分のＮ型ソース領域１０とＰ型ボディ領域３のエネル
ギーバンド図である。Ｅf はフェルミ準位、Ｅc は伝導
帯、Ｅv は価電子帯である。Ｎ型ソース領域１０のバン
ドギャップを小さくし、Ｐ型ボディ領域３の不純物濃度
を低くすることによってＮ型ソース領域１０とＰ型ボデ
ィ領域３の価電子帯（ソース領域がＰ型の場合は伝導
帯）を等しくすることができる。このときパワーＭＯＳ
ＦＥＴの閾値を調整する必要があればＰ型ボディ領域３
の表面部分（図１（ａ）中の点線部分）のみの不純物濃
度を高くすればよい。FIG. 1B is a sectional view taken along line XX in FIG.
FIG. 4 is an energy band diagram of a portion of an N-type source region 10 and a P-type body region 3. E f is the Fermi level, E c is the conduction band, and E v is the valence band. By lowering the band gap of the N-type source region 10 and lowering the impurity concentration of the P-type body region 3, the valence band of the N-type source region 10 and the P-type body region 3 (the conduction band when the source region is P-type). Band) can be equal. At this time, power MOS
If it is necessary to adjust the threshold value of the FET, the P-type body region 3
The impurity concentration in only the surface portion (dotted line portion in FIG. 1A) may be increased.
【００１１】次に、上述のように構成された縦型パワー
ＭＯＳＦＥＴの作用を説明する。本実施例では、図１
（ｂ）から分るように、Ｐ型ボディ領域３の多数キャリ
アである正孔がＮ型ソース領域１０に流れ込む際のポテ
ンシャルバリアを無くすことが可能となる。この結果、
Ｐ型ボディ領域３の多数キャリアはフリーにＮ型ソース
領域１０との間を行き来できるようになる。これによ
り、高濃度のＮ型ソース領域１０をエミッタ、Ｐ型ボデ
ィ領域３をベース、低濃度のＮ型ドリフト領域２をコレ
クタとした寄生バイポーラトランジスタがターンオンす
ることがなくなる。また、Ｎ型ソース領域１０が、図５
の従来例の場合のコンタクト領域としても働くのでコン
タクト領域の形成が不要となって装置の微細化が可能に
なる。したがってパワーＭＯＳＦＥＴのオン抵抗を十分
小さくすることが可能となる。さらに、本実施例の構造
には、前記図５に示したようなベース抵抗Ｒが存在しな
いので、このことによっても寄生バイポーラトランジス
タのターンオンを抑えることができる。このように寄生
バイポーラトランジスタがターンオンできないのでパワ
ーＭＯＳＦＥＴが二次降伏したり熱暴走したりすること
がない。Next, the operation of the vertical power MOSFET configured as described above will be described. In this embodiment, FIG.
As can be seen from (b), it is possible to eliminate a potential barrier when holes as majority carriers in the P-type body region 3 flow into the N-type source region 10. As a result,
The majority carriers in the P-type body region 3 can freely move between the N-type source region 10 and the N-type source region 10. This prevents a parasitic bipolar transistor in which the high-concentration N-type source region 10 is used as the emitter, the P-type body region 3 is used as the base, and the low-concentration N-type drift region 2 is used as the collector. Further, the N-type source region 10 corresponds to FIG.
In the case of the conventional example, it also functions as a contact region, so that it is not necessary to form a contact region and the device can be miniaturized. Therefore, the ON resistance of the power MOSFET can be sufficiently reduced. Further, since the structure of the present embodiment does not have the base resistance R as shown in FIG. 5, the turn-on of the parasitic bipolar transistor can also be suppressed. As described above, since the parasitic bipolar transistor cannot be turned on, the power MOSFET does not undergo secondary breakdown or thermal runaway.
【００１２】縦型パワーＭＯＳＦＥＴをＳｉ基板上に形
成した場合のソース領域１０におけるバンドギャップの
小さい半導体材料としては、ＳｉＧｅ合金がある。図２
は、この場合の縦型パワーＭＯＳＦＥＴの製造方法例を
示している。まず、高濃度のＮ型Ｓｉ基板１上に低濃度
のＮ型Ｓｉドリフト領域２、Ｐ型ボディ領域３、Ｎ型ソ
ース領域１０、ゲート絶縁膜５、ゲート電極６を形成す
る。次いで、Ｎ型ソース領域１０のバンドギャップを小
さくするためにＧｅのイオン注入を行い、Ｎ型ソース領
域１０をＳｉＧｅ合金とする（図２（ａ））。次に層間
絶縁膜８を形成し、最後にソース電極９を形成する（図
２（ｂ））。As a semiconductor material having a small band gap in the source region 10 when a vertical power MOSFET is formed on a Si substrate, there is an SiGe alloy. FIG.
Shows an example of a method of manufacturing a vertical power MOSFET in this case. First, a low-concentration N-type Si drift region 2, a P-type body region 3, an N-type source region 10, a gate insulating film 5, and a gate electrode 6 are formed on a high-concentration N-type Si substrate 1. Next, Ge ions are implanted to reduce the band gap of the N-type source region 10, and the N-type source region 10 is made of a SiGe alloy (FIG. 2A). Next, an interlayer insulating film 8 is formed, and finally, a source electrode 9 is formed (FIG. 2B).
【００１３】図１（ｃ）は、本実施例におけるエネルギ
ーバンドの他の構成例を示す。同図に示すようにエネル
ギーバンドを調整しても、Ｐ型ボディ領域３の多数キャ
リアがＮ型ソース領域１０の前面でポテンシャルバリア
を感じることなく、フリーに行き来することができる。FIG. 1C shows another example of the configuration of the energy band in this embodiment. Even if the energy band is adjusted as shown in the figure, the majority carriers in the P-type body region 3 can move freely without feeling a potential barrier in front of the N-type source region 10.
【００１４】図３には、本発明の第２実施例を示す。本
実施例は、ＩＧＢＴに適用されている。ＩＧＢＴは、第
１実施例の縦型ＭＯＳＦＥＴに対して、その基板領域を
高濃度のＰ型基板１１に代えた構成になっている。ＩＧ
ＢＴに適用した場合には、前記第１実施例の作用、効果
以外に次のような作用効果を得ることができる。即ち、
ＩＧＢＴ構造の場合には、Ｐ型基板１１−Ｎ型ドリフト
領域２−Ｐ型ボディ領域３−Ｎ型ソース領域１０からな
るサイリスタが寄生的に形成される。この寄生サイリス
タがターンオンするとＩＧＢＴがラッチアップ状態にな
って制御不能になる。これに対しＮ型ソース領域１０の
バンドギャップを小さくした本実施例のＩＧＢＴの場合
は第１実施例で寄生バイポーラトランジスタがターンオ
ンできないのと同じ理由で寄生サイリスタもターンオン
することができず、したがってＩＧＢＴがラッチアップ
することはない。FIG. 3 shows a second embodiment of the present invention. This embodiment is applied to an IGBT. The IGBT has a configuration in which the substrate region of the vertical MOSFET of the first embodiment is replaced with a high-concentration P-type substrate 11. IG
When applied to BT, the following operation and effect can be obtained in addition to the operation and effect of the first embodiment. That is,
In the case of the IGBT structure, a thyristor composed of a P-type substrate 11-N-type drift region 2-P-type body region 3-N-type source region 10 is formed in a parasitic manner. When the parasitic thyristor is turned on, the IGBT enters a latch-up state and becomes uncontrollable. On the other hand, in the case of the IGBT of this embodiment in which the band gap of the N-type source region 10 is reduced, the parasitic thyristor cannot be turned on for the same reason that the parasitic bipolar transistor cannot be turned on in the first embodiment. Will not latch up.
【００１５】[0015]
【００１６】[0016]
【発明の効果】以上説明したように本発明によれば、第
１に、ボディ領域の表面側に形成されたソース領域の少
なくとも一部をそのボディ領域を形成している半導体材
料よりもバンドギャップの小さい半導体材料で形成した
ため、ボディ領域の多数キャリアがソース領域に流れ込
む際のポテンシャルバリアをほとんどなくすことが可能
となり、この結果、ボディ領域の多数キャリアがフリー
にソース領域との間を行き来できるようになって寄生バ
イポーラトランジスタやサイリスタがターンオンするこ
とが無くなり、二次降伏等による装置破壊を防止するこ
とができる。更に、ボディ領域はソース領域のみを介し
て所定の電位が印加されるようしたため、ソース領域が
ボディコンタクト領域としての機能も持つようになるの
でボディコンタクト領域の形成が不要となって装置の微
細化が可能となり、オン抵抗を十分に小さくすることが
できる。As described above, according to the present invention, first, at least a part of the source region formed on the surface side of the body region has a band gap smaller than that of the semiconductor material forming the body region. Since the semiconductor layer is formed of a semiconductor material having a small size, it is possible to substantially eliminate a potential barrier when majority carriers in the body region flow into the source region. As a result, majority carriers in the body region can freely move between the source region and the source region. As a result, the parasitic bipolar transistor and thyristor do not turn on, and device breakdown due to secondary breakdown or the like can be prevented. In addition, the body region only passes through the source region
As a result, a predetermined potential is applied to the source region.
Since it also has a function as a body contact region, it is not necessary to form a body contact region, and the device can be miniaturized, and the on-resistance can be sufficiently reduced.
【００１７】第２に、ボディ領域を形成している半導体
材料はＳｉ、バンドギャップの小さい半導体材料はＳｉ
Ｇｅとして、ＳｉＧｅ以外のソース領域の部分はＳｉと
したため、Ｓｉを基板材料としてソース領域の部分に例
えばＧｅのイオン注入を行うことにより、ソース領域の
みをバンドギャップの小さい半導体材料とする構成を容
易に実現することができる。Second, the semiconductor material forming the body region is Si, and the semiconductor material having a small band gap is Si.
Since Ge is a portion of the source region other than SiGe, which is Si, it is easy to make only the source region a semiconductor material having a small band gap by implanting, for example, Ge ions into the source region using Si as a substrate material. Can be realized.
【図１】本発明に係るＭＩＳ型半導体装置の第１実施例
を示す縦断面図及びエネルギーバンド図である。FIG. 1 is a longitudinal sectional view and an energy band diagram showing a first embodiment of a MIS type semiconductor device according to the present invention.
【図２】上記第１実施例の製造工程の一例を示す工程図
である。FIG. 2 is a process chart showing an example of a manufacturing process of the first embodiment.
【図３】本発明の第２実施例を示す縦断面図である。FIG. 3 is a longitudinal sectional view showing a second embodiment of the present invention.
【図４】従来の縦型パワーＭＯＳＦＥＴの縦断面図であ
る。FIG. 4 is a vertical sectional view of a conventional vertical power MOSFET.
２ ドリフト領域（第２導電型領域） ３ ボディ領域 ５ ゲート絶縁膜 ６ ゲート電極 １０，１７ ソース領域 2 drift region (second conductivity type region) 3 body region 5 gate insulating film 6 gate electrode 10, 17 source region
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 27/08 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 29/78 H01L 27/08
Claims (2)
１導電型のボディ領域と、 該ボディ領域に形成された第２導電型のソース領域と、 前記ボディ領域を間において前記ソース領域から離間し
て形成された第２導電型のドリフト領域と、 前記半導体基板の他方の面側に形成されかつ前記ドリフ
ト領域に接続された第２導電型のドレイン領域と、 前記ドリフト領域と前記ソース領域との間のボディ領域
上にゲート絶縁膜を介して形成されたゲート電極とを有
する縦型ＭＩＳトランジスタであって、 前記ソース領域の少なくともボディ領域と接する一部
を、ボディ領域を形成している半導体材料よりもバンド
ギャップの小さい半導体材料で形成し、かつボディ領域
はソース領域のみを介して所定の電位が印加されるよう
にしたことを特徴とする縦型ＭＩＳトランジスタ。A first conductive type body region formed on one surface side of a semiconductor substrate; a second conductive type source region formed in the body region; and the source region between the body regions. A second conductivity type drift region formed apart from the semiconductor substrate, a second conductivity type drain region formed on the other surface side of the semiconductor substrate and connected to the drift region, the drift region and the source A vertical MIS transistor having a gate electrode formed on a body region between the region and a gate insulating film, wherein at least a part of the source region in contact with the body region is formed by forming a body region. The semiconductor device is formed of a semiconductor material having a smaller band gap than that of the semiconductor material, and a predetermined potential is applied to the body region only through the source region. Vertical MIS transistor.
料はＳｉであり、前記バンドギャップの小さい半導体材
料はＳｉＧｅであり、該ＳｉＧｅ以外の前記ソース領域
の部分はＳｉであることを特徴とする請求項１記載の縦
型ＭＩＳトランジスタ。2. The semiconductor material forming the body region is Si, the semiconductor material having a small band gap is SiGe, and a portion of the source region other than the SiGe is Si. The vertical MIS transistor according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32938793A JP3211529B2 (en) | 1993-12-27 | 1993-12-27 | Vertical MIS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32938793A JP3211529B2 (en) | 1993-12-27 | 1993-12-27 | Vertical MIS transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193231A JPH07193231A (en) | 1995-07-28 |
| JP3211529B2 true JP3211529B2 (en) | 2001-09-25 |
Family
ID=18220875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32938793A Expired - Fee Related JP3211529B2 (en) | 1993-12-27 | 1993-12-27 | Vertical MIS transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211529B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9817643D0 (en) * | 1998-08-14 | 1998-10-07 | Philips Electronics Nv | Trench-gate semiconductor device |
| JP2001102575A (en) * | 1999-09-29 | 2001-04-13 | Nec Corp | Semiconductor device and temperature detection method therefor |
| DE10023115A1 (en) * | 2000-05-11 | 2001-11-29 | Infineon Technologies Ag | Semiconductor power component with a reduced parasitic bipolar transistor |
| JP4848607B2 (en) * | 2001-09-11 | 2011-12-28 | 株式会社デンソー | Method for manufacturing silicon carbide semiconductor device |
| US6765247B2 (en) * | 2001-10-12 | 2004-07-20 | Intersil Americas, Inc. | Integrated circuit with a MOS structure having reduced parasitic bipolar transistor action |
| US7755137B2 (en) * | 2004-10-07 | 2010-07-13 | Fairchild Semiconductor Corporation | Bandgap engineered MOS-gated power transistors |
-
1993
- 1993-12-27 JP JP32938793A patent/JP3211529B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07193231A (en) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158738B2 (en) | High breakdown voltage MIS field-effect transistor and semiconductor integrated circuit | |
| US6713794B2 (en) | Lateral semiconductor device | |
| JPH0687504B2 (en) | Semiconductor device | |
| JPH09219512A (en) | Mos field-effect transistor and manufacture thereof | |
| JPH10163342A (en) | Semiconductor device | |
| KR19980064498A (en) | Semiconductor device and manufacturing method thereof | |
| JPS6359545B2 (en) | ||
| JPH09139498A (en) | Semiconductor device and its manufacture | |
| JPH0575110A (en) | Semiconductor device | |
| JPH0618255B2 (en) | Semiconductor device | |
| US5072267A (en) | Complementary field effect transistor | |
| JPH04261065A (en) | Semiconductor device | |
| JP3211529B2 (en) | Vertical MIS transistor | |
| JPH02143566A (en) | Double diffusion type insulated gate field effect transistor | |
| JP2003338624A (en) | Semiconductor device | |
| JP3371836B2 (en) | Semiconductor device | |
| JPH01132167A (en) | Semiconductor device | |
| JPH0428149B2 (en) | ||
| JPS63244777A (en) | Mos field-effect transistor | |
| JPH0475387A (en) | Mis-type semiconductor device | |
| JP2728453B2 (en) | Output circuit | |
| JP2969832B2 (en) | MIS type semiconductor device | |
| JP3116695B2 (en) | Semiconductor device | |
| JP3247461B2 (en) | Semiconductor device and manufacturing method thereof, MOS gate drive type thyristor | |
| JP2816985B2 (en) | Vertical MOS field-effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |