JP3209315B2 - 磁気データリーダ装置 - Google Patents
磁気データリーダ装置Info
- Publication number
- JP3209315B2 JP3209315B2 JP16900595A JP16900595A JP3209315B2 JP 3209315 B2 JP3209315 B2 JP 3209315B2 JP 16900595 A JP16900595 A JP 16900595A JP 16900595 A JP16900595 A JP 16900595A JP 3209315 B2 JP3209315 B2 JP 3209315B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- peak
- amplifier
- waveform
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、通帳やカード等に貼り
付けられた磁気ストライプに記録された磁気データや定
期券等に記録された磁気データを読み取る磁気データリ
ーダ装置に関するものである。
付けられた磁気ストライプに記録された磁気データや定
期券等に記録された磁気データを読み取る磁気データリ
ーダ装置に関するものである。
【０００２】
【従来の技術】一般に、磁気データを読み取るには、磁
気ヘッドより出力される微小アナログ信号を増幅器によ
り増幅し、さらにパルス信号等に変換してデータを解読
し、情報を読み出すものである。従来の磁気データリー
ダ装置は、磁気ヘッドの出力を増幅する増幅器、この増
幅器のゲインを決める可変抵抗、増幅された波形を全波
整流する絶対値増幅器、全波整流された波形からピーク
を検出するピーク検出器、検出されたピークから解析を
行うデータ解析部がら構成される。
気ヘッドより出力される微小アナログ信号を増幅器によ
り増幅し、さらにパルス信号等に変換してデータを解読
し、情報を読み出すものである。従来の磁気データリー
ダ装置は、磁気ヘッドの出力を増幅する増幅器、この増
幅器のゲインを決める可変抵抗、増幅された波形を全波
整流する絶対値増幅器、全波整流された波形からピーク
を検出するピーク検出器、検出されたピークから解析を
行うデータ解析部がら構成される。
【０００３】ここで、増幅器のゲインは可変抵抗により
調整可能であり、予めテスト媒体の磁気データをリード
して、このテスト媒体の磁気データに合わせてゲインを
調整し、これを所望のゲインとしていた。
調整可能であり、予めテスト媒体の磁気データをリード
して、このテスト媒体の磁気データに合わせてゲインを
調整し、これを所望のゲインとしていた。
【０００４】
【発明が解決しようとする課題】しかしながら、可変抵
抗を用いてゲインを調整するのでは、調整の時間がかか
り、これがコストに反映して装置が高価なものとなって
しまうという問題があった。また、テスト媒体の磁気デ
ータに合わせてゲインを調整するので、磁気データが劣
化しているような場合は十分な大きさの出力波形が得ら
れず、磁気データを正しくリードできないという問題が
あった。
抗を用いてゲインを調整するのでは、調整の時間がかか
り、これがコストに反映して装置が高価なものとなって
しまうという問題があった。また、テスト媒体の磁気デ
ータに合わせてゲインを調整するので、磁気データが劣
化しているような場合は十分な大きさの出力波形が得ら
れず、磁気データを正しくリードできないという問題が
あった。
【０００５】このような問題を解決するため、自動にゲ
インを調整できる回路を搭載した磁気データリーダ装置
が考えられているが、アナログ回路で構成される部分が
多く、磁気データのデータトラック数が増えると更にそ
の分の回路が追加されるので部品数が増え、部品の実装
面積が大きくなってしまう問題があった。
インを調整できる回路を搭載した磁気データリーダ装置
が考えられているが、アナログ回路で構成される部分が
多く、磁気データのデータトラック数が増えると更にそ
の分の回路が追加されるので部品数が増え、部品の実装
面積が大きくなってしまう問題があった。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ため、本発明は、各種取引媒体に記録された磁気データ
の読み取りを行う磁気ヘッドと、磁気ヘッドより出力さ
れる波形を増幅する増幅器と、増幅した波形より波形の
ピーク部を検出するピーク検出部と、検出されたピーク
部からデータを解析する解析部とを備えた磁気データリ
ーダ装置において、前記増幅器から出力される波形が、
所望される大きさに追従するように該増幅器におけるゲ
インを可変とする自動ゲイン設定部と、前記増幅器から
出力される波形の中で、所定のスライスレベルを越える
部分があるときに出力されるレベル信号の立ち下がり部
分で前記自動ゲイン設定部におけるゲイン切り換えタイ
ミングとなるパルスを生成する立ち下がりエッジ回路と
を備えたものである。
ため、本発明は、各種取引媒体に記録された磁気データ
の読み取りを行う磁気ヘッドと、磁気ヘッドより出力さ
れる波形を増幅する増幅器と、増幅した波形より波形の
ピーク部を検出するピーク検出部と、検出されたピーク
部からデータを解析する解析部とを備えた磁気データリ
ーダ装置において、前記増幅器から出力される波形が、
所望される大きさに追従するように該増幅器におけるゲ
インを可変とする自動ゲイン設定部と、前記増幅器から
出力される波形の中で、所定のスライスレベルを越える
部分があるときに出力されるレベル信号の立ち下がり部
分で前記自動ゲイン設定部におけるゲイン切り換えタイ
ミングとなるパルスを生成する立ち下がりエッジ回路と
を備えたものである。
【０００７】
【作用】上述した構成を有する本発明は、増幅器から出
力される増幅波形のピーク値が所望の波高値よりも大き
く設定されたスライスレベルを越した場合、あるいは増
幅波形のピーク値が所望の波高値よりも小さく設定され
たスライスレベルを下回った場合にゲインを変えるが、
そのタイミングは、前記増幅波形の中で、所定のスライ
スレベルを越える部分があるときに出力されるレベル信
号の立ち下がり部分でゲインを変えることとし、このタ
イミングを図るために、後微分回路で構成される立ち下
がりエッジ回路を備えて、レベル信号の立ち下がり部分
でゲイン切り換えのトリガとなるパルスを発生させるこ
ととする。
力される増幅波形のピーク値が所望の波高値よりも大き
く設定されたスライスレベルを越した場合、あるいは増
幅波形のピーク値が所望の波高値よりも小さく設定され
たスライスレベルを下回った場合にゲインを変えるが、
そのタイミングは、前記増幅波形の中で、所定のスライ
スレベルを越える部分があるときに出力されるレベル信
号の立ち下がり部分でゲインを変えることとし、このタ
イミングを図るために、後微分回路で構成される立ち下
がりエッジ回路を備えて、レベル信号の立ち下がり部分
でゲイン切り換えのトリガとなるパルスを発生させるこ
ととする。
【０００８】
【実施例】以下、図面を参照して実施例を説明する。図
１は本発明の第１の実施例における磁気データリーダ装
置のブロック図である。図２は図１の磁気データリーダ
装置全体の出力波形図である。図において、磁気ヘッド
１は各種取引媒体に記録された磁気データ上を移動する
ことにより微小アナログ信号を検出する。
１は本発明の第１の実施例における磁気データリーダ装
置のブロック図である。図２は図１の磁気データリーダ
装置全体の出力波形図である。図において、磁気ヘッド
１は各種取引媒体に記録された磁気データ上を移動する
ことにより微小アナログ信号を検出する。
【０００９】バンドパスフィルタ２は、前記磁気ヘッド
１で検出された微小アナログ信号を整形する。増幅器３
は、前記バンドパスフィルタ２で整形した磁気ヘッド１
の出力波形（ａ）を増幅する。ゲイン切換部４はこの増
幅器３におけるゲインを切り換える。絶対値増幅器５
は、前記増幅器３で増幅された波形（ｂ）を全波整流す
る。
１で検出された微小アナログ信号を整形する。増幅器３
は、前記バンドパスフィルタ２で整形した磁気ヘッド１
の出力波形（ａ）を増幅する。ゲイン切換部４はこの増
幅器３におけるゲインを切り換える。絶対値増幅器５
は、前記増幅器３で増幅された波形（ｂ）を全波整流す
る。
【００１０】ピーク検出部６は、前記絶対値増幅器５で
処理された波形（ｃ）からピークが検出されるとピーク
信号（ｄ）を発生するピーク発生回路６ａと、このピー
ク発生回路６ａから出力されるピーク信号（ｄ）の立ち
上がりエッジを検出してピーク信号の立ち上がりエッジ
パルスを出力するピーク立ち上がりエッジ検出回路６ｂ
と、前記絶対値増幅器５で処理された波形（ｃ）から所
定のスライスレベルＶ s 以上の値が検出される部分でレ
ベル信号（ｅ）を発生するレベル発生回路６ｃから構成
される。
処理された波形（ｃ）からピークが検出されるとピーク
信号（ｄ）を発生するピーク発生回路６ａと、このピー
ク発生回路６ａから出力されるピーク信号（ｄ）の立ち
上がりエッジを検出してピーク信号の立ち上がりエッジ
パルスを出力するピーク立ち上がりエッジ検出回路６ｂ
と、前記絶対値増幅器５で処理された波形（ｃ）から所
定のスライスレベルＶ s 以上の値が検出される部分でレ
ベル信号（ｅ）を発生するレベル発生回路６ｃから構成
される。
【００１１】ＡＮＤ素子７は、前記ピーク立ち上がりエ
ッジ検出回路６ｂの出力とレベル発生回路６ｃの出力
（ｅ）が入力される。これにより、ピーク信号の立ち上
がりエッジパルスが出力されており、かつ、レベル信号
が発生している時、すなわち、ピークが所定のスライス
レベルを越えているときに、ピーク信号の立ち上がりエ
ッジパルス（ｆ）を出力するようになっている。これ
は、図２に示すように、ノイズにより生じるピーク信号
をゲートするためである。
ッジ検出回路６ｂの出力とレベル発生回路６ｃの出力
（ｅ）が入力される。これにより、ピーク信号の立ち上
がりエッジパルスが出力されており、かつ、レベル信号
が発生している時、すなわち、ピークが所定のスライス
レベルを越えているときに、ピーク信号の立ち上がりエ
ッジパルス（ｆ）を出力するようになっている。これ
は、図２に示すように、ノイズにより生じるピーク信号
をゲートするためである。
【００１２】自動ゲイン設定部８は前記ゲイン切換部４
で切り換えられる増幅器３のゲインを設定する。この自
動ゲイン設定部８には、絶対値増幅器５の出力（ｃ）、
ピーク検出部６の出力であるＡＮＤ素子７の出力
（ｄ）、図示しないＣＰＵ等より出力されるＳＥＴ−
１，ＳＥＴ−２信号、あらかじめ設定されて決まってい
る２種類のスライスレベルＶSH，ＶSLが入力され、また
自動ゲイン設定部８の出力はゲイン切換部４へ接続さ
れ、この出力を受けて、ゲイン切換部４は増幅器３にお
けるゲインを切り換える。
で切り換えられる増幅器３のゲインを設定する。この自
動ゲイン設定部８には、絶対値増幅器５の出力（ｃ）、
ピーク検出部６の出力であるＡＮＤ素子７の出力
（ｄ）、図示しないＣＰＵ等より出力されるＳＥＴ−
１，ＳＥＴ−２信号、あらかじめ設定されて決まってい
る２種類のスライスレベルＶSH，ＶSLが入力され、また
自動ゲイン設定部８の出力はゲイン切換部４へ接続さ
れ、この出力を受けて、ゲイン切換部４は増幅器３にお
けるゲインを切り換える。
【００１３】以下に、この自動ゲイン設定部８の詳細を
説明する。１１は第１の比較器で、この第１の比較器１
１には、前記絶対値増幅器５の出力（ｃ）と所望の波高
値より所定量高く設定されているスライスレベルＶSHが
入力される。１２は第２の比較器で、この第２の比較器
１２には、絶対値増幅器５の出力（ｃ）と所望の波高値
より所定量低く設定されているスライスレベルＶSLが入
力される。
説明する。１１は第１の比較器で、この第１の比較器１
１には、前記絶対値増幅器５の出力（ｃ）と所望の波高
値より所定量高く設定されているスライスレベルＶSHが
入力される。１２は第２の比較器で、この第２の比較器
１２には、絶対値増幅器５の出力（ｃ）と所望の波高値
より所定量低く設定されているスライスレベルＶSLが入
力される。
【００１４】１３はレベル信号立ち下がりエッジ回路
で、このレベル信号立ち下がりエッジ回路１３は、例え
ば後微分回路で構成され、前記レベル発生回路６ｃの出
力（ｅ）からレベル信号の立ち下がりエッジを検出して
ピーク信号の立ち下がりエッジパルスを出力する。１４
はＩＮＶ素子で、このＩＮＶ素子１４には、前記第２の
比較器１２の出力（ｈ）が入力される。
で、このレベル信号立ち下がりエッジ回路１３は、例え
ば後微分回路で構成され、前記レベル発生回路６ｃの出
力（ｅ）からレベル信号の立ち下がりエッジを検出して
ピーク信号の立ち下がりエッジパルスを出力する。１４
はＩＮＶ素子で、このＩＮＶ素子１４には、前記第２の
比較器１２の出力（ｈ）が入力される。
【００１５】１５は第１のＡＮＤ素子で、この第１のＡ
ＮＤ素子１５には、前記ＡＮＤ素子７の出力である立ち
上がりピークエッジパルス（ｆ）と前記第１の比較器１
１の出力（ｇ）が入力される。１６は第２のＡＮＤ素子
で、この第２のＡＮＤ素子１６には、前記ＡＮＤ素子７
の出力である立ち上がりピークエッジパルス（ｆ）と前
記ＩＮＶ素子１４を通った第２の比較器１２の出力が入
力される。
ＮＤ素子１５には、前記ＡＮＤ素子７の出力である立ち
上がりピークエッジパルス（ｆ）と前記第１の比較器１
１の出力（ｇ）が入力される。１６は第２のＡＮＤ素子
で、この第２のＡＮＤ素子１６には、前記ＡＮＤ素子７
の出力である立ち上がりピークエッジパルス（ｆ）と前
記ＩＮＶ素子１４を通った第２の比較器１２の出力が入
力される。
【００１６】１７は４ｂｉｔのカウンタで、このカウン
タ１７のＤＯＷＮ入力には、前記第１のＡＮＤ素子１５
の出力（ｉ）が入力され、ＵＰ入力には、第２のＡＮＤ
素子１６の出力（ｊ）が入力される。さらに、カウンタ
１７には図示しないＣＰＵ等より出力されるＳＥＴ−１
信号とイニシャル値データが入力される。１８は４ｂｉ
ｔのレジスタで、このレジスタ１８には、前記カウンタ
１７からの４ｂｉｔの出力と、図示しないＣＰＵ等より
出力されるＳＥＴ−２信号と、前記レベル信号立ち下が
りエッジ回路１３の出力（ｋ）がデータセット信号とし
て入力され、このレジスタ１８の４ｂｉｔの出力（Ｄ0
〜Ｄ3 ）はゲイン切換部４に入力される。
タ１７のＤＯＷＮ入力には、前記第１のＡＮＤ素子１５
の出力（ｉ）が入力され、ＵＰ入力には、第２のＡＮＤ
素子１６の出力（ｊ）が入力される。さらに、カウンタ
１７には図示しないＣＰＵ等より出力されるＳＥＴ−１
信号とイニシャル値データが入力される。１８は４ｂｉ
ｔのレジスタで、このレジスタ１８には、前記カウンタ
１７からの４ｂｉｔの出力と、図示しないＣＰＵ等より
出力されるＳＥＴ−２信号と、前記レベル信号立ち下が
りエッジ回路１３の出力（ｋ）がデータセット信号とし
て入力され、このレジスタ１８の４ｂｉｔの出力（Ｄ0
〜Ｄ3 ）はゲイン切換部４に入力される。
【００１７】図３は図１で説明したゲイン切換部４およ
び増幅器３の一例を表すブロック図である。ゲイン切換
部４は、４つのアナログスイッチＡＳＷ−１，ＡＳＷ−
２，ＡＳＷ−３，ＡＳＷ−４と、これらアナログスイッ
チＡＳＷ−１〜ＡＳＷ−４とそれぞれ接続された４つの
抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 とから構成され、アナログ
スイッチＡＳＷ−１〜ＡＳＷ−４の片方のスイッチ端子
は、全て結線されて０Ｖに接続され、他方のスイッチ端
子はそれぞれ抵抗Ｒ1 〜Ｒ4 に接続される。また、この
抵抗Ｒ1 〜Ｒ4 の他方の端子は、全て結線されて増幅器
３に接続される。そして、アナログスイッチＡＳＷ−１
〜ＡＳＷ−４のＯＮ／ＯＦＦ端子は、それぞれレジスタ
１８の出力であるＤ0 〜Ｄ3 と接続されており、レジス
タ１８の出力によりアナログスイッチＡＳＷ−１〜ＡＳ
Ｗ−４のＯＮ／ＯＦＦが制御され、増幅器３に接続され
る抵抗値が切り換えられることで、該増幅器３のゲイン
が切り換えられる。
び増幅器３の一例を表すブロック図である。ゲイン切換
部４は、４つのアナログスイッチＡＳＷ−１，ＡＳＷ−
２，ＡＳＷ−３，ＡＳＷ−４と、これらアナログスイッ
チＡＳＷ−１〜ＡＳＷ−４とそれぞれ接続された４つの
抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 とから構成され、アナログ
スイッチＡＳＷ−１〜ＡＳＷ−４の片方のスイッチ端子
は、全て結線されて０Ｖに接続され、他方のスイッチ端
子はそれぞれ抵抗Ｒ1 〜Ｒ4 に接続される。また、この
抵抗Ｒ1 〜Ｒ4 の他方の端子は、全て結線されて増幅器
３に接続される。そして、アナログスイッチＡＳＷ−１
〜ＡＳＷ−４のＯＮ／ＯＦＦ端子は、それぞれレジスタ
１８の出力であるＤ0 〜Ｄ3 と接続されており、レジス
タ１８の出力によりアナログスイッチＡＳＷ−１〜ＡＳ
Ｗ−４のＯＮ／ＯＦＦが制御され、増幅器３に接続され
る抵抗値が切り換えられることで、該増幅器３のゲイン
が切り換えられる。
【００１８】図４は上記自動ゲイン設定部８の各部から
出力される波形を表す波形図であり、以下に、第１の実
施例の作用を説明する。第１の比較器１１には、絶対値
増幅器５の出力である波形（ｃ）と、所望される目標波
高値Ｖ0 より高く設定してあるスライスレベルＶSHが入
力され、その出力（ｇ）は、比較の結果、波形（ｃ）が
スライスレベルＶSHより大きい部分ではｈｉｇｈレベル
（で表される状態）となり、波形（ｃ）がスライスレ
ベルＶSHより小さい部分ではｌｏｗレベルとなる。これ
は、第１の比較器１１の出力（ｇ）がｈｉｇｈレベルの
場合は、自動ゲイン設定部８により設定されるゲインが
大きすぎることを意味している。
出力される波形を表す波形図であり、以下に、第１の実
施例の作用を説明する。第１の比較器１１には、絶対値
増幅器５の出力である波形（ｃ）と、所望される目標波
高値Ｖ0 より高く設定してあるスライスレベルＶSHが入
力され、その出力（ｇ）は、比較の結果、波形（ｃ）が
スライスレベルＶSHより大きい部分ではｈｉｇｈレベル
（で表される状態）となり、波形（ｃ）がスライスレ
ベルＶSHより小さい部分ではｌｏｗレベルとなる。これ
は、第１の比較器１１の出力（ｇ）がｈｉｇｈレベルの
場合は、自動ゲイン設定部８により設定されるゲインが
大きすぎることを意味している。
【００１９】第２の比較器１２には、絶対値増幅器５の
出力の波形（ｃ）と、所望される目標波高値Ｖ0 より低
く設定してあるスライスレベルＶSLが入力され、その出
力（ｈ）は、比較の結果、波形（ｃ）がスライスレベル
ＶSLより小さい部分ではｌｏｗレベル（で表される状
態）となり、波形（ｃ）がスライスレベルＶSLより大き
い部分ではｈｉｇｈレベルとなる。これは、第２の比較
器１２の出力（ｈ）がｌｏｗレベルの場合は、自動ゲイ
ン設定部８により設定されるゲインが小さすぎることを
意味している。
出力の波形（ｃ）と、所望される目標波高値Ｖ0 より低
く設定してあるスライスレベルＶSLが入力され、その出
力（ｈ）は、比較の結果、波形（ｃ）がスライスレベル
ＶSLより小さい部分ではｌｏｗレベル（で表される状
態）となり、波形（ｃ）がスライスレベルＶSLより大き
い部分ではｈｉｇｈレベルとなる。これは、第２の比較
器１２の出力（ｈ）がｌｏｗレベルの場合は、自動ゲイ
ン設定部８により設定されるゲインが小さすぎることを
意味している。
【００２０】第１のＡＮＤ素子１５では、ＡＮＤ素子７
の出力である立ち上がりピークエッジパルス（ｆ）と第
１の比較器１１の出力（ｇ）の論理ＡＮＤをとり、その
出力（ｉ）は、立ち上がりピークエッジパルス（ｆ）が
ｈｉｇｈレベルで第１の比較器１１の出力（ｇ）がｈｉ
ｇｈレベルのとき、すなわち、ピークがあって、かつそ
のピークが所望される目標波高値Ｖ0 より所定量以上高
い場合にｈｉｇｈレベルとなって、′に表されるよう
なパルスが出力される。
の出力である立ち上がりピークエッジパルス（ｆ）と第
１の比較器１１の出力（ｇ）の論理ＡＮＤをとり、その
出力（ｉ）は、立ち上がりピークエッジパルス（ｆ）が
ｈｉｇｈレベルで第１の比較器１１の出力（ｇ）がｈｉ
ｇｈレベルのとき、すなわち、ピークがあって、かつそ
のピークが所望される目標波高値Ｖ0 より所定量以上高
い場合にｈｉｇｈレベルとなって、′に表されるよう
なパルスが出力される。
【００２１】そして、これがカウンタ１７に入力される
ことで、カウント値（ｌ）がダウンするようになってい
る。第２のＡＮＤ素子１６では、ＡＮＤ素子７の出力で
ある立ち上がりピークエッジパルス（ｆ）と第２の比較
器１２の出力（ｈ）をＩＮＶ素子１４で反転させたもの
との論理ＡＮＤをとり、その出力ｊは、立ち上がりピー
クエッジパルス（ｆ）がｈｉｇｈレベルで第２の比較器
１２の出力（ｈ）がｌｏｗレベルのとき、すなわち、ピ
ークがあって、かつそのピークが所望される目標波高値
Ｖ0 より所定量以上低い場合にｈｉｇｈレベルとなっ
て、′に表されるようなパルスが出力される。
ことで、カウント値（ｌ）がダウンするようになってい
る。第２のＡＮＤ素子１６では、ＡＮＤ素子７の出力で
ある立ち上がりピークエッジパルス（ｆ）と第２の比較
器１２の出力（ｈ）をＩＮＶ素子１４で反転させたもの
との論理ＡＮＤをとり、その出力ｊは、立ち上がりピー
クエッジパルス（ｆ）がｈｉｇｈレベルで第２の比較器
１２の出力（ｈ）がｌｏｗレベルのとき、すなわち、ピ
ークがあって、かつそのピークが所望される目標波高値
Ｖ0 より所定量以上低い場合にｈｉｇｈレベルとなっ
て、′に表されるようなパルスが出力される。
【００２２】そして、これがカウンタ１７に入力される
ことで、カウント値（ｌ）がアップするようになってい
る。ここで、上記カウンタ１７は４ｂｉｔ構成で、図示
しないＣＰＵ等より出力されるＳＥＴ−１信号により、
あらかじめ所定のイニシャル値、図４では“８”がセッ
トされており、これが、第１のＡＮＤ素子１５，第２の
ＡＮＤ素子１６より出力されるダウンパルス，アップパ
ルスによりカウントダウン，アップする。
ことで、カウント値（ｌ）がアップするようになってい
る。ここで、上記カウンタ１７は４ｂｉｔ構成で、図示
しないＣＰＵ等より出力されるＳＥＴ−１信号により、
あらかじめ所定のイニシャル値、図４では“８”がセッ
トされており、これが、第１のＡＮＤ素子１５，第２の
ＡＮＤ素子１６より出力されるダウンパルス，アップパ
ルスによりカウントダウン，アップする。
【００２３】また、レジスタ１８も４ｂｉｔのレジスタ
で、図示しないＣＰＵ等より出力されるＳＥＴ−２信号
により、カウンタ１７にセットされたイニシャル値と同
じ値がレジスタのイニシャル値としてセットされる（図
４（ｍ））。ここで、前記レジスタ１８には、データセ
ット信号としてレベル信号立ち下がりエッジ回路１３の
出力（ｋ）が入力される。
で、図示しないＣＰＵ等より出力されるＳＥＴ−２信号
により、カウンタ１７にセットされたイニシャル値と同
じ値がレジスタのイニシャル値としてセットされる（図
４（ｍ））。ここで、前記レジスタ１８には、データセ
ット信号としてレベル信号立ち下がりエッジ回路１３の
出力（ｋ）が入力される。
【００２４】このレベル信号立ち下がりエッジ回路１３
は、後微分回路でレベル発生回路６ｃの出力（ｅ）から
レベル信号の立ち下がりエッジを検出してピーク信号の
立ち下がりエッジパルスを出力しており、レジスタ１８
はレベル信号立ち下がりエッジ回路１３の出力（ｋ）に
よりそのときのカウンタ１７の出力を保持し、出力Ｄ 0
〜Ｄ3 がゲイン切換部４に出力される。
は、後微分回路でレベル発生回路６ｃの出力（ｅ）から
レベル信号の立ち下がりエッジを検出してピーク信号の
立ち下がりエッジパルスを出力しており、レジスタ１８
はレベル信号立ち下がりエッジ回路１３の出力（ｋ）に
よりそのときのカウンタ１７の出力を保持し、出力Ｄ 0
〜Ｄ3 がゲイン切換部４に出力される。
【００２５】たとえば、図４を用いてカウンタ１７のイ
ニシャル値が“８”の場合で説明すると、絶対値増幅器
５の出力（ｃ）の波形のピークがスライスレベルＶSHと
スライスレベルＶSLとの間に入る状態では、上述したよ
うに、第１のＡＮＤ素子１５，第２のＡＮＤ素子１６と
もパルスを出力せず、これにより、カウンタ１７のカウ
ント値（ｌ）は、上記“８”のままであり、レベル信号
の立ち下がり毎に出力されるパルス（ｋ）毎にレジスタ
１８にこのカウント値“８”がセットされる。
ニシャル値が“８”の場合で説明すると、絶対値増幅器
５の出力（ｃ）の波形のピークがスライスレベルＶSHと
スライスレベルＶSLとの間に入る状態では、上述したよ
うに、第１のＡＮＤ素子１５，第２のＡＮＤ素子１６と
もパルスを出力せず、これにより、カウンタ１７のカウ
ント値（ｌ）は、上記“８”のままであり、レベル信号
の立ち下がり毎に出力されるパルス（ｋ）毎にレジスタ
１８にこのカウント値“８”がセットされる。
【００２６】この状態から、絶対値増幅器５の出力
（ｃ）の波形のピークがスライスレベルＶSLに到達しな
くなると、第２のＡＮＤ素子１６からパルスが出力さ
れ、これにより、カウンタ１７のカウント値（ｌ）がカ
ウントアップされて“９”となる。そして、カウントア
ップして最初のレベル信号の波形の立ち下がり時に出力
されるパルス（ｋ）により、レジスタ１８にこのカウン
ト値“９”がセットされる。
（ｃ）の波形のピークがスライスレベルＶSLに到達しな
くなると、第２のＡＮＤ素子１６からパルスが出力さ
れ、これにより、カウンタ１７のカウント値（ｌ）がカ
ウントアップされて“９”となる。そして、カウントア
ップして最初のレベル信号の波形の立ち下がり時に出力
されるパルス（ｋ）により、レジスタ１８にこのカウン
ト値“９”がセットされる。
【００２７】なお、レジスタ１８の出力によってゲイン
切換部４により増幅器３におけるゲインが切り換えら
れ、上述したように、カウンタ１７のカウンタ値がカウ
ントアップされると、増幅の幅が大きくなるようになっ
ている。これにより、絶対値増幅器５の出力（ｃ）の波
形のピークがスライスレベルＶSLに到達せず、その結果
としてカウント値がアップされると、増幅の幅が大きく
なり、絶対値増幅器５の出力（ｃ）の波形の次のピーク
は前回より上がることになる。
切換部４により増幅器３におけるゲインが切り換えら
れ、上述したように、カウンタ１７のカウンタ値がカウ
ントアップされると、増幅の幅が大きくなるようになっ
ている。これにより、絶対値増幅器５の出力（ｃ）の波
形のピークがスライスレベルＶSLに到達せず、その結果
としてカウント値がアップされると、増幅の幅が大きく
なり、絶対値増幅器５の出力（ｃ）の波形の次のピーク
は前回より上がることになる。
【００２８】これにより、絶対値増幅器５の出力（ｃ）
の波形のピークがスライスレベルＶ SHとスライスレベル
ＶSLとの間に入ると、カウント値は変化せず、“９”の
ままとなる。この状態から、絶対値増幅器５の出力
（ｃ）の波形のピークがスライスレベルＶSHを越える
と、第１のＡＮＤ素子１５からパルスが出力され、これ
により、カウンタ１７のカウント値（ｌ）がカウントダ
ウンされて“８”となる。そして、カウントダウンして
最初のレベル信号の波形の立ち下がり時に出力されるパ
ルス（ｋ）により、レジスタ１８にこのカウント値
“８”がセットされる。
の波形のピークがスライスレベルＶ SHとスライスレベル
ＶSLとの間に入ると、カウント値は変化せず、“９”の
ままとなる。この状態から、絶対値増幅器５の出力
（ｃ）の波形のピークがスライスレベルＶSHを越える
と、第１のＡＮＤ素子１５からパルスが出力され、これ
により、カウンタ１７のカウント値（ｌ）がカウントダ
ウンされて“８”となる。そして、カウントダウンして
最初のレベル信号の波形の立ち下がり時に出力されるパ
ルス（ｋ）により、レジスタ１８にこのカウント値
“８”がセットされる。
【００２９】なお、上述したように、カウンタ１７のカ
ウント値がカウントダウンされると、ゲイン切換部４に
より増幅器３におけるゲインが切り換えられ、増幅の幅
が小さくなるようになっている。これにより、絶対値増
幅器５の出力（ｃ）の波形のピークがスライスレベルＶ
SHを越えて、その結果としてカウント値がダウンされる
と、増幅の幅が小さくなり、絶対値増幅器５の出力
（ｃ）の波形の次のピークは前回より下がることにな
る。
ウント値がカウントダウンされると、ゲイン切換部４に
より増幅器３におけるゲインが切り換えられ、増幅の幅
が小さくなるようになっている。これにより、絶対値増
幅器５の出力（ｃ）の波形のピークがスライスレベルＶ
SHを越えて、その結果としてカウント値がダウンされる
と、増幅の幅が小さくなり、絶対値増幅器５の出力
（ｃ）の波形の次のピークは前回より下がることにな
る。
【００３０】この後、絶対値増幅器５の出力（ｃ）の波
形のピークがスライスレベルＶSHとスライスレベルＶSL
との間に入る状態ではカウント値は変化せず、“８”の
ままである。このように、絶対値増幅器５の出力（ｃ）
の波形のピークがスライスレベルＶ SHとスライスレベル
ＶSLとの間に入っている状態では、カウンタ１７のカウ
ント値は変化せず、絶対値増幅器５の出力（ｃ）の波形
のピークがスライスレベルＶ SHを越えたり、スライスレ
ベルＶSLに到達しなくなると、カウンタ１７のカウント
値はアップあるいはダウンする。
形のピークがスライスレベルＶSHとスライスレベルＶSL
との間に入る状態ではカウント値は変化せず、“８”の
ままである。このように、絶対値増幅器５の出力（ｃ）
の波形のピークがスライスレベルＶ SHとスライスレベル
ＶSLとの間に入っている状態では、カウンタ１７のカウ
ント値は変化せず、絶対値増幅器５の出力（ｃ）の波形
のピークがスライスレベルＶ SHを越えたり、スライスレ
ベルＶSLに到達しなくなると、カウンタ１７のカウント
値はアップあるいはダウンする。
【００３１】なお、レジスタ１８の出力はレベル信号の
立ち下がり部で切り換わるため、結果として、ゲイン切
換部４のゲイン切り換えは絶対値増幅器５の出力（ｃ）
がスライスレベルＶSLより小さい部分で行われ、これに
より、ゲイン切り換え時に絶対値増幅器５の出力（ｃ）
の波形が乱れても、余分なピークパルスがでることはな
く、データ解析時に影響がでないようになっている。
立ち下がり部で切り換わるため、結果として、ゲイン切
換部４のゲイン切り換えは絶対値増幅器５の出力（ｃ）
がスライスレベルＶSLより小さい部分で行われ、これに
より、ゲイン切り換え時に絶対値増幅器５の出力（ｃ）
の波形が乱れても、余分なピークパルスがでることはな
く、データ解析時に影響がでないようになっている。
【００３２】図５はゲインの変化を表すグラフであり、
以下に、図３および図５を用いてゲイン切り換えの一例
を説明する。アナログスイッチＡＳＷ−１〜４のＯＮ／
ＯＦＦ端子にレジスタ１８の出力Ｄ 0 〜Ｄ3 が入力さ
れ、このＤ0 〜Ｄ3 の各ｂｉｔの状態に応じて前記アナ
ログスイッチＡＳＷ−１〜４はＯＮまたはＯＦＦ状態と
なり、ＯＮ／ＯＦＦ状態に応じて抵抗Ｒ1 〜Ｒ4 が並列
接続され、合成抵抗ＲS を生成する。そして、この合成
抵抗ＲS の値に応じて、増幅器３ではゲインが可変とな
る。
以下に、図３および図５を用いてゲイン切り換えの一例
を説明する。アナログスイッチＡＳＷ−１〜４のＯＮ／
ＯＦＦ端子にレジスタ１８の出力Ｄ 0 〜Ｄ3 が入力さ
れ、このＤ0 〜Ｄ3 の各ｂｉｔの状態に応じて前記アナ
ログスイッチＡＳＷ−１〜４はＯＮまたはＯＦＦ状態と
なり、ＯＮ／ＯＦＦ状態に応じて抵抗Ｒ1 〜Ｒ4 が並列
接続され、合成抵抗ＲS を生成する。そして、この合成
抵抗ＲS の値に応じて、増幅器３ではゲインが可変とな
る。
【００３３】増幅器３のゲインは抵抗Ｒf と合成抵抗Ｒ
S により（１＋（Ｒf ／ ＲS ））にて表現され、レジ
スタ１８の出力Ｄ0 〜Ｄ3 の２進数表示をＮとすると、
ゲインＧ（Ｎ）は以下の（１）式で表される。
S により（１＋（Ｒf ／ ＲS ））にて表現され、レジ
スタ１８の出力Ｄ0 〜Ｄ3 の２進数表示をＮとすると、
ゲインＧ（Ｎ）は以下の（１）式で表される。
【００３４】
【数１】 （但し、Ｎ＝１〜１５） ここで、Ｒ1 ＝ｒ，Ｒ2 ＝ｒ／２，Ｒ3 ＝ｒ／４，Ｒ4
＝ｒ／８，Ｒf ＝Ｋ・ｒとすると、上記（１）式は以下
の（２）式で表される。
＝ｒ／８，Ｒf ＝Ｋ・ｒとすると、上記（１）式は以下
の（２）式で表される。
【００３５】
【数２】Ｇ（Ｎ）＝１＋Ｎ・Ｋ ・・・（２） 上記（２）式より、ゲインの増加は直線で表すことがで
き、Ｋの値により直線の傾きが決定される。また、Ｇ
（Ｎ＋１）−Ｇ（Ｎ）＝Ｋであるので、Ｎの±１増減に
より、ゲインはＫ増減することになる。
き、Ｋの値により直線の傾きが決定される。また、Ｇ
（Ｎ＋１）−Ｇ（Ｎ）＝Ｋであるので、Ｎの±１増減に
より、ゲインはＫ増減することになる。
【００３６】よって、カウンタ１７の出力であるレジス
タ１８の出力（Ｄ0 〜Ｄ3 ＝Ｎ）に応じて増減するゲイ
ン値はＫとなる。ここで、増幅器３に入力される磁気ヘ
ッドの出力をＶinとすると、Ｖin・Ｋ＜（ＶSH−ＶSL）
となるようにＫを設定すれば、増幅器３で増幅された出
力波形はスライスレベルＶSH〜ＶSL間に収まることにな
る。そして、上述したようにＫ＝Ｒf ／ｒであるので、
標準の磁気ヘッドで基準となる磁気データをリードした
ときの増幅器３の入力信号をｖinとした場合、ｖin・Ｋ
＜（ＶSH−ＶSL）を満足するようなＫが得られるよう
に、ゲイン切換部４の各抵抗の抵抗値が決められてい
る。
タ１８の出力（Ｄ0 〜Ｄ3 ＝Ｎ）に応じて増減するゲイ
ン値はＫとなる。ここで、増幅器３に入力される磁気ヘ
ッドの出力をＶinとすると、Ｖin・Ｋ＜（ＶSH−ＶSL）
となるようにＫを設定すれば、増幅器３で増幅された出
力波形はスライスレベルＶSH〜ＶSL間に収まることにな
る。そして、上述したようにＫ＝Ｒf ／ｒであるので、
標準の磁気ヘッドで基準となる磁気データをリードした
ときの増幅器３の入力信号をｖinとした場合、ｖin・Ｋ
＜（ＶSH−ＶSL）を満足するようなＫが得られるよう
に、ゲイン切換部４の各抵抗の抵抗値が決められてい
る。
【００３７】以上のように、第１の実施例によれば、２
つの比較器の出力に応じてカウント値がアップあるいは
ダウンするカウンタを備え、このカウンタの値をレジス
タに保持し、このレジスタの出力のよりゲインを変化さ
せる自動ゲイン設定部８を設けて、絶対値増幅器５の出
力波形（ｃ）のピーク値がスライスレベルＶSH〜ＶSL間
に入るように増幅器３のゲインを可変としたので、磁気
ヘッド１の出力の大きさに追随してゲインが可変となる
ため、出力波形が小さいためにリードできなかった劣化
した磁気データのリードが可能となり、品質向上に大き
く貢献するものである。
つの比較器の出力に応じてカウント値がアップあるいは
ダウンするカウンタを備え、このカウンタの値をレジス
タに保持し、このレジスタの出力のよりゲインを変化さ
せる自動ゲイン設定部８を設けて、絶対値増幅器５の出
力波形（ｃ）のピーク値がスライスレベルＶSH〜ＶSL間
に入るように増幅器３のゲインを可変としたので、磁気
ヘッド１の出力の大きさに追随してゲインが可変となる
ため、出力波形が小さいためにリードできなかった劣化
した磁気データのリードが可能となり、品質向上に大き
く貢献するものである。
【００３８】このとき、後微分回路で構成できるレベル
信号立ち下がりエッジ回路１３を用いてカウンタ１７の
値をレジスタ１８にセットするタイミングを図ることと
したので、アナログ回路を用いずにゲインを切り換える
タイミングを得ることができる。これにより、アナログ
回路を用いることと比較して部品点数を減らすことがで
きるので、部品実装面積を小さくできる。
信号立ち下がりエッジ回路１３を用いてカウンタ１７の
値をレジスタ１８にセットするタイミングを図ることと
したので、アナログ回路を用いずにゲインを切り換える
タイミングを得ることができる。これにより、アナログ
回路を用いることと比較して部品点数を減らすことがで
きるので、部品実装面積を小さくできる。
【００３９】図６は本発明の第２の実施例の磁気データ
リーダ装置のブロック図、図７は第２の実施例の自動ゲ
イン設定部の出力波形図である。第２の実施例では、図
１で説明した第１の実施例のレベル信号立ち下がりエッ
ジ回路１３の出力にノイズゲート発生回路２０を接続す
るとともに、図１で説明したＡＮＤ素子７の出力と前記
ノイズゲート発生回路２０の出力が入力されるＡＮＤ素
子２１を備えたもので、その他の構成については図１と
同じであるので、ここではその説明は省略する。
リーダ装置のブロック図、図７は第２の実施例の自動ゲ
イン設定部の出力波形図である。第２の実施例では、図
１で説明した第１の実施例のレベル信号立ち下がりエッ
ジ回路１３の出力にノイズゲート発生回路２０を接続す
るとともに、図１で説明したＡＮＤ素子７の出力と前記
ノイズゲート発生回路２０の出力が入力されるＡＮＤ素
子２１を備えたもので、その他の構成については図１と
同じであるので、ここではその説明は省略する。
【００４０】前記ノイズゲート発生回路２０は、レベル
信号立ち下がりエッジ回路１３の出力（ｋ）をトリガと
して、決められた時間ｌｏｗレベルとなる信号（ｎ）を
出力するものである。以下に、第２の実施例の作用を説
明する。なお、第１の比較器１１により絶対値増幅器５
の出力（ｃ）が所定のスライスレベルＶSHを越えている
か検出して、第１の比較器１１の出力をダウンパルスと
してカウンタ１７のカウント値をダウンするか、第２の
比較器１２により絶対値増幅器５の出力（ｃ）が所定の
スライスレベルＶSLに到達しないか検出して、第２の比
較器１２の出力をアップパルスとしてカウンタ１７のカ
ウント値をアップし、レベル信号立ち下がりエッジ回路
１３の出力（ｋ）をトリガとしてカウンタ値をレジスタ
１８にセットして、これによりゲインの切り換えを行う
手順は第１の実施例で説明したものと同じである。
信号立ち下がりエッジ回路１３の出力（ｋ）をトリガと
して、決められた時間ｌｏｗレベルとなる信号（ｎ）を
出力するものである。以下に、第２の実施例の作用を説
明する。なお、第１の比較器１１により絶対値増幅器５
の出力（ｃ）が所定のスライスレベルＶSHを越えている
か検出して、第１の比較器１１の出力をダウンパルスと
してカウンタ１７のカウント値をダウンするか、第２の
比較器１２により絶対値増幅器５の出力（ｃ）が所定の
スライスレベルＶSLに到達しないか検出して、第２の比
較器１２の出力をアップパルスとしてカウンタ１７のカ
ウント値をアップし、レベル信号立ち下がりエッジ回路
１３の出力（ｋ）をトリガとしてカウンタ値をレジスタ
１８にセットして、これによりゲインの切り換えを行う
手順は第１の実施例で説明したものと同じである。
【００４１】ここで、前記ノイズゲート発生回路２０
は、前記レベル信号立ち下がりエッジ回路１３の出力
（ｋ）をトリガとして、決められた時間ｌｏｗレベルと
なる信号（ｎ）を出力するものであり、ノイズゲート発
生回路２０の出力がｌｏｗレベルの間は、ピーク検出部
６でピークが検出されてＡＮＤ素子７からｈｉｇｈレベ
ルの出力があっても、ＡＮＤ素子２１でゲートする。
は、前記レベル信号立ち下がりエッジ回路１３の出力
（ｋ）をトリガとして、決められた時間ｌｏｗレベルと
なる信号（ｎ）を出力するものであり、ノイズゲート発
生回路２０の出力がｌｏｗレベルの間は、ピーク検出部
６でピークが検出されてＡＮＤ素子７からｈｉｇｈレベ
ルの出力があっても、ＡＮＤ素子２１でゲートする。
【００４２】これにより、例えば、絶対値増幅器５の出
力（ｃ）が所定のスライスレベルＶ SLに到達せず、第２
の比較器１２よりアップパルスがカウンタ１７に入力さ
れてカウンタ値がアップし、レベル信号立ち下がりエッ
ジ回路１３の出力（ｋ）をトリガとしてカウンタ値がレ
ジスタ１８にセットされて、これによりゲインが大きく
なった時、波形割れを生じた際にゲインが大きくなって
いることで後のピークが検出された場合でも、前記ノイ
ズゲート発生回路２０がレベル信号立ち下がりエッジ回
路１３の出力（ｋ）をトリガとして決められた時間ｌｏ
ｗレベルとなる信号（ｎ）を出力することで、このピー
クがゲートされ、正規のピークのみを出力することがで
きる。
力（ｃ）が所定のスライスレベルＶ SLに到達せず、第２
の比較器１２よりアップパルスがカウンタ１７に入力さ
れてカウンタ値がアップし、レベル信号立ち下がりエッ
ジ回路１３の出力（ｋ）をトリガとしてカウンタ値がレ
ジスタ１８にセットされて、これによりゲインが大きく
なった時、波形割れを生じた際にゲインが大きくなって
いることで後のピークが検出された場合でも、前記ノイ
ズゲート発生回路２０がレベル信号立ち下がりエッジ回
路１３の出力（ｋ）をトリガとして決められた時間ｌｏ
ｗレベルとなる信号（ｎ）を出力することで、このピー
クがゲートされ、正規のピークのみを出力することがで
きる。
【００４３】以上説明したように、第２の実施例によれ
ば、ゲイン切り換えのトリガとなるレベル信号立ち下が
りエッジ回路１３の出力（ｋ）をトリガとして、決めら
れた時間ｌｏｗレベルとなる信号（ｎ）を出力するノイ
ズゲート発生回路２０とこのノイズゲート発生回路２０
の出力とピーク検出部６の出力が入力されるＡＮＤ素子
２１を備えたので、増幅率が大きくなるタイミングで発
生した波形割れによりピークが続けて検出されても、後
のピークがゲートされ、データ解析に必要なピークのみ
を有効とすることができる。
ば、ゲイン切り換えのトリガとなるレベル信号立ち下が
りエッジ回路１３の出力（ｋ）をトリガとして、決めら
れた時間ｌｏｗレベルとなる信号（ｎ）を出力するノイ
ズゲート発生回路２０とこのノイズゲート発生回路２０
の出力とピーク検出部６の出力が入力されるＡＮＤ素子
２１を備えたので、増幅率が大きくなるタイミングで発
生した波形割れによりピークが続けて検出されても、後
のピークがゲートされ、データ解析に必要なピークのみ
を有効とすることができる。
【００４４】図８は本発明の第３の実施例の磁気データ
リーダ装置のブロック図、図９は第３の実施例の自動ゲ
イン設定部の出力波形図である。第３の実施例では、図
１で説明した第１の実施例のレベル信号立ち下がりエッ
ジ回路１３の出力にパルス幅可変ワンショット発生回路
２２を接続するとともに、図１で説明したＡＮＤ素子７
の出力と前記パルス幅可変ワンショット発生回路２２の
出力が入力されるＡＮＤ素子２３を備えたもので、その
他の構成については図１と同じであるので、ここではそ
の説明は省略する。
リーダ装置のブロック図、図９は第３の実施例の自動ゲ
イン設定部の出力波形図である。第３の実施例では、図
１で説明した第１の実施例のレベル信号立ち下がりエッ
ジ回路１３の出力にパルス幅可変ワンショット発生回路
２２を接続するとともに、図１で説明したＡＮＤ素子７
の出力と前記パルス幅可変ワンショット発生回路２２の
出力が入力されるＡＮＤ素子２３を備えたもので、その
他の構成については図１と同じであるので、ここではそ
の説明は省略する。
【００４５】ここで、前記パルス幅可変ワンショット発
生回路２２は、図示しないＣＰＵより基準クロックとワ
ンショットパルス幅を決めるカウンタ値が入力され、前
記レベル信号立ち下がりエッジ回路１３の出力（ｋ）を
トリガとして、図示しないＣＰＵより入力された基準ク
ロックを用いて該ＣＰＵより入力されるカウント値をカ
ウントする間、ｌｏｗレベルのワンショットパルス
（ｐ）を出力するものである。
生回路２２は、図示しないＣＰＵより基準クロックとワ
ンショットパルス幅を決めるカウンタ値が入力され、前
記レベル信号立ち下がりエッジ回路１３の出力（ｋ）を
トリガとして、図示しないＣＰＵより入力された基準ク
ロックを用いて該ＣＰＵより入力されるカウント値をカ
ウントする間、ｌｏｗレベルのワンショットパルス
（ｐ）を出力するものである。
【００４６】以下に、第３の実施例の作用を説明する。
なお、第１の比較器１１により絶対値増幅器５の出力
（ｃ）が所定のスライスレベルＶSHを越えているか検出
して、第１の比較器１１の出力をダウンパルスとしてカ
ウンタ１７のカウント値をダウンするか、第２の比較器
１２により絶対値増幅器５の出力（ｃ）が所定のスライ
スレベルＶSLに到達しないか検出して、第２の比較器１
２の出力をアップパルスとしてカウンタ１７のカウント
値をアップし、レベル信号立ち下がりエッジ回路１３の
出力（ｋ）をトリガとしてカウンタ値をレジスタ１８に
セットして、これによりゲインの切り換えを行う手順は
第１の実施例で説明したものと同じである。
なお、第１の比較器１１により絶対値増幅器５の出力
（ｃ）が所定のスライスレベルＶSHを越えているか検出
して、第１の比較器１１の出力をダウンパルスとしてカ
ウンタ１７のカウント値をダウンするか、第２の比較器
１２により絶対値増幅器５の出力（ｃ）が所定のスライ
スレベルＶSLに到達しないか検出して、第２の比較器１
２の出力をアップパルスとしてカウンタ１７のカウント
値をアップし、レベル信号立ち下がりエッジ回路１３の
出力（ｋ）をトリガとしてカウンタ値をレジスタ１８に
セットして、これによりゲインの切り換えを行う手順は
第１の実施例で説明したものと同じである。
【００４７】ここで、前記パルス幅可変ワンショット発
生回路２２は、前記レベル信号立ち下がりエッジ回路１
３の出力（ｋ）をトリガとして図８（ｐ）に示すｌｏｗ
レベルのワンショット出力をスタートするとともに、図
示しないＣＰＵより入力された基準クロックを用いて該
ＣＰＵより入力されるカウント値をカウントして、カウ
ンタ値が０になった時、ワンショット出力をリセットす
るものであり、パルス幅可変ワンショット発生回路２２
の出力がｌｏｗレベルの間は、ピーク検出部６でピーク
が検出されてＡＮＤ素子７からｈｉｇｈレベルの出力が
あっても、ＡＮＤ素子２３でゲートする。
生回路２２は、前記レベル信号立ち下がりエッジ回路１
３の出力（ｋ）をトリガとして図８（ｐ）に示すｌｏｗ
レベルのワンショット出力をスタートするとともに、図
示しないＣＰＵより入力された基準クロックを用いて該
ＣＰＵより入力されるカウント値をカウントして、カウ
ンタ値が０になった時、ワンショット出力をリセットす
るものであり、パルス幅可変ワンショット発生回路２２
の出力がｌｏｗレベルの間は、ピーク検出部６でピーク
が検出されてＡＮＤ素子７からｈｉｇｈレベルの出力が
あっても、ＡＮＤ素子２３でゲートする。
【００４８】これにより、例えば、絶対値増幅器５の出
力（ｃ）が所定のスライスレベルＶ SLに到達せず、第２
の比較器１２よりアップパルスがカウンタ１７に入力さ
れてカウンタ値がアップし、レベル信号立ち下がりエッ
ジ回路１３の出力（ｋ）をトリガとしてカウンタ値がレ
ジスタ１８にセットされて、これによりゲインが大きく
なった時、波形割れを生じた際やノイズがゲインが大き
くなっていることでピークとして検出された場合でも、
前記パルス幅可変ワンショット発生回路２２がレベル信
号立ち下がりエッジ回路１３の出力（ｋ）をトリガとし
てＣＰＵからのカウント値をカウントしている間ｌｏｗ
レベルとなる信号（ｐ）を出力することで、このピーク
がゲートされ、正規のピークのみを出力することができ
る。
力（ｃ）が所定のスライスレベルＶ SLに到達せず、第２
の比較器１２よりアップパルスがカウンタ１７に入力さ
れてカウンタ値がアップし、レベル信号立ち下がりエッ
ジ回路１３の出力（ｋ）をトリガとしてカウンタ値がレ
ジスタ１８にセットされて、これによりゲインが大きく
なった時、波形割れを生じた際やノイズがゲインが大き
くなっていることでピークとして検出された場合でも、
前記パルス幅可変ワンショット発生回路２２がレベル信
号立ち下がりエッジ回路１３の出力（ｋ）をトリガとし
てＣＰＵからのカウント値をカウントしている間ｌｏｗ
レベルとなる信号（ｐ）を出力することで、このピーク
がゲートされ、正規のピークのみを出力することができ
る。
【００４９】以上説明したように、第３の実施例によれ
ば、ゲイン切り換えのトリガとなるレベル信号立ち下が
りエッジ回路１３の出力（ｋ）をトリガとして、ｌｏｗ
レベルのワンショット出力をスタートするとともに、図
示しないＣＰＵより入力された基準クロックを用いて該
ＣＰＵより入力されるカウント値をカウントして、カウ
ンタ値が０になった時、ワンショット出力をリセットす
るパルス幅可変ワンショット発生回路２２とこのパルス
幅可変ワンショット発生回路２２の出力とピーク検出部
６の出力が入力されるＡＮＤ素子２３を備えたので、増
幅率が大きくなるタイミングで発生した波形割れにより
ピークが続けて検出されたり、ノイズによりピークが検
出されても、後のピークがゲートされ、データ解析に必
要なピークのみを有効とすることができる。
ば、ゲイン切り換えのトリガとなるレベル信号立ち下が
りエッジ回路１３の出力（ｋ）をトリガとして、ｌｏｗ
レベルのワンショット出力をスタートするとともに、図
示しないＣＰＵより入力された基準クロックを用いて該
ＣＰＵより入力されるカウント値をカウントして、カウ
ンタ値が０になった時、ワンショット出力をリセットす
るパルス幅可変ワンショット発生回路２２とこのパルス
幅可変ワンショット発生回路２２の出力とピーク検出部
６の出力が入力されるＡＮＤ素子２３を備えたので、増
幅率が大きくなるタイミングで発生した波形割れにより
ピークが続けて検出されたり、ノイズによりピークが検
出されても、後のピークがゲートされ、データ解析に必
要なピークのみを有効とすることができる。
【００５０】このとき、ＣＰＵからのカウント値を変更
することでワンショット出力のパルス幅を変えることが
できるので、記録密度が異なる磁気データにも対応し
て、正規のピークパルスをゲートせずに波形割れやノイ
ズで生じるピークをゲートできる。
することでワンショット出力のパルス幅を変えることが
できるので、記録密度が異なる磁気データにも対応し
て、正規のピークパルスをゲートせずに波形割れやノイ
ズで生じるピークをゲートできる。
【００５１】
【発明の効果】以上説明したように、本発明は、磁気ヘ
ッドの出力を増幅して出力する増幅器からの増幅波形
が、所望される大きさに追従するように該増幅器におけ
るゲインを可変として、増幅波形が所望される大きさよ
り小さい時はゲインを大きくて増幅波形のピーク値が上
がるようにし、増幅波形が所望される大きさより大きい
時はゲインを小さくして増幅波形のピーク値を下げるよ
うにしたので、磁気データが劣化する等で磁気ヘッドの
出力が小さくなってしまった場合でも、増幅波形はデー
タ解析に必要な所望の大きさまで増幅され、これにより
データを正しく読み取って解析を行うことができる。こ
のとき、ゲインを変えるタイミングは、前記増幅波形の
中で、所定のスライスレベルを越える部分があるときに
出力されるレベル信号の立ち下がり部分でゲインを変え
ることとし、このタイミングを図るために、後微分回路
で構成される立ち下がりエッジ回路を備えて、レベル信
号の立ち下がり部分でゲイン切り換えのトリガとなるパ
ルスを発生させることとしたので、アナログ回路を用い
ずにゲインを変えるタイミングを得ることができ、アナ
ログ回路を用いないことで部品数を減らすことができ、
これにより、部品実装面積を小さくできる。
ッドの出力を増幅して出力する増幅器からの増幅波形
が、所望される大きさに追従するように該増幅器におけ
るゲインを可変として、増幅波形が所望される大きさよ
り小さい時はゲインを大きくて増幅波形のピーク値が上
がるようにし、増幅波形が所望される大きさより大きい
時はゲインを小さくして増幅波形のピーク値を下げるよ
うにしたので、磁気データが劣化する等で磁気ヘッドの
出力が小さくなってしまった場合でも、増幅波形はデー
タ解析に必要な所望の大きさまで増幅され、これにより
データを正しく読み取って解析を行うことができる。こ
のとき、ゲインを変えるタイミングは、前記増幅波形の
中で、所定のスライスレベルを越える部分があるときに
出力されるレベル信号の立ち下がり部分でゲインを変え
ることとし、このタイミングを図るために、後微分回路
で構成される立ち下がりエッジ回路を備えて、レベル信
号の立ち下がり部分でゲイン切り換えのトリガとなるパ
ルスを発生させることとしたので、アナログ回路を用い
ずにゲインを変えるタイミングを得ることができ、アナ
ログ回路を用いないことで部品数を減らすことができ、
これにより、部品実装面積を小さくできる。
【図１】本発明の第１の実施例における磁気データリー
ダ装置のブロック図
ダ装置のブロック図
【図２】磁気データリーダ装置全体の出力波形図
【図３】ゲイン切換部および増幅器の一例を表すブロッ
ク図
ク図
【図４】第１の実施例の自動ゲイン設定部の出力波形図
【図５】ゲインの変化を表すグラフ
【図６】本発明の第２の実施例の磁気データリーダ装置
のブロック図
のブロック図
【図７】第２の実施例の自動ゲイン設定部の出力波形図
【図８】本発明の第３の実施例の磁気データリーダ装置
のブロック図
のブロック図
【図９】第３の実施例の自動ゲイン設定部の出力波形図
１ 磁気ヘッド ３ 増幅器 ４ ゲイン切換部 ５ 絶対値増幅器 ６ ピーク検出部 ６ｃ レベル発生回路 ８ 自動ゲイン設定部 １３ レベル信号立ち下がりエッジ回路 １７ カウンタ １８ レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小沼 賢二 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 5/09
Claims (4)
- 【請求項１】 各種取引媒体に記録された磁気データの
読み取りを行う磁気ヘッドと、 磁気ヘッドより出力される波形を増幅する増幅器と、 増幅した波形より波形のピーク部を検出するピーク検出
部と、 検出されたピーク部からデータを解析する解析部とを備
えた磁気データリーダ装置において、 前記増幅器から出力される波形が、所望される大きさに
追従するように該増幅器におけるゲインを可変とする自
動ゲイン設定部と、 前記増幅器から出力される波形の中で、所定のスライス
レベルを越える部分があるときに出力されるレベル信号
の立ち下がり部分で前記自動ゲイン設定部におけるゲイ
ン切り換えタイミングとなるパルスを生成する立ち下が
りエッジ回路とを備えたことを特徴とする磁気データリ
ーダ装置。 - 【請求項２】 請求項１記載の磁気データリーダ装置に
おいて、 前記立ち下がりエッジ回路は、後微分回路から構成され
ることを特徴とする磁気データリーダ装置。 - 【請求項３】 請求項１記載の磁気データリーダ装置に
おいて、 前記立ち下がりエッジ回路の出力をトリガとして、所定
の時間ピークを出力させないゲート信号を発生するノイ
ズゲート発生回路を備えたことを特徴とする磁気データ
リーダ装置。 - 【請求項４】 請求項１記載の磁気データリーダ装置に
おいて、 前記立ち下がりエッジ回路の出力をトリガとして、カウ
ンタ値で決められたパルス幅でピークを出力させないゲ
ート信号を発生させるパルス幅可変ワンショット発生回
路を備えたことを特徴とする磁気データリーダ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16900595A JP3209315B2 (ja) | 1995-07-04 | 1995-07-04 | 磁気データリーダ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16900595A JP3209315B2 (ja) | 1995-07-04 | 1995-07-04 | 磁気データリーダ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0922503A JPH0922503A (ja) | 1997-01-21 |
| JP3209315B2 true JP3209315B2 (ja) | 2001-09-17 |
Family
ID=15878584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16900595A Expired - Lifetime JP3209315B2 (ja) | 1995-07-04 | 1995-07-04 | 磁気データリーダ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3209315B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6471944B1 (en) | 1997-08-07 | 2002-10-29 | Taisho Pharmaceutical Co., Ltd. | Aerosol powder with improved skin adhesion |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0423676D0 (en) * | 2004-10-25 | 2004-11-24 | Arjo Wiggins Ltd | Method for reading magnetic data |
-
1995
- 1995-07-04 JP JP16900595A patent/JP3209315B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6471944B1 (en) | 1997-08-07 | 2002-10-29 | Taisho Pharmaceutical Co., Ltd. | Aerosol powder with improved skin adhesion |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0922503A (ja) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1997039365A1 (en) | Method and apparatus for detecting defects on the surface of a data recording medium | |
| EP0042944A2 (en) | Character recognition system | |
| US9263069B2 (en) | Spectral noise analysis for read head structures | |
| JP3209315B2 (ja) | 磁気データリーダ装置 | |
| US4141494A (en) | Digital code reader | |
| US6501607B2 (en) | Channel quality monitor (CQM) for digital peak detection (DPD) | |
| US7036731B2 (en) | Reading method for data in card reader and card reader utilizing the same | |
| KR100269500B1 (ko) | Mr 헤드의 성능 평가 방법 및이 방법이 적용된 자기 디스크 장치 | |
| US5852535A (en) | Accurate measurement of preformatted track servo patterns by a magnetic data tape drive | |
| JPH0765377A (ja) | 記録状態検出装置及び光記録媒体 | |
| US6445519B1 (en) | Basline instability detector | |
| WO1994012981A1 (en) | Head switching method for staggered servo and circuit thereof | |
| Palmer et al. | Media design considerations for a PRML channel | |
| US6762893B2 (en) | Skip write detection apparatus and method | |
| JP3510371B2 (ja) | 磁気データ読取装置 | |
| JPH07334802A (ja) | 磁気ストライプリーダライタ | |
| JP3532639B2 (ja) | 磁気情報記録装置 | |
| JP2762489B2 (ja) | 磁気ディスクの試験方法 | |
| JP4015921B2 (ja) | 磁気ヘッドのノイズ特性測定方法および測定装置 | |
| JP2826485B2 (ja) | 磁気ディスク装置の読出し電圧測定方法 | |
| JP2954104B2 (ja) | バルクハウゼンノイズ検出方法 | |
| KR940006925Y1 (ko) | 하드디스크 드라이브의 펄스검출 제어회로 | |
| US20060104177A1 (en) | Defect detection circuit | |
| EP0863508A3 (en) | Head position detecting method and disk device | |
| KR100518511B1 (ko) | 자기 저항 헤드를 가지는 자기 정보 저장 장치의 자동 이득 제어 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |