JP3209130B2 - Solar cell - Google Patents

Solar cell

Info

Publication number
JP3209130B2
JP3209130B2 JP03006897A JP3006897A JP3209130B2 JP 3209130 B2 JP3209130 B2 JP 3209130B2 JP 03006897 A JP03006897 A JP 03006897A JP 3006897 A JP3006897 A JP 3006897A JP 3209130 B2 JP3209130 B2 JP 3209130B2
Authority
JP
Japan
Prior art keywords
type
layer
silicon substrate
crystalline silicon
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03006897A
Other languages
Japanese (ja)
Other versions
JPH10229210A (en
Inventor
恭一 丹下
保 勝間田
崇 佐塚
知理 長島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP03006897A priority Critical patent/JP3209130B2/en
Publication of JPH10229210A publication Critical patent/JPH10229210A/en
Application granted granted Critical
Publication of JP3209130B2 publication Critical patent/JP3209130B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529Shape of the potential jump barrier or surface barrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は太陽電池セル、特に
太陽電池セルの光電変換効率を向上させるための構造に
関する。
The present invention relates to a solar cell, and more particularly to a structure for improving the photoelectric conversion efficiency of a solar cell.

【0002】[0002]

【従来の技術】従来より、受光面の面積をなるべく多く
確保するために、電極を受光面と反対側の裏面側に形成
した太陽電池が開発されている。特開平3−16557
8号公報にもp+ 型シリコン(Si)層とn+ 型Si層
とが正極及び負極として交互に配設された太陽電池セル
が開示されている。図10には、本従来例に係る太陽電
池セルの部分断面図が示される。図10において、p型
の結晶シリコン基板10の裏面側に、p+ 型Si層12
からなる溝と、n+ 型Si層14からなる溝とが形成さ
れている。p+ 型Si層12からなる溝の中には、アル
ミニウム−シリコン合金層により構成された正電極16
が埋め込まれ、n+ 型Si層14からなる溝の中には銀
により構成された負電極18が埋め込まれている。
2. Description of the Related Art Heretofore, a solar cell has been developed in which an electrode is formed on the back surface opposite to the light receiving surface in order to secure as much area of the light receiving surface as possible. JP-A-3-16557
No. 8 also discloses a solar cell in which a p + type silicon (Si) layer and an n + type Si layer are alternately arranged as a positive electrode and a negative electrode. FIG. 10 shows a partial cross-sectional view of a solar cell according to this conventional example. In FIG. 10, a p + -type Si layer 12 is provided on the back side of a p-type crystalline silicon substrate 10.
And a groove made of the n + -type Si layer 14 are formed. A positive electrode 16 made of an aluminum-silicon alloy layer is provided in a groove made of the p + -type Si layer 12.
Is embedded, and a negative electrode 18 made of silver is embedded in a groove made of the n + -type Si layer 14.

【0003】本従来例によれば、p+ 型Si層12、n
+ 型Si層14とこれらに埋め込まれた正電極16及び
負電極18との接触面積を増大させ、これらの間の接触
抵抗を低減できる。また、正電極16と負電極18の厚
みを増加させることができるので、金属固有抵抗も低減
することができる。このため、太陽電池セルの内部抵抗
を低減することができる。また、p+ 型Si層12、n
+ 型Si層14は、上述したように溝形状となっている
ので、この凹部と結晶シリコン基板10の受光面との距
離が短縮され、キャリア再結合が減少することにより光
電変換効率を向上できる。
According to this conventional example, the p + type Si layer 12, n
The contact area between the + type Si layer 14 and the positive electrode 16 and the negative electrode 18 embedded therein can be increased, and the contact resistance between them can be reduced. Further, since the thickness of the positive electrode 16 and the negative electrode 18 can be increased, the metal specific resistance can be reduced. For this reason, the internal resistance of the solar cell can be reduced. Further, the p + -type Si layer 12, n
Since the + type Si layer 14 has a groove shape as described above, the distance between the concave portion and the light receiving surface of the crystalline silicon substrate 10 is shortened, and the carrier recombination is reduced, so that the photoelectric conversion efficiency can be improved. .

【0004】[0004]

【発明が解決しようとする課題】しかし、上記従来技術
においては、受光面の裏面側に形成された溝がU字形状
をしており、形成しにくいという問題があった。また、
単に裏面側に溝を形成することのみが開示されている
が、溝の大きさや配置についても最適値があると考えら
れ、この点を解明する必要がある。
However, in the above-mentioned prior art, there is a problem that the groove formed on the back surface side of the light receiving surface is U-shaped, and it is difficult to form the groove. Also,
Although only the formation of a groove on the back side is disclosed, it is considered that there is an optimum value for the size and arrangement of the groove, and it is necessary to clarify this point.

【0005】さらに、負電極18として銀を使用してい
るが、n+ 型Si層との密着性、接触抵抗等を考えた場
合、チタン(Ti)を使用することが望ましい。
Further, silver is used as the negative electrode 18, but titanium (Ti) is desirably used in consideration of adhesion and contact resistance with the n + -type Si layer.

【0006】さらに、上記従来例では正電極16として
アルミニウム−シリコン合金が使用されているので、正
極側のバス電極にもアルミニウムが使用される。しか
し、アルミニウムははんだ付けができないので、一般に
アルミニウム上にニッケルメッキをしたうえ金メッキが
行われる。ところが、パターン形成途中でアルミニウム
の表面が酸化されるので、アルミニウム上にメッキされ
たニッケルとの密着性が十分でなく、はがれやすいとい
う問題もあった。
Further, in the above conventional example, since the aluminum-silicon alloy is used as the positive electrode 16, aluminum is also used for the bus electrode on the positive electrode side. However, since aluminum cannot be soldered, aluminum is generally plated with nickel and then with gold. However, since the surface of aluminum is oxidized during the pattern formation, there is a problem that the adhesion to nickel plated on aluminum is not sufficient and the aluminum is easily peeled off.

【0007】本発明は上記従来の課題に鑑みなされたも
のであり、その目的は、光電変換効率が向上された構造
を有する太陽電池セルを提供することにある。
[0007] The present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to provide a solar cell having a structure with improved photoelectric conversion efficiency.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本願の第1の発明は、結晶シリコン基板の表面側に
受光面が形成され、裏面側にp+ 型シリコン(Si)層
とn+ 型Si層とが交互に配設された太陽電池セルであ
って、結晶シリコン基板にp型Siを使用した場合に
は、n+ 型Si層が、結晶シリコン基板にn型Siを使
用した場合には、p+ 型Si層が、結晶シリコン基板の
裏面に設けられた断面三角形のV溝に形成されているこ
とを特徴とする。
According to a first aspect of the present invention, a light receiving surface is formed on the front side of a crystalline silicon substrate, and a p + type silicon (Si) layer is formed on the back side. In the case of a solar cell in which n + -type Si layers are alternately arranged and p-type Si is used for the crystalline silicon substrate, the n + -type Si layer uses n-type Si for the crystalline silicon substrate In this case, the p + type Si layer is formed in a V-shaped groove having a triangular cross section provided on the back surface of the crystalline silicon substrate.

【0009】また、第2の発明は、第1の発明の太陽電
池セルにおいて、上記溝の深さが結晶シリコン基板の厚
さの50〜90%であり、溝のピッチが結晶シリコン基
板の厚さの50〜150%であることを特徴とする。
According to a second aspect, in the solar cell according to the first aspect, the depth of the groove is 50 to 90% of the thickness of the crystalline silicon substrate, and the pitch of the groove is the thickness of the crystalline silicon substrate. It is characterized by being 50 to 150% of the total.

【0010】また、第3の発明は、結晶シリコン基板の
表面側に受光面が形成され、裏面側にp+ 型Si層とn
+ 型Si層とが交互に配設された太陽電池セルであっ
て、n+ 型Si層の上部には結晶シリコン基板の受光面
側からn+ 型Si層に向かって溝が形成されていること
を特徴とする。
According to a third aspect of the present invention, a light receiving surface is formed on a front surface of a crystalline silicon substrate, and a p + type Si layer and an n +
A solar cell in which a + type Si layer is alternately arranged, and a groove is formed above the n + type Si layer from the light receiving surface side of the crystalline silicon substrate toward the n + type Si layer. It is characterized by the following.

【0011】また、第4の発明は、第1の発明から第3
の発明のいずれかの太陽電池セルにおいて、正極側バス
電極としてアルミニウムをパターニングした上にチタ
ン、パラジウム、銀の各層をこの順に積層したことを特
徴とする。
Further, the fourth invention is the third invention from the first invention.
The solar cell according to any one of the aspects of the present invention is characterized in that titanium, palladium, and silver layers are laminated in this order after aluminum is patterned as a positive electrode side bus electrode.

【0012】[0012]

【発明の実施の形態】以下、本発明の好適な実施の形態
を図面に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.

【0013】実施形態1.図1には本発明に係る太陽電
池セルの実施形態1の断面図が示される。図1におい
て、結晶シリコン基板10の受光面側には光の封じ込め
を改善し、光電変換効率を向上させるためのテクスチャ
ー構造20が形成されている。また、このテクスチャー
構造20が形成された受光面と反対側の裏面側には、p
+ 型Si層12及びn+ 型Si層14が交互に設けられ
ている。
Embodiment 1 FIG. 1 is a cross-sectional view of Embodiment 1 of the solar battery cell according to the present invention. In FIG. 1, a texture structure 20 for improving light confinement and improving photoelectric conversion efficiency is formed on the light receiving surface side of the crystalline silicon substrate 10. Also, on the back surface opposite to the light receiving surface on which the texture structure 20 is formed, p
+ -Type Si layers 12 and n + -type Si layers 14 are provided alternately.

【0014】図1に示されるように、p+ 型Si層12
に対応して、正電極16としてのアルミニウム層が形成
されている。また、n+ 型Si層14に対応して、負電
極18としての金属層が形成されている。本実施形態の
場合、n+ 型Si層14は断面が三角形のV溝に形成さ
れており、このV溝の内面に上記負電極18が形成され
ている。この負電極18としての金属層は、例えばチタ
ン、パラジウム、銀(Ti/Pd/Ag)の各層をこの
順に積層したものが用いられる。
As shown in FIG. 1, a p + type Si layer 12 is formed.
Accordingly, an aluminum layer as the positive electrode 16 is formed. Further, a metal layer as a negative electrode 18 is formed corresponding to the n + -type Si layer 14. In the case of this embodiment, the n + -type Si layer 14 is formed in a V-shaped groove having a triangular cross section, and the negative electrode 18 is formed on the inner surface of the V-shaped groove. As the metal layer as the negative electrode 18, for example, a layer in which respective layers of titanium, palladium, and silver (Ti / Pd / Ag) are laminated in this order is used.

【0015】チタンは、n+ 型Si層との密着性が高
く、また接触抵抗が低いうえ金属元素がn+ 型Si層を
突き抜けるいわゆるスパイク現象が生じない金属として
知られている。また、銀ははんだ付け特性が良好な金属
として知られている。パラジウムはこのチタン及び銀の
双方との密着性が良好であり、一種の接着剤として機能
している。チタン、パラジウム、銀の組み合わせと同様
の機能を有し、負電極18として使用可能な金属の組み
合わせとしては、他にチタン、ニッケル、パラジウム
(Ti/Ni/Pd)あるいはチタン、ニッケル、金
(Ti/Ni/Au)等が考えられる。
Titanium is known as a metal having a high adhesion to an n + -type Si layer, a low contact resistance, and a so-called spike phenomenon in which a metal element penetrates the n + -type Si layer. Silver is known as a metal having good soldering characteristics. Palladium has good adhesion to both titanium and silver, and functions as a kind of adhesive. The combination of metals having the same function as the combination of titanium, palladium, and silver and usable as the negative electrode 18 includes titanium, nickel, palladium (Ti / Ni / Pd), titanium, nickel, and gold (Ti). / Ni / Au) and the like.

【0016】上述したように、本実施形態においては、
負電極18が断面三角形のV溝に形成されている。この
点で前述した従来例のように正電極16、負電極18の
両方が溝に形成されているものと異なる。本実施形態で
は、溝の中に形成される電極は負電極18のみとなり、
溝の数が減る分だけ形成が容易となる。また、溝が少な
い分だけ結晶シリコン基板10の強度の低下も防ぐこと
ができる。さらに、形成される溝の形状もV型なので、
従来例に示されたU字状の溝よりも更に形成が容易とな
っている。
As described above, in this embodiment,
The negative electrode 18 is formed in a V-shaped groove having a triangular cross section. This is different from the conventional example in which both the positive electrode 16 and the negative electrode 18 are formed in grooves. In the present embodiment, only the negative electrode 18 is formed in the groove,
The formation becomes easier as the number of grooves is reduced. In addition, a decrease in the strength of the crystalline silicon substrate 10 can be prevented by the small number of grooves. Furthermore, since the shape of the formed groove is also V-shaped,
The formation is easier than in the U-shaped groove shown in the conventional example.

【0017】本実施形態では、結晶シリコン基板10と
してp型Siが使用されており、かかる基板の少数キャ
リアを受ける電極である負電極18がV溝形状とされて
いる。これにより、受光面と負電極18との距離が短く
なって、少数キャリアである電子の平均移動距離を大幅
に低減することができる。電子の平均移動距離が低減し
た場合、結晶シリコン基板10中でのオージェ再結合に
よるキャリアの損失を低減させることができ、太陽電池
セルの光電変換効率を向上させることができる。
In the present embodiment, p-type Si is used as the crystalline silicon substrate 10, and the negative electrode 18, which is an electrode for receiving minority carriers of such a substrate, has a V-groove shape. As a result, the distance between the light receiving surface and the negative electrode 18 is shortened, and the average moving distance of electrons, which are minority carriers, can be significantly reduced. When the average moving distance of the electrons is reduced, the loss of carriers due to Auger recombination in the crystalline silicon substrate 10 can be reduced, and the photoelectric conversion efficiency of the solar cell can be improved.

【0018】また、負電極18をV溝形状とすることに
より、負電極18の面積自体も増加させることができ、
その分だけ正電極16を形成する面積にも余裕がでるの
で、正電極16及び負電極18とも面積の増加を図るこ
とができる。これにより、電極における抵抗を低減させ
ることができる。
Further, by forming the negative electrode 18 in a V-groove shape, the area itself of the negative electrode 18 can be increased.
The area in which the positive electrode 16 is formed has a margin by that much, so that the area of both the positive electrode 16 and the negative electrode 18 can be increased. Thereby, the resistance in the electrode can be reduced.

【0019】このように、少数キャリアである電子の平
均移動距離を低減させ、合わせて電極面積を増加させる
ためには、V溝の深さが深い方がよいが、深くなりすぎ
ると結晶シリコン基板10の強度が低下し、割れの発生
につながるので、所定の上限が存在する。
As described above, in order to reduce the average moving distance of electrons, which are minority carriers, and to increase the electrode area, it is better that the depth of the V-groove is deep. There is a certain upper limit because the strength of No. 10 decreases and leads to cracking.

【0020】また、少数キャリアである電子の移動距離
を減少させるためには、V溝間のピッチを減らすことも
有効である。しかし、ピッチを減らしていくと、正電極
16の面積が低下し、取り出せる電力が減少するので、
ピッチについても最適値が存在する。
In order to reduce the moving distance of electrons as minority carriers, it is effective to reduce the pitch between V grooves. However, when the pitch is reduced, the area of the positive electrode 16 is reduced, and the power that can be extracted is reduced.
There is also an optimum value for the pitch.

【0021】以上のように、V溝の深さとピッチとには
それぞれ最適値が存在するが、これらを適宜に制御する
ことにより、太陽電池セルの光電変換効率を向上させる
ことができると考えられる。そこで、深さとピッチとを
変えた結晶シリコン基板10を複数製作し、それぞれに
ついての短絡電流密度を測定した。図2には、V溝の深
さと短絡電流密度との関係が示され、図3には、V溝の
ピッチと短絡電流密度及びフィルファクター(ff)と
の関係が示される。ここでフィルファクター(ff)と
は、太陽電池セルの実際の最大出力を理論上の最大出力
である短絡電流と開放電圧との積で割ったものである。
これにより太陽電池セルの発電能力を評価することがで
きる。なお、図2及び図3に示された太陽電池セルの能
力の評価は、短絡電流密度が非集光状態、フィルファク
ターが50倍集光状態でそれぞれ行った。
As described above, there are optimum values for the depth and the pitch of the V-groove, respectively, and it is considered that the photoelectric conversion efficiency of the solar cell can be improved by appropriately controlling these values. . Therefore, a plurality of crystalline silicon substrates 10 having different depths and pitches were manufactured, and the short-circuit current density was measured for each of them. FIG. 2 shows the relationship between the depth of the V-groove and the short-circuit current density, and FIG. 3 shows the relationship between the pitch of the V-groove, the short-circuit current density, and the fill factor (ff). Here, the fill factor (ff) is a value obtained by dividing the actual maximum output of the solar cell by the product of the short-circuit current, which is the theoretical maximum output, and the open-circuit voltage.
Thereby, the power generation capacity of the solar cell can be evaluated. The evaluation of the performance of the solar cell shown in FIGS. 2 and 3 was performed in a non-light-collecting state with a short-circuit current density and a light-collecting state with a fill factor of 50 times.

【0022】図2において、横軸には、V溝の深さと結
晶シリコン基板10の厚さとの割合が示されている。こ
れは図3においても同様である。図2に示されるよう
に、V溝の深さが結晶シリコン基板10の厚さの50〜
90%の間で縦軸に示された短絡電流密度が向上してい
る。すなわち、横軸で50%未満の場合には、短絡電流
密度が35mA/cm2 程度であったのに対し、50%
を超えると約3mA/cm2 増加して37.5〜38.
3mA/cm2 となっている。ただし、横軸で60%を
超えた場合には、ほぼ短絡電流密度の増加効果は飽和し
ている。また、90%を超えると、結晶シリコン基板1
0に割れが生じ、太陽電池セルを形成できない基板が増
加し、歩留まりの低下が見られた。以上の結果から、V
溝の深さとしては、結晶シリコン基板10の厚さの50
〜90%の範囲が望ましいと考えられる。なお、V溝の
ピッチとしては、結晶シリコン基板10の厚さの100
%のものを使用した。
In FIG. 2, the abscissa indicates the ratio between the depth of the V-groove and the thickness of the crystalline silicon substrate 10. This is the same in FIG. As shown in FIG. 2, the depth of the V-shaped groove is 50 to 50 times the thickness of the crystalline silicon substrate 10.
Between 90%, the short circuit current density shown on the vertical axis is improved. That is, when the horizontal axis is less than 50%, the short-circuit current density was about 35 mA / cm 2 ,
By weight, about 3mA / cm 2 increased by 37.5 to 38.
It is 3 mA / cm 2 . However, when the abscissa exceeds 60%, the effect of increasing the short-circuit current density is almost saturated. If it exceeds 90%, the crystalline silicon substrate 1
In this case, cracks occurred in 0, the number of substrates on which solar cells could not be formed increased, and the yield was reduced. From the above results, V
The depth of the groove is 50 times the thickness of the crystalline silicon substrate 10.
A range of ~ 90% is considered desirable. Note that the pitch of the V-groove is 100 times the thickness of the crystalline silicon substrate 10.
%.

【0023】次に、図3に示されるように、V溝のピッ
チが結晶シリコン基板10の厚さに対して大きくなるほ
ど図の○印で示された短絡電流密度が低下していく。特
に、150%を超えたところで急激に低下している。な
お、この場合のV溝の深さとしては結晶シリコン基板1
0の厚さの60%のものを使用した。
Next, as shown in FIG. 3, as the pitch of the V-groove increases with respect to the thickness of the crystalline silicon substrate 10, the short-circuit current density indicated by a circle in the figure decreases. In particular, it rapidly decreases when it exceeds 150%. In this case, the depth of the V-groove is set to the crystal silicon substrate 1
A thickness of 60% of 0 was used.

【0024】他方、図の△印で示されたフィルファクタ
ーは、V溝のピッチが増加すると共に増加しており、特
に結晶シリコン基板10の厚さに対して50%を超えた
ところで大きくなっている。これは、上述したように、
ピッチを小さくすると正電極16の面積が小さくなるの
で、その分フィルファクターが低下すると考えられる。
正電極16の面積が小さくなることにより、抵抗が増大
するからである。また、ピッチが150%より大きくな
った場合には、結晶シリコン基板10の中の少数キャリ
アである電子の平均移動距離が増大し、短絡電流密度の
低下となってあらわれている。以上の結果より、V溝の
ピッチとしては、50〜150%の範囲が適当であると
考えられる。
On the other hand, the fill factor indicated by the symbol “△” in the figure increases with an increase in the pitch of the V-groove, and particularly increases when the thickness exceeds 50% of the thickness of the crystalline silicon substrate 10. I have. This is, as mentioned above,
When the pitch is reduced, the area of the positive electrode 16 is reduced, so that the fill factor is considered to be reduced accordingly.
This is because the resistance increases as the area of the positive electrode 16 decreases. Further, when the pitch is larger than 150%, the average moving distance of the electrons, which are minority carriers, in the crystalline silicon substrate 10 increases, which appears to lower the short-circuit current density. From the above results, it is considered that the range of 50 to 150% is appropriate as the pitch of the V-groove.

【0025】なお、以上に述べた実施形態1において
は、結晶シリコン基板10としてp型Siを使用した場
合を説明しているが、n型Siも当然使用可能である。
この場合には、正電極16が形成されるp+ 型Si層1
2がV溝に形成されることになる。すなわち、使用した
結晶シリコン基板10の中で少数キャリアを受け取る電
極をV溝形状に形成することになる。
In the first embodiment described above, the case where p-type Si is used as the crystalline silicon substrate 10 has been described. However, n-type Si can naturally be used.
In this case, the p + -type Si layer 1 on which the positive electrode 16 is formed
2 will be formed in the V groove. That is, an electrode for receiving minority carriers in the used crystalline silicon substrate 10 is formed in a V-groove shape.

【0026】次に、本実施形態に係る太陽電池セルの電
極形成方法について説明する。
Next, a method for forming electrodes of a solar cell according to this embodiment will be described.

【0027】上述したように、本実施形態の負電極18
には、例えばチタン、パラジウム、銀が使用される。こ
れは、チタンとn+ 型Si層14との密着性が高い等の
理由によるが、チタンは適当なエッチング液が知られて
いない。このため、結晶シリコン基板10の所定位置に
チタン層を形成するためには、一般にリフトオフ法が使
用される。リフトオフ法は図4に部分断面図として示さ
れるように、チタン層が形成されない部分、例えば正電
極16の上にレジスト22を塗布し、レジスト22が塗
布されている部分及び塗布されていない部分のすべてに
わたってチタンパラジウム銀層24を蒸着する。次に、
エッチング液によりレジスト22と共に不要部分のチタ
ンパラジウム銀層24を除去し、所定部分にチタンパラ
ジウム銀層24を残し、例えば負電極18を形成する。
As described above, the negative electrode 18 of this embodiment is
For example, titanium, palladium, and silver are used. This is because the adhesion between titanium and the n + -type Si layer 14 is high, but an appropriate etching solution is not known for titanium. For this reason, in order to form a titanium layer at a predetermined position on the crystalline silicon substrate 10, a lift-off method is generally used. In the lift-off method, as shown as a partial cross-sectional view in FIG. 4, a resist 22 is applied on a portion where a titanium layer is not formed, for example, on a positive electrode 16, and a portion where the resist 22 is applied and a portion where the resist 22 is not applied are applied. A titanium palladium silver layer 24 is deposited all over. next,
Unnecessary portions of the titanium-palladium-silver layer 24 are removed together with the resist 22 using an etchant, and the titanium-palladium-silver layer 24 is left in a predetermined portion, for example, to form the negative electrode 18.

【0028】しかし、このような従来のリフトオフ法
は、結晶シリコン基板10のフラットな面において行わ
れるので、レジスト22の剥離液が、レジスト22中へ
充分に浸透せず、一部でチタンパラジウム銀層24が不
要な部分に残ってしまうという問題がある。このため、
正電極16及び負電極18の短絡が生じるおそれもあ
る。
However, since such a conventional lift-off method is performed on the flat surface of the crystalline silicon substrate 10, the stripping solution of the resist 22 does not sufficiently penetrate into the resist 22, and a part of the titanium palladium silver There is a problem that the layer 24 remains in unnecessary portions. For this reason,
A short circuit between the positive electrode 16 and the negative electrode 18 may occur.

【0029】一方、図5に部分断面図として示される本
実施形態の方法においては、n+ 型Si層14がV溝に
形成されているので、レジスト22へ剥離液が充分浸透
し、正電極16上のチタンパラジウム銀層24を完全に
剥離することができる。これにより、正電極16と負電
極18との短絡を完全に防止することができる。
On the other hand, in the method of the present embodiment shown in the partial sectional view of FIG. 5, since the n + -type Si layer 14 is formed in the V-groove, the stripping liquid sufficiently permeates the resist 22 and The titanium palladium silver layer 24 on the substrate 16 can be completely peeled off. Thereby, a short circuit between the positive electrode 16 and the negative electrode 18 can be completely prevented.

【0030】実施形態2.図6には、本発明に係る太陽
電池セルの実施形態2の部分断面図が示される。図6に
おいて特徴的な点は、テクスチャー構造20が形成され
た受光面側からn+ 型Si層14に向かって断面三角形
のV溝が形成されている点にある。これにより、短絡電
流密度の向上を図っている。
Embodiment 2 FIG. 6 shows a partial cross-sectional view of Embodiment 2 of the solar cell according to the present invention. A characteristic point in FIG. 6 is that a V-shaped groove having a triangular cross section is formed from the light receiving surface side where the texture structure 20 is formed toward the n + -type Si layer 14. Thereby, the short-circuit current density is improved.

【0031】本実施形態においても、実施形態1と同様
にV溝の深さには最適範囲があり、基板の厚みに対して
50〜90%程度が好適である。これは、前述したよう
に、短絡電流密度の向上と基板の強度維持の両方を満足
させるためである。V溝を形成すると、結晶シリコン基
板10の少数キャリアの平均移動距離が短くなるため、
少数キャリアの再結合による消滅が減少する。従って、
短絡電流密度の向上にはV溝の形成が効果的である。し
かし、V溝の溝幅を大きく取ると、これに対応してn+
型Si層14の幅も大きくする必要があるので、p+ 型
Si層12の幅が減少し、正電極16の面積が小さくな
ってここでの電気抵抗が増大するという問題がある。こ
のため、フィルファクター(ff)がV溝の溝幅の増加
とともに低下していく。
Also in this embodiment, as in the first embodiment, the depth of the V-groove has an optimum range, and is preferably about 50 to 90% of the thickness of the substrate. This is to satisfy both the improvement of the short-circuit current density and the maintenance of the strength of the substrate, as described above. When the V-groove is formed, the average moving distance of the minority carriers in the crystalline silicon substrate 10 becomes shorter,
Annihilation due to recombination of minority carriers is reduced. Therefore,
The formation of the V-groove is effective for improving the short-circuit current density. However, if the groove width of the V groove is increased, n +
Since it is necessary to increase the width of the p-type Si layer 14, there is a problem that the width of the p + -type Si layer 12 decreases, the area of the positive electrode 16 decreases, and the electric resistance increases. For this reason, the fill factor (ff) decreases as the groove width of the V groove increases.

【0032】例えば、V溝をまったく形成しない場合の
短絡電流密度は、非集光時で35.0mA/cm2 であ
ったのに対し、V溝の溝幅Lvを30μmとし、2つの
V溝の間のフラット面の幅Lfも30μmとした場合に
は、短絡電流密度が36.8mA/cm2 まで増加し
た。他方、50倍集光時におけるフィルファクターは、
フラット面の幅Lfが30μm以上では0.76であっ
たのに対し20μmでは0.71、10μmでは0.7
0、0では0.68であった。以上より、太陽電池セル
の受光面におけるフラット面の幅Lfとしては、30〜
50μm程度とするのが好適であると考えられる。
For example, the short-circuit current density when no V-groove is formed is 35.0 mA / cm 2 at the time of non-condensing, while the V-groove has a groove width Lv of 30 μm and two V-grooves. When the width Lf of the flat surface was also 30 μm, the short-circuit current density increased to 36.8 mA / cm 2 . On the other hand, the fill factor at the time of 50 times focusing is
The flat surface width Lf was 0.76 at 30 μm or more, whereas 0.71 at 20 μm and 0.7 at 10 μm.
It was 0.68 at 0,0. As described above, the width Lf of the flat surface on the light receiving surface of the solar cell is 30 to
It is considered that the thickness is preferably about 50 μm.

【0033】なお、本実施形態においては、図6に示さ
れるように、正電極16及び負電極18がいずれも受光
面の反対側の裏面側にフラットな形状で形成されてい
る。従って、リフトオフ法による電極形成が困難である
ので、各電極にはアルミニウムが使用される。この場
合、負極側であるn+ 型Si層においてスパイク現象が
発生することを防止するため、焼成温度を450℃以下
に抑える必要がある。このため、負電極18にチタン、
パラジウム、銀を使用した場合に比べて引っ張り強度と
して評価した密着性が30〜70%程度に低下する。従
って本実施形態に係る太陽電池セルは、使用中の温度変
化が50℃以内の比較的均一な温度で使用される場合に
特に好適である。
In this embodiment, as shown in FIG. 6, both the positive electrode 16 and the negative electrode 18 are formed in a flat shape on the back surface opposite to the light receiving surface. Therefore, since it is difficult to form electrodes by the lift-off method, aluminum is used for each electrode. In this case, in order to prevent a spike phenomenon from occurring in the n + -type Si layer on the negative electrode side, it is necessary to suppress the firing temperature to 450 ° C. or less. For this reason, titanium,
Adhesion evaluated as tensile strength is reduced to about 30 to 70% as compared with the case where palladium or silver is used. Therefore, the solar cell according to the present embodiment is particularly suitable when used at a relatively uniform temperature within 50 ° C. during use.

【0034】また、上記説明では、溝形状をV字状とし
ているが、必ずしもこの形状に限定されるものではな
い。例えば、U字状であってもよい。
Further, in the above description, the groove shape is V-shaped, but it is not necessarily limited to this shape. For example, it may be U-shaped.

【0035】実施形態3.図7には、本発明に係る太陽
電池セルの裏面側の部分的な平面図が示される。実施形
態1でも述べたように、正電極16としてはアルミニウ
ムが使用されているので、正極側バス電極26もこのア
ルミニウムを延長して形成されている。アルミニウム
は、はんだ付けができないので、はんだ付けを可能とす
るためにアルミニウム上にNiメッキした後さらにAu
メッキされるのが一般的である。しかし、アルミニウム
を成膜した後にパターン形成工程においてアルミニウム
の表面が酸化され、Niメッキが充分な密着性を確保で
きないという問題がある。太陽電池セルは、使用中は冷
却水で冷却しながら発電を行い、夜間には発電を行わな
いので冷却水を停止しているが、一日の温度差は最大で
60〜70℃程度に達する。このような温度変化に耐え
るための密着力としては、100〜200N/cm2
度の引っ張り強度が必要であるが、上述したNiメッキ
の場合には50N/cm2 程度の密着力しか得ることが
できない。
Embodiment 3 FIG. 7 shows a partial plan view of the back surface side of the solar cell according to the present invention. As described in the first embodiment, since aluminum is used for the positive electrode 16, the positive bus electrode 26 is also formed by extending this aluminum. Since aluminum cannot be soldered, Au plating is further performed after Ni plating on aluminum to enable soldering.
It is generally plated. However, there is a problem that the aluminum surface is oxidized in a pattern forming step after the aluminum film is formed, and Ni plating cannot secure sufficient adhesion. The solar cells generate power while cooling with cooling water during use, and do not generate power at night, so the cooling water is stopped, but the temperature difference per day reaches a maximum of about 60 to 70 ° C. . As an adhesive force for withstanding such a temperature change, a tensile strength of about 100 to 200 N / cm 2 is required, but in the case of the above-described Ni plating, only an adhesive force of about 50 N / cm 2 can be obtained. Can not.

【0036】そこで、本実施形態においては、バス電極
26においてアルミニウムの上にチタン、パラジウム、
銀の各層をこの順に積層し、結晶シリコン基板10との
密着性を確保するとともに、バス電極としてのアルミニ
ウムとの接触抵抗も低下させることを実現している。す
なわち、図7に示されるように、正極側バス電極26の
アルミニウムに矩形状の角穴28をあける。この角穴2
8は、正極側バス電極26が幅W=5mm、長さl=
0.5〜1mm程度とした場合に、一辺が50μm程度
の正方形とされる。この角穴28は、結晶シリコン基板
10に達するまで、すなわちアルミニウムを貫通してあ
けられている。
Therefore, in the present embodiment, titanium, palladium,
Each layer of silver is stacked in this order to ensure the adhesion to the crystalline silicon substrate 10 and reduce the contact resistance with aluminum as a bus electrode. That is, as shown in FIG. 7, a rectangular square hole 28 is made in the aluminum of the positive electrode bus electrode 26. This square hole 2
8, the positive electrode side bus electrode 26 has a width W = 5 mm and a length l =
When it is about 0.5 to 1 mm, it is a square having a side of about 50 μm. The square hole 28 is drilled until it reaches the crystalline silicon substrate 10, that is, through aluminum.

【0037】このように角穴28が形成されたアルミニ
ウムの上に、上述したチタンパラジウム銀層24を形成
する。これにより、チタンパラジウム銀層24のチタン
が角穴28を介して結晶シリコン基板10まで達する。
シリコンとチタンとは密着性が高いので、引っ張り強度
として180〜220N/cm2 程度の密着力を得るこ
とができている。さらに、正極側バス電極26にチタン
パラジウム銀層24を形成するのは、負電極18として
チタンパラジウム銀層24を形成する際に同時に形成す
る。本実施形態では、負電極18にアルミニウムを使用
していないので、パターン形成後の焼成温度を高くして
もいわゆるスパイク現象が生じることがない。このた
め、焼成温度を600〜700℃まで上げ、アルミニウ
ムとチタンとの密着性を高め、その接触抵抗を0.03
〜0.20Ωcm2 まで低減することができる。
The titanium-palladium-silver layer 24 described above is formed on the aluminum on which the square holes 28 are formed. As a result, the titanium of the titanium palladium silver layer 24 reaches the crystalline silicon substrate 10 through the square hole 28.
Since silicon and titanium have high adhesion, an adhesion of about 180 to 220 N / cm 2 can be obtained as a tensile strength. Further, the formation of the titanium palladium silver layer 24 on the positive electrode side bus electrode 26 is performed simultaneously with the formation of the titanium palladium silver layer 24 as the negative electrode 18. In this embodiment, since aluminum is not used for the negative electrode 18, a so-called spike phenomenon does not occur even if the firing temperature after pattern formation is increased. For this reason, the firing temperature is raised to 600 to 700 ° C., the adhesion between aluminum and titanium is increased, and the contact resistance is reduced to 0.03.
0.20.20 Ωcm 2 .

【0038】図8には、図7のVIII−VIII断面によって
本実施形態に係る太陽電池セルを作成する手順が示され
る。図8(a)において、結晶シリコン基板10の受光
面にテクスチャー構造20が形成され、裏面側にV溝形
状のn+ 型Si層14及びフラット形状のp+ 型Si層
12がそれぞれ形成されている。この場合、n+ 型Si
層14はリンの拡散によって形成される。またp+ 型S
i層12は、ボロンの拡散によって形成される。しか
し、後の工程でアルミニウムの拡散が行われるので、こ
の時点では必ずしもp+ 型Si層12を形成しておく必
要はない。
FIG. 8 shows a procedure for fabricating the solar cell according to the present embodiment by using a section taken along line VIII-VIII of FIG. In FIG. 8A, a texture structure 20 is formed on the light receiving surface of the crystalline silicon substrate 10, and a V-groove-shaped n + type Si layer 14 and a flat p-type Si layer 12 are formed on the back surface side. I have. In this case, n + type Si
Layer 14 is formed by diffusion of phosphorus. Also, p + type S
The i-layer 12 is formed by boron diffusion. However, since aluminum is diffused in a later step, it is not always necessary to form the p + -type Si layer 12 at this time.

【0039】図8(b)において、結晶シリコン基板1
0の裏面側全面にアルミニウム膜30が蒸着される。次
にフォトリソグラフィー法によりネガタイプのレジスト
を使用しパターン形成が行われる。この段階で図8
(c)に示されるように、所定部分以外のアルミニウム
がリン酸によってエッチングされ、正電極16及び正極
側バス電極26が形成される。正極側バス電極26に
は、角穴28があけられている。この角穴は結晶シリコ
ン基板10に達するまであけられている。
In FIG. 8B, the crystalline silicon substrate 1
The aluminum film 30 is vapor-deposited on the entire rear surface of the substrate 0. Next, a pattern is formed using a negative resist by photolithography. At this stage, FIG.
As shown in (c), the aluminum other than the predetermined portion is etched by phosphoric acid, and the positive electrode 16 and the positive electrode bus electrode 26 are formed. A square hole 28 is formed in the positive electrode side bus electrode 26. The square hole is formed until reaching the crystalline silicon substrate 10.

【0040】次にレジストを剥離した後、p+ 型Si層
を形成するために600〜700℃でFGAアニールが
行われる。このFGAアニールは、N2 90%、H2
0%の混合ガスによって行われる。さらに、図8(d)
に示されるように、リフトオフ法によりV溝中にチタ
ン、パラジウム、銀からなる負電極18が形成される。
また、正極側バス電極26のアルミニウムの上にもチタ
ンパラジウム銀層24が形成される。このリフトオフ法
は実施形態1で述べたとおりに行われる。この場合、チ
タン層の厚さが2000オングストローム、パラジウム
層が1000オングストローム、銀層が2μm〜3μm
となっている。
Next, after stripping the resist, FGA annealing is performed at 600 to 700 ° C. to form a p + -type Si layer. The FGA annealing, N 2 90%, H 2 1
This is done with a 0% gas mixture. Further, FIG.
As shown in (1), a negative electrode 18 made of titanium, palladium, and silver is formed in the V groove by the lift-off method.
Further, a titanium palladium silver layer 24 is also formed on the aluminum of the positive electrode side bus electrode 26. This lift-off method is performed as described in the first embodiment. In this case, the thickness of the titanium layer is 2000 angstroms, the thickness of the palladium layer is 1000 angstroms, and the thickness of the silver layer is 2 μm to 3 μm.
It has become.

【0041】以上により本実施形態に係る太陽電池セル
が完成する。なお、本実施形態に係る太陽電池セルに
は、セル強度を向上させるための土手状の補強部32を
セル周囲に形成することも好適である。
Thus, the solar cell according to the present embodiment is completed. In the solar battery cell according to the present embodiment, it is also preferable to form a bank-shaped reinforcing portion 32 around the cell to improve the cell strength.

【0042】図9には、本実施形態に係る太陽電池セル
の変形例の部分的な平面図が示されている。この場合も
結晶シリコン基板10の裏面側が示されている。図9に
おいて、正電極16を構成するアルミニウム層が負電極
18が形成されていない領域まで延長されており、この
延長部分の上にチタンパラジウム銀層24が形成されて
いる。この場合、図7に示されるように角穴28をあけ
なくても、チタンパラジウム銀層24がアルミニウム層
よりも広い領域に形成されているので、アルミニウム層
が形成されず直接結晶シリコン基板10が露出している
領域では、チタンパラジウム銀層24が結晶シリコン基
板10と直接密着することになる。上述したようにチタ
ンは結晶シリコン基板10との密着性が高いため、本変
形例のような構成としても充分高い密着力を確保するこ
とができる。
FIG. 9 is a partial plan view of a modified example of the solar cell according to the present embodiment. Also in this case, the back side of the crystalline silicon substrate 10 is shown. In FIG. 9, the aluminum layer forming the positive electrode 16 is extended to a region where the negative electrode 18 is not formed, and a titanium palladium silver layer 24 is formed on this extended portion. In this case, even if the square hole 28 is not formed as shown in FIG. 7, the titanium palladium silver layer 24 is formed in a region wider than the aluminum layer. In the exposed region, the titanium palladium silver layer 24 comes into direct contact with the crystalline silicon substrate 10. As described above, titanium has high adhesiveness to the crystalline silicon substrate 10, and thus a sufficiently high adhesive force can be secured even in the configuration as in the present modification.

【0043】[0043]

【発明の効果】以上説明したように、本発明によれば、
結晶シリコン基板上に形成されたV溝により、少数キャ
リアの平均移動距離が短くでき、更に各V溝に遮られて
少数キャリアの拡散が防止されるので、キャリア再結合
が大幅に低減され、このため光電変換効率を向上させる
ことができる。
As described above, according to the present invention,
The average movement distance of minority carriers can be reduced by the V-grooves formed on the crystalline silicon substrate, and diffusion of the minority carriers is blocked by each V-groove, so that carrier recombination is greatly reduced. Therefore, photoelectric conversion efficiency can be improved.

【0044】またV溝は断面矩形状あるいはU字状の溝
よりも作成が容易であり、太陽電池セルの作成コストを
低減することができる。さらに、V溝を形成することに
より、ここに形成される電極の面積が増加するので、電
極における抵抗を低減することもできる。
Further, the V-shaped groove is easier to make than the rectangular or U-shaped groove, and the manufacturing cost of the solar cell can be reduced. Further, by forming the V-groove, the area of the electrode formed here increases, so that the resistance of the electrode can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る太陽電池セルの実施形態1の断
面図である。
FIG. 1 is a cross-sectional view of Embodiment 1 of a solar battery cell according to the present invention.

【図2】 V溝の深さと短絡電流密度との関係を示すグ
ラフ図である。
FIG. 2 is a graph showing the relationship between the depth of a V-groove and the short-circuit current density.

【図3】 V溝のピッチと短絡電流密度及びフィルファ
クターとの関係を示すグラフ図である。
FIG. 3 is a graph showing a relationship between a pitch of a V groove, a short circuit current density, and a fill factor.

【図4】 従来におけるリフトオフ法の説明図である。FIG. 4 is an explanatory view of a conventional lift-off method.

【図5】 図1に示される実施形態1の太陽電池セルを
作成するためのリフトオフ法の説明図である。
FIG. 5 is an explanatory diagram of a lift-off method for producing the solar battery cell of Embodiment 1 shown in FIG.

【図6】 本発明に係る太陽電池セルの実施形態2の部
分断面図である。
FIG. 6 is a partial sectional view of Embodiment 2 of the solar battery cell according to the present invention.

【図7】 本発明に係る太陽電池セルの実施形態3の部
分平面図である。
FIG. 7 is a partial plan view of Embodiment 3 of the solar battery cell according to the present invention.

【図8】 図7に示された実施形態3の太陽電池セルの
作成方法を示す説明図である。
FIG. 8 is an explanatory view showing a method for producing the solar battery cell of Embodiment 3 shown in FIG.

【図9】 本発明に係る太陽電池セルの実施形態3の変
形例を示す部分平面図である。
FIG. 9 is a partial plan view showing a modified example of Embodiment 3 of the solar battery cell according to the present invention.

【図10】 従来における裏面側に溝の形成された太陽
電池セルの部分断面図である。
FIG. 10 is a partial cross-sectional view of a conventional solar cell in which a groove is formed on the back side.

【符号の説明】 10 結晶シリコン基板、12 p+ 型Si層、14
n+ 型Si層、16正電極、18 負電極、20 テク
スチャー構造、22 レジスト、24 チタンパラジウ
ム銀層、26 正極側バス電極、28 角穴、30 ア
ルミニウム膜、32 補強部。
[Description of Signs] 10-crystal silicon substrate, 12 p + -type Si layer, 14
n + type Si layer, 16 positive electrode, 18 negative electrode, 20 texture structure, 22 resist, 24 titanium palladium silver layer, 26 positive electrode side bus electrode, 28 square hole, 30 aluminum film, 32 reinforcing part.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長島 知理 愛知県豊田市トヨタ町1番地 トヨタ自 動車株式会社内 (56)参考文献 特開 平8−213642(JP,A) 特開 平8−204214(JP,A) 特開 昭53−10988(JP,A) 特開 昭62−205667(JP,A) 特開 平1−125988(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 31/04 - 31/078 ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Tomomi Nagashima 1 Toyota Town, Toyota City, Aichi Prefecture Inside Toyota Motor Corporation (56) References JP-A-8-213642 (JP, A) JP-A-8- 204214 (JP, A) JP-A-53-10988 (JP, A) JP-A-62-205667 (JP, A) JP-A-1-125988 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 31/04-31/078

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 結晶シリコン基板の表面側に受光面が形
成され、裏面側にp+ 型シリコン(Si)層とn+ 型S
i層とが交互に配設された太陽電池セルであって、結晶
シリコン基板にp型Siを使用した場合には、前記n+
型Si層が、結晶シリコン基板にn型Siを使用した場
合には、前記p+ 型Si層が、結晶シリコン基板の裏面
に設けられた断面三角形のV溝に形成されていることを
特徴とする太陽電池セル。
1. A light-receiving surface is formed on the front side of a crystalline silicon substrate, and a p + type silicon (Si) layer and an n + type S
In the case of a solar cell in which i-layers are alternately arranged, and when p-type Si is used for the crystalline silicon substrate, the n +
When the type Si layer uses n-type Si for the crystalline silicon substrate, the p + -type Si layer is formed in a V-shaped groove having a triangular cross section provided on the back surface of the crystalline silicon substrate. Solar cells.
【請求項2】 請求項1記載の太陽電池セルにおいて、
前記溝の深さが結晶シリコン基板の厚さの50〜90%
であり、前記溝のピッチが結晶シリコン基板の厚さの5
0〜150%であることを特徴とする太陽電池セル。
2. The solar cell according to claim 1, wherein
The depth of the groove is 50 to 90% of the thickness of the crystalline silicon substrate
And the pitch of the grooves is 5 times the thickness of the crystalline silicon substrate.
A solar cell, which is 0 to 150%.
【請求項3】 結晶シリコン基板の表面側に受光面が形
成され、裏面側にp+ 型Si層とn+ 型Si層とが交互
に配設された太陽電池セルであって、前記n+ 型Si層
の上部には結晶シリコン基板の受光面側から前記n+ 型
Si層に向かって溝が形成されていることを特徴とする
太陽電池セル。
3. A solar cell in which a light-receiving surface is formed on a front surface side of a crystalline silicon substrate, and p + -type Si layers and n + -type Si layers are alternately arranged on a back surface side. A photovoltaic cell, wherein a groove is formed in an upper portion of the type Si layer from the light-receiving surface side of the crystalline silicon substrate toward the n + type Si layer.
【請求項4】 請求項1から請求項3のいずれか一項記
載の太陽電池セルにおいて、正極側バス電極としてアル
ミニウムをパターニングした上にチタン、パラジウム、
銀の各層をこの順に積層したことを特徴とする太陽電池
セル。
4. The solar cell according to claim 1, wherein aluminum is patterned as a positive electrode side bus electrode, titanium, palladium,
A solar cell in which silver layers are stacked in this order.
JP03006897A 1997-02-14 1997-02-14 Solar cell Expired - Fee Related JP3209130B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03006897A JP3209130B2 (en) 1997-02-14 1997-02-14 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03006897A JP3209130B2 (en) 1997-02-14 1997-02-14 Solar cell

Publications (2)

Publication Number Publication Date
JPH10229210A JPH10229210A (en) 1998-08-25
JP3209130B2 true JP3209130B2 (en) 2001-09-17

Family

ID=12293505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03006897A Expired - Fee Related JP3209130B2 (en) 1997-02-14 1997-02-14 Solar cell

Country Status (1)

Country Link
JP (1) JP3209130B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330517A (en) * 1998-05-12 1999-11-30 Hitachi Cable Ltd Solar battery and solar battery module
JP4748830B2 (en) * 2000-03-21 2011-08-17 シチズンホールディングス株式会社 Electronic device with solar cell and solar cell module
CN100401532C (en) * 2001-11-26 2008-07-09 壳牌阳光有限公司 Manufacturing a solar cell with backside contacts
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
JP2006324590A (en) * 2005-05-20 2006-11-30 Sharp Corp Back side electrode type solar cell and method for manufacturing thereof
JP2008021977A (en) * 2006-06-16 2008-01-31 Toyo Kohan Co Ltd Composite electromagnetic wave shielding material and method for fabrication thereof
JP4924098B2 (en) * 2007-02-28 2012-04-25 トヨタ自動車株式会社 Photoelectric conversion element
JP2010147324A (en) * 2008-12-19 2010-07-01 Kyocera Corp Solar cell element and method of manufacturing solar cell element
KR20120075668A (en) 2010-12-29 2012-07-09 삼성전자주식회사 Solar cell and method for manufacturing the same
JP2014053330A (en) * 2010-12-29 2014-03-20 Sanyo Electric Co Ltd Solar battery
WO2013125036A1 (en) * 2012-02-24 2013-08-29 三菱電機株式会社 Photovoltaic element, method for manufacturing same, and photovoltaic module
JP2014056875A (en) * 2012-09-11 2014-03-27 Sharp Corp Photoelectric conversion element and photoelectric conversion element manufacturing method
KR101622090B1 (en) * 2013-11-08 2016-05-18 엘지전자 주식회사 Solar cell

Also Published As

Publication number Publication date
JPH10229210A (en) 1998-08-25

Similar Documents

Publication Publication Date Title
US4589191A (en) Manufacture of high efficiency solar cells
KR101110951B1 (en) Contact fabrication of emitter wrap-through back contact silicon solar cells
KR101719949B1 (en) Solar battery cell, method for producing same, and solar battery module
JP3209130B2 (en) Solar cell
EP1887633B2 (en) Solar cell and solar cell manufacturing method
JP5223004B2 (en) Crystalline silicon PV cell with selective emitters manufactured by low temperature precision etch-back and passivation process
US20040200520A1 (en) Metal contact structure for solar cell and method of manufacture
KR20020059187A (en) solar cell and method for manufacturing the same
JPWO2005109524A1 (en) Solar cell and manufacturing method thereof
WO2010001473A1 (en) Photovoltaic system and manufacturing method thereof
JP3661836B2 (en) Manufacturing method of solar cell
JPH0682854B2 (en) Solar cell
JPH11330517A (en) Solar battery and solar battery module
JP2001257371A (en) Method for manufacturing solar cell, solar cell and condensing type solar cell module
JP2003224289A (en) Solar cell, method for connecting solar cell, and solar cell module
KR100366348B1 (en) manufacturing method of silicon solar cell
JPH09293889A (en) Solar battery element
TW200531296A (en) Contact fabrication of emitter wrap-through back contact silicon solar cells
KR100366350B1 (en) Solar cell and method for manufacturing the same
JP4212292B2 (en) Solar cell and manufacturing method thereof
JP2997363B2 (en) Solar cell element
JP2875382B2 (en) Solar cell element
JP2931451B2 (en) Solar cell element
KR100374811B1 (en) Process for preparing buried contact solar cell
JP2004047824A (en) Solar cell and its manufacturing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees