KR100366350B1 - Solar cell and method for manufacturing the same - Google Patents
Solar cell and method for manufacturing the same Download PDFInfo
- Publication number
- KR100366350B1 KR100366350B1 KR1020010002256A KR20010002256A KR100366350B1 KR 100366350 B1 KR100366350 B1 KR 100366350B1 KR 1020010002256 A KR1020010002256 A KR 1020010002256A KR 20010002256 A KR20010002256 A KR 20010002256A KR 100366350 B1 KR100366350 B1 KR 100366350B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- groove
- forming
- electrode
- semiconductor layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 238000007772 electroless plating Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 5
- 230000001788 irregular Effects 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 238000005215 recombination Methods 0.000 description 6
- 230000006798 recombination Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910001414 potassium ion Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
먼저, p형의 규소 기판의 전면 및 후면에 불규칙한 피라미드 패턴을 형성하고 기판 전면 전체에 걸쳐 인과 같은 n형 불순물을 확산하여 n+ 반도체층을 형성한다. 이어, 열 산화(thermal oxidation)를 통하여 기판의 전면 및 후면에 반사 방지막인 전면 및 후면 절연막을 형성한다. 이때, 전면 및 후면 절연막은 2,500-3,500Å 정도의 두께로 형성하는 것이 바람직하다. 다음, 기판의 전면에 레이저 등을 이용하여 전면 홈을 깊게 형성하고 전면 홈을 통하여 드러난 기판에 n형의 불순물이 고농도로 도핑하여 n++ 반도체층을 형성한다. 다음, 기판의 후면에 레이저 또는 기계적인 스크라이빙을 통하여 후면 홈을 형성한다. 이렇게 후면 홈을 스크라이빙을 통하여 형성함으로써 제조 비용을 최소화할 수 있다. 다음, 기판의 후면 상부에 알루미늄 계열의 금속을 증착하고 300-500 ℃ 정도의 온도 범위에서 어닐링을 실시하여 후면 전극을 형성하고, n++ 반도체층이 형성되어 있는 기판의 전면 홈에 전면 전극(50)을 형성한다.First, irregular pyramid patterns are formed on the front and rear surfaces of a p-type silicon substrate, and n-type impurities such as phosphorus are diffused over the entire surface of the substrate to form an n + semiconductor layer. Subsequently, front and rear insulating films, which are antireflection films, are formed on the front and rear surfaces of the substrate through thermal oxidation. In this case, the front and rear insulating film is preferably formed to a thickness of about 2,500-3,500Å. Next, a front groove is deeply formed on the front surface of the substrate by using a laser or the like, and n-type impurities are heavily doped into the substrate exposed through the front groove to form an n ++ semiconductor layer. Next, a back groove is formed on the back of the substrate through laser or mechanical scribing. By forming the rear groove through the scribing can minimize the manufacturing cost. Next, an aluminum-based metal is deposited on the back of the substrate, and annealing is performed at a temperature range of about 300-500 ° C. to form a back electrode, and the front electrode 50 is formed in the front groove of the substrate on which the n ++ semiconductor layer is formed. To form.
Description
본 발명은 태양 전지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 에미터 전극이 형성되어 있는 전면과 마주하는 후면에서 여기된 전자들의 재결합 확률을 최소화할 수 있는 태양 전지 및 그 제조 방법에 관한 것이다.The present invention relates to a solar cell and a method of manufacturing the same, and more particularly, to a solar cell and a method of manufacturing the same that can minimize the probability of recombination of the excited electrons in the rear surface facing the front surface where the emitter electrode is formed. .
태양 전지는 반도체의 성질인 밴드 갭(band gap)을 기전력으로 이용하는 것으로서, n형과 p형의 반도체를 접합하여 형성한다. 여기서, p-n의 접합부에 입사하는 빛 에너지에 의해 반도체의 내부에서는 전자와 전공이 발생하며, 이러한 전자와 전공은 내부의 전계에 의하여 각각 n형 및 p형의 반도체층으로 이동하여 양쪽의 두 전극에 축적된다. 이때, 두 전극을 도전을 이용하여 서로 전기적으로 연결하면 도선에는 전류가 흐르게 되며 외부에서는 이를 전력으로 이용할 수 있게 된다.A solar cell uses a band gap, which is a property of a semiconductor, as an electromotive force, and is formed by bonding an n-type and a p-type semiconductor. Here, electrons and holes are generated inside the semiconductor due to light energy incident on the junction of pn, and these electrons and holes are moved to the n-type and p-type semiconductor layers by the internal electric field, respectively, to the two electrodes on both sides. Accumulate. In this case, when the two electrodes are electrically connected to each other using a conductive current, a current flows in the conductive wire, and the external electrode can use this as electric power.
이러한 태양 전지에서는 전자와 정공을 최대한 생성하며, 생성된 전자와 정공의 손실을 최소화하고, 전압 강하를 최소화하면서 출력을 최대로 하는 것이 중요한 과제이다.In such solar cells, it is important to maximize electron and hole generation, minimize loss of generated electrons and holes, and maximize output while minimizing voltage drop.
태양 전지는 전극의 형태에 따른 스크린 프린팅형 태양 전지(screen printing solar cell)와 함몰 접촉형 태양 전지(buried contact solar cell)로 구분할 수 있다. 함몰 접촉형 태양 전지에 있어서 전면 전극은 반도체 기판의 전면 내로 깊게 형성된 홈(groove)에 형성되는데 이는 스크린 프린팅형 태양 전지와 비교하여 제조 원가는 비슷하지만 우수한 에너지 변화 효율을 가진다.Solar cells may be classified into screen printing solar cells and buried contact solar cells according to the shape of the electrode. In a recessed contact solar cell, the front electrode is formed in a groove deeply formed into the front surface of the semiconductor substrate, which has a similar manufacturing cost but good energy change efficiency compared to the screen printed solar cell.
미국 특허 출원 번호 4,726,850호에는 규소의 반도체층에 홈(groove)을 형성하여 홈의 내부에 전면 전극을 형성함으로써 전면 전극으로 인한 세이딩 손실(shading loss)을 크게 감소시킬 수 있는 동시에 전면 전극의 접촉 면적을 확보할 수 있는 기술이 기재되어 있다.U.S. Patent Application No. 4,726,850 discloses a groove in the semiconductor layer of silicon to form a front electrode inside the groove, which greatly reduces the shading loss due to the front electrode and at the same time contacts the front electrode. The technique which can secure an area is described.
또한, 미국 특허 출원 번호 4,589,191호에는 전극의 면적을 최소화하고 반도체층의 상부에 산화 규소로 이루어진 보호막을 적용하여 전자의 재결합 속도를 감소시켜 에너지 변환 효율을 향상시킬 수 있는 태양 전지에 관한 기술이 기재되어 있다.In addition, US Patent Application No. 4,589,191 describes a solar cell technology that can minimize the area of the electrode and apply a protective film made of silicon oxide on top of the semiconductor layer to reduce the recombination rate of electrons to improve energy conversion efficiency It is.
이때, 전면 전극과 마주하는 후면에는 후면 전계(back surface field)를 형성하기 위해 일반적으로 알루미늄을 적층한 다음 소결하여 후면 전극을 형성한다. 하지만 이러한 구조의 제조 방법에서는 소결시 장시간의 고온 열처리 공정에서 알루미늄과 규소가 합금화됨으로써 후면 부분의 규소층이 손상되기 쉽고, 이 부분에서 전자와 전공의 재결합이 증가하여 에너지 변환 효율이 감소하는 문제점이 발생한다.In this case, in order to form a back surface field on the rear surface facing the front electrode, aluminum is generally laminated and then sintered to form a back electrode. However, in the manufacturing method of such a structure, aluminum and silicon are alloyed in a long time high temperature heat treatment process during sintering, and thus, the silicon layer in the rear part is easily damaged, and the recombination of electrons and electrons is increased in this part, thereby reducing energy conversion efficiency. Occurs.
본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서 태양 전지의 후면에서 발생하는 전자와 정공의 재결합을 최소화하는 것이다.The technical problem to be achieved by the present invention is to minimize the recombination of electrons and holes generated from the back of the solar cell to solve this problem.
또한, 본 발명이 이루고자 하는 과제는 태양 전지의 제조 비용을 최소화하는 것이다.In addition, an object of the present invention is to minimize the manufacturing cost of the solar cell.
도 1은 본 발명의 실시예에 태양 전지의 구조를 도시한 사시도이다.1 is a perspective view showing the structure of a solar cell in an embodiment of the present invention.
이러한 과제를 달성하기 위하여 본 발명에서는 반도체 기판의 후면에 후면 전극과 반도체층 사이에 후면 절연막을 형성한다. 또한, 후면 전극과 반도체층을 접촉시키기 위해 후면의 후면 절연막의 식각할 때 레이저를 이용하여 후면에 후면 홈을 형성한다.In order to achieve this problem, in the present invention, a rear insulating film is formed between the rear electrode and the semiconductor layer on the rear surface of the semiconductor substrate. In addition, a back groove is formed on the rear surface by using a laser when etching the rear insulating layer on the rear surface to contact the rear electrode and the semiconductor layer.
더욱 상세하게는, p형의 규소 기판의 전면 및 후면에 피라미드 패턴을 형성하고 기판의 전면에 n+ 반도체층을 형성한다. 이어, 기판의 전면 및 후면에 산화막을 형성한 다음, 기판의 전면에 전면 홈을 형성하고 전면 홈을 통하여 드러난 기판에 n++ 반도체층을 형성한다. 이어, 후면에 후면 홈을 형성하고, 후면에 후면 전극을 형성한다. 마지막으로 n++ 반도체층 위에 전면 전극을 형성한다.More specifically, pyramid patterns are formed on the front and rear surfaces of the p-type silicon substrate and n + semiconductor layers are formed on the front surface of the substrate. Next, an oxide film is formed on the front and rear surfaces of the substrate, and then a front groove is formed on the front surface of the substrate, and an n ++ semiconductor layer is formed on the substrate exposed through the front groove. Subsequently, a rear groove is formed on the rear surface, and a rear electrode is formed on the rear surface. Finally, a front electrode is formed on the n ++ semiconductor layer.
이때, 전면 홈 및 후면 홈을 형성하는 단계는 스크라이빙을 통하여 형성하는 하는 것이 바람직하며, 후면 전극은 후면에 알루미늄 계열의 금속을 적층하고 300-500 ℃ 온도 범위에서 어닐링하는 하여 형성할 수 있다.At this time, the step of forming the front groove and the rear groove is preferably formed through scribing, the rear electrode may be formed by laminating an aluminum-based metal on the back and annealing at a temperature range of 300-500 ℃. .
여기서, 전면 전극은 무전해 도금법 또는 전기 도금법 중 어느 하나를 사용하여 형성하는 것이 바람직하며, 산화막은 열 산화를 통하여 형성한다.Here, the front electrode is preferably formed using either an electroless plating method or an electroplating method, and the oxide film is formed through thermal oxidation.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양 전지 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Then, with reference to the accompanying drawings will be described in detail with respect to the solar cell according to an embodiment of the present invention and its manufacturing method can be easily carried out by those of ordinary skill in the art.
도 1은 본 발명의 실시예에 따른 태양 전지의 구조를 도시한 사시도이다.1 is a perspective view showing the structure of a solar cell according to an embodiment of the present invention.
도 1에서 보는 바와 같이, 전면(11) 및 후면(12)에 불규칙한 모양의 피라미드 패턴이 형성되어 있는 p형 실리콘 기판(10)의 전면(11) 상부에는 인(P)과 같은 n형 불순물이 도핑되어 있는 n+ 반도체층(20)이 형성되어 있고 그 위에 산화 규소로 이루어진 전면 절연막(30)이 차례로 형성되어 있다. 여기서, p형 기판(10)의 피라미드 구조는 평평한 구조에 비해 빛의 흡수를 좋게 한다. 또한, p형 기판(10)의 전면 상부에는 전면 홈(40, groove)이 깊게 형성되어 있으며, 전면 홈(40)의 내부에는 전면 전극(50)이 매립되어 형성되어 있다. 이렇게 전면 홈(40)의 내부에 전면 전극(50)을 형성함으로써 전면 전극(50)으로 인한 세이딩 손실(shading loss)을 크게 감소시킬 수 있는 동시에 기판(10)과 접하는 전면 전극(50)의 접촉 면적을 확보할 수 있다. 이때, 전면 전극(50)과 접하는 기판(10)의 면에는 n형의 불순물이 고농도로 도핑되어 있는 n++ 반도체층(60)이 형성되어 있으며, 이는 전면 전극(50)과 실리콘 기판(10) 사이의 접촉 저항을 줄이는 역할을 한다. 전면 전극(50)은 p-n 접합의 규소 기판(10) 내부에서 생성된 전류를 모아서 외부 단자와 접촉하는 역할을 하며, 선택적 도금이 가능한 무전해 도금 방법이나 전기 도금 방법으로 전도성 금속을 도금함으로써 형성된다.As shown in FIG. 1, an n-type impurity such as phosphorus (P) is formed on the top surface 11 of the p-type silicon substrate 10 having irregular pyramid patterns formed on the front surface 11 and the rear surface 12. The doped n + semiconductor layer 20 is formed thereon, and the front insulating film 30 made of silicon oxide is formed thereon. Here, the pyramid structure of the p-type substrate 10 improves light absorption compared to the flat structure. In addition, a front groove 40 is formed deep in the upper portion of the front surface of the p-type substrate 10, and a front electrode 50 is embedded in the front groove 40. By forming the front electrode 50 inside the front groove 40, the shading loss due to the front electrode 50 can be greatly reduced, and at the same time, the front electrode 50 is in contact with the substrate 10. The contact area can be secured. In this case, an n ++ semiconductor layer 60 is formed on the surface of the substrate 10 in contact with the front electrode 50 with a high concentration of n-type impurities, which is formed between the front electrode 50 and the silicon substrate 10. Serves to reduce contact resistance. The front electrode 50 collects the current generated in the silicon substrate 10 of the pn junction and contacts the external terminal, and is formed by plating a conductive metal by an electroless plating method or an electroplating method capable of selective plating. .
한편, 전면(11)과 동일하게 피라미드 패턴이 형성되어 있는 실리콘 기판(10)의 후면에는 산화 규소로 이루어진 후면 절연막(70)이 형성되어 있으며, 전면 홈(40)과 마차가지로 후면(12)에도 후면 홈(90)이 깊게 형성되어 있다. 또한, 후면(12)의 후면 절연막(70) 및 후면 홈(90)을 통하여 드러난 기판(10)의 후면에는 알루미늄 등으로 이루어진 후면 전극(80)이 전면적으로 형성되어 있다.Meanwhile, a rear insulating film 70 made of silicon oxide is formed on the rear surface of the silicon substrate 10 having the same pyramid pattern as the front surface 11, and the rear surface 12 is the same as the front groove 40. Edo rear groove 90 is deeply formed. In addition, a rear electrode 80 made of aluminum is formed on the rear surface of the substrate 10 exposed through the rear insulating layer 70 and the rear groove 90 of the rear surface 12.
이러한 본 발명의 실시예에 따른 태양 전기에서는 후면 전극(80)이 후면 홈(90)을 통해서만 기판(10)과 연결되어 있고, 나머지의 대부분의 후면 전극(80)과 판(10) 사이에는 후면 절연막(70)이 형성되어 있다. 이러한 구조에서 후면(12)에서의 전자 재결합 속도는 상당히 줄어들면서 반사된 전자들은 전면(11)으로 이동하여 전면 전극(50)을 통하여 빠져나간다. 따라서, 에너지의 변환 효율을 극대화할 수 있다.In the solar cell according to the embodiment of the present invention, the rear electrode 80 is connected to the substrate 10 only through the rear groove 90, and the rear surface is disposed between most of the remaining rear electrodes 80 and the plate 10. An insulating film 70 is formed. In this structure the rate of electron recombination at the backside 12 is significantly reduced while the reflected electrons move to the front face 11 and exit through the front electrode 50. Therefore, the conversion efficiency of energy can be maximized.
그러면, 도 1을 참조하여 본 발명의 실시예에 따른 태양 전지의 제조 방법에 대하여 상세히 설명한다.Next, a method of manufacturing a solar cell according to an embodiment of the present invention will be described in detail with reference to FIG. 1.
먼저, p형의 규소 기판(10)의 전면(11) 및 후면(12)에 텍스쳐링(texturing)을 통하여 불규칙한 피라미드 패턴을 형성한다. 여기서 습식 식각을 이용하여 불규칙한 피라미드 패턴을 형성하면 생산 비용을 줄일 수 있으며, 대량 생산이 가능해진다.First, an irregular pyramid pattern is formed on the front surface 11 and the rear surface 12 of the p-type silicon substrate 10 by texturing. Here, by forming an irregular pyramid pattern using wet etching, production cost can be reduced and mass production is possible.
다음, 기판(10) 전면(11) 전체에 걸쳐 인과 같은 n형 불순물을 확산하여 n+ 반도체층(11)을 형성한다. 인의 도핑 물질로는 POCl3이나 P2O5를 사용한다.Next, n-type impurities such as phosphorous are diffused over the entire surface 11 of the substrate 10 to form the n + semiconductor layer 11. POCl 3 or P 2 O 5 is used as the doping material for phosphorus.
다음, 열 산화(thermal oxidation)를 통하여 기판(10)의 전면(11) 및 후면(12)에 반사 방지막으로서의 기능을 가지며 산화 규소로 이루어진 전면 및 후면 절연막(30, 70)을 형성한다. 이때, 전면 및 후면 절연막(30, 70)은 2,500-3,500Å 정도의 두께로 형성하는 것이 바람직하다.Next, the front and back insulating films 30 and 70 made of silicon oxide are formed on the front surface 11 and the rear surface 12 of the substrate 10 through thermal oxidation. At this time, the front and rear insulating films 30 and 70 are preferably formed to a thickness of about 2,500-3,500 kPa.
다음, 기판(10)의 전면(11)에 레이저 등을 이용하여 전면 홈(40)을 깊게 스크라이빙(scribing)하여 형성하고 전면 홈(40)을 통하여 드러난 기판(10)에 n형의 불순물이 고농도로 도핑하여 n++ 반도체층(60)을 형성한다. 여기서, 레이저 스크라이빙을 실시한 다음 멜팅(melting)된 규소층을 에칭 하는데 KOH 용액을 사용한다. 기판 전체를 30 weight %의 KOH에 담가 18~20분 정도 에칭한다. 이 공정을 거치면 홈(40) 안의 규소는 제거되어 깨끗한 규소 면이 드러난다. 이어 노출된 규소의 표면에 남아있는 칼륨 이온을 제거하기 위해 HCl : H2O2 : H2O 혼합 용액에 90 ℃에서 10~15분 세정한다. 기계적인 스크라이빙의 경우도 규소막의 손상을 방지하기 위해 동일한 방법을 사용한다.Next, an n-type impurity is formed in the substrate 10 exposed through the front groove 40 by scribing the front groove 40 deeply using a laser or the like on the front surface 11 of the substrate 10. This high concentration is doped to form the n ++ semiconductor layer 60. Here, KOH solution is used to etch the melted silicon layer after laser scribing. The whole substrate is immersed in 30 weight% KOH and etched for 18-20 minutes. This process removes the silicon in the grooves 40 and reveals a clean silicon surface. Subsequently, in order to remove potassium ions remaining on the exposed silicon surface, the mixture is washed with HCl: H 2 O 2: H 2 O at 90 ° C. for 10-15 minutes. In the case of mechanical scribing, the same method is used to prevent damage to the silicon film.
다음, 전면 홈(40)을 형성하는 방법과 동일한 방법으로 기판(10)의 후면(12)에 레이저 또는 기계적인 스크라이빙을 통하여 후면 홈(90)을 형성한다. 이때, 후면 홈(90)의 폭은 10-30 ㎛ 정도로 하고, 깊이는 10-20 ㎛ 정도로 형성하는 것이 바람직하다. 이때, 후면 홈(90)에서는 절연막이 제거되어 기판(10)이 직접 드러나게 된다. 이렇게 후면 홈(90)을 스크라이빙을 통하여 형성함으로써 제조 비용을 최소화할 수 있다.Next, the rear groove 90 is formed on the rear surface 12 of the substrate 10 by laser or mechanical scribing in the same manner as the front groove 40. At this time, it is preferable that the width of the rear groove 90 is about 10-30 μm and the depth is about 10-20 μm. In this case, the insulating layer is removed from the rear groove 90 so that the substrate 10 is directly exposed. As such, by forming the rear groove 90 through scribing, manufacturing cost can be minimized.
다음, 기판(10)의 후면(12) 상부에 진공 증착법을 통하여 알루미늄 계열의금속을 1-2 ㎛ 정도의 두께로 증착하고 300-500 ℃ 정도의 온도 범위에서 어닐링을 실시하여 후면 전극80)을 형성한다.Next, an aluminum-based metal is deposited to a thickness of about 1-2 μm through vacuum deposition on the rear surface 12 of the substrate 10, and annealing is performed at a temperature range of about 300 to 500 ° C. to form the rear electrode 80. Form.
다음, n++ 반도체층(60)이 형성되어 있는 기판(10)의 전면 홈(40)에 전면 전극(50)을 형성한다. 이때, 전면 전극(50)은 니켈을 무전해 도금법(electroless plating) 또는 전기 도금법으로 기판(10)의 전면 홈(40)에 선택적으로 증착하고 400℃에서 소결하여 실리콘과 니켈의 반응에 의한 실리사이드층을 형성한 후, 그 위에 니켈층을 얇게 증착하고 구리층을 무전해 도금법 및 전기 도금법을 사용하여 증착하여 이루어진 삼중층으로 형성할 수 있다.Next, the front electrode 50 is formed in the front groove 40 of the substrate 10 on which the n ++ semiconductor layer 60 is formed. In this case, the front electrode 50 is selectively deposited on the front groove 40 of the substrate 10 by electroless plating or electroplating, and then sintered at 400 ° C. to form a silicide layer by reacting silicon with nickel. After forming, the nickel layer may be thinly deposited thereon, and the copper layer may be formed into a triple layer formed by depositing using an electroless plating method and an electroplating method.
이와 같이, 본 발명에 따르면 태양 전지의 후면 전극이 후면 홈을 통해서만 기판과 연결되어 있고, 이들 사이의 대부분은 절연막이 형성되어 있다. 따라서 후면에서의 전자 재결합 속도는 상당히 줄어들어 에너지의 변환 효율을 극대화할 수 있다. 또한, 후면 홈을 전면 홈과 마찬가지로 스크라이빙을 통하여 형성함으로써 제조 비용을 최소화할 수 있다.As described above, according to the present invention, the rear electrode of the solar cell is connected to the substrate only through the rear groove, and most of them have an insulating film formed therebetween. Thus, the rate of electron recombination at the backside is significantly reduced, maximizing energy conversion efficiency. In addition, by forming the rear groove through the scribing like the front groove, it is possible to minimize the manufacturing cost.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010002256A KR100366350B1 (en) | 2001-01-15 | 2001-01-15 | Solar cell and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010002256A KR100366350B1 (en) | 2001-01-15 | 2001-01-15 | Solar cell and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020061291A KR20020061291A (en) | 2002-07-24 |
KR100366350B1 true KR100366350B1 (en) | 2002-12-31 |
Family
ID=27691760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010002256A KR100366350B1 (en) | 2001-01-15 | 2001-01-15 | Solar cell and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100366350B1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7820472B2 (en) * | 2008-11-13 | 2010-10-26 | Applied Materials, Inc. | Method of forming front contacts to a silicon solar cell without patterning |
KR20100059410A (en) | 2008-11-26 | 2010-06-04 | 삼성전자주식회사 | Solar cell and method of fabricating the same |
KR101124490B1 (en) * | 2009-12-15 | 2012-03-16 | (유)에스엔티 | Solar cell and manufacturing method of the same |
US8110431B2 (en) * | 2010-06-03 | 2012-02-07 | Suniva, Inc. | Ion implanted selective emitter solar cells with in situ surface passivation |
CN113665233B (en) * | 2021-10-25 | 2022-01-25 | 晋能清洁能源科技股份公司 | HJT battery silk screen and printing method thereof |
-
2001
- 2001-01-15 KR KR1020010002256A patent/KR100366350B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20020061291A (en) | 2002-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101719949B1 (en) | Solar battery cell, method for producing same, and solar battery module | |
AU2006237110B2 (en) | Rear contact solar cell and method for making same | |
US8569100B2 (en) | Solar cell and manufacturing method thereof | |
KR100366349B1 (en) | solar cell and method for manufacturing the same | |
KR101084067B1 (en) | Solar cell and manufacturing method of the same | |
KR101225978B1 (en) | Sollar Cell And Fabrication Method Thereof | |
US7816167B2 (en) | Method of fabricating a differential doped solar cell | |
US20080290368A1 (en) | Photovoltaic cell with shallow emitter | |
JP4334455B2 (en) | Solar cell module | |
KR20080032866A (en) | Mentalization wrap through type solar cell | |
JP2016122749A (en) | Solar battery element and solar battery module | |
US20200176623A1 (en) | Solar cell element and solar cell module | |
KR20110077924A (en) | Solar cell and method for manufacturing the same | |
KR100366350B1 (en) | Solar cell and method for manufacturing the same | |
KR100420030B1 (en) | Method for manufacturing solar cell | |
KR20110061397A (en) | Solar cell and method of manufacturing the same | |
KR100366354B1 (en) | manufacturing method of silicon solar cell | |
KR20100089473A (en) | High efficiency back contact solar cell and method for manufacturing the same | |
CN109041583B (en) | Solar cell element and solar cell module | |
KR100366348B1 (en) | manufacturing method of silicon solar cell | |
JP4467337B2 (en) | Solar cell module | |
KR100322708B1 (en) | Method for fabricating self-voltage applying solar cell | |
RU2815034C1 (en) | Back-contacting solar cell and manufacturing such element | |
KR100351066B1 (en) | Method for fabricating solar cell of depressed electrode shape | |
KR100374811B1 (en) | Process for preparing buried contact solar cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111125 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20121123 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |