JP3207098B2 - 炭化ケイ素からなる単結晶を含む層状構造、その単結晶を形成する方法、及び基板上に炭化物を形成するプロセス - Google Patents

炭化ケイ素からなる単結晶を含む層状構造、その単結晶を形成する方法、及び基板上に炭化物を形成するプロセス

Info

Publication number
JP3207098B2
JP3207098B2 JP797696A JP797696A JP3207098B2 JP 3207098 B2 JP3207098 B2 JP 3207098B2 JP 797696 A JP797696 A JP 797696A JP 797696 A JP797696 A JP 797696A JP 3207098 B2 JP3207098 B2 JP 3207098B2
Authority
JP
Japan
Prior art keywords
layer
single crystal
substrate
layered structure
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP797696A
Other languages
English (en)
Other versions
JPH08236445A (ja
Inventor
ブルース・アレン・エク
スチーヴン・マコネル・ゲイツ
フェルナンド・ホセ・ガリン
スブラマニアン・スリカンテスワラ・イエル
エイドリアン・ロジャー・パウエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08236445A publication Critical patent/JPH08236445A/ja
Application granted granted Critical
Publication of JP3207098B2 publication Critical patent/JP3207098B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、層状半導体構造に
関する。具体的には、本発明は、基板と単結晶半導体層
を含む層状半導体構造に関する。
【0002】
【従来の技術】炭化ケイ素(SiC)は、多数の電子装
置に応用できる可能性の高いバンドギャップの大きい半
導体である。その広範な用途に対する重要な障害は、直
径の大きい高品質基板を経済的に成長させることができ
ないこと、および電子装置にとって十分な品質の基板を
成長させることができないことである。これらの問題を
克服するために、シリコン上に炭化ケイ素を成長させる
多くの試みが行われている。しかしながら、大きい格子
不整合(25%)が高品質の炭化ケイ素の成長を妨げて
いる。多形体結晶構造が現れるため、さらに事態が複雑
になる。
【0003】炭化ケイ素をシリコン上に成長させるのに
広く使用される1つの方法は、炭素の薄い層をシリコン
上に付着させることである。炭素は、不均一気相核生成
か直接炭素付着のどちらかによって付着し、次いでこの
炭素を反応させてシリコン炭素層を形成する。本書で
は、このプロセスを炭化と呼ぶ。この炭化物層は、その
後の炭化ケイ素成長用のシードの働きをする。この方法
の主要な問題は、形成された炭化物テンプレート層に欠
陥が多いことである。
【0004】この初期層内に欠陥があると、この層がそ
の後の炭化ケイ素成長用のシードとなるので、この炭化
の際に成長した層の欠陥密度に大きな影響を及ぼす。形
成された炭化物テンプレート層は、格子不整合のためだ
けでなく、各種の反応気体(主に炭化水素)のクラッキ
ングに必要な高温のために欠陥が多くなる。高温によ
り、新しく形成された炭化ケイ素層を横切るシリコンの
拡散が増加し、この臨界炭化層内に空隙が形成される。
【0005】さらに、現在では、光通信およびシリコン
・ベースの論理回路が、分離処理方法を使用する明確な
技術である。デバイス用の市販の材料として直接バンド
ギャップ半導体、例えば窒化ケイ素を開発する際の主要
な問題は、適切な基板がないことである。
【0006】さらに、現在、非常に高価な炭化ケイ素の
直径1インチまたは2インチの基板を使用して、炭化ケ
イ素ベースの高温FETが製造されている。
【0007】
【発明が解決しようとする課題】本発明の目的は、前述
の従来技術の問題を克服することである。具体的には、
本発明の目的は、直径の大きい(例えば8インチ)高品
質の炭化ケイ素が形成された基板を提供することであ
る。
【0008】さらに、本発明の目的は、光学材料を、例
えばシリコン・ウエハ上に直接に集積することである。
【0009】
【課題を解決するための手段】本発明は、基板と、基板
上に形成された誘電体層と、誘電体層上に形成された単
結晶層とを含む層状構造に関する。単結晶層は、約20
0〜20000オングストロームの厚さを有し、少なく
とも第1の元素と誘電体層上の第2の元素の初期単結晶
層との化学反応によって形成される。本発明の成功に
は、第2の元素が、約100〜10000オングストロ
ームの初期厚さを有することが重要である。
【0010】本発明はまた、第1の基板上に化合物の単
結晶層を形成する方法に関する。この方法は、厚さ約1
00〜10000オングストロームの第1の元素の第2
の単結晶基板の主表面を、第1の基板の主表面に結合す
ることを含む。第2の元素を第2の基板の第1の元素と
化学反応させて、化合物の単結晶層を形成する。
【0011】本発明の他の様態は、約0.01〜0.0
2オングストローム/秒の低い速度で、約800〜13
00Kの低い温度で固体炭素源から炭素を付着させるこ
とによって、基板上に炭化物単結晶層を設けることを含
む。次いで、この構造を約1200〜1300Kの温度
にまで加熱し、下地の基板との化学反応によって炭素層
を炭化物に変換する。
【0012】本発明の他の様態によれば、前述のように
形成された構造は、さらに導電性を有する。
【0013】具体的には、本発明は、単結晶層上に半導
体層を含む。
【0014】
【発明の実施の形態】図1は、本発明の構造の形成を概
略的に表したものである。具体的には、シリコンなどの
基板1が設けられており、その上に誘電体層2が設けら
れている。適切な誘電体層2の例は、二酸化ケイ素、窒
化シリコン、ホウケイ酸塩などのガラスである。誘電体
層は、一般に、厚さ約1000〜20000オングスト
ロームであり、好ましくは約1000〜5000オング
ストローム、最も好ましくは約2000オングストロー
ムである。
【0015】誘電体層は、CVD(化学気相付着法)な
どの周知の技法によって提供でき、一酸化ケイ素や二酸
化ケイ素の場合は、シリコン基板の熱酸化によって提供
できる。
【0016】結晶材料の比較的薄い層3を、誘電体層2
の上に形成する。この層3は、約100〜10000オ
ングストロームの厚さを有し、好ましくは約200〜1
000オングストローム、最も好ましくは約200〜3
00オングストロームの厚さを有する。本発明の成功に
は、層3が比較的薄く、結晶質であることが重要であ
る。層は、シリコンが好ましい。この層3は、ボンド・
エッチバック技法(BESOI)またはサイモックス
法、またはラテラル・エピタキシャル成長法によって形
成できる。
【0017】次いで、この層3を、第2の異なる元素と
の化学反応によって化合物の単結晶層に変換する。
【0018】図1は、第2の元素4として炭素を付着す
ることを示す。他の第2の元素としては、ゲルマニウ
ム、コバルト、チタンおよびタンタルでもよい。炭素
は、固体炭素源からか、またはあまり好ましくないが不
均一気相核生成によって付着できる。
【0019】層4の厚さは、欠陥の核生成なしに均一な
単結晶層を形成するのに十分薄い厚さである層3の厚さ
に等しいか、または少なくとも±10%の誤差でほぼ等
しくする。
【0020】次いで、層3/層4の二分子層(例えば、
C/Si)を、一般に約900〜1770K、好ましく
は1070〜1170Kの温度で反応させて、均一な単
結晶層5を形成する。反応速度は、温度に直接関係し、
層5の品質を制御するために、温度をできるだけ低く
(例えば1070K)維持することが好ましい。シリコ
ンや炭素の場合、そのような層は、炭化ケイ素、通常は
3c−SiCである。次いで、この層5は、その後の炭
化ケイ素またはその他の半導体の付着用のテンプレート
として使用される。
【0021】図2は、本発明の構造を得るための他の方
法を示す。具体的には、薄い層3を、例えばアセチレン
22など炭素を含む気体と反応させる。反応は、薄い
層3の炭化を実現するのに十分高い温度で行われる。こ
れらの温度は、一般に、少なくとも約1200〜160
0Kである。
【0022】本発明により形成される炭化ケイ素などの
層4は、高温用電子装置、マイクロ波装置、自動車用電
子装置、高電力装置、オプトエレクトロニクス、放射線
耐性電子装置など、各種の分野において広範囲の目的に
使用できる。さらに、本発明では、直径8インチなど、
最新技術の直径の大きいシリコン処理手段を使用でき
る。したがって、経済的な処理技法が使用できる。
【0023】層3は、比較的薄く、プロセス中に完全に
消費されるので、アモルファス基板上に単結晶層が提供
される。体積変化に起因して生じる歪みは、単結晶層と
誘電体の間の界面における滑動によって解消される。
【0024】本発明の他の様態によれば、炭化物単結晶
層が基板上に提供される。このプロセスは、固体炭素源
からの炭素を、約0.01〜0.02オングストローム
/秒、好ましくは約0.015オングストローム/秒の
比較的低い速度で、約800〜1300K、好ましくは
約1200〜1300Kの比較的低い温度で付着させる
ステップを含む。付着の速度および温度は、表面全体に
炭素の均一な層が付着するように選択される。
【0025】次いで、この構造を、約1000〜130
0K、好ましくは1200〜1250Kの温度に加熱し
て、それを炭化物に変換する。この温度は、シリコンな
どの下地の材料の拡散が固体源からの炭素の付着速度と
適切に合致するように選択し、またできるだけ低くする
必要がある。これにより、炭化物の反応を十分に制御で
き、したがって空隙の形成が減り、また成長した炭化物
の炭化層の品質が大幅に改善される。炭化物層が形成さ
れると、シリコンの拡散速度が炭化ケイ素層を横切って
減少し、成長の温度を上げるかまたは炭素の流束を小さ
くするかあるいはその両方によって均一な成長を維持す
ることができる。
【0026】代表的な例では、5インチ(100)シリ
コン・オン・インシュレータ(SOI)基板上に、厚さ
約10〜100オングストロームの緩衝Si層を約92
3Kの温度で付着させる。次いで、このウエハを約47
3Kの温度にまで冷却し、炭素の薄い層をウエハ全体に
均一に付着させる。この炭素層を、基板の温度を約95
0Kにまで上げて、SiC層に変換する。炭素は、昇華
温度すなわち約3000K以上に加熱した元素状黒鉛フ
ィラメントによって実施される固体源から得られる。炭
素源温度は、したがってその流束は、黒鉛フィラメント
を通る電流を0.01アンペア/秒未満の率に制限する
ことによって制御される。ウエハを炭素流束に当てなが
ら、制御された速度で950〜1223Kの温度にまで
加熱する。次いで、それをこの温度で約10〜30分間
アニールし、約10〜30K/分の速度で室温にまで徐
々に冷却する。
【0027】本発明の他の様態では、前述の方法によっ
て得られる層状構造は、追加の炭化ケイ素、シリコンゲ
ルマニウム、炭化シリコンゲルマニウム、窒化ガリウム
などの半導体層用のテンプレートとして使用される。シ
リコン・ベースの論理回路を備える直接バンドギャップ
半導体に基づく発光構造および光検出構造を一体化した
構造が特に重要である。
【0028】例えば、直接バンドギャップ半導体を、C
−SiCなどの単結晶層に格子整合させ、その上に成長
させる。図3は、C−SiCを整合させるためにC−A
lN緩衝層を使用する、GaNベースの発光ダイオード
の概略図である。図3では、番号1はシリコンやサファ
イアなどの基板を示し、番号2は誘電体層を、番号3は
前述のように調製したC−SiCなどの単結晶層を示
す。
【0029】AlNなどの格子整合層4をSiC層3上
に成長させる。AlNは、格子定数と熱膨張係数が共に
SiCに合致する。この層4は、一般に、約100〜2
000オングストロームであり、代表的な例は、約50
0オングストロームである。層4は、約10〜100マ
イクロモル/分の流量のトリエチルアルミニウムおよび
約1〜2標準リットル/分の流量のNH3を全圧約10
0トールで用いるMOCVD(有機金属化学気相付着
法)を使用して、約800〜1300K、典型的には約
1000Kの温度で成長させることができる。次いで、
半導体層5を層4の上部に成長させる。層5の代表的な
例は、GaNである。この層5は、一般に厚さ約500
〜10000オングストローム、典型的には約5000
オングストロームである。
【0030】層5は、例えば、ガリウム・クヌーセン・
セルと、磁気電流17アンペアで動作する、窒素分子を
活性化させ解離させるための70ワットECR光源とを
備えたEPI GEN II MBE(分子線エピタキ
シ)システムを使用して、約973Kで600オングス
トローム/時の速度で成長させることができる。あるい
は、層5は、約10〜100マイクロモル/分の流量の
トリエチルガリウムおよび約1〜2標準リットル/分の
流量のNH3を全圧約100トルで用いて、OMCVD
によって1300Kの温度で成長させることができる。
【0031】このように形成された層5は、青色および
紫外線LED、光検出器、可視光レーザ、ディスプレイ
用小形LEDアレイ、およびその他のオプトエレクトロ
ニクス装置など、各種の装置を製造する場合に広範囲の
目的に使用できる。
【0032】図3では、一般に約1019/cm3の濃度
のシリコンを用いたドーピング層5を含む青色発光ダイ
オード構造が用意されている。入力インジウム接点6を
層5に接続する。次いで、約1018〜1020/cm3
典型的には約1019/cm3の濃度でシリコンをドープ
した、厚さ約200〜10000オングストロームのA
0.13GaNなどのアルミニウムガリウム炭化物の層7
を層5の上に付着させる。
【0033】厚さ約200〜2000オングストローム
のIn0.8GaNの層8を層7の上に付着させる。
【0034】厚さ約200〜10000オングストロー
ムのAl0.13GaNの第2の層9を層8の上に付着させ
る。層9には、層7のシリコン・ドーパントと導電型が
反対のドーパントをドープする。典型的なドーパント
は、約1018〜1020/cm3、典型的には約1019
cm3の用量のマグネシウムである。
【0035】厚さ約500〜10000オングストロー
ムの窒化ガリウムの第2の層10を層9の上に付着させ
る。
【0036】次いで、インジウム電気接点11を層10
の上に設ける。
【0037】層7、8、9および10は、6および11
に接触し、ドーピングは、当業者に周知の技法によって
行うことができる。
【0038】図4は、光ファイバ通信用のスペクトル範
囲が赤外線から近紫外線にわたる直接バンドギャップ放
射源と下地のシリコン基板との一体化の概略図である。
【0039】具体的には、厚さ約200〜20000オ
ングストロームのc−ガリウムヒ素の層12を窒化c−
ガリウム層5の上に設ける。
【0040】まとめとして、本発明の構成に関して以下
の事項を開示する。
【0041】(1)基板と、前記基板上に形成された誘
電体層と、前記誘電体層上に形成された化合物の単結晶
層とを含む層状構造であって、前記単結晶層が、約20
0〜20000オングストロームの厚さを有し、少なく
とも第1の元素と、約100〜10000オングストロ
ームの初期厚さを有する前記誘電体層上の第2の元素の
初期単結晶層との化学反応により形成される、層状構
造。 (2)前記誘電体層が、二酸化ケイ素、窒化シリコンお
よびホウケイ酸塩からなるグループから選択されること
を特徴とする、上記(1)に記載の層状構造。 (3)前記第1の元素が、炭素、ゲルマニウム、コバル
ト、チタンおよびタングステンからなるグループから選
択されることを特徴とする、上記(1)に記載の層状構
造。 (4)前記第2の元素がシリコンであることを特徴とす
る、上記(1)に記載の層状構造。 (5)前記化合物が炭化ケイ素であることを特徴とす
る、上記(1)に記載の層状構造。 (6)さらに、前記単結晶層上にある半導体層を含むこ
とを特徴とする、上記(1)に記載の層状構造。 (7)前記半導体が、前記化合物に格子整合し、Si
C、SiGe、SiGeC、AlNおよびGaNからな
るグループから選択されることを特徴とする、上記
(6)に記載の層状構造。 (8)前記半導体がGaNであり、さらに前記半導体と
前記単結晶層の中間にC−AlN層を含むことを特徴と
する、上記(6)に記載の層状構造。 (9)厚さ約100〜10000オングストロームの第
1の元素からなる第2の単結晶基板の主表面を、前記第
1の基板の主表面に結合するステップと、第2の元素
を、前記第2の基板の前記第1の元素と化学反応させ
て、化合物の単結晶層を形成するステップとを含む、第
1の基板上に化合物の単結晶層を形成する方法。 (10)さらに、前記第1の基板を選択するステップを
含み、前記第2の基板の前記主表面が、化学反応による
前記第2の基板から前記化合物の前記単結晶層への変換
の間の格子不整合を解消するために、接着テープ試験の
接着力よりも大きいが前記第2の基板が前記第1の基板
との界面において滑動するのに十分小さい所定の接着力
を有することを特徴とする、上記(9)に記載の方法。
【図面の簡単な説明】
【図1】本発明の構造を形成するための反応を示す図で
ある。
【図2】本発明の構造を形成するための他の反応を示す
図である。
【図3】本発明の層状構造上の青色LED構造を示す図
である。
【図4】赤外線LED構造を製造するのに適した本発明
の層状構造を示す図である。
【符号の説明】
1 基板 2 誘電体層 3 層 4 元素 5 単結晶層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スチーヴン・マコネル・ゲイツ アメリカ合衆国10562 ニューヨーク州 オシニングイニングウッド・ロード 22 (72)発明者 フェルナンド・ホセ・ガリン アメリカ合衆国 ニューヨーク州ミルブ ルック アール・アール2 ボックス 218 (72)発明者 スブラマニアン・スリカンテスワラ・イ エル アメリカ合衆国10598 ニューヨーク州 ヨークタウン・ハイツ セダー・ロード 3172 (72)発明者 エイドリアン・ロジャー・パウエル アメリカ合衆国06804 コネチカット州 ブルックフィールド サウス・レイク・ ショア・ドライブ 45 (56)参考文献 特開 昭62−286283(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/20 H01L 21/84 H01L 21/205

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】基板と、 前記基板上に形成された誘電体層と、 前記誘電体層上に形成された炭化ケイ素からなる単結晶
    とを含む層状構造であって、 前記単結晶層が、約200〜20000オングストロー
    ムの厚さを有し、少なくとも炭素元素と、約100〜1
    0000オングストロームの初期厚さを有する前記誘電
    体層上のシリコン元素の初期単結晶層との化学反応によ
    り形成される、層状構造。
  2. 【請求項2】前記誘電体層が、二酸化ケイ素、窒化シリ
    コンおよびホウケイ酸塩からなるグループから選択され
    ることを特徴とする、請求項1に記載の層状構造。
  3. 【請求項3】さらに、前記単結晶層上にある半導体層を
    含むことを特徴とする、請求項1に記載の層状構造。
  4. 【請求項4】前記半導体が、前記化合物に格子整合し、
    SiC、SiGe、SiGeC、AlNおよびGaNか
    らなるグループから選択されることを特徴とする、請求
    項3に記載の層状構造。
  5. 【請求項5】前記半導体がGaNであり、さらに前記半
    導体と前記単結晶層の中間に単結晶AlN層を含むこと
    を特徴とする、請求項3に記載の層状構造。
  6. 【請求項6】前記誘電体層が約1000〜20000オ
    ングストロームの厚さを有することを特徴とする請求項
    1に記載の層状構造。
  7. 【請求項7】第1の基板上に炭化ケイ素からなる単結晶
    を形成する方法であって、 厚さ約100〜10000オングストロームのシリコン
    元素からなる第2の単結晶基板の主表面を、前記第1の
    基板の主表面に結合するステップと、 炭素元素を、前記第2の基板の前記第1の元素と化学反
    応させて、炭化ケイ素からなる単結晶を形成するステッ
    プとを含む、第1の基板上に化合物の単結晶層を形成す
    る方法。
  8. 【請求項8】第1の基板上に炭化物を形成するプロセス
    であって、 約0.01〜0.02オングストローム/秒の速さでか
    つ約800〜1300Kの温度で固体炭素源から炭素を
    前記基板上に付着するステップと、 その後、約1000〜1300Kの温度に加熱して、前
    記第1の基板上の下地層と化学的に反応させることによ
    り、前記炭素の層を炭化物の層に変化させるステップと
    を含む、プロセス。
  9. 【請求項9】前記第1の基板上に約10〜100オング
    ストロームの緩衝Si層を付着するステップを含み、前
    記炭化物の層を炭化ケイ素の層とすることを特徴とす
    る、請求項8に記載のプロセス。
  10. 【請求項10】前記単結晶層上にある半導体層を含むこ
    とを特徴とする、請求項9に記載のプロセス。
  11. 【請求項11】前記半導体がGaNであり、さらに前記
    半導体と前記単結晶層の中間に単結晶AlN層を含むこ
    とを特徴とする、請求項10に記載のプロセス。
JP797696A 1995-01-30 1996-01-22 炭化ケイ素からなる単結晶を含む層状構造、その単結晶を形成する方法、及び基板上に炭化物を形成するプロセス Expired - Fee Related JP3207098B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US380782 1995-01-30
US08/380,782 US5563428A (en) 1995-01-30 1995-01-30 Layered structure of a substrate, a dielectric layer and a single crystal layer

Publications (2)

Publication Number Publication Date
JPH08236445A JPH08236445A (ja) 1996-09-13
JP3207098B2 true JP3207098B2 (ja) 2001-09-10

Family

ID=23502421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP797696A Expired - Fee Related JP3207098B2 (ja) 1995-01-30 1996-01-22 炭化ケイ素からなる単結晶を含む層状構造、その単結晶を形成する方法、及び基板上に炭化物を形成するプロセス

Country Status (2)

Country Link
US (2) US5563428A (ja)
JP (1) JP3207098B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6075259A (en) * 1994-11-14 2000-06-13 North Carolina State University Power semiconductor devices that utilize buried insulating regions to achieve higher than parallel-plane breakdown voltages
DE19514081A1 (de) * 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Herstellen eines elektrischen Kontakts auf einer SiC-Oberfläche
US6273950B1 (en) 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
WO1997039476A1 (fr) * 1996-04-18 1997-10-23 Matsushita Electric Industrial Co., Ltd. ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION
JP3179346B2 (ja) * 1996-08-27 2001-06-25 松下電子工業株式会社 窒化ガリウム結晶の製造方法
US5880491A (en) * 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
US6541079B1 (en) * 1999-10-25 2003-04-01 International Business Machines Corporation Engineered high dielectric constant oxide and oxynitride heterostructure gate dielectrics by an atomic beam deposition technique
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6599362B2 (en) 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US20020158245A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US20030012965A1 (en) * 2001-07-10 2003-01-16 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate comprising an oxygen-doped compound semiconductor layer
US7019332B2 (en) * 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US7169227B2 (en) * 2001-08-01 2007-01-30 Crystal Photonics, Incorporated Method for making free-standing AIGaN wafer, wafer produced thereby, and associated methods and devices using the wafer
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
FR2836159B1 (fr) * 2002-02-15 2004-05-07 Centre Nat Rech Scient Procede de formation de couche de carbure de silicium ou de nitrure d'element iii sur un substrat adapte
US7601441B2 (en) 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
US20040079285A1 (en) * 2002-10-24 2004-04-29 Motorola, Inc. Automation of oxide material growth in molecular beam epitaxy systems
US6885065B2 (en) * 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
JP3905824B2 (ja) * 2002-11-25 2007-04-18 大阪府 単結晶窒化ガリウム局在基板及びその製造方法
US6963090B2 (en) * 2003-01-09 2005-11-08 Freescale Semiconductor, Inc. Enhancement mode metal-oxide-semiconductor field effect transistor
US7022593B2 (en) * 2003-03-12 2006-04-04 Asm America, Inc. SiGe rectification process
WO2004081986A2 (en) * 2003-03-12 2004-09-23 Asm America Inc. Method to planarize and reduce defect density of silicon germanium
JP4224423B2 (ja) * 2003-06-10 2009-02-12 パナソニック株式会社 半導体装置およびその製造方法
US6906351B2 (en) * 2003-08-05 2005-06-14 University Of Florida Research Foundation, Inc. Group III-nitride growth on Si substrate using oxynitride interlayer
US7192482B2 (en) * 2004-08-10 2007-03-20 Cree, Inc. Seed and seedholder combinations for high quality growth of large silicon carbide single crystals
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
US20060160694A1 (en) * 2004-12-01 2006-07-20 The Regents Of The University Of California Office Of Technology Transfer Supported group-4, group-5, and group-6 metal clusters, preparation of the material and use of the material as a catalyst
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
JP2006344809A (ja) * 2005-06-09 2006-12-21 Toshiba Corp 半導体装置及びその製造方法
JP4913375B2 (ja) 2005-08-08 2012-04-11 昭和電工株式会社 半導体素子の製造方法
US7341883B2 (en) * 2005-09-27 2008-03-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Silicon germanium semiconductive alloy and method of fabricating same
DE102007009839A1 (de) 2007-02-23 2008-08-28 Freiberger Compound Materials Gmbh Verfahren zur Herstellung von (Al,Ga)InN-Kristallen
DE102007009412A1 (de) 2007-02-23 2008-08-28 Freiberger Compound Materials Gmbh Verfahren zur Herstellung von (Al,Ga)N Kristallen
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
US8309967B2 (en) 2007-05-31 2012-11-13 Chien-Min Sung Diamond LED devices and associated methods
US7906358B2 (en) * 2007-10-18 2011-03-15 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Epitaxial growth of cubic crystalline semiconductor alloys on basal plane of trigonal or hexagonal crystal
US8017489B2 (en) * 2008-03-13 2011-09-13 International Business Machines Corporation Field effect structure including carbon alloyed channel region and source/drain region not carbon alloyed
US8563442B2 (en) * 2008-06-10 2013-10-22 Air Water Inc. Method for manufacturing nitrogen compound semiconductor substrate and nitrogen compound semiconductor substrate, and method for manufacturing single crystal SiC substrate and single crystal SiC substrate
TWI449087B (zh) * 2008-10-01 2014-08-11 Nat Univ Tsing Hua A method for growing a silicon carbide film on a (100) silicon substrate
JP2010251724A (ja) * 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
US8513090B2 (en) * 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
JP5002703B2 (ja) * 2010-12-08 2012-08-15 株式会社東芝 半導体発光素子
US9614026B2 (en) 2013-03-13 2017-04-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High mobility transport layer structures for rhombohedral Si/Ge/SiGe devices
JPWO2016047534A1 (ja) * 2014-09-24 2017-07-27 エア・ウォーター株式会社 SiC層を備えた半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680742A (en) * 1984-07-07 1987-07-14 Kyocera Corporation Magneto-optical recording element
US4816421A (en) * 1986-11-24 1989-03-28 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making a heteroepitaxial structure by mesotaxy induced by buried implantation
JPH067594B2 (ja) * 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
JP2534525B2 (ja) * 1987-12-19 1996-09-18 富士通株式会社 β−炭化シリコン層の製造方法
US5194395A (en) * 1988-07-28 1993-03-16 Fujitsu Limited Method of producing a substrate having semiconductor-on-insulator structure with gettering sites
JP2680083B2 (ja) * 1988-12-06 1997-11-19 富士通株式会社 半導体基板及びその製造方法
US5230768A (en) * 1990-03-26 1993-07-27 Sharp Kabushiki Kaisha Method for the production of SiC single crystals by using a specific substrate crystal orientation
JPH0548145A (ja) * 1991-08-07 1993-02-26 Toshiba Corp 光半導体装置およびその製造方法
DE4113143C2 (de) * 1991-04-23 1994-08-04 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung eines Schichtsystems und Schichtsystem
US5225032A (en) * 1991-08-09 1993-07-06 Allied-Signal Inc. Method of producing stoichiometric, epitaxial, monocrystalline films of silicon carbide at temperatures below 900 degrees centigrade
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5229333A (en) * 1992-02-28 1993-07-20 Texas Instruments Incorporated Method for improving the interface characteristics of CaF2 on silicon
US5389799A (en) * 1992-06-12 1995-02-14 Kabushiki Kaisha Toshiba Semiconductor device
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US5432808A (en) * 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
US5413952A (en) * 1994-02-02 1995-05-09 Motorola, Inc. Direct wafer bonded structure method of making
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers

Also Published As

Publication number Publication date
JPH08236445A (ja) 1996-09-13
US5563428A (en) 1996-10-08
US5667586A (en) 1997-09-16

Similar Documents

Publication Publication Date Title
JP3207098B2 (ja) 炭化ケイ素からなる単結晶を含む層状構造、その単結晶を形成する方法、及び基板上に炭化物を形成するプロセス
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
US4876219A (en) Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers
TWI246116B (en) Process for growing ZnSe Epitaxy layer on Si substrate and semiconductor structure thereby
US5759908A (en) Method for forming SiC-SOI structures
Yang et al. Approach to obtain high quality GaN on Si and SiC‐on‐silicon‐on‐insulator compliant substrate by molecular‐beam epitaxy
US7358160B2 (en) Method of selective formation of compound semiconductor-on-silicon wafer with silicon nanowire buffer layer
EP0342937B1 (en) Manufacturing a semiconductor wafer having a III-V group semiconductor compound layer on a silicon substrate
CN101388338B (zh) 制备用于生长氮化镓的衬底和制备氮化镓衬底的方法
EP0553856A2 (en) Semiconductor substrate and method for preparing same
CA1297390C (en) Method of epitaxially growing gallium arsenide on silicon
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
WO2004042783A2 (en) Hafnium nitride buffer layers for growth of gan on silicon
JP3855061B2 (ja) Si基板上への化合物半導体薄膜形成方法
CN111663181A (zh) 一种氧化镓膜的制备方法及其应用
Fukuda et al. High quality heteroepitaxial Ge growth on (100) Si by MBE
JPH0513342A (ja) 半導体ダイヤモンド
JP3508356B2 (ja) 半導体結晶成長方法及び半導体薄膜
CN116053120B (zh) 氮化物外延结构及其制备方法和应用
CN100550302C (zh) 一种ⅲ族氮化物半导体材料及其生长方法
JP4283478B2 (ja) 電子素子基板上へのSiC単結晶の成長方法
Shastry et al. Low pressure organometallic vapor phase epitaxial growth of device quality GaAs directly on (100) Si
US4983249A (en) Method for producing semiconductive single crystal
CN108878265B (zh) 一种在Si(100)衬底上生长单晶氮化镓薄膜的方法
JP2677221B2 (ja) 窒化物系iii−v族化合物半導体結晶の成長方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070706

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees