JP3206944B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3206944B2
JP3206944B2 JP34498791A JP34498791A JP3206944B2 JP 3206944 B2 JP3206944 B2 JP 3206944B2 JP 34498791 A JP34498791 A JP 34498791A JP 34498791 A JP34498791 A JP 34498791A JP 3206944 B2 JP3206944 B2 JP 3206944B2
Authority
JP
Japan
Prior art keywords
semiconductor
opening
crystal layer
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34498791A
Other languages
Japanese (ja)
Other versions
JPH05175122A (en
Inventor
茂幸 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP34498791A priority Critical patent/JP3206944B2/en
Publication of JPH05175122A publication Critical patent/JPH05175122A/en
Priority to US08/226,841 priority patent/US5525536A/en
Application granted granted Critical
Publication of JP3206944B2 publication Critical patent/JP3206944B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は絶縁基板上に半導体結晶
層を形成した、いわゆるSOI基板を用いた半導体装置
に関する。さらに詳しくは、半導体基板上に形成した絶
縁膜上に、該半導体基板の半導体結晶をシードしてエピ
タキシャル成長により半導体結晶層を島状に形成し、そ
の半導体結晶層に回路を形成してさらに絶縁膜を介し半
導体結晶層を成長することにより、3次元構造とした
導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a so-called SOI substrate in which a semiconductor crystal layer is formed on an insulating substrate. More specifically, a semiconductor crystal of the semiconductor substrate is seeded on an insulating film formed on the semiconductor substrate, and a semiconductor crystal layer is formed in an island shape by epitaxial growth.
A circuit is formed on the semiconductor crystal layer of
The present invention relates to a semiconductor device having a three-dimensional structure by growing a conductor crystal layer .

【0002】なお、本明細書においては、SOIを絶縁
膜上の半導体結晶層の意味で使用し、絶縁膜上のシリコ
ン半導体に限定されず、広く半導体を含む意味で使用す
る。
[0002] In this specification, SOI is used in the meaning of a semiconductor crystal layer on an insulating film, and is not limited to a silicon semiconductor on an insulating film, but is broadly used to include a semiconductor.

【0003】[0003]

【従来の技術】絶縁基板上に半導体結晶層を形成したS
OI基板の製法の一つに、半導体基板上に形成した絶縁
膜に開口部を形成し、露出した半導体基板の半導体結晶
をシードとして絶縁膜上に半導体結晶層をエピタキシャ
ル成長させる方法がある。
2. Description of the Related Art S in which a semiconductor crystal layer is formed on an insulating substrate
One method of manufacturing an OI substrate is to form an opening in an insulating film formed on a semiconductor substrate and epitaxially grow a semiconductor crystal layer on the insulating film using the semiconductor crystal of the exposed semiconductor substrate as a seed.

【0004】従来のこの方法によりエピタキシャル成長
したSOI基板の断面図を図10に示す。このSOI基板
の製法は半導体基板21上に絶縁膜22を形成し、前記絶縁
膜22の一部を除去して開口部23を形成する。つぎに開口
部23により露出した半導体結晶をシードとして、前記半
導体結晶と同種あるいは異種のエピタキシャル層を成長
させると、まず開口部23内に半導体結晶層24が形成され
る。さらにエピタキシャル成長を続けると、絶縁膜22上
を横方向にエピタキシャル成長し、絶縁膜2の上に半導
体結晶層24が成長する。
FIG. 10 is a sectional view of a conventional SOI substrate epitaxially grown by this method. In the method of manufacturing the SOI substrate, an insulating film 22 is formed on a semiconductor substrate 21, and a part of the insulating film 22 is removed to form an opening 23. Next, when a semiconductor crystal exposed through the opening 23 is used as a seed to grow an epitaxial layer of the same kind or different kind from the semiconductor crystal, a semiconductor crystal layer 24 is formed in the opening 23 first. When the epitaxial growth is further continued, epitaxial growth is performed laterally on the insulating film 22, and the semiconductor crystal layer 24 grows on the insulating film 2.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来の横方向
エピタキシャル成長法によりSOI基板をうる方法は、
絶縁膜上に半導体結晶層をエピタキシャル成長させると
き、絶縁膜上を横方向にエピタキシャル成長するだけで
なく縦方向にも成長が進むため、図10に示すように開口
部の形成された部分が厚く形成され、結晶層の厚さが不
均一になるという問題がある。そのため、均一な厚さで
かつ大面積の半導体結晶層をうることができない。
However, a method for obtaining an SOI substrate by a conventional lateral epitaxial growth method is as follows.
When the semiconductor crystal layer is epitaxially grown on the insulating film, the growth proceeds not only in the lateral direction but also in the vertical direction on the insulating film, so that the portion where the opening is formed is formed thick as shown in FIG. In addition, there is a problem that the thickness of the crystal layer becomes uneven. Therefore, a semiconductor crystal layer having a uniform thickness and a large area cannot be obtained.

【0006】また、従来の半導体装置は素子間の分離が
主としてpn接合で行われるため、寄生容量が発生し、
高速動作の妨げとなったり、ラッチアップの問題が発生
するという問題がある。
Further, in the conventional semiconductor device, since the separation between elements is mainly performed by the pn junction, a parasitic capacitance is generated.
There are problems that hinder high-speed operation and cause a problem of latch-up.

【0007】本発明はこのような状況に鑑み、表面が平
担で周囲を絶縁膜で分離された半導体結晶層を有するS
OI基板を形成することにより、その半導体結晶層上に
さらに絶縁膜を介して半導体層を成長することができる
ようにし、3次元構造の半導体装置を提供することを目
的とする。
In view of such a situation, the present invention provides an S-type semiconductor device having a semiconductor crystal layer having a flat surface and a periphery separated by an insulating film.
By forming an OI substrate , the semiconductor crystal layer
Further, a semiconductor layer can be grown via an insulating film.
Thus, it is an object to provide a semiconductor device having a three-dimensional structure .

【0008】[0008]

【課題を解決するための手段】本発明による3次元構造
の半導体装置は、(a)SOI基板がつぎの方法により
形成され、半導体基板上に第1の絶縁膜を形成し、第1
の開口部を形成する工程と、第1の開口部および第1の
絶縁膜上にダミー層を形成し、前記第1の開口部と平面
的に離間した場所に第2の開口部を形成する工程と、第
2の開口部およびダミー層上に第2の絶縁膜を形成し、
前記第2の開口部と平面的に隣接した場所に第3の開口
部を形成する工程と、第3の開口部から前記ダミー層を
エッチング除去し空洞を形成する工程と、前記空洞内に
前記半導体基板をシードとして半導体結晶層をエピタキ
シャル成長させる工程と、第1開口部に形成された半導
体結晶層を除去し第4の開口部を形成する工程と、第4
の開口部に第3の絶縁膜を形成し、前記半導体結晶層上
の絶縁膜を除去する工程(b)前記SOI基板の半導体
結晶層に半導体回路が形成され、(c)前記半導体回路
が形成された半導体層の表面のパシベーション膜上にさ
らに半導体結晶層および半導体回路が形成されることに
より複数段の半導体回路が形成されている。
SUMMARY OF THE INVENTION A three-dimensional structure according to the present invention
The semiconductor device, by (a) SOI substrate of the following methods
Forming a first insulating film on the semiconductor substrate;
Forming an opening of the dummy layer is formed on the first opening and the first insulating film, said first opening and the plane
Forming a second opening at a location that is spatially separated ; forming a second insulating film over the second opening and the dummy layer;
Forming a third opening at a location adjacent to the second opening in a plane, forming the cavity by etching away the dummy layer from the third opening, and forming the cavity in the cavity. A step of epitaxially growing a semiconductor crystal layer using the semiconductor substrate as a seed; a step of removing the semiconductor crystal layer formed in the first opening to form a fourth opening;
Forming a third insulating film in the opening of (a), and removing the insulating film on the semiconductor crystal layer (b) the semiconductor of the SOI substrate
A semiconductor circuit is formed on the crystal layer, and (c) the semiconductor circuit
On the passivation film on the surface of the semiconductor layer on which
The formation of semiconductor crystal layers and semiconductor circuits
That is more semiconductor circuit a plurality of stages are formed.

【0009】[0009]

【作用】本発明によれば、絶縁膜上の半導体結晶層を形
成する場所にあらかじめ絶縁膜で空洞を形成しておき、
その空洞内に半導体結晶層をエピタキシャル成長させる
ため、エピタキシャル成長層の縦方向成長である上面は
絶縁膜で規制され、平担に形成される。
According to the present invention, a cavity is previously formed in an insulating film at a place where a semiconductor crystal layer is formed on the insulating film,
In order to epitaxially grow the semiconductor crystal layer in the cavity, the upper surface, which is the vertical growth of the epitaxial growth layer, is regulated by the insulating film and formed flat.

【0010】また空洞を形成するためのダミー層はCV
D法やスパッタリングなどで形成でき膜厚を制御し易
く、膜厚を充分制御された空洞部にエピタキシャル成長
するため、エピタキシャル成長層の厚さも非常に正確に
形成できる。
A dummy layer for forming a cavity is CV
Since the film can be formed by the method D, sputtering, or the like, the film thickness is easily controlled, and the epitaxial growth is performed in the cavity portion whose film thickness is sufficiently controlled, the thickness of the epitaxial growth layer can be formed very accurately.

【0011】さらに、半導体結晶層のシード部分の上部
を除去して形成した開口部を、絶縁膜で充填しているた
め、半導体結晶層の周囲および底面を完全に絶縁物で分
離させることができる。
Further, since the opening formed by removing the upper part of the seed portion of the semiconductor crystal layer is filled with the insulating film, the periphery and the bottom surface of the semiconductor crystal layer can be completely separated by the insulator. .

【0012】その結果、この方法によりえられたSOI
基板を用いて半導体装置を形成すると、各島状の半導体
領域に各素子を形成でき、各素子間を完全に電気的に分
離でき、寄生容量の発生を防止できる。そのため容易に
高速動作を達成でき、高周波素子にも適用できると共
に、3次元構造の高性能な半導体装置をうることができ
As a result, the SOI obtained by this method
When a semiconductor device is formed using a substrate, each element can be formed in each island-shaped semiconductor region, each element can be completely electrically isolated, and the occurrence of parasitic capacitance can be prevented. Therefore easily achieve high-speed operation, when applicable to high frequency device co
In addition, a high-performance semiconductor device having a three-dimensional structure can be obtained.
You .

【0013】[0013]

【実施例】つぎに、図面を参照しながら本発明について
詳細に説明する。図1〜9は本発明の一実施例である
導体装置のSOI基板部分を製造する方法を示す工程説
明図である。
Next, the present invention will be described in detail with reference to the drawings. Figure 1-9 shows an embodiment of the present invention half
It is process explanatory drawing which shows the method of manufacturing the SOI substrate part of a conductor device .

【0014】まず図1の工程に示すように、半導体基板
上に形成した第1の絶縁膜の一部を除去して第1の開口
部3を形成する。具体例としては、(100) 面のシリコン
基板1を基板温度約1000℃で熱酸化し、100nm の第1の
絶縁膜である第1のシリコン酸化膜2を形成した。つぎ
に第1のシリコン酸化膜2の一部を通常のホトレジスト
工程により除去して第1の開口部3を形成し、シリコン
基板1の一部を露出させた。
First, as shown in the step of FIG. 1, a first opening 3 is formed by removing a part of a first insulating film formed on a semiconductor substrate. As a specific example, the (100) plane silicon substrate 1 was thermally oxidized at a substrate temperature of about 1000 ° C. to form a 100 nm-thick first silicon oxide film 2 as a first insulating film. Next, a part of the first silicon oxide film 2 was removed by an ordinary photoresist process to form a first opening 3 and a part of the silicon substrate 1 was exposed.

【0015】つぎに図2の工程に示すように、第1の絶
縁膜の表面全面にダミー層を形成したのち、ダミー層の
シード部(第1の開口部)周辺の一部を除去して第2の
開口部5を形成する。具体例としては、前工程により第
1の開口部3を形成したシリコン基板1を反応炉に入
れ、基板温度を400 ℃にしてシラン(SiH4 )ガスを
導入し60分間プラズマCVDを行い、アモルファスシリ
コン層4をシリコン基板1の表面全面に200nm 堆積させ
た。つぎにアモルファスシリコン層4の表面をエッチバ
ックにより平担にして、第1の開口部に隣接する前記ア
モルファスシリコン層4の一部をホトレジスト工程で反
応性イオンエッチング(以下、RIEという)法により
フッ化炭素(CF4 )ガスおよび塩素(Cl2 )ガスを
使用して選択エッチングし、第2の開口部5を形成し、
第1のシリコン酸化膜2を露出させた。
Next, as shown in the step of FIG. 2, after forming a dummy layer on the entire surface of the first insulating film, a part of the dummy layer around the seed portion (first opening) is removed. The second opening 5 is formed. As a specific example, the silicon substrate 1 having the first opening 3 formed in the previous process is put into a reaction furnace, the substrate temperature is set to 400 ° C., a silane (SiH 4 ) gas is introduced, and plasma CVD is performed for 60 minutes. A silicon layer 4 was deposited on the entire surface of the silicon substrate 1 to a thickness of 200 nm. Next, the surface of the amorphous silicon layer 4 is made flat by etching back, and a part of the amorphous silicon layer 4 adjacent to the first opening is etched by a reactive ion etching (hereinafter, referred to as RIE) method in a photoresist step. Selective etching using carbon fluoride (CF 4 ) gas and chlorine (Cl 2 ) gas to form a second opening 5,
The first silicon oxide film 2 was exposed.

【0016】つぎに図3の工程に示すように、ダミー層
の表面全面に第2の絶縁膜を形成したのち、第2の開口
部周辺の第2の絶縁膜の一部を除去して第3の開口部7
を形成する。具体例としては、シラン(SiH4 )ガス
と酸化二チッ素(N2 O)ガスを導入して800 ℃で気相
反応させ、第2の絶縁膜である第2のシリコン酸化膜6
を400nm 堆積させた。このとき第2のシリコン酸化膜6
は、前記第2の開口部5内部にも形成されるので第1の
シリコン酸化膜2と第2のシリコン酸化膜6は連結され
る。そののち、第2の開口部部分に隣接し、アモルファ
スシリコン層4の端部部分にあたる第2のシリコン酸化
膜6の一部を腐蝕除去し第3の開口部7を形成して前記
アモルファスシリコン層4の一部を露出させた。この第
3の開口部7はシード部とする第1の開口部部分から2
μmの場所に形成した。
Next, as shown in the step of FIG. 3, after forming a second insulating film on the entire surface of the dummy layer, part of the second insulating film around the second opening is removed. 3 opening 7
To form As a specific example, a silane (SiH 4 ) gas and a nitrogen oxide (N 2 O) gas are introduced and a gas phase reaction is performed at 800 ° C. to form a second silicon oxide film 6 as a second insulating film.
Was deposited at 400 nm. At this time, the second silicon oxide film 6
Is also formed inside the second opening 5, so that the first silicon oxide film 2 and the second silicon oxide film 6 are connected. Thereafter, a portion of the second silicon oxide film 6 adjacent to the second opening and corresponding to an end portion of the amorphous silicon layer 4 is removed by corrosion to form a third opening 7 to form the amorphous silicon layer. Part 4 was exposed. The third opening 7 is located at a distance from the first opening as a seed portion.
It was formed at a place of μm.

【0017】つぎに図4に示すように、第3の開口部7
からダミー層4を腐蝕除去して、後述する半導体結晶層
をエピタキシャル成長するための空洞8を形成する。具
体例としては、反応炉内に常温で塩化水素ガスを導入す
ると、第3の開口部7から順次アモルファスシリコン層
4のみがエッチング除去され、空洞8が形成された。こ
の空洞8のシリコン半導体基板1側は前述の第1の開口
部3と一致し、シリコン半導体基板1が露出した。
Next, as shown in FIG.
Then, the dummy layer 4 is etched away to form a cavity 8 for epitaxially growing a semiconductor crystal layer described later. As a specific example, when hydrogen chloride gas was introduced into the reaction furnace at room temperature, only the amorphous silicon layer 4 was etched and removed sequentially from the third opening 7 to form a cavity 8. The silicon semiconductor substrate 1 side of the cavity 8 coincided with the first opening 3 described above, and the silicon semiconductor substrate 1 was exposed.

【0018】つづいて図5に示すように、空洞8により
露出した半導体基板をシードとして、空洞の内部でエピ
タキシャル成長を行って、半導体結晶層を形成する。具
体例としては、エピタキシャル成長ガスとして、ジシラ
ン(Si2 6 )を0.15sccmおよびアセチレン(C2
2 )を0.15sccmのほかにキャリアガスとして水素
(H2 )ガスを3slm 、エッチング剤として塩化水素
(HCl)ガスを10sccm混合したガスを用いて、基板温
度1350℃、10分間の条件で基板表面で反応させた。この
とき、気相成長ガスは第3の開口部7から空洞8内部に
入り、空洞8のシリコン半導体基板1の露出面をシード
としてエピタキシャル成長が行われ、空洞8内に炭化ケ
イ素(SiC)結晶層9が形成された。この際空洞8上
部の第2のシリコン酸化膜6が縦方向のエピタキシャル
成長を規制するため、炭化ケイ素結晶層9の上部は平担
化される。ここで、気相成長ガスの流量比を調整してお
くことによりエピタキシャル成長を行う際、第2のシリ
コン酸化膜6の表面には成長せず、シリコン基板からの
み成長する。すなわち、エピタキシャル成長時には第2
のシリコン酸化膜6の表面にも堆積しようとするが、密
着性が良くないため、混合ガスの中の塩化水素ガスによ
りエッチングされ堆積されず、シリコン基板から成長す
る部分は密着性がよくエッチングされないで成長が進
む。したがって塩化水素の流量比をこの目的に合うよう
に定める。
Next, as shown in FIG. 5, the semiconductor substrate exposed by the cavity 8 is used as a seed to epitaxially grow inside the cavity to form a semiconductor crystal layer. As a specific example, 0.15 sccm of disilane (Si 2 H 6 ) and acetylene (C 2 H
2 ) In addition to 0.15 sccm, a mixture of 3 slm of hydrogen (H 2 ) gas as a carrier gas and 10 sccm of hydrogen chloride (HCl) gas as an etchant was used, and the substrate surface was heated at 1350 ° C. for 10 minutes. Was reacted. At this time, the vapor growth gas enters the inside of the cavity 8 through the third opening 7, and epitaxial growth is performed using the exposed surface of the silicon semiconductor substrate 1 in the cavity 8 as a seed, and a silicon carbide (SiC) crystal layer is formed in the cavity 8. 9 was formed. At this time, since the second silicon oxide film 6 above the cavity 8 regulates the vertical epitaxial growth, the upper part of the silicon carbide crystal layer 9 is made flat. Here, when epitaxial growth is performed by adjusting the flow ratio of the vapor growth gas, the epitaxial growth is not performed on the surface of the second silicon oxide film 6 but only from the silicon substrate. That is, during epitaxial growth, the second
Is deposited on the surface of the silicon oxide film 6, but because of poor adhesion, it is not etched and deposited by the hydrogen chloride gas in the mixed gas, and the portion grown from the silicon substrate is not etched with good adhesion. The growth proceeds. Therefore, the flow ratio of hydrogen chloride is determined to meet this purpose.

【0019】つぎに図6〜7に示すように第1開口部に
形成された半導体結晶層を除去し、第4の開口部12を形
成する。具体例としては、CVD法によりシラン(Si
4 )ガスと酸化二チッ素(N2 O)ガスを導入して75
0 〜850 ℃で気相反応させ、シリコン酸化膜10を1μm
堆積した。つぎにホトレジスト工程によりシリコン酸化
膜10のシード部(第1の開口部3)の上の一部を腐食除
去して、開口部11を形成してシード部(第1の開口部
3)上の炭化ケイ素結晶層9を露出させた(図6参
照)。
Next, as shown in FIGS. 6 and 7, the semiconductor crystal layer formed in the first opening is removed, and a fourth opening 12 is formed. As a specific example, silane (Si
H 4 ) gas and nitrogen oxide (N 2 O) gas are introduced to 75
A gas phase reaction is performed at 0 to 850 ° C. to form a silicon oxide film 10 of 1 μm.
Deposited. Next, a portion of the silicon oxide film 10 above the seed portion (the first opening 3) is etched and removed by a photoresist process to form an opening 11 to form a portion on the seed portion (the first opening 3). The silicon carbide crystal layer 9 was exposed (see FIG. 6).

【0020】つぎに図7に示すように、RIE法によ
り、エッチャント(使用ガス)としてフッ化炭素(CF
4 )と酸素(O2 )を用いて表面全体をイオンエッチン
グにより除去し、第4の開口部12を形成した。これによ
り、シード部上の炭化ケイ素結晶層9は除去され、半導
体基板1が露出し、炭化ケイ素結晶層9は半導体基板1
と完全に分離される。このRIE法によるエッチングの
際、シリコン酸化膜10もエッチングされるが、厚めに形
成して若干残るようにし、半導体結晶層9を傷つけない
ようにしている。
Next, as shown in FIG. 7, carbon fluoride (CF) is used as an etchant (used gas) by RIE.
4 ) The whole surface was removed by ion etching using oxygen (O 2 ) to form a fourth opening 12. Thereby, silicon carbide crystal layer 9 on the seed portion is removed, and semiconductor substrate 1 is exposed.
And completely separated. During the etching by the RIE method, the silicon oxide film 10 is also etched.

【0021】つぎに図8〜9に示すように、第4の開口
部12に第3の絶縁膜を形成したのち、半導体結晶層9の
表面の絶縁膜を除去して半導体基板を形成する。具体例
としては、CVD法によりシラン(SiH4 )ガスと酸
化二チッ素(N2 O)ガスを導入し、基板温度750 〜80
0 ℃の条件により第3のシリコン酸化膜13を100nm 堆積
し、表面を覆った。
Next, as shown in FIGS. 8 and 9, after a third insulating film is formed in the fourth opening 12, the insulating film on the surface of the semiconductor crystal layer 9 is removed to form a semiconductor substrate. As a specific example, a silane (SiH 4 ) gas and a nitrogen oxide (N 2 O) gas are introduced by a CVD method, and the substrate temperature is 750 to 80.
Under a condition of 0 ° C., a third silicon oxide film 13 was deposited to a thickness of 100 nm to cover the surface.

【0022】そののち、ホトレジスト工程でマスク(シ
ード部上部)をしてウェットエッチを行い、半導体結晶
層9の表面のシリコン酸化膜10、13を除去し、半導体結
晶層を露出させた。この際炭化ケイ素結晶層9周囲の第
3のシリコン酸化膜13をそのまま残すことにより、縦方
向および横方向の素子分離に利用できる。
Thereafter, wet etching was performed by using a mask (above the seed portion) in a photoresist process to remove the silicon oxide films 10 and 13 on the surface of the semiconductor crystal layer 9 to expose the semiconductor crystal layer. At this time, by leaving the third silicon oxide film 13 around the silicon carbide crystal layer 9 as it is, it can be used for element isolation in the vertical and horizontal directions.

【0023】以上により、図9に示すように絶縁膜上に
平担な半導体結晶層がえられ、半導体領域が絶縁物で島
状に分離されたSOI基板の形成が完了する。なお、半
導体結晶層の厚さはアモルファス半導体層の厚さにより
定まり、アモルファス半導体層の厚さは比較的コントロ
ールし易いため、半導体結晶層の膜厚も比較的容易に制
御できる。
As described above, a flat semiconductor crystal layer is obtained on the insulating film as shown in FIG. 9, and the formation of the SOI substrate in which the semiconductor region is separated into islands by the insulator is completed. Note that the thickness of the semiconductor crystal layer is determined by the thickness of the amorphous semiconductor layer, and the thickness of the amorphous semiconductor layer is relatively easily controlled, so that the thickness of the semiconductor crystal layer can be relatively easily controlled.

【0024】以上の実施例では空洞を形成するのにダミ
ー層としてアモルファスシリコンを堆積して絶縁膜形成
後にアモルファスシリコンを腐蝕除去する例で説明した
が、この方法はアモルファスシリコンに限定されない。
In the above embodiment, an example has been described in which amorphous silicon is deposited as a dummy layer to form a cavity and the amorphous silicon is corroded and removed after forming an insulating film. However, this method is not limited to amorphous silicon.

【0025】すなわち、堆積が容易で、のちに絶縁膜や
半導体基板を腐蝕しないで、この層だけを腐蝕除去でき
るものであればよく、絶縁膜に二酸化ケイ素を用いたば
あい、アモルファスシリコン層の代りにアモルファス炭
化ケイ素層など他のアモルファス半導体層、チッ化ケイ
素膜、アルミニウム膜などを使用することもできる。な
お、アルミニウム膜のばあいには、膜形成時に段差が残
ったり、アルミニウム膜上の絶縁膜は低温で形成できる
ものでなければならないし、シード部分に傷をつけない
ようにしなければならないなどの問題があるが、これら
を克服すれば充分に使用できる。
That is, any material can be used as long as it is easy to deposit and can remove only this layer without corroding the insulating film or semiconductor substrate later. Instead, another amorphous semiconductor layer such as an amorphous silicon carbide layer, a silicon nitride film, an aluminum film, or the like can be used. In the case of an aluminum film, steps must be left at the time of film formation, the insulating film on the aluminum film must be able to be formed at a low temperature, and the seed portion must not be damaged. There are problems, but they can be used satisfactorily if these are overcome.

【0026】また、チッ化ケイ素膜で行うばあい、形成
するにはシラン(SiH4 )ガスとアンモニア(N
3 )ガスを導入して350 ℃で気相反応することにより
平担な層が形成でき、また腐蝕除去するには熱リン酸を
使用することにより他の絶縁膜などを腐蝕しないでチッ
化膜のみを腐蝕除去できる。
When a silicon nitride film is used, silane (SiH 4 ) gas and ammonia (N
A flat layer can be formed by gas phase reaction at 350 ° C. by introducing H 3 ) gas, and hot phosphoric acid is used to remove corrosion by using hot phosphoric acid without corroding other insulating films. Only the film can be removed by corrosion.

【0027】また絶縁膜としてチッ化膜を使用すれば、
酸化ケイ素膜を空洞形成用材料として使用することもで
きる。
When a nitride film is used as an insulating film,
A silicon oxide film can also be used as a material for forming a cavity.

【0028】さらに前記具体的実施例では半導体結晶層
として炭化ケイ素の例で説明したが、シリコンなど他の
半導体結晶層でも同様に形成できる。
Further, in the above-mentioned specific embodiment, the example in which silicon carbide is used as the semiconductor crystal layer has been described. However, other semiconductor crystal layers such as silicon can be similarly formed.

【0029】前述の方法により半導体領域が島状に形成
されたSOI基板を使用し、その半導体領域に通常のプ
ロセスで半導体回路を形成することにより、集積回路を
組み込んだ半導体装置をえられる。このばあい、各素子
は絶縁物で完全に分離されているため、素子間または素
子と基板とのあいだに寄生容量は発生せず、またラッチ
アップの問題も生じない。
A semiconductor device incorporating an integrated circuit can be obtained by using a SOI substrate in which a semiconductor region is formed in an island shape by the above-described method and forming a semiconductor circuit in the semiconductor region by a normal process. In this case, since each element is completely separated by an insulator, no parasitic capacitance occurs between the elements or between the element and the substrate, and no latch-up problem occurs.

【0030】さらに、このようにして製造した半導体装
置表面のパシベーション膜を平坦にして前述と同様の方
法により半導体結晶層を成長させることにより、2階部
分に半導体回路を形成することができる。この方法をさ
らに繰り返すことにより複数段形成でき、3次元構造の
半導体装置をうることができ、一層素子の高集積化を図
ることができる。
Further, by flattening the passivation film on the surface of the semiconductor device manufactured as described above and growing a semiconductor crystal layer by the same method as described above, a semiconductor circuit can be formed on the second floor portion. By repeating this method further, a plurality of stages can be formed, a semiconductor device having a three-dimensional structure can be obtained, and higher integration of elements can be achieved.

【0031】また、このばあい、各段でシリコン結晶層
の段と炭化ケイ素結晶層の段を形成することにより、そ
れぞれの半導体結晶層の特性をいかした素子を有する複
合の3次元構造の半導体装置を形成することもできる。
In this case, by forming a step of a silicon crystal layer and a step of a silicon carbide crystal layer in each step, a semiconductor having a composite three-dimensional structure having elements utilizing characteristics of the respective semiconductor crystal layers is formed. A device can also be formed.

【0032】[0032]

【発明の効果】以上説明したように、本発明によれば、
半導体基板の絶縁膜上に第2の絶縁膜により空洞を形成
して、その空洞内に半導体結晶層をエピタキシャル成長
するため、縦方向のエピタキシャル成長は空洞の上壁で
規制され、横方向にエピタキシャル成長されて上面が平
担な半導体結晶層を絶縁膜上に形成でき、精度の高い回
路形成をできる。
As described above, according to the present invention,
A cavity is formed by a second insulating film on an insulating film of a semiconductor substrate, and a semiconductor crystal layer is epitaxially grown in the cavity. Therefore, vertical epitaxial growth is restricted by the upper wall of the cavity, and lateral epitaxial growth is performed. A semiconductor crystal layer having a flat upper surface can be formed on an insulating film, and a highly accurate circuit can be formed.

【0033】また本発明によれば、空洞を形成するのに
アモルファス半導体層やチッ化シリコン膜などを形成し
て型どりしているため、これらの膜厚制御が比較的容易
で、絶縁膜上に正確な厚さの半導体結晶層を形成できる
という効果がある。
Further, according to the present invention, since an amorphous semiconductor layer, a silicon nitride film, or the like is formed and formed into a cavity to form a cavity, it is relatively easy to control the thickness of the cavity, and the film is formed on the insulating film. There is an effect that a semiconductor crystal layer having an accurate thickness can be formed.

【0034】さらにシード部分の上部の半導体結晶層を
除去してその開口部に絶縁膜を形成しているため、半導
体結晶層の素子形成領域は他の半導体領域や半導体基板
と完全に電気的に分離でき、寄生容量の発生やラッチア
ップの問題を防止でき、素子動作の高速化を図れ、高周
波素子としての性能向上も図れるという効果がある。
Further, since the semiconductor crystal layer above the seed portion is removed and an insulating film is formed in the opening, the element formation region of the semiconductor crystal layer is completely electrically connected to other semiconductor regions and the semiconductor substrate. It is possible to prevent the occurrence of the parasitic capacitance and the latch-up problem, to speed up the device operation, and to improve the performance as a high-frequency device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例である半導体装置に用いる
OI基板の製法の製造工程を示す説明図である。
FIG. 1 illustrates an S used in a semiconductor device according to an embodiment of the present invention.
It is explanatory drawing which shows the manufacturing process of the manufacturing method of an OI board.

【図2】本発明の一実施例である半導体装置に用いる
OI基板の製法の製造工程を示す説明図である。
FIG. 2 illustrates an S used in a semiconductor device according to an embodiment of the present invention.
It is explanatory drawing which shows the manufacturing process of the manufacturing method of an OI board.

【図3】本発明の一実施例である半導体装置に用いる
OI基板の製法の製造工程を示す説明図である。
FIG. 3 illustrates a semiconductor device according to an embodiment of the present invention;
It is explanatory drawing which shows the manufacturing process of the manufacturing method of an OI board.

【図4】本発明の一実施例である半導体装置に用いる
OI基板の製法の製造工程を示す説明図である。
FIG. 4 is a diagram illustrating a semiconductor device according to an embodiment of the present invention;
It is explanatory drawing which shows the manufacturing process of the manufacturing method of an OI board.

【図5】本発明の一実施例である半導体装置に用いる
OI基板の製法の製造工程を示す説明図である。
FIG. 5 illustrates an S used in a semiconductor device according to an embodiment of the present invention.
It is explanatory drawing which shows the manufacturing process of the manufacturing method of an OI board.

【図6】本発明の一実施例である半導体装置に用いる
OI基板の製法の製造工程を示す説明図である。
FIG. 6 illustrates an S used in a semiconductor device according to an embodiment of the present invention.
It is explanatory drawing which shows the manufacturing process of the manufacturing method of an OI board.

【図7】本発明の一実施例である半導体装置に用いる
OI基板の製法の製造工程を示す説明図である。
FIG. 7 illustrates a semiconductor device according to an embodiment of the present invention;
It is explanatory drawing which shows the manufacturing process of the manufacturing method of an OI board.

【図8】本発明の一実施例である半導体装置に用いる
OI基板の製法の製造工程を示す説明図である。
FIG. 8 illustrates an S used in a semiconductor device according to an embodiment of the present invention.
It is explanatory drawing which shows the manufacturing process of the manufacturing method of an OI board.

【図9】本発明の一実施例である半導体装置に用いる
OI基板の製法の製造工程を示す最終工程説明図であ
る。
FIG. 9 shows S used in a semiconductor device according to an embodiment of the present invention.
It is a final process explanatory view which shows the manufacturing process of the manufacturing method of an OI board.

【図10】従来のエピタキシャル成長法により製造した
SOI基板の断面説明図である。
FIG. 10 is an explanatory sectional view of an SOI substrate manufactured by a conventional epitaxial growth method.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 (a)SOI基板がつぎの方法により形
成され、 半導体基板上に第1の絶縁膜を形成し、第1の開口部を
形成する工程、第1の開口部および第1の絶縁膜上に
ダミー層を形成し、前記第1の開口部と平面的に離間し
た場所に第2の開口部を形成する工程、第2の開口部
およびダミー層上に第2の絶縁膜を形成し、前記第2の
開口部と平面的に隣接した場所に第3の開口部を形成す
る工程、第3の開口部から前記ダミー層をエッチング
除去し空洞を形成する工程、前記空洞内に前記半導体
基板をシードとして半導体結晶層をエピタキシャル成長
させる工程、第1開口部に形成された半導体結晶層を
除去し第4の開口部を形成する工程と、第4の開口部に
第3の絶縁膜を形成し、前記半導体結晶層上の絶縁膜を
除去する工程とからなる方法 (b)前記SOI基板の半導体結晶層に半導体回路が形
成され、 (c)前記半導体回路が形成された半導体層の表面のパ
シベーション膜上にさらに半導体結晶層および半導体回
路が形成されることにより複数段の半導体回路が形成さ
れてなる3次元構造の半導体装置
(1) An SOI substrate is formed by the following method.
Made is, a first insulating film formed on a semiconductor substrate, forming a first opening, a dummy layer is formed on the first opening and the first insulating film, said first Planely separated from the opening
Place in a step of forming a second opening, the second insulating film is formed on the second opening and the dummy layer, the second
Seed forming a third opening in the opening and the planar contiguous location, the steps of the dummy layer from the third opening to form a cavity is etched away, the semiconductor substrate in the cavity the semiconductor crystal layer formed epitaxially growing, a step of forming a fourth opening to remove the semiconductor crystal layer formed on the first opening, a third insulating film on the fourth opening as, wherein comprising a step of removing the insulating film on the semiconductor crystal layer method (b) a semiconductor circuit on a semiconductor crystal layer of the SOI substrate form
Made is, (c) path of the surface of said semiconductor layer which semiconductor circuits are formed
A semiconductor crystal layer and a semiconductor layer are further formed on the passivation film.
The formation of a circuit leads to the formation of multiple stages of semiconductor circuits.
Semiconductor device having a three-dimensional structure .
【請求項2】 前記半導体結晶層がシリコン結晶層また
は炭化ケイ素結晶層であることを特徴とする請求項1記
載の3次元構造の半導体装置
2. The three-dimensional semiconductor device according to claim 1, wherein said semiconductor crystal layer is a silicon crystal layer or a silicon carbide crystal layer.
【請求項3】 前記複数段の半導体結晶層がシリコン結
晶層の段と炭化ケイ素結晶層の段との混合で形成されて
なる請求項1または2記載の3次元構造の半導体装置。
3. A semiconductor device having a three-dimensional structure of the multi-stage semiconductor crystal layer formed by mixing the stepped stage between the silicon carbide crystal layer of the silicon crystal layer according to claim 1 or 2 wherein.
JP34498791A 1991-12-26 1991-12-26 Semiconductor device Expired - Lifetime JP3206944B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34498791A JP3206944B2 (en) 1991-12-26 1991-12-26 Semiconductor device
US08/226,841 US5525536A (en) 1991-12-26 1994-04-13 Method for producing SOI substrate and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34498791A JP3206944B2 (en) 1991-12-26 1991-12-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH05175122A JPH05175122A (en) 1993-07-13
JP3206944B2 true JP3206944B2 (en) 2001-09-10

Family

ID=18373513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34498791A Expired - Lifetime JP3206944B2 (en) 1991-12-26 1991-12-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3206944B2 (en)

Also Published As

Publication number Publication date
JPH05175122A (en) 1993-07-13

Similar Documents

Publication Publication Date Title
JP4931813B2 (en) Method for forming a semiconductor structure
US4891092A (en) Method for making a silicon-on-insulator substrate
US5185286A (en) Process for producing laminated semiconductor substrate
US4704186A (en) Recessed oxide method for making a silicon-on-insulator substrate
US5525536A (en) Method for producing SOI substrate and semiconductor device using the same
JPH02191320A (en) Crystal product and its manufacture
US3698947A (en) Process for forming monocrystalline and poly
JP3206943B2 (en) Method of manufacturing SOI substrate and semiconductor device
JP3206944B2 (en) Semiconductor device
JPH05343320A (en) Manufacture of soi structure
JPH08288390A (en) Semiconductor device and manufacture thereof
JPS60193324A (en) Manufacture of semiconductor substrate
JPS5864045A (en) Manufacture of semiconductor device
JPS6388821A (en) Vapor growth method
JP2527016B2 (en) Method for manufacturing semiconductor film
JPH05121321A (en) Silicon crystal growth method
JPH0626181B2 (en) Method for manufacturing semiconductor substrate
JPH06244275A (en) Manufacture of semiconductor element substrate, field effect transistor, and crystal
JP2908200B2 (en) Method for manufacturing semiconductor device
JP3160361B2 (en) Manufacturing method of SOI substrate
JPS6257232A (en) Isolation device and making thereof
JPH0669024B2 (en) Method for manufacturing semiconductor device
JPS6320018B2 (en)
JP2722823B2 (en) Selective deposition method of polycrystalline Si film
JPH0258248A (en) Manufacture of semiconductor device