JP3205766B2 - 強誘電性液晶素子の駆動方法 - Google Patents

強誘電性液晶素子の駆動方法

Info

Publication number
JP3205766B2
JP3205766B2 JP20848395A JP20848395A JP3205766B2 JP 3205766 B2 JP3205766 B2 JP 3205766B2 JP 20848395 A JP20848395 A JP 20848395A JP 20848395 A JP20848395 A JP 20848395A JP 3205766 B2 JP3205766 B2 JP 3205766B2
Authority
JP
Japan
Prior art keywords
liquid crystal
written
pixels
scanning
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20848395A
Other languages
English (en)
Other versions
JPH0943576A (ja
Inventor
伸二郎 岡田
克彦 新庄
博英 棟方
朋子 丸山
宏之 北山
浩克 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP20848395A priority Critical patent/JP3205766B2/ja
Publication of JPH0943576A publication Critical patent/JPH0943576A/ja
Application granted granted Critical
Publication of JP3205766B2 publication Critical patent/JP3205766B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、文字や画像を表示する
ための表示素子、特に強誘電性液晶の示す2つの安定状
態により表示を行なうマトリクス表示素子の駆動方法に
関するものである。
【0002】
【従来の技術】従来、液晶セルの内面にマトリクス上に
画素を構成するためのマトリクス電極を有し、一方の基
板上の電極群を走査電極群、他方の基板上の電極群を情
報電極群として、これらの電極間に液晶化合物を充填
し、画像情報の表示を行なう液晶素子が知られている。
中でも、液晶自体が自発分極を持ち、電界に対して高速
に応答する特性を有し、二つの液晶分子配向状態を安定
に実現できる強誘電性液晶素子は1980年代から研究
開発が盛んに行なわれており、例えば、特開昭56−1
07216号公報等に提案されている。
【0003】これまでに提案されている各種の強誘電性
液晶素子の駆動方法は、一走査信号線毎に書き込みを行
なってゆくものであった。代表的な駆動方式を図13に
示す。図13において、(A)は選択時の走査信号波形
を表わし、(B)は非選択時の走査信号波形を表わす。
(C)は白書き込み時の情報信号波形、(D)は黒書き
込み時の情報信号波形である。この情報信号波形は、線
順次書き込み方式で1ライン毎に(A)のV1パルスに
よる黒書き込みにより消去を行ない、(C)のV3パル
ス或いは(D)のV4パルスを選択することにより、
(A)のV2パルスとの電圧差により白に書き込むかど
うかを決定する。電圧の設定は、V3=−V4=V5、V2
=2×V4、V1=V2、パルス幅の設定は、V1:V2
5:V4(C):V3(D):V3(C):V4(D)=
5:2:1:1:1:2:2である。具体的な電圧値、
パルス幅の設定は、セルの電極間間隙、温度、液晶材料
によって異なる。
【0004】
【発明が解決しようとする課題】上記した強誘電性液晶
素子においては、メモリ性があるため、フレーム周波数
が低くなって次の書き込みまでの時間が長くなっても黒
或いは白表示の保持が十分に行なわれる。従って、走査
信号線数を増やした大画面化が可能であるが、フレーム
周波数低下による画質の低下は避けられない。
【0005】本発明の目的は、強誘電性液晶の高速応答
性を生かした高速駆動を、走査信号線数の多い素子にお
いても実現し、フレーム周波数の低下による画像品質の
低下を招くことなく大画面化を図ることにある。
【0006】
【課題を解決するための手段】本発明の強誘電性液晶素
子の駆動方法は、n本目及びn+1本目の走査信号線
を、同じ走査期間と同じ形状の走査信号を順に印加する
ことにより連続して選択走査すると同時に、n+2本目
の走査信号線に、上記走査期間の2倍の走査期間で上記
走査信号と異なる波形の走査信号を印加し、該2走査期
間に同期して、n本目の走査信号線の画素に書き込む情
報信号とこれに連続するn+1本目の走査信号線の画素
に書き込む情報信号に、n+2本目の走査信号の画素に
書き込む情報信号を合成した合成情報信号を、情報信号
線に印加することを特徴とする。
【0007】即ち本発明の駆動方法は、(1)同時に複
数本の走査信号線に走査信号を印加する、(2)同時に
印加される走査信号は、選択期間幅及び波形が異なる、
(3)上記複数の走査信号に応じた情報信号を合成した
合成情報信号を、走査信号の印加と同期して情報信号線
に印加する、という構成により、複数のラインの画素を
同時に書き込み、1フレーム走査時間を短縮することが
できる。
【0008】本発明の駆動方法は、従来のTN素子やS
TN素子の駆動方法とは全く異なるものであり、その違
いを以下に説明する。
【0009】液晶素子の駆動方式としては、上記TN素
子やSTN素子に用いられる電圧平均化法がある(「液
晶ディスプレイの応用の基礎」:コロナ社/吉野勝美、
尾崎雅則共著/117〜130頁)。この方式は、選択
点と半選択点及び非選択点の実効値を変えることにより
液晶分子に印加される電界強度を制御して、液晶の電場
中での配向方向をコントロールするものである。TN素
子やSTN素子における電界への応答は、1回の選択パ
ルスに液晶を応答させるのではなく、何回かの選択パル
スが印加されることで徐々に応答すると言う「累積応答
効果」を利用している。このような書き込み方式が可能
なのは、駆動原理が、液晶分子の電界内における誘電率
を最小にするように液晶分子の配向変化を発生させるか
らであり、液晶分子がその配向によって誘電率が異なる
性質(誘電率異方性)を持っているため配向変化を生じ
ることになる。この液晶に係る駆動トルクは電界の二乗
に比例し、電界の極性には依存しない。つまり、このよ
うな液晶の状態変化は印加電圧の実効値によって決ま
る。
【0010】一方、強誘電性液晶素子では選択時と半選
択時及び非選択時の実効値には変化がなく、上記TN素
子やSTN素子との本質的な相違点である。
【0011】この点に関しては、特開平5−10064
2号公報に開示されているSTN素子における「アクテ
ィブアドレッシング駆動法」に関しても同様である。こ
の「アクティブアドレッシング駆動法」はSTN素子の
コントラストの低下現象を回避するための工夫の一つで
ある。
【0012】STN素子の液晶材料の高速化(低粘度材
料の開発)に伴い、液晶の印加選択パルス毎(の実効
値)に応答するようになった。つまり、液晶の応答速度
が遅い時には、印加電圧の実効値に応じて数フレームに
亙って液晶分子の配向変化が生じるが、応答時間が1フ
レーム時間程度に速くなると液晶分子は印加されるパル
ス毎に応答(配向変化)するようになる。このような現
象は一般に「フレーム応答現象」と呼ばれている。この
ようになるとオン/オフ時の透過率の差が小さくなり、
コントラストが低下してしまう。
【0013】これを改善するために「アクティブアドレ
ッシング駆動法」を用いると、いくつかの走査信号と情
報信号を関係づけることにより、高周波化と同様の効果
を奏し、「フレーム応答現象」を抑制してコントラスト
の低下が防止できる。従って、走査時間が「アクティブ
アドレッシング駆動法」で短縮されるわけではなく、以
下に説明する本発明の駆動法とは異なるものである。
【0014】TN素子やSTN素子における電界への応
答は、STN素子の液晶材料が高速化したといっても1
回の選択パルスに液晶を応答させるのではなく、上記
「累積応答効果」を利用している。一方、強誘電性液晶
素子における駆動原理は1回の選択パルスで書き込みを
行ない、後続する非選択信号部分の電圧実効値は強誘電
性液晶素子の応答に関係しない。
【0015】強誘電性液晶の電界への応答形態は、電界
の1次の項と自発分極との作用であって、本質的に「累
積応答効果」はないと考えられる。しかしながら、双安
定状態を持つ液晶分子の動きに着目して考えると、一方
の安定状態にある液晶分子は反転方向の電界を受けて動
き出すが、他方の安定状態に達する以前に逆方向(即ち
一方の安定状態に戻る方向)の電界を受けたとしても、
その程度が小さい場合には、再び反転方向の電界を印加
することにより他方の安定状態へ反転させることができ
る。
【0016】このような微少電界の印加に関しては、パ
ルス面積が一定であれば反転するという関係を保ちう
る。具体的には、消去パルスの印加後に反転させる場
合、反対方向の電圧極性のみ印加する(電圧値自体は変
動してもよい)ことが理想であるが、反対方向の電圧が
印加される場合には消去パルスの印加直後の選択パルス
の面積を超えないことが必要である。また、消去パルス
の印加後反転させない場合にはこのような条件は必要で
はない。
【0017】この時逆方向の電界により他方の安定状態
に達した場合には、上記のような関係を保てず誤差を生
じるが、情報信号もしくは走査信号により補正すること
により、上記の関係を保つことができる。またこのよう
なパルス面積が一定であれば反転するという関係を保つ
には、ライン消去の線順次駆動時において、強誘電性液
晶に印加される情報信号電圧波形は完全交流で、直流成
分を持たないことが必須条件であるため、選択時と半選
択時及び非選択時の実効値に変化がないことになる。
【0018】
【作用】本発明の駆動方法を図1により説明する。
【0019】図中、(a)〜(c)はそれぞれn〜n+
本目の走査信号A〜Cに印加される走査信号を示す。
図1に示される通り、走査信号線Aと走査信号線Cとは
同時に走査されている。この時の1ラインの走査時間を
1H(A)とし、次の1ライン走査時間を1H(B)と
すると、1H(B)において選択される走査ラインは走
査信号線Bのみで他の走査信号線は選択されないが、こ
の1H(A)、1H(B)の期間で走査信号線Cと同期
する情報信号(d)が完結することになる。
【0020】このことを模式図で示したのが図1の
(e)である。本図は情報信号の表わす情報内容を示
し、1は走査信号線Aの画素への情報書き込み期間を表
わし、2は走査信号線Bの画素への、3は走査信号線C
の画素への情報書き込み期間を表わしている。情報書き
込み期間3は1と2の期間に重なっている。即ち(d)
は1H(A)の期間においては1と3との合成情報信号
であり、同様に1H(B)の期間においては2と3との
合成情報信号である。本発明においては、走査信号線C
に印加される走査信号の波形(c)を(a)や(b)と
変えることにより、合成情報信号(d)から1〜3のそ
れぞれの情報を分離して取り出すことができるのであ
る。従って、合成情報信号(d)が印加される情報信号
線と、走査信号線A,Bの交点に位置する画素に画像情
報を表示する期間に、上記情報信号線と走査信号線Cの
交点の画素に画像情報が表示されるため、書き込みスピ
ードは1.5倍になる。
【0021】さらに、上記した1〜3と、これと同じ組
合せの4〜6に重複して7の期間に情報を設定すること
により、同一期間に書き込める走査信号線数を増やして
1フレームの書き込み時間をさらに短縮することができ
る。この場合には、本来1、2、4、5の4ラインの走
査選択期間に、3、6、7も走査選択していることか
ら、書き込みスピードは本来の1.75倍になる。
【0022】
【実施例】
[実施例1]本実施例において用いた強誘電性液晶の物
性データを次に示す。
【0023】
【表1】
【0024】この液晶は、融点が3.0℃、スメクティ
ックC相からスメクティックA相への相転移温度が4
1.1℃、スメクティックA相から等方相への相転移温
度が77℃である。
【0025】液晶セルはセル厚を2.0μmとして、マ
トリクス電極基板上に配向処理を行なった。配向膜は片
側にLP−64(東レ株式会社製)を用いてナイロンの
植毛布(毛足が2〜3mm)でラビング処理を施したも
のを用いて、その対向側の配向膜として「ODS−E」
(チッソ株式会社製)を用いた。
【0026】LP−64の被膜形成は、1.0重量%溶
液を、スピンナーを用いて2000rpmで20秒間塗
布し、膜厚は10nmに調整した。ODS−Eの被膜形
成は0.5重量%の溶液をスピンナーで2000rpm
で20秒間塗布した。接触角で表面張力を測定すると、
LP−64のラビング処理後の表面張力が約48dyn
e/cmでODS−Eの表面張力は約35dyne/c
mであった。ラビング処理はLP−64側だけに行な
い、ODS−E側では行なわなかった。
【0027】図12に本実施例で構成した表示装置のブ
ロック図を示す。図中107はグラフィックコントロー
ラであり、ここから送出されるデータは駆動制御回路1
05を通して走査信号制御回路104と情報信号制御回
路106に入力され、それぞれアドレスデータと表示デ
ータに変換される。この時に制御回路においてアドレス
データを複数設定し、表示データも複数ラインへの書き
込みを考えて設定する(本実施例では8通り)。このア
ドレスデータ、表示データに従って、走査信号印加回路
102及び情報信号印加回路103が電圧信号を発生
し、表示部101の走査信号電極と情報信号電極に各々
印加する。
【0028】本実施例は、図1(e)で示した、1〜3
を重複して1フレーム走査時間を1.5倍に短縮した駆
動例である。図2に本実施例の情報信号波形を示す。図
2は横に走査信号線Cの書き込み内容(白又は黒)を示
し、縦に走査信号線AとBの書き込み内容(白又は黒)
を示し、任意の情報信号線が走査信号線A,B,Cと交
差する点の画素の全ての表示情報の場合分けがこの図の
8通りで表わされることになる。
【0029】図2中、各枠内の1番上が走査信号線A及
びBの画素(画素A,B)の情報信号波形、2番目が走
査信号線Cの画素(画素C)の情報信号波形、3番目が
これらを加算したもので、情報信号線に印加される合成
情報信号波形である。このような情報の合成を行なうこ
とができるのは、強誘電性液晶のメモリ性を伴う分極反
転の閾値が印加パルス面積で決定されているような場合
に特に効果がある。本実施例の液晶素子においては、印
加パルス幅と印加電圧の積が約1.05以下と十分1に
近く、印加電圧と印加パルス幅の関係が反比例の関係に
近く、分極反転の閾値が印加パルス面積で決定されてい
るような場合に該当している。しかしながら、印加パル
ス幅と印加電圧の積が約1.05以上であっても、適当
な補正係数を演算時にかけることによって上記合成情報
信号を構成することができる。
【0030】画素A〜Cは図1に示したような時間的シ
ーケンスで走査されるので、画素A,Bは時間的に連続
して書き込まれ、画素Cは両時間にまたがって書き込ま
れることになる。図2中の電圧値は次のように設定し
た。
【0031】V1=−6[V] V2=6[V] V3=3[V] V4=−3[V] V5=−3[V] V6=9[V] V7=−9[V] V8=3[V]
【0032】本実施例で用いた走査信号は図1(a)〜
(c)に示した波形を用いた。各画素に印加される電圧
は、走査信号から情報信号を引いたものが印加されるこ
とになる。走査信号の各電圧値は次のように設定した。
【0033】 1 =16.94[V] 2 =0.67[V] 3 =−16.94[V] 4 =−6[V] 5 =−12[V]
【0034】このような電圧条件下で、30℃の液晶素
子を駆動した場合の使用可能パルス幅の範囲を図3に示
した。図中、斜線で示した短冊が黒書き込み、白で示し
た短冊は白書き込みである。マトリクス駆動時の書き込
みマージン(この場合は使用可能パルス幅の範囲の広
さ)は、後書き込み内容によって変動を受けるが、この
後書き込みの内容が当該画素に対して不利な場合を悪条
件マージンと表現し、これに対して使用可能なパルス幅
の範囲を調べた。
【0035】図3(1)は画素Cに白を書き込み、画素
A,Bに白又は黒を書き込む場合のA,Bのパルス幅、
(2)は画素Cに黒を書き込み、画素A,Bに白又は黒
を書き込む場合のA,Bのパルス幅、(3)は画素A,
Bに白を書き込み、画素Cに白又は黒を書き込む場合の
Cのパルス幅、(4)は画素A,Bに黒を書き込み、画
素Cに白又は黒を書き込む場合のCのパルス幅を示す。
(1),(2)は画素A,Bの悪条件マージン、
(3),(4)は画素Cの悪条件マージンである。いず
れの場合においても、画素A〜Cを同時に書き込むこと
が可能であることがわかる。
【0036】図3より、画素A,Bと画素Cとの同時書
き込みが可能なパルス幅範囲は、(1)では15.4〜
21.0μs、(2)では11.0〜18.2μs、
(3)では14.6〜17.2μs、(4)では13.
6〜17.0μsであり、これらの共通なパルス幅範囲
は15.4〜17.0μsである。
【0037】図4〜図7は、それぞれ図3(1)での画
素A,Bへの白書き込み、同様に、(2)での白書き込
み、(2)での黒書き込み、(1)での黒書き込み、の
場合の画素A或いはBへの印加電圧波形(上段)及び光
学応答波形(下段)を示す。また、図8〜図11は同様
に、図3(3)での画素Cへの白書き込み、同様に、
(4)での白書き込み、(3)での黒書き込み、(4)
での黒書き込み、の場合の画素Cへの印加電圧波形(上
段)及び光学応答波形(下段)を示す。図4〜図11か
ら明らかなように、いずれも同時に書き込まれている画
素の書き込み内容によらずに白、黒いずれにも書き込む
ことができる。
【0038】 1 =16.94[V] 2 =6.67[V] 3 =−16.94[V] 4 =−8[V] 5 =−10[V]
【0039】Vs1=16.94[V] Vs2=6.67[V] Vs3=−16.94[V] Vs4=−8[V] Vs5=−10[V]
【0040】本実施例における駆動可能パルス幅範囲
は、画素Cが白書き込みの時、画素A,Bは15.4〜
21.0μsの範囲なら白と黒の書き込みが可能、画素
Cが黒書き込みの時は11.0〜18.2μsであり、
画素A,Bが白の時、画素Cは17.0〜19.0μs
の範囲で白と黒の書き込みが可能、画素A,Bが黒の時
には13.8〜22.0μsである。即ち全体マージン
は17.0〜18.2μsであり、本実施例の設定電圧
でも、画素A〜Cを同時に書き込むことができる。
【0041】
【発明の効果】以上説明したように、本発明によると、
1フレーム走査期間が短縮されるため、フレーム周波数
を低下させて画像品質を下げることなく走査信号線数を
増やし大画面化を図ることができる。
【図面の簡単な説明】
【図1】本発明の作用を説明する図である。
【図2】本発明第1の実施例の情報信号波形を示す図で
ある。
【図3】本発明第1の実施例の駆動マージンを示す図で
ある。
【図4】本発明第1の実施例において、画素Cに白を書
き込み、画素A,Bに白を書き込む場合の画素A,Bへ
の印加電圧波形及び光学応答波形を示す図である。
【図5】本発明第1の実施例において、画素Cに黒を書
き込み、画素A,Bに白を書き込む場合の画素A,Bへ
の印加電圧波形及び光学応答波形を示す図である。
【図6】本発明第1の実施例において、画素Cに黒を書
き込み、画素A,Bに黒を書き込む場合の画素A,Bへ
の印加電圧波形及び光学応答波形を示す図である。
【図7】本発明第1の実施例において、画素Cに白を書
き込み、画素A,Bに黒を書き込む場合の画素A,Bへ
の印加電圧波形及び光学応答波形を示す図である。
【図8】本発明第1の実施例において、画素A,Bに白
を書き込み、画素Cに白を書き込む場合の画素Cへの印
加電圧波形及び光学応答波形を示す図である。
【図9】本発明第1の実施例において、画素A,Bに黒
を書き込み、画素Cに白を書き込む場合の画素Cへの印
加電圧波形及び光学応答波形を示す図である。
【図10】本発明第1の実施例において、画素A,Bに
白を書き込み、画素Cに黒を書き込む場合の画素Cへの
印加電圧波形及び光学応答波形を示す図である。
【図11】本発明第1の実施例において、画素A,Bに
黒を書き込み、画素Cに黒を書き込む場合の画素Cへの
印加電圧波形及び光学応答波形を示す図である。
【図12】本発明の実施例で構成した表示装置のブロッ
ク図である。
【図13】従来の強誘電性液晶素子の駆動電圧波形を示
す図である。
【符号の説明】
101 表示部 102 走査信号印加回路 103 情報信号印加回路 104 走査信号制御回路 105 駆動制御回路 106 情報信号制御回路 107 グラフィックコントローラ 108 温度検知素子 109 温度検知回路
フロントページの続き (72)発明者 丸山 朋子 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 北山 宏之 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 宮田 浩克 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平6−175104(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 560 G09G 3/36

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 一対のマトリクス電極基板間に強誘電性
    液晶を挟持してなる液晶素子の駆動方法であって、n本
    目及びn+1本目の走査信号線を、同じ走査期間と同じ
    形状の走査信号を順に印加することにより連続して選択
    走査すると同時に、n+2本目の走査信号線に、上記走
    査期間の2倍の走査期間で上記走査信号と異なる波形の
    走査信号を印加し、該2走査期間に同期して、n本目の
    走査信号線の画素に書き込む情報信号とこれに連続する
    n+1本目の走査信号線の画素に書き込む情報信号に、
    n+2本目の走査信号の画素に書き込む情報信号を合成
    した合成情報信号を、情報信号線に印加することを特徴
    とする強誘電性液晶素子の駆動方法。
JP20848395A 1995-07-25 1995-07-25 強誘電性液晶素子の駆動方法 Expired - Fee Related JP3205766B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20848395A JP3205766B2 (ja) 1995-07-25 1995-07-25 強誘電性液晶素子の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20848395A JP3205766B2 (ja) 1995-07-25 1995-07-25 強誘電性液晶素子の駆動方法

Publications (2)

Publication Number Publication Date
JPH0943576A JPH0943576A (ja) 1997-02-14
JP3205766B2 true JP3205766B2 (ja) 2001-09-04

Family

ID=16556918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20848395A Expired - Fee Related JP3205766B2 (ja) 1995-07-25 1995-07-25 強誘電性液晶素子の駆動方法

Country Status (1)

Country Link
JP (1) JP3205766B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101220853B1 (ko) * 2006-03-17 2013-01-10 엘지디스플레이 주식회사 액정표시장치의 게이트펄스 공급 장치

Also Published As

Publication number Publication date
JPH0943576A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
US5092665A (en) Driving method for ferroelectric liquid crystal optical modulation device using an auxiliary signal to prevent inversion
US5633652A (en) Method for driving optical modulation device
JP2505757B2 (ja) 光学変調素子の駆動法
JPH1062811A (ja) 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法
US5296953A (en) Driving method for ferro-electric liquid crystal optical modulation device
JP3593018B2 (ja) 液晶表示素子およびその駆動方法
JP3286503B2 (ja) 液晶素子の駆動法、及び該駆動法が用いられる液晶装置
US5886678A (en) Driving method for liquid crystal device
US5717419A (en) Method for driving optical modulation device
JP3205766B2 (ja) 強誘電性液晶素子の駆動方法
US6222517B1 (en) Liquid crystal apparatus
JP3302752B2 (ja) 反強誘電性液晶パネルの駆動方法
JP2637517B2 (ja) 液晶装置
JPH05323385A (ja) 駆動波形
JP3327802B2 (ja) 液晶画像表示装置およびマルチプレキシング駆動法
JP2531683B2 (ja) 液晶装置
JP2614220B2 (ja) ディスプレイ装置
JP3423621B2 (ja) 液晶装置の駆動方法
US5757350A (en) Driving method for optical modulation device
JPH063503B2 (ja) 表示装置
JPH0799415B2 (ja) 液晶装置
JPH10142580A (ja) 液晶装置
JP3557488B2 (ja) 液晶表示素子の駆動方法
JPH08338984A (ja) 表示装置
JP2000111878A (ja) 液晶装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010515

LAPS Cancellation because of no payment of annual fees