JP3205766B2 - 強誘電性液晶素子の駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、文字や画像を表示する
ための表示素子、特に強誘電性液晶の示す２つの安定状
態により表示を行なうマトリクス表示素子の駆動方法に
関するものである。

【０００２】

【従来の技術】従来、液晶セルの内面にマトリクス上に
画素を構成するためのマトリクス電極を有し、一方の基
板上の電極群を走査電極群、他方の基板上の電極群を情
報電極群として、これらの電極間に液晶化合物を充填
し、画像情報の表示を行なう液晶素子が知られている。
中でも、液晶自体が自発分極を持ち、電界に対して高速
に応答する特性を有し、二つの液晶分子配向状態を安定
に実現できる強誘電性液晶素子は１９８０年代から研究
開発が盛んに行なわれており、例えば、特開昭５６−１
０７２１６号公報等に提案されている。

【０００３】これまでに提案されている各種の強誘電性
液晶素子の駆動方法は、一走査信号線毎に書き込みを行
なってゆくものであった。代表的な駆動方式を図１３に
示す。図１３において、（Ａ）は選択時の走査信号波形
を表わし、（Ｂ）は非選択時の走査信号波形を表わす。
（Ｃ）は白書き込み時の情報信号波形、（Ｄ）は黒書き
込み時の情報信号波形である。この情報信号波形は、線
順次書き込み方式で１ライン毎に（Ａ）のＶ₁パルスに
よる黒書き込みにより消去を行ない、（Ｃ）のＶ₃パル
ス或いは（Ｄ）のＶ₄パルスを選択することにより、
（Ａ）のＶ₂パルスとの電圧差により白に書き込むかど
うかを決定する。電圧の設定は、Ｖ₃＝−Ｖ₄＝Ｖ₅、Ｖ₂
＝２×Ｖ₄、Ｖ₁＝Ｖ₂、パルス幅の設定は、Ｖ₁：Ｖ₂：
Ｖ₅：Ｖ₄（Ｃ）：Ｖ₃（Ｄ）：Ｖ₃（Ｃ）：Ｖ₄（Ｄ）＝
５：２：１：１：１：２：２である。具体的な電圧値、
パルス幅の設定は、セルの電極間間隙、温度、液晶材料
によって異なる。

【０００４】

【発明が解決しようとする課題】上記した強誘電性液晶
素子においては、メモリ性があるため、フレーム周波数
が低くなって次の書き込みまでの時間が長くなっても黒
或いは白表示の保持が十分に行なわれる。従って、走査
信号線数を増やした大画面化が可能であるが、フレーム
周波数低下による画質の低下は避けられない。

【０００５】本発明の目的は、強誘電性液晶の高速応答
性を生かした高速駆動を、走査信号線数の多い素子にお
いても実現し、フレーム周波数の低下による画像品質の
低下を招くことなく大画面化を図ることにある。

【０００６】

【課題を解決するための手段】本発明の強誘電性液晶素
子の駆動方法は、ｎ本目及びｎ＋１本目の走査信号線
を、同じ走査期間と同じ形状の走査信号を順に印加する
ことにより連続して選択走査すると同時に、ｎ＋２本目
の走査信号線に、上記走査期間の２倍の走査期間で上記
走査信号と異なる波形の走査信号を印加し、該２走査期
間に同期して、ｎ本目の走査信号線の画素に書き込む情
報信号とこれに連続するｎ＋１本目の走査信号線の画素
に書き込む情報信号に、ｎ＋２本目の走査信号の画素に
書き込む情報信号を合成した合成情報信号を、情報信号
線に印加することを特徴とする。

【０００７】即ち本発明の駆動方法は、（１）同時に複
数本の走査信号線に走査信号を印加する、（２）同時に
印加される走査信号は、選択期間幅及び波形が異なる、
（３）上記複数の走査信号に応じた情報信号を合成した
合成情報信号を、走査信号の印加と同期して情報信号線
に印加する、という構成により、複数のラインの画素を
同時に書き込み、１フレーム走査時間を短縮することが
できる。

【０００８】本発明の駆動方法は、従来のＴＮ素子やＳ
ＴＮ素子の駆動方法とは全く異なるものであり、その違
いを以下に説明する。

【０００９】液晶素子の駆動方式としては、上記ＴＮ素
子やＳＴＮ素子に用いられる電圧平均化法がある（「液
晶ディスプレイの応用の基礎」：コロナ社／吉野勝美、
尾崎雅則共著／１１７〜１３０頁）。この方式は、選択
点と半選択点及び非選択点の実効値を変えることにより
液晶分子に印加される電界強度を制御して、液晶の電場
中での配向方向をコントロールするものである。ＴＮ素
子やＳＴＮ素子における電界への応答は、１回の選択パ
ルスに液晶を応答させるのではなく、何回かの選択パル
スが印加されることで徐々に応答すると言う「累積応答
効果」を利用している。このような書き込み方式が可能
なのは、駆動原理が、液晶分子の電界内における誘電率
を最小にするように液晶分子の配向変化を発生させるか
らであり、液晶分子がその配向によって誘電率が異なる
性質（誘電率異方性）を持っているため配向変化を生じ
ることになる。この液晶に係る駆動トルクは電界の二乗
に比例し、電界の極性には依存しない。つまり、このよ
うな液晶の状態変化は印加電圧の実効値によって決ま
る。

【００１０】一方、強誘電性液晶素子では選択時と半選
択時及び非選択時の実効値には変化がなく、上記ＴＮ素
子やＳＴＮ素子との本質的な相違点である。

【００１１】この点に関しては、特開平５−１００６４
２号公報に開示されているＳＴＮ素子における「アクテ
ィブアドレッシング駆動法」に関しても同様である。こ
の「アクティブアドレッシング駆動法」はＳＴＮ素子の
コントラストの低下現象を回避するための工夫の一つで
ある。

【００１２】ＳＴＮ素子の液晶材料の高速化（低粘度材
料の開発）に伴い、液晶の印加選択パルス毎（の実効
値）に応答するようになった。つまり、液晶の応答速度
が遅い時には、印加電圧の実効値に応じて数フレームに
亙って液晶分子の配向変化が生じるが、応答時間が１フ
レーム時間程度に速くなると液晶分子は印加されるパル
ス毎に応答（配向変化）するようになる。このような現
象は一般に「フレーム応答現象」と呼ばれている。この
ようになるとオン／オフ時の透過率の差が小さくなり、
コントラストが低下してしまう。

【００１３】これを改善するために「アクティブアドレ
ッシング駆動法」を用いると、いくつかの走査信号と情
報信号を関係づけることにより、高周波化と同様の効果
を奏し、「フレーム応答現象」を抑制してコントラスト
の低下が防止できる。従って、走査時間が「アクティブ
アドレッシング駆動法」で短縮されるわけではなく、以
下に説明する本発明の駆動法とは異なるものである。

【００１４】ＴＮ素子やＳＴＮ素子における電界への応
答は、ＳＴＮ素子の液晶材料が高速化したといっても１
回の選択パルスに液晶を応答させるのではなく、上記
「累積応答効果」を利用している。一方、強誘電性液晶
素子における駆動原理は１回の選択パルスで書き込みを
行ない、後続する非選択信号部分の電圧実効値は強誘電
性液晶素子の応答に関係しない。

【００１５】強誘電性液晶の電界への応答形態は、電界
の１次の項と自発分極との作用であって、本質的に「累
積応答効果」はないと考えられる。しかしながら、双安
定状態を持つ液晶分子の動きに着目して考えると、一方
の安定状態にある液晶分子は反転方向の電界を受けて動
き出すが、他方の安定状態に達する以前に逆方向（即ち
一方の安定状態に戻る方向）の電界を受けたとしても、
その程度が小さい場合には、再び反転方向の電界を印加
することにより他方の安定状態へ反転させることができ
る。

【００１６】このような微少電界の印加に関しては、パ
ルス面積が一定であれば反転するという関係を保ちう
る。具体的には、消去パルスの印加後に反転させる場
合、反対方向の電圧極性のみ印加する（電圧値自体は変
動してもよい）ことが理想であるが、反対方向の電圧が
印加される場合には消去パルスの印加直後の選択パルス
の面積を超えないことが必要である。また、消去パルス
の印加後反転させない場合にはこのような条件は必要で
はない。

【００１７】この時逆方向の電界により他方の安定状態
に達した場合には、上記のような関係を保てず誤差を生
じるが、情報信号もしくは走査信号により補正すること
により、上記の関係を保つことができる。またこのよう
なパルス面積が一定であれば反転するという関係を保つ
には、ライン消去の線順次駆動時において、強誘電性液
晶に印加される情報信号電圧波形は完全交流で、直流成
分を持たないことが必須条件であるため、選択時と半選
択時及び非選択時の実効値に変化がないことになる。

【００１８】

【作用】本発明の駆動方法を図１により説明する。

【００１９】図中、（ａ）〜（ｃ）はそれぞれｎ〜ｎ＋
２本目の走査信号Ａ〜Ｃに印加される走査信号を示す。
図１に示される通り、走査信号線Ａと走査信号線Ｃとは
同時に走査されている。この時の１ラインの走査時間を
１Ｈ（Ａ）とし、次の１ライン走査時間を１Ｈ（Ｂ）と
すると、１Ｈ（Ｂ）において選択される走査ラインは走
査信号線Ｂのみで他の走査信号線は選択されないが、こ
の１Ｈ（Ａ）、１Ｈ（Ｂ）の期間で走査信号線Ｃと同期
する情報信号（ｄ）が完結することになる。

【００２０】このことを模式図で示したのが図１の
（ｅ）である。本図は情報信号の表わす情報内容を示
し、１は走査信号線Ａの画素への情報書き込み期間を表
わし、２は走査信号線Ｂの画素への、３は走査信号線Ｃ
の画素への情報書き込み期間を表わしている。情報書き
込み期間３は１と２の期間に重なっている。即ち（ｄ）
は１Ｈ（Ａ）の期間においては１と３との合成情報信号
であり、同様に１Ｈ（Ｂ）の期間においては２と３との
合成情報信号である。本発明においては、走査信号線Ｃ
に印加される走査信号の波形（ｃ）を（ａ）や（ｂ）と
変えることにより、合成情報信号（ｄ）から１〜３のそ
れぞれの情報を分離して取り出すことができるのであ
る。従って、合成情報信号（ｄ）が印加される情報信号
線と、走査信号線Ａ，Ｂの交点に位置する画素に画像情
報を表示する期間に、上記情報信号線と走査信号線Ｃの
交点の画素に画像情報が表示されるため、書き込みスピ
ードは１．５倍になる。

【００２１】さらに、上記した１〜３と、これと同じ組
合せの４〜６に重複して７の期間に情報を設定すること
により、同一期間に書き込める走査信号線数を増やして
１フレームの書き込み時間をさらに短縮することができ
る。この場合には、本来１、２、４、５の４ラインの走
査選択期間に、３、６、７も走査選択していることか
ら、書き込みスピードは本来の１．７５倍になる。

【００２２】

【実施例】

［実施例１］本実施例において用いた強誘電性液晶の物
性データを次に示す。

【００２３】

【表１】

【００２４】この液晶は、融点が３．０℃、スメクティ
ックＣ相からスメクティックＡ相への相転移温度が４
１．１℃、スメクティックＡ相から等方相への相転移温
度が７７℃である。

【００２５】液晶セルはセル厚を２．０μｍとして、マ
トリクス電極基板上に配向処理を行なった。配向膜は片
側にＬＰ−６４（東レ株式会社製）を用いてナイロンの
植毛布（毛足が２〜３ｍｍ）でラビング処理を施したも
のを用いて、その対向側の配向膜として「ＯＤＳ−Ｅ」
（チッソ株式会社製）を用いた。

【００２６】ＬＰ−６４の被膜形成は、１．０重量％溶
液を、スピンナーを用いて２０００ｒｐｍで２０秒間塗
布し、膜厚は１０ｎｍに調整した。ＯＤＳ−Ｅの被膜形
成は０．５重量％の溶液をスピンナーで２０００ｒｐｍ
で２０秒間塗布した。接触角で表面張力を測定すると、
ＬＰ−６４のラビング処理後の表面張力が約４８ｄｙｎ
ｅ／ｃｍでＯＤＳ−Ｅの表面張力は約３５ｄｙｎｅ／ｃ
ｍであった。ラビング処理はＬＰ−６４側だけに行な
い、ＯＤＳ−Ｅ側では行なわなかった。

【００２７】図１２に本実施例で構成した表示装置のブ
ロック図を示す。図中１０７はグラフィックコントロー
ラであり、ここから送出されるデータは駆動制御回路１
０５を通して走査信号制御回路１０４と情報信号制御回
路１０６に入力され、それぞれアドレスデータと表示デ
ータに変換される。この時に制御回路においてアドレス
データを複数設定し、表示データも複数ラインへの書き
込みを考えて設定する（本実施例では８通り）。このア
ドレスデータ、表示データに従って、走査信号印加回路
１０２及び情報信号印加回路１０３が電圧信号を発生
し、表示部１０１の走査信号電極と情報信号電極に各々
印加する。

【００２８】本実施例は、図１（ｅ）で示した、１〜３
を重複して１フレーム走査時間を１．５倍に短縮した駆
動例である。図２に本実施例の情報信号波形を示す。図
２は横に走査信号線Ｃの書き込み内容（白又は黒）を示
し、縦に走査信号線ＡとＢの書き込み内容（白又は黒）
を示し、任意の情報信号線が走査信号線Ａ，Ｂ，Ｃと交
差する点の画素の全ての表示情報の場合分けがこの図の
８通りで表わされることになる。

【００２９】図２中、各枠内の１番上が走査信号線Ａ及
びＢの画素（画素Ａ，Ｂ）の情報信号波形、２番目が走
査信号線Ｃの画素（画素Ｃ）の情報信号波形、３番目が
これらを加算したもので、情報信号線に印加される合成
情報信号波形である。このような情報の合成を行なうこ
とができるのは、強誘電性液晶のメモリ性を伴う分極反
転の閾値が印加パルス面積で決定されているような場合
に特に効果がある。本実施例の液晶素子においては、印
加パルス幅と印加電圧の積が約１．０５以下と十分１に
近く、印加電圧と印加パルス幅の関係が反比例の関係に
近く、分極反転の閾値が印加パルス面積で決定されてい
るような場合に該当している。しかしながら、印加パル
ス幅と印加電圧の積が約１．０５以上であっても、適当
な補正係数を演算時にかけることによって上記合成情報
信号を構成することができる。

【００３０】画素Ａ〜Ｃは図１に示したような時間的シ
ーケンスで走査されるので、画素Ａ，Ｂは時間的に連続
して書き込まれ、画素Ｃは両時間にまたがって書き込ま
れることになる。図２中の電圧値は次のように設定し
た。

【００３１】Ｖ₁＝−６［Ｖ］ Ｖ₂＝６［Ｖ］ Ｖ₃＝３［Ｖ］ Ｖ₄＝−３［Ｖ］ Ｖ₅＝−３［Ｖ］ Ｖ₆＝９［Ｖ］ Ｖ₇＝−９［Ｖ］ Ｖ₈＝３［Ｖ］

【００３２】本実施例で用いた走査信号は図１（ａ）〜
（ｃ）に示した波形を用いた。各画素に印加される電圧
は、走査信号から情報信号を引いたものが印加されるこ
とになる。走査信号の各電圧値は次のように設定した。

【００３３】Ｖ ₁ ＝１６．９４［Ｖ］Ｖ ₂ ＝０．６７［Ｖ］Ｖ ₃ ＝−１６．９４［Ｖ］Ｖ ₄ ＝−６［Ｖ］Ｖ ₅ ＝−１２［Ｖ］

【００３４】このような電圧条件下で、３０℃の液晶素
子を駆動した場合の使用可能パルス幅の範囲を図３に示
した。図中、斜線で示した短冊が黒書き込み、白で示し
た短冊は白書き込みである。マトリクス駆動時の書き込
みマージン（この場合は使用可能パルス幅の範囲の広
さ）は、後書き込み内容によって変動を受けるが、この
後書き込みの内容が当該画素に対して不利な場合を悪条
件マージンと表現し、これに対して使用可能なパルス幅
の範囲を調べた。

【００３５】図３（１）は画素Ｃに白を書き込み、画素
Ａ，Ｂに白又は黒を書き込む場合のＡ，Ｂのパルス幅、
（２）は画素Ｃに黒を書き込み、画素Ａ，Ｂに白又は黒
を書き込む場合のＡ，Ｂのパルス幅、（３）は画素Ａ，
Ｂに白を書き込み、画素Ｃに白又は黒を書き込む場合の
Ｃのパルス幅、（４）は画素Ａ，Ｂに黒を書き込み、画
素Ｃに白又は黒を書き込む場合のＣのパルス幅を示す。
（１），（２）は画素Ａ，Ｂの悪条件マージン、
（３），（４）は画素Ｃの悪条件マージンである。いず
れの場合においても、画素Ａ〜Ｃを同時に書き込むこと
が可能であることがわかる。

【００３６】図３より、画素Ａ，Ｂと画素Ｃとの同時書
き込みが可能なパルス幅範囲は、（１）では１５．４〜
２１．０μｓ、（２）では１１．０〜１８．２μｓ、
（３）では１４．６〜１７．２μｓ、（４）では１３．
６〜１７．０μｓであり、これらの共通なパルス幅範囲
は１５．４〜１７．０μｓである。

【００３７】図４〜図７は、それぞれ図３（１）での画
素Ａ，Ｂへの白書き込み、同様に、（２）での白書き込
み、（２）での黒書き込み、（１）での黒書き込み、の
場合の画素Ａ或いはＢへの印加電圧波形（上段）及び光
学応答波形（下段）を示す。また、図８〜図１１は同様
に、図３（３）での画素Ｃへの白書き込み、同様に、
（４）での白書き込み、（３）での黒書き込み、（４）
での黒書き込み、の場合の画素Ｃへの印加電圧波形（上
段）及び光学応答波形（下段）を示す。図４〜図１１か
ら明らかなように、いずれも同時に書き込まれている画
素の書き込み内容によらずに白、黒いずれにも書き込む
ことができる。

【００３８】Ｖ ₁ ＝１６．９４［Ｖ］Ｖ ₂ ＝６．６７［Ｖ］Ｖ ₃ ＝−１６．９４［Ｖ］Ｖ ₄ ＝−８［Ｖ］Ｖ ₅ ＝−１０［Ｖ］

【００３９】Ｖｓ₁＝１６．９４［Ｖ］ Ｖｓ₂＝６．６７［Ｖ］ Ｖｓ₃＝−１６．９４［Ｖ］ Ｖｓ₄＝−８［Ｖ］ Ｖｓ₅＝−１０［Ｖ］

【００４０】本実施例における駆動可能パルス幅範囲
は、画素Ｃが白書き込みの時、画素Ａ，Ｂは１５．４〜
２１．０μｓの範囲なら白と黒の書き込みが可能、画素
Ｃが黒書き込みの時は１１．０〜１８．２μｓであり、
画素Ａ，Ｂが白の時、画素Ｃは１７．０〜１９．０μｓ
の範囲で白と黒の書き込みが可能、画素Ａ，Ｂが黒の時
には１３．８〜２２．０μｓである。即ち全体マージン
は１７．０〜１８．２μｓであり、本実施例の設定電圧
でも、画素Ａ〜Ｃを同時に書き込むことができる。

【００４１】

【発明の効果】以上説明したように、本発明によると、
１フレーム走査期間が短縮されるため、フレーム周波数
を低下させて画像品質を下げることなく走査信号線数を
増やし大画面化を図ることができる。

【図面の簡単な説明】

【図１】本発明の作用を説明する図である。

【図２】本発明第１の実施例の情報信号波形を示す図で
ある。

【図３】本発明第１の実施例の駆動マージンを示す図で
ある。

【図４】本発明第１の実施例において、画素Ｃに白を書
き込み、画素Ａ，Ｂに白を書き込む場合の画素Ａ，Ｂへ
の印加電圧波形及び光学応答波形を示す図である。

【図５】本発明第１の実施例において、画素Ｃに黒を書
き込み、画素Ａ，Ｂに白を書き込む場合の画素Ａ，Ｂへ
の印加電圧波形及び光学応答波形を示す図である。

【図６】本発明第１の実施例において、画素Ｃに黒を書
き込み、画素Ａ，Ｂに黒を書き込む場合の画素Ａ，Ｂへ
の印加電圧波形及び光学応答波形を示す図である。

【図７】本発明第１の実施例において、画素Ｃに白を書
き込み、画素Ａ，Ｂに黒を書き込む場合の画素Ａ，Ｂへ
の印加電圧波形及び光学応答波形を示す図である。

【図８】本発明第１の実施例において、画素Ａ，Ｂに白
を書き込み、画素Ｃに白を書き込む場合の画素Ｃへの印
加電圧波形及び光学応答波形を示す図である。

【図９】本発明第１の実施例において、画素Ａ，Ｂに黒
を書き込み、画素Ｃに白を書き込む場合の画素Ｃへの印
加電圧波形及び光学応答波形を示す図である。

【図１０】本発明第１の実施例において、画素Ａ，Ｂに
白を書き込み、画素Ｃに黒を書き込む場合の画素Ｃへの
印加電圧波形及び光学応答波形を示す図である。

【図１１】本発明第１の実施例において、画素Ａ，Ｂに
黒を書き込み、画素Ｃに黒を書き込む場合の画素Ｃへの
印加電圧波形及び光学応答波形を示す図である。

【図１２】本発明の実施例で構成した表示装置のブロッ
ク図である。

【図１３】従来の強誘電性液晶素子の駆動電圧波形を示
す図である。

【符号の説明】

１０１ 表示部 １０２ 走査信号印加回路 １０３ 情報信号印加回路 １０４ 走査信号制御回路 １０５ 駆動制御回路 １０６ 情報信号制御回路 １０７ グラフィックコントローラ １０８ 温度検知素子 １０９ 温度検知回路

フロントページの続き (72)発明者 丸山 朋子 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 北山 宏之 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 宮田 浩克 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平６−175104（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 560 G09G 3/36

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 一対のマトリクス電極基板間に強誘電性
   液晶を挟持してなる液晶素子の駆動方法であって、ｎ本
   目及びｎ＋１本目の走査信号線を、同じ走査期間と同じ
   形状の走査信号を順に印加することにより連続して選択
   走査すると同時に、ｎ＋２本目の走査信号線に、上記走
   査期間の２倍の走査期間で上記走査信号と異なる波形の
   走査信号を印加し、該２走査期間に同期して、ｎ本目の
   走査信号線の画素に書き込む情報信号とこれに連続する
   ｎ＋１本目の走査信号線の画素に書き込む情報信号に、
   ｎ＋２本目の走査信号の画素に書き込む情報信号を合成
   した合成情報信号を、情報信号線に印加することを特徴
   とする強誘電性液晶素子の駆動方法。