JP3196750B2 - 高周波発振器 - Google Patents
高周波発振器Info
- Publication number
- JP3196750B2 JP3196750B2 JP00591899A JP591899A JP3196750B2 JP 3196750 B2 JP3196750 B2 JP 3196750B2 JP 00591899 A JP00591899 A JP 00591899A JP 591899 A JP591899 A JP 591899A JP 3196750 B2 JP3196750 B2 JP 3196750B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- fet
- fet elements
- frequency oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
- H03B5/1841—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
- H03B5/1847—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は高周波発振器に関
し、特にＦＥＴ素子及び伝送線路で構成されるマイクロ
波、ミリ波発振器に関するものである。
し、特にＦＥＴ素子及び伝送線路で構成されるマイクロ
波、ミリ波発振器に関するものである。
【０００２】
【従来の技術】一般に、トランジスタは１／ｆ雑音と白
色雑音を有しているため、発振器の帰還ループによって
トランジスタの入出力間で位相誤差が生じる。キルヒホ
ッフの法則により、この位相誤差を解消する方向に発振
周波数が自律的に変動する。このようにして発振周波数
に揺らぎが生じ、その発振スペクトラムを見ると本来δ
（デルタ）関数的であるはずが、図１０に示す様に裾を
引いた発振スペクトラムになる。
色雑音を有しているため、発振器の帰還ループによって
トランジスタの入出力間で位相誤差が生じる。キルヒホ
ッフの法則により、この位相誤差を解消する方向に発振
周波数が自律的に変動する。このようにして発振周波数
に揺らぎが生じ、その発振スペクトラムを見ると本来δ
（デルタ）関数的であるはずが、図１０に示す様に裾を
引いた発振スペクトラムになる。
【０００３】図１０において、中心発振周波数ｆ0 から
オフセット周波数Δｆだけ離れた周波数でのパワーレベ
ルの中心発振周波数パワーレベルに対する比を位相雑音
と称し、単位をｄＢｃ／Ｈｚで表す。位相雑音の値は小
さければ小さいほどよい発振器であることを意味する。
オフセット周波数Δｆだけ離れた周波数でのパワーレベ
ルの中心発振周波数パワーレベルに対する比を位相雑音
と称し、単位をｄＢｃ／Ｈｚで表す。位相雑音の値は小
さければ小さいほどよい発振器であることを意味する。
【０００４】以上述べた発振周波数の揺らぎ、すなわ
ち、位相雑音は１／ｆ雑音及び共振器の負荷ＱL で決ま
るため、位相雑音の低減には１／ｆ雑音の低減およびＱ
L の増大が必要となる。１／ｆ雑音は主に表面及び界面
に存在する再結合中心の時定数の分布がその発生原因と
なっており、ＦＥＴのような横型表面デバイスはその影
響を受けやすい。そのため、１／ｆ雑音は容易に制御す
ることができず、たとえば縦型デバイスであるＨＢＴ
（ヘテロ接合バイポーラトランジスタ）を用いて１／ｆ
雑音の影響を低減するか、ＱL の増大等の措置を採用す
ることが多い。
ち、位相雑音は１／ｆ雑音及び共振器の負荷ＱL で決ま
るため、位相雑音の低減には１／ｆ雑音の低減およびＱ
L の増大が必要となる。１／ｆ雑音は主に表面及び界面
に存在する再結合中心の時定数の分布がその発生原因と
なっており、ＦＥＴのような横型表面デバイスはその影
響を受けやすい。そのため、１／ｆ雑音は容易に制御す
ることができず、たとえば縦型デバイスであるＨＢＴ
（ヘテロ接合バイポーラトランジスタ）を用いて１／ｆ
雑音の影響を低減するか、ＱL の増大等の措置を採用す
ることが多い。
【０００５】従来のトランジスタを用いたマイクロ波・
ミリ波発振器として、種々の回路が報告されているが、
その主なものの一つに図１１に示した特開平９−２６０
９４５号公報に開示されているような誘電体共振器１０
９を用いて、位相雑音を低減する方法が提案されてい
る。尚、図１１において、１００はバイパスキャパシ
タ、１０１は発振トランジスタ素子、１０２は帰還用シ
ョートブースタ、１０３はバラクタ素子、１０４は共振
回路、１０５は出力整合回路、１０６は出力回路、１０
７，１１１はキャパシタ、１０８は結合線路、１１２は
ＧａＡｓ基板を夫々示している。
ミリ波発振器として、種々の回路が報告されているが、
その主なものの一つに図１１に示した特開平９−２６０
９４５号公報に開示されているような誘電体共振器１０
９を用いて、位相雑音を低減する方法が提案されてい
る。尚、図１１において、１００はバイパスキャパシ
タ、１０１は発振トランジスタ素子、１０２は帰還用シ
ョートブースタ、１０３はバラクタ素子、１０４は共振
回路、１０５は出力整合回路、１０６は出力回路、１０
７，１１１はキャパシタ、１０８は結合線路、１１２は
ＧａＡｓ基板を夫々示している。
【０００６】この図１１に示した構成は、上述の位相雑
音の二つある低減方法のうち、共振器の負荷ＱL の増大
方法であり、誘電体共振器の高いＱを利用している。た
とえば、ＱL が１０倍になれば位相雑音は減少し、１／
１００（−２０ｄＢ）になる。しかし、この方法は位相
雑音の低減の観点からは絶大な効果を発揮する一方、量
産性に問題があり、発振器のサイズが大きくなるなど問
題点が多い。
音の二つある低減方法のうち、共振器の負荷ＱL の増大
方法であり、誘電体共振器の高いＱを利用している。た
とえば、ＱL が１０倍になれば位相雑音は減少し、１／
１００（−２０ｄＢ）になる。しかし、この方法は位相
雑音の低減の観点からは絶大な効果を発揮する一方、量
産性に問題があり、発振器のサイズが大きくなるなど問
題点が多い。
【０００７】一方、従来のマイクロ波・ミリ波発振器の
例として、図１２に回路図を示した直列帰還型発振器で
は、量産性・再現性に優れた特長を持つ。これは、一つ
のＦＥＴとソースに接続し負性抵抗を発現させる働きを
する第七の伝送線路１７と、発振周波数を決めるインダ
クタンスとして働く第八の伝送線路１８と発振周波数を
決める容量１９からなっている。尚、１３は出力端子、
２０は第九の伝送線路、２１は第十の伝送線路、２２は
ＦＥＴ素子、２３は直流阻止用容量、２４はゲートバイ
アス線路、２５はドレインバイアス線路を夫々示す。
例として、図１２に回路図を示した直列帰還型発振器で
は、量産性・再現性に優れた特長を持つ。これは、一つ
のＦＥＴとソースに接続し負性抵抗を発現させる働きを
する第七の伝送線路１７と、発振周波数を決めるインダ
クタンスとして働く第八の伝送線路１８と発振周波数を
決める容量１９からなっている。尚、１３は出力端子、
２０は第九の伝送線路、２１は第十の伝送線路、２２は
ＦＥＴ素子、２３は直流阻止用容量、２４はゲートバイ
アス線路、２５はドレインバイアス線路を夫々示す。
【０００８】本発明との比較を明確にするため、１／ｆ
雑音を考慮しない回路シミュレータのシミュレーション
結果を示す。４０μｍ厚のＧａＡｓ基板を想定して比誘
電率εr は１２．６、第七の伝送線路１７は幅１０μ
ｍ、長さ１００μｍのマイクロストリップ線路、第八の
伝送線路１８は幅１０μｍ、長さ９００μｍのマイクロ
ストリップ線路、発振周波数を決める容量１９は１００
ｆＦ、第九の伝送線路２０は幅３００μｍ、長さ２７０
μｍのマイクロストリップ線路、第十の伝送線路２１は
幅３００μｍ、長さ２７６μｍのマイクロストリップ線
路、ＤＣカット容量２３は１ｐＦ、ゲートバイアス線路
２４には−０．５Ｖを、ドレインバイアス線路２５には
４．５Ｖを印加した。
雑音を考慮しない回路シミュレータのシミュレーション
結果を示す。４０μｍ厚のＧａＡｓ基板を想定して比誘
電率εr は１２．６、第七の伝送線路１７は幅１０μ
ｍ、長さ１００μｍのマイクロストリップ線路、第八の
伝送線路１８は幅１０μｍ、長さ９００μｍのマイクロ
ストリップ線路、発振周波数を決める容量１９は１００
ｆＦ、第九の伝送線路２０は幅３００μｍ、長さ２７０
μｍのマイクロストリップ線路、第十の伝送線路２１は
幅３００μｍ、長さ２７６μｍのマイクロストリップ線
路、ＤＣカット容量２３は１ｐＦ、ゲートバイアス線路
２４には−０．５Ｖを、ドレインバイアス線路２５には
４．５Ｖを印加した。
【０００９】ＦＥＴ２２はＷｇ＝２００μｍでＡｌＧａ
Ａｓ／ＩｎＧａＡｓのヘテロ接合を用いたものをベース
にCurtice Cubic モデルで抽出した非線形ＦＥＴモデル
を用いて、ハーモニック・バランス法により発振器の出
力電力解析を行った。解析に用いた非線形ＦＥＴパラメ
ータを参考までに図１３に示した。Ｌg ，Ｌs ，Ｌdは
それぞれゲート、ソース、ドレインインダクタンス、Ｃ
pg，Ｃpdはゲートおよびドレインの寄生容量である。
Ａｓ／ＩｎＧａＡｓのヘテロ接合を用いたものをベース
にCurtice Cubic モデルで抽出した非線形ＦＥＴモデル
を用いて、ハーモニック・バランス法により発振器の出
力電力解析を行った。解析に用いた非線形ＦＥＴパラメ
ータを参考までに図１３に示した。Ｌg ，Ｌs ，Ｌdは
それぞれゲート、ソース、ドレインインダクタンス、Ｃ
pg，Ｃpdはゲートおよびドレインの寄生容量である。
【００１０】解析はHP EEsof社製マイクロ波回路シミュ
レータ（Series-IV Libra ）の発振器解析テストベンチ
を用いた。図１４に出力電力特性を示す。９９．３ＧＨ
ｚにおいて１４．２ｄＢｍの発振電力出力を得た。この
ときの位相雑音を図１５に示す。上述のテストベンチを
用いて計算した位相雑音は、１／ｆ雑音を考慮しないた
め通常実測値より良い値を示し、オフセット周波数１０
０ｋＨｚにおいて−１０３．０ｄＢｃ／Ｈｚであった。
実測値は発振周波数１００ＧＨｚからのオフセット周波
数１００ｋＨｚでは、高々−６０〜−４０ｄＢｃ／Ｈｚ
であるから、従来の直列帰還型マイクロ波・ミリ波発振
器の位相雑音は、６０ＧＨｚ以上の高い周波数帯域での
実用の観点からは十分な値ではない。
レータ（Series-IV Libra ）の発振器解析テストベンチ
を用いた。図１４に出力電力特性を示す。９９．３ＧＨ
ｚにおいて１４．２ｄＢｍの発振電力出力を得た。この
ときの位相雑音を図１５に示す。上述のテストベンチを
用いて計算した位相雑音は、１／ｆ雑音を考慮しないた
め通常実測値より良い値を示し、オフセット周波数１０
０ｋＨｚにおいて−１０３．０ｄＢｃ／Ｈｚであった。
実測値は発振周波数１００ＧＨｚからのオフセット周波
数１００ｋＨｚでは、高々−６０〜−４０ｄＢｃ／Ｈｚ
であるから、従来の直列帰還型マイクロ波・ミリ波発振
器の位相雑音は、６０ＧＨｚ以上の高い周波数帯域での
実用の観点からは十分な値ではない。
【００１１】
【発明が解決しようとする課題】このように、従来のマ
イクロ波・ミリ波発振器において位相雑音を低減する方
法として、誘電体共振器の装荷による共振器負荷ＱL の
増大の効果を利用する方法があるが、量産性・再現性等
が乏しいという問題があり、さらに従来の直列帰還型発
振器では１／ｆ雑音のため位相雑音が大きくなるという
問題点がある。
イクロ波・ミリ波発振器において位相雑音を低減する方
法として、誘電体共振器の装荷による共振器負荷ＱL の
増大の効果を利用する方法があるが、量産性・再現性等
が乏しいという問題があり、さらに従来の直列帰還型発
振器では１／ｆ雑音のため位相雑音が大きくなるという
問題点がある。
【００１２】本発明は以上の点を鑑みてなされたもので
あって、その目的とするところは、位相雑音を低減しか
つ量産性・再現性に富んだマイクロ波・ミリ波発振器を
提供することにある。
あって、その目的とするところは、位相雑音を低減しか
つ量産性・再現性に富んだマイクロ波・ミリ波発振器を
提供することにある。
【００１３】
【課題を解決するための手段】本発明によれば、第一、
第二及び第三のＦＥＴ素子と、前記第一及び第二のＦＥ
Ｔ素子のドレイン同士を接続する第一の伝送線路と、前
記第一及び第二のＦＥＴ素子のゲート同士を接続する第
二の伝送線路と、前記第一及び第二のＦＥＴ素子のソー
ス同士を接続する第三の伝送線路と、前記第二及び第三
のＦＥＴ素子のドレイン同士を接続する第四の伝送線路
と、前記第二及び第三のＦＥＴ素子のゲート同士を接続
する第五の伝送線路と、前記第二及び第三のＦＥＴ素子
のソース同士を接続する第六の伝送線路とを含み、前記
第一〜第三の伝送線路は互いに電磁界により結合してお
り、前記第四〜第六の伝送線路は互いに電磁界により結
合しており、前記第一〜第三のＦＥＴ素子のソースと基
準電位点との間に夫々設けられたインダクタを更に含む
ことを特徴とする高周波発振器が得られる。
第二及び第三のＦＥＴ素子と、前記第一及び第二のＦＥ
Ｔ素子のドレイン同士を接続する第一の伝送線路と、前
記第一及び第二のＦＥＴ素子のゲート同士を接続する第
二の伝送線路と、前記第一及び第二のＦＥＴ素子のソー
ス同士を接続する第三の伝送線路と、前記第二及び第三
のＦＥＴ素子のドレイン同士を接続する第四の伝送線路
と、前記第二及び第三のＦＥＴ素子のゲート同士を接続
する第五の伝送線路と、前記第二及び第三のＦＥＴ素子
のソース同士を接続する第六の伝送線路とを含み、前記
第一〜第三の伝送線路は互いに電磁界により結合してお
り、前記第四〜第六の伝送線路は互いに電磁界により結
合しており、前記第一〜第三のＦＥＴ素子のソースと基
準電位点との間に夫々設けられたインダクタを更に含む
ことを特徴とする高周波発振器が得られる。
【００１４】また、本発明によれば、第一、第二及び第
三のＦＥＴ素子と、前記第一及び第二のＦＥＴ素子のド
レイン同士を接続する第一の伝送線路と、前記第一及び
第二のＦＥＴ素子のゲート同士を接続する第二の伝送線
路と、前記第一及び第二のＦＥＴ素子のソース同士を接
続する第三の伝送線路と、前記第二及び第三のＦＥＴ素
子のドレイン同士を接続する第四の伝送線路と、前記第
二及び第三のＦＥＴ素子のゲート同士を接続する第五の
伝送線路と、前記第二及び第三のＦＥＴ素子のソース同
士を接続する第六の伝送線路とを含み、前記第一〜第三
の伝送線路は互いに電磁界により結合しており、前記第
四〜第六の伝送線路は互いに電磁界により結合してお
り、前記第一〜第三のＦＥＴ素子のソースと基準電位点
との間に夫々設けられた第七〜第九の伝送線路を更に含
むことを特徴とする高周波発振器が得られる。
三のＦＥＴ素子と、前記第一及び第二のＦＥＴ素子のド
レイン同士を接続する第一の伝送線路と、前記第一及び
第二のＦＥＴ素子のゲート同士を接続する第二の伝送線
路と、前記第一及び第二のＦＥＴ素子のソース同士を接
続する第三の伝送線路と、前記第二及び第三のＦＥＴ素
子のドレイン同士を接続する第四の伝送線路と、前記第
二及び第三のＦＥＴ素子のゲート同士を接続する第五の
伝送線路と、前記第二及び第三のＦＥＴ素子のソース同
士を接続する第六の伝送線路とを含み、前記第一〜第三
の伝送線路は互いに電磁界により結合しており、前記第
四〜第六の伝送線路は互いに電磁界により結合してお
り、前記第一〜第三のＦＥＴ素子のソースと基準電位点
との間に夫々設けられた第七〜第九の伝送線路を更に含
むことを特徴とする高周波発振器が得られる。
【００１５】また、前記第一のＦＥＴ素子のドレインと
出力端子との間に設けられた直流阻止用容量を更に含む
ことを特徴とし、前記ＦＥＴ素子、伝送線路及び容量は
半導体基板にモノリシックに形成されていることを特徴
とする。そして、前記半導体基板はＧａＡｓであること
を特徴とする。
出力端子との間に設けられた直流阻止用容量を更に含む
ことを特徴とし、前記ＦＥＴ素子、伝送線路及び容量は
半導体基板にモノリシックに形成されていることを特徴
とする。そして、前記半導体基板はＧａＡｓであること
を特徴とする。
【００１６】また、前記伝送線路は誘電体基板上に形成
されており、前記ＦＥＴ素子及び容量は誘電体基板上に
形成された回路上に装着されていることを特徴とし、前
記誘電体基板はＡｌ2 Ｏ3 であることを特徴とする本発
明の作用を述べる。ＧａＡｓをはじめとする半導体基板
上あるいはＡｌ2Ｏ3 をはじめとする誘電体基板上に、
モノリシックに、金をはじめとする金属配線からなり電
磁界を介して互いに結合した３本の伝送線路と３つのＦ
ＥＴの組み合わせで発振器回路を構成することにより、
量産性及び再現性を確保しつつ、同時に上記構成による
高い共振器負荷ＱL の実現で位相雑音の低減が実現でき
る。
されており、前記ＦＥＴ素子及び容量は誘電体基板上に
形成された回路上に装着されていることを特徴とし、前
記誘電体基板はＡｌ2 Ｏ3 であることを特徴とする本発
明の作用を述べる。ＧａＡｓをはじめとする半導体基板
上あるいはＡｌ2Ｏ3 をはじめとする誘電体基板上に、
モノリシックに、金をはじめとする金属配線からなり電
磁界を介して互いに結合した３本の伝送線路と３つのＦ
ＥＴの組み合わせで発振器回路を構成することにより、
量産性及び再現性を確保しつつ、同時に上記構成による
高い共振器負荷ＱL の実現で位相雑音の低減が実現でき
る。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明のマイ
クロ波・ミリ波発振器における第一の実施の形態を示す
回路図である。図１において、第一の伝送線路３と第二
の伝送線路４と第三の伝送線路５とは、互いに平行に配
置され電磁界によって結合している。また、第四の伝送
線路７と第五の伝送線路８と第六の伝送線路９とは、互
いに平行に配置され電磁界によって結合している。
て図面を参照して詳細に説明する。図１は本発明のマイ
クロ波・ミリ波発振器における第一の実施の形態を示す
回路図である。図１において、第一の伝送線路３と第二
の伝送線路４と第三の伝送線路５とは、互いに平行に配
置され電磁界によって結合している。また、第四の伝送
線路７と第五の伝送線路８と第六の伝送線路９とは、互
いに平行に配置され電磁界によって結合している。
【００１８】第一のＦＥＴ１のゲートは第二の伝送線路
４の一端に接続され、第一のＦＥＴ１のドレインは第一
の伝送線路３の一端に接続され、第一のＦＥＴ１のソー
スは第三の伝送線路５の一端に接続され、第一のＦＥＴ
１のソースと第三の伝送線路５の接続点に他端を接地し
た第一のインダクタ１０が接続されている。第一のＦＥ
Ｔ１のゲートと第二の伝送線路４の接続点にはゲートバ
イアス回路１５（インダクタと電源からなる）が接続さ
れている。
４の一端に接続され、第一のＦＥＴ１のドレインは第一
の伝送線路３の一端に接続され、第一のＦＥＴ１のソー
スは第三の伝送線路５の一端に接続され、第一のＦＥＴ
１のソースと第三の伝送線路５の接続点に他端を接地し
た第一のインダクタ１０が接続されている。第一のＦＥ
Ｔ１のゲートと第二の伝送線路４の接続点にはゲートバ
イアス回路１５（インダクタと電源からなる）が接続さ
れている。
【００１９】第一のＦＥＴ１のドレインと第一の伝送線
路３の接続点には、ＤＣカット（直流阻止）用容量１４
を介して出力端子１３が接続されている。第二のＦＥＴ
２のゲートは第二の伝送線路４の他端と接続され、第五
の伝送線路８の一端とも接続されている。第二のＦＥＴ
２のドレインは第一の伝送線路３の他端と接続され、第
四の伝送線路７の一端とも接続されている。
路３の接続点には、ＤＣカット（直流阻止）用容量１４
を介して出力端子１３が接続されている。第二のＦＥＴ
２のゲートは第二の伝送線路４の他端と接続され、第五
の伝送線路８の一端とも接続されている。第二のＦＥＴ
２のドレインは第一の伝送線路３の他端と接続され、第
四の伝送線路７の一端とも接続されている。
【００２０】第二のＦＥＴ２のソースは第三の伝送線路
５の他端と接続され、第六の伝送線路９の一端とも接続
されている。第二のＦＥＴ２のソースと第三の伝送線路
５および第六の伝送線路９の接続点には、他端を接地し
た第二のインダクタ１１が接続されている。第四の伝送
線路７の他端には第３のＦＥＴ６のドレインとドレイン
バイアス回路１６（インダクタと電源からなる）とが接
続され、第五の伝送線路８の他端には第３のＦＥＴ６の
ゲートが接続され、第六の伝送線路９の他端には第３の
ＦＥＴ６のソースと他端を接地した第三のインダクタ１
２が接続されている。
５の他端と接続され、第六の伝送線路９の一端とも接続
されている。第二のＦＥＴ２のソースと第三の伝送線路
５および第六の伝送線路９の接続点には、他端を接地し
た第二のインダクタ１１が接続されている。第四の伝送
線路７の他端には第３のＦＥＴ６のドレインとドレイン
バイアス回路１６（インダクタと電源からなる）とが接
続され、第五の伝送線路８の他端には第３のＦＥＴ６の
ゲートが接続され、第六の伝送線路９の他端には第３の
ＦＥＴ６のソースと他端を接地した第三のインダクタ１
２が接続されている。
【００２１】図１のような二組の３本の結合線路と３つ
のＦＥＴとを組み合わせることにより、見かけ上共振器
負荷ＱL が増大し、位相雑音を大きく低減した回路を構
成することができるものであり、以下に説明する。
のＦＥＴとを組み合わせることにより、見かけ上共振器
負荷ＱL が増大し、位相雑音を大きく低減した回路を構
成することができるものであり、以下に説明する。
【００２２】図１に示した第一の実施例のマイクロ波・
ミリ波発振器は、図１３に示したゲート長が０．１８μ
ｍ、ゲート幅が２００μｍのＡｌＧａＡｓ／ＩｎＧａＡ
ｓ系ヘテロ接合ＦＥＴをモデル化したCurtice Cubic モ
デルによる非線形ＦＥＴパラメータを用いて、上述した
HP EEsof社製のマイクロ波回路シミュレータの発振器テ
ストベンチを用いたハーモニック・バランス法による回
路シミュレーションを行った。ゲートバイアスは−０．
３Ｖ、ドレインバイアスは５Ｖを印加した。４０μｍ厚
さのＧａＡｓ基板上に形成することを想定して比誘電率
εr は１２．６とした。
ミリ波発振器は、図１３に示したゲート長が０．１８μ
ｍ、ゲート幅が２００μｍのＡｌＧａＡｓ／ＩｎＧａＡ
ｓ系ヘテロ接合ＦＥＴをモデル化したCurtice Cubic モ
デルによる非線形ＦＥＴパラメータを用いて、上述した
HP EEsof社製のマイクロ波回路シミュレータの発振器テ
ストベンチを用いたハーモニック・バランス法による回
路シミュレーションを行った。ゲートバイアスは−０．
３Ｖ、ドレインバイアスは５Ｖを印加した。４０μｍ厚
さのＧａＡｓ基板上に形成することを想定して比誘電率
εr は１２．６とした。
【００２３】第一の伝送線路３および第四の伝送線路７
は幅５０μｍ、長さ２００μｍのマイクロストリップ線
路、第二の伝送線路４および第五の伝送線路８は幅４０
μｍ、長さ２００μｍのマイクロストリップ線路、第三
の伝送線路５および第六の伝送線路９は幅２０μｍ、長
さ２００μｍのマイクロストリップ線路で、第一の伝送
線路３と第二の伝送線路４の間隔および第四の伝送線路
７と第五の伝送線路８の間隔はともに４μｍ、第三の伝
送線路５と第二の伝送線路４の間隔および第六の伝送線
路９と第五の伝送線路８の間隔はともに５μｍである。
は幅５０μｍ、長さ２００μｍのマイクロストリップ線
路、第二の伝送線路４および第五の伝送線路８は幅４０
μｍ、長さ２００μｍのマイクロストリップ線路、第三
の伝送線路５および第六の伝送線路９は幅２０μｍ、長
さ２００μｍのマイクロストリップ線路で、第一の伝送
線路３と第二の伝送線路４の間隔および第四の伝送線路
７と第五の伝送線路８の間隔はともに４μｍ、第三の伝
送線路５と第二の伝送線路４の間隔および第六の伝送線
路９と第五の伝送線路８の間隔はともに５μｍである。
【００２４】第一のインダクタ１０、第二のインダクタ
１１、第三のインダクタ１２はともに５ｐＨである。Ｄ
Ｃカット用容量１４は１ｐＦ、出力端子１３には５０Ω
の負荷を接続した。
１１、第三のインダクタ１２はともに５ｐＨである。Ｄ
Ｃカット用容量１４は１ｐＦ、出力端子１３には５０Ω
の負荷を接続した。
【００２５】図２、図３にこの第一の実施例のハーモニ
ック・バランス・シミュレーションの結果を示した。図
２は発振周波数と出力電力の関係を示した。発振周波数
９９．１ＧＨｚにおいて出力電力１１．５ｄＢｍを得
た。図３は位相雑音のオフセット周波数依存性を示して
いる。オフセット周波数１００ｋＨｚで位相雑音−１１
８．８ｄＢｃ／Ｈｚを得ており、従来例で示した直列帰
還型発振器の位相雑音と比べて１５．８ｄＢの低減が実
現できた。これは共振器負荷QLが約６倍になったことに
相当する。
ック・バランス・シミュレーションの結果を示した。図
２は発振周波数と出力電力の関係を示した。発振周波数
９９．１ＧＨｚにおいて出力電力１１．５ｄＢｍを得
た。図３は位相雑音のオフセット周波数依存性を示して
いる。オフセット周波数１００ｋＨｚで位相雑音−１１
８．８ｄＢｃ／Ｈｚを得ており、従来例で示した直列帰
還型発振器の位相雑音と比べて１５．８ｄＢの低減が実
現できた。これは共振器負荷QLが約６倍になったことに
相当する。
【００２６】図４は本発明の第二の実施の形態を示した
回路図であり、図１と同等部分は同一符号により示して
いる。回路構成は第一の実施の形態とほぼ同じである
が、第一のインダクタ１０が第十一の伝送線路２６に、
第二のインダクタ１１が第十二の伝送線路２７に、第三
のインダクタ１２が第十三の伝送線路２８に、それぞれ
置き換わっている。
回路図であり、図１と同等部分は同一符号により示して
いる。回路構成は第一の実施の形態とほぼ同じである
が、第一のインダクタ１０が第十一の伝送線路２６に、
第二のインダクタ１１が第十二の伝送線路２７に、第三
のインダクタ１２が第十三の伝送線路２８に、それぞれ
置き換わっている。
【００２７】次に、本実施の形態の実施例について図を
用いて説明する。第二の実施例のマイクロ波・ミリ波発
振器は、図１３に示したゲート長が０．１８μｍ、ゲー
ト幅が２００μｍのＡｌＧａＡｓ／ＩｎＧａＡｓ系ヘテ
ロ接合ＦＥＴをモデル化したCurtice Cubic モデルによ
る非線形ＦＥＴパラメータを用いて、上述のHP EEsof社
製マイクロ波回路シミュレータの発振器テストベンチを
用いたハーモニック・バランス法による回路シミュレー
ションを行った。
用いて説明する。第二の実施例のマイクロ波・ミリ波発
振器は、図１３に示したゲート長が０．１８μｍ、ゲー
ト幅が２００μｍのＡｌＧａＡｓ／ＩｎＧａＡｓ系ヘテ
ロ接合ＦＥＴをモデル化したCurtice Cubic モデルによ
る非線形ＦＥＴパラメータを用いて、上述のHP EEsof社
製マイクロ波回路シミュレータの発振器テストベンチを
用いたハーモニック・バランス法による回路シミュレー
ションを行った。
【００２８】ゲートバイアスは−０．３Ｖ、ドレインバ
イアスは５Ｖを印加した。４０μｍ厚さのＧａＡｓ基板
上に形成することを想定して比誘電率εr は１２．６と
した。第十一の伝送線路２６、第十二の伝送線路２７、
第十三の伝送線路２８は幅５μｍ、長さ１０μｍのマイ
クロストリップ線路である。これ以外の回路定数は、第
一の実施例と同じである。
イアスは５Ｖを印加した。４０μｍ厚さのＧａＡｓ基板
上に形成することを想定して比誘電率εr は１２．６と
した。第十一の伝送線路２６、第十二の伝送線路２７、
第十三の伝送線路２８は幅５μｍ、長さ１０μｍのマイ
クロストリップ線路である。これ以外の回路定数は、第
一の実施例と同じである。
【００２９】図５、図６に第二の実施例のハーモニック
・バランス・シミュレーションの結果を示した。図５は
発振周波数と出力電力の関係である。発振周波数９９．
８ＧＨｚにおいて出力電力１１．８ｄＢｍを得た。図６
は位相雑音のオフセット周波数依存性を示している。オ
フセット周波数１００ｋＨｚで位相雑音−１１８．２ｄ
Ｂｃ／Ｈｚを得ており、従来例で示した直列帰還型発振
器の位相雑音と比べて、１５．２ｄＢの低減が実現でき
た。これは共振器負荷ＱL が約６倍になったことに相当
する。
・バランス・シミュレーションの結果を示した。図５は
発振周波数と出力電力の関係である。発振周波数９９．
８ＧＨｚにおいて出力電力１１．８ｄＢｍを得た。図６
は位相雑音のオフセット周波数依存性を示している。オ
フセット周波数１００ｋＨｚで位相雑音−１１８．２ｄ
Ｂｃ／Ｈｚを得ており、従来例で示した直列帰還型発振
器の位相雑音と比べて、１５．２ｄＢの低減が実現でき
た。これは共振器負荷ＱL が約６倍になったことに相当
する。
【００３０】図７は本発明の第三の実施の形態を示した
回路図であるが、回路構成は第二の実施の形態と全く同
じである。次に、本実施の形態の実施例について図を用
いて説明する。第三の実施例のマイクロ波・ミリ波発振
器は、図１３に示したゲート長が０．１８μｍ、ゲート
幅が２００μｍのＡｌＧａＡｓ／ＩｎＧａＡｓ系ヘテロ
接合ＦＥＴをモデル化したCurtice Cubic モデルによる
非線形ＦＥＴパラメータを用いて、上述のHP EEsof社製
マイクロ波回路シミュレータの発振器テストベンチを用
いたハーモニック・バランス法による回路シミュレーシ
ョンを行った。
回路図であるが、回路構成は第二の実施の形態と全く同
じである。次に、本実施の形態の実施例について図を用
いて説明する。第三の実施例のマイクロ波・ミリ波発振
器は、図１３に示したゲート長が０．１８μｍ、ゲート
幅が２００μｍのＡｌＧａＡｓ／ＩｎＧａＡｓ系ヘテロ
接合ＦＥＴをモデル化したCurtice Cubic モデルによる
非線形ＦＥＴパラメータを用いて、上述のHP EEsof社製
マイクロ波回路シミュレータの発振器テストベンチを用
いたハーモニック・バランス法による回路シミュレーシ
ョンを行った。
【００３１】ゲートバイアスは−０．３Ｖ、ドレインバ
イアスは５Ｖを印加した。２５ｍｉｌの厚さのＡｌ2 Ｏ
3 基板上に形成することを想定して比誘電率εr は１０
とした。第一の伝送線路３および第四の伝送線路７は幅
５０ｍｉｌ、長さ２００ｍｉｌのマイクロストリップ線
路、第二の伝送線路４および第五の伝送線路８は幅４０
ｍｉｌ、長さ２００ｍｉｌのマイクロストリップ線路、
第三の伝送線路５および第六の伝送線路９は幅２０ｍｉ
ｌ、長さ２００ｍｉｌのマイクロストリップ線路で、第
一の伝送線路３と第二の伝送線路４の間隔および第四の
伝送線路７と第五の伝送線路８の間隔はともに５ｍｉ
ｌ、第三の伝送線路５と第二の伝送線路４の間隔および
第六の伝送線路９と第五の伝送線路８の間隔はともに５
ｍｉｌである。
イアスは５Ｖを印加した。２５ｍｉｌの厚さのＡｌ2 Ｏ
3 基板上に形成することを想定して比誘電率εr は１０
とした。第一の伝送線路３および第四の伝送線路７は幅
５０ｍｉｌ、長さ２００ｍｉｌのマイクロストリップ線
路、第二の伝送線路４および第五の伝送線路８は幅４０
ｍｉｌ、長さ２００ｍｉｌのマイクロストリップ線路、
第三の伝送線路５および第六の伝送線路９は幅２０ｍｉ
ｌ、長さ２００ｍｉｌのマイクロストリップ線路で、第
一の伝送線路３と第二の伝送線路４の間隔および第四の
伝送線路７と第五の伝送線路８の間隔はともに５ｍｉ
ｌ、第三の伝送線路５と第二の伝送線路４の間隔および
第六の伝送線路９と第五の伝送線路８の間隔はともに５
ｍｉｌである。
【００３２】第十一の伝送線路２６、第十二の伝送線路
２７、第十三の伝送線路２８は幅５ｍｉｌ、長さ３０ｍ
ｉｌのマイクロストリップ線路である。ＤＣカット用容
量１４は１ｐＦ出力端子１３には５０Ωの負荷を接続し
た。ＦＥＴと容量はＡｌ2 Ｏ3 基板上にフリップチップ
実装をすることを想定している。
２７、第十三の伝送線路２８は幅５ｍｉｌ、長さ３０ｍ
ｉｌのマイクロストリップ線路である。ＤＣカット用容
量１４は１ｐＦ出力端子１３には５０Ωの負荷を接続し
た。ＦＥＴと容量はＡｌ2 Ｏ3 基板上にフリップチップ
実装をすることを想定している。
【００３３】図８、図９に第二の実施例のハーモニック
・バランス・シミュレーションの結果を示した。図８は
発振周波数と出力電力の関係である。発振周波数９９．
０ＧＨｚにおいて出力電力１６．０ｄＢｍを得た。図９
は位相雑音のオフセット周波数依存性を示している。オ
フセット周波数１００ｋＨｚで位相雑音−１５１．８ｄ
Ｂｃ／Ｈｚを得ており、従来例で示した直列帰還型発振
器の位相雑音と比べて、４８．８ｄＢの低減が実現でき
た。これは共振器負荷ＱL が約２７５倍になったことに
相当する。
・バランス・シミュレーションの結果を示した。図８は
発振周波数と出力電力の関係である。発振周波数９９．
０ＧＨｚにおいて出力電力１６．０ｄＢｍを得た。図９
は位相雑音のオフセット周波数依存性を示している。オ
フセット周波数１００ｋＨｚで位相雑音−１５１．８ｄ
Ｂｃ／Ｈｚを得ており、従来例で示した直列帰還型発振
器の位相雑音と比べて、４８．８ｄＢの低減が実現でき
た。これは共振器負荷ＱL が約２７５倍になったことに
相当する。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
量産性・再現性を確保したままマイクロ波・ミリ波発振
器の位相雑音を１５ｄＢ〜４８ｄＢと大幅に低減できる
という効果がある。
量産性・再現性を確保したままマイクロ波・ミリ波発振
器の位相雑音を１５ｄＢ〜４８ｄＢと大幅に低減できる
という効果がある。
【図１】本発明による第一の実施の形態における回路図
である。
である。
【図２】図１の回路においてシミュレーションで得た発
振出力電力特性図である。
振出力電力特性図である。
【図３】図１の回路においてシミュレーションで得た位
相雑音特性図である。
相雑音特性図である。
【図４】本発明による第二の実施の形態における回路図
である。
である。
【図５】図４の回路においてシミュレーションで得た発
振出力電力特性図である。
振出力電力特性図である。
【図６】図４の回路においてシミュレーションで得た位
相雑音特性図である。
相雑音特性図である。
【図７】本発明による第三の実施の形態における回路図
である。
である。
【図８】図７の回路においてシミュレーションで得た発
振出力電力特性図である。
振出力電力特性図である。
【図９】図７の回路においてシミュレーションで得た位
相雑音特性図である。
相雑音特性図である。
【図１０】発振スペクトラムによる位相雑音の説明図で
ある。
ある。
【図１１】従来の誘電体共振器を用いた発振器の斜視図
である。
である。
【図１２】従来の直列帰還型発振器の回路図である。
【図１３】ハーモニック・バランス法によるシミュレー
ションに用いたＦＥＴの非線形パラメータの一例の一覧
を示す図表である。
ションに用いたＦＥＴの非線形パラメータの一例の一覧
を示す図表である。
【図１４】従来の直列帰還型発振器のシミュレーション
で得た発振出力電力特性図である。
で得た発振出力電力特性図である。
【図１５】従来の直列帰還型発振器のシミュレーション
で得た位相雑音特性図である。
で得た位相雑音特性図である。
１，２，６ ＦＥＴ ３〜５，７〜９，１７，１８， ２０，２１，２６〜２８ 伝送線路 １０〜１２ インダクタ １３ 出力端子 １４，２３ ＤＣカット用容量 １５ ゲートバイアス回路 １６ ドレインバイアス回路 １９ 発振周波数を決める容量
Claims (8)
- 【請求項１】 第一、第二及び第三のＦＥＴ素子と、前
記第一及び第二のＦＥＴ素子のドレイン同士を接続する
第一の伝送線路と、前記第一及び第二のＦＥＴ素子のゲ
ート同士を接続する第二の伝送線路と、前記第一及び第
二のＦＥＴ素子のソース同士を接続する第三の伝送線路
と、前記第二及び第三のＦＥＴ素子のドレイン同士を接
続する第四の伝送線路と、前記第二及び第三のＦＥＴ素
子のゲート同士を接続する第五の伝送線路と、前記第二
及び第三のＦＥＴ素子のソース同士を接続する第六の伝
送線路とを含み、前記第一〜第三の伝送線路は互いに電
磁界により結合しており、前記第四〜第六の伝送線路は
互いに電磁界により結合しており、前記第一〜第三のＦ
ＥＴ素子のソースと基準電位点との間に夫々設けられた
インダクタを更に含むことを特徴とする高周波発振器。 - 【請求項２】 第一、第二及び第三のＦＥＴ素子と、前
記第一及び第二のＦＥＴ素子のドレイン同士を接続する
第一の伝送線路と、前記第一及び第二のＦＥＴ素子のゲ
ート同士を接続する第二の伝送線路と、前記第一及び第
二のＦＥＴ素子のソース同士を接続する第三の伝送線路
と、前記第二及び第三のＦＥＴ素子のドレイン同士を接
続する第四の伝送線路と、前記第二及び第三のＦＥＴ素
子のゲート同士を接続する第五の伝送線路と、前記第二
及び第三のＦＥＴ素子のソース同士を接続する第六の伝
送線路とを含み、前記第一〜第三の伝送線路は互いに電
磁界により結合しており、前記第四〜第六の伝送線路は
互いに電磁界により結合しており、前記第一〜第三のＦ
ＥＴ素子のソースと基準電位点との間に夫々設けられた
第七〜第九の伝送線路を更に含むことを特徴とする高周
波発振器。 - 【請求項３】 前記第一のＦＥＴ素子のドレインと出力
端子との間に設けられた直流阻止用容量を更に含むこと
を特徴とする請求項１または２記載の高周波発振器。 - 【請求項４】 前記ＦＥＴ素子、伝送線路及び容量は半
導体基板にモノリシックに形成されていることを特徴と
する請求項３記載の高周波発振器。 - 【請求項５】 前記半導体基板はＧａＡｓであることを
特徴とする請求項４記載の高周波発振器。 - 【請求項６】 前記伝送線路は誘電体基板上に形成され
ており、前記ＦＥＴ 素子及び容量は誘電体基板上に形成
された回路上に装着されていることを特徴とする請求項
３記載の高周波発振器。 - 【請求項７】 前記誘電体基板はＡｌ2 Ｏ3 であること
を特徴とする請求項６記載の高周波発振器。 - 【請求項８】 マイクロ波やミリ波の発振をなすことを
特徴とする請求項１〜７記載の高周波発振器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00591899A JP3196750B2 (ja) | 1999-01-13 | 1999-01-13 | 高周波発振器 |
| US09/482,079 US6239663B1 (en) | 1999-01-13 | 2000-01-13 | High-frequency oscillator using FETs and transmission lines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00591899A JP3196750B2 (ja) | 1999-01-13 | 1999-01-13 | 高周波発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000209028A JP2000209028A (ja) | 2000-07-28 |
| JP3196750B2 true JP3196750B2 (ja) | 2001-08-06 |
Family
ID=11624283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00591899A Expired - Fee Related JP3196750B2 (ja) | 1999-01-13 | 1999-01-13 | 高周波発振器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6239663B1 (ja) |
| JP (1) | JP3196750B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7764130B2 (en) | 1999-01-22 | 2010-07-27 | Multigig Inc. | Electronic circuitry |
| ES2226770T3 (es) * | 1999-01-22 | 2005-04-01 | Multigig Limited | Circuito electronico. |
| US7545225B2 (en) * | 2000-05-11 | 2009-06-09 | Multigig Inc. | Regeneration device for rotary traveling wave oscillator |
| GB2377836B (en) * | 2000-05-11 | 2004-10-27 | Multigig Ltd | Electronic pulse generator and oscillator |
| US6844786B2 (en) * | 2001-08-21 | 2005-01-18 | Associated Universities, Inc. | Millimeter- and submillimeter-wave noise generator |
| JP3914401B2 (ja) * | 2001-09-06 | 2007-05-16 | 株式会社日立製作所 | 発振器、送受信モジュール、及びレーダ装置 |
| US20040222859A1 (en) * | 2003-05-08 | 2004-11-11 | Seyed-Ali Hajimiri | Distributed oscillator architectures |
| US7209065B2 (en) * | 2004-07-27 | 2007-04-24 | Multigig, Inc. | Rotary flash ADC |
| DE112006003542B4 (de) * | 2005-12-27 | 2016-08-04 | Analog Devices Inc. | Analog-Digital-Umsetzersystem mit Drehtakt-Flash und Verfahren |
| US8169267B2 (en) | 2007-03-29 | 2012-05-01 | Multigig, Inc. | Wave reversing system and method for a rotary traveling wave oscillator |
| US10277233B2 (en) | 2016-10-07 | 2019-04-30 | Analog Devices, Inc. | Apparatus and methods for frequency tuning of rotary traveling wave oscillators |
| US10312922B2 (en) | 2016-10-07 | 2019-06-04 | Analog Devices, Inc. | Apparatus and methods for rotary traveling wave oscillators |
| US11527992B2 (en) | 2019-09-19 | 2022-12-13 | Analog Devices International Unlimited Company | Rotary traveling wave oscillators with distributed stubs |
| US11264949B2 (en) | 2020-06-10 | 2022-03-01 | Analog Devices International Unlimited Company | Apparatus and methods for rotary traveling wave oscillators |
| US11539353B2 (en) | 2021-02-02 | 2022-12-27 | Analog Devices International Unlimited Company | RTWO-based frequency multiplier |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2533777B1 (fr) | 1982-09-24 | 1987-09-04 | Thomson Csf | Oscillateur hyperfrequence de puissance |
| JPH0354903A (ja) * | 1989-03-31 | 1991-03-08 | Kyocera Corp | 発振回路 |
| EP0600118B1 (de) * | 1992-12-01 | 1998-05-27 | Siemens Aktiengesellschaft | Spannungsgesteuerter Mikrowellen-Oszillator |
| JP2923851B2 (ja) | 1996-03-26 | 1999-07-26 | 株式会社ミリウェイブ | マイクロ波・ミリ波発振器 |
| JP3565245B2 (ja) * | 1997-08-27 | 2004-09-15 | 株式会社村田製作所 | 電圧制御発振器 |
| JPH11150418A (ja) | 1997-11-18 | 1999-06-02 | Nec Corp | 発振器 |
-
1999
- 1999-01-13 JP JP00591899A patent/JP3196750B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-13 US US09/482,079 patent/US6239663B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000209028A (ja) | 2000-07-28 |
| US6239663B1 (en) | 2001-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3196750B2 (ja) | 高周波発振器 | |
| Sinnesbichler et al. | A 38-GHz push-push oscillator based on 25-GHz f/sub T/BJT's | |
| CN108233881A (zh) | 紧凑型f类芯片和接线匹配拓扑结构 | |
| US20060152300A1 (en) | Semiconductor device | |
| Shimura et al. | 76 GHz flip-chip MMICs for automotive radars | |
| US9899967B1 (en) | Embedded harmonic termination on high power RF transistor | |
| Brown et al. | A Ka-band micromachined low-phase-noise oscillator | |
| Illahi et al. | Design of MMIC Ka Band Low Noise Amplifier | |
| Wanner et al. | A SiGe monolithically integrated 75 GHz push-push VCO | |
| Malki et al. | A Novel Design of Voltage Controlled Oscillator by Using the Method of Negative Resistance. | |
| JP4088859B2 (ja) | コプレーナ発振回路構造 | |
| US6172577B1 (en) | Oscillator and oscillation apparatus using the oscillator | |
| RU2239938C1 (ru) | Транзисторный генератор свч | |
| Wanner et al. | SiGe integrated mm-wave push-push VCOs with reduced power consumption | |
| JP2923851B2 (ja) | マイクロ波・ミリ波発振器 | |
| Zhou | A K-band Diffential-output GaAs pHEMT Voltage Controlled Oscillator | |
| US11855601B2 (en) | High-frequency semiconductor device | |
| Baumann et al. | A 29 GHz DRO in coplanar waveguide configuration with an AlGaAs HEMT | |
| Duran et al. | AK band DRO in coplanar layout with dry and wet etched InP HEMTs | |
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
| Gungerich et al. | Nonlinear design and experimental results of a low-noise varactor tunable oscillator using a coupled microstrip resonator | |
| JPH1093348A (ja) | 電圧制御発振器 | |
| Artal et al. | Oscillators, frequency synthesisers and PLL techniques | |
| Hayashi et al. | A novel broad-band MMIC VCO using an active inductor | |
| Gerdes et al. | Modeling and design of coplanar SiGe–MMIC’s |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |