JP3196344B2 - Active matrix substrate manufacturing method - Google Patents

Active matrix substrate manufacturing method

Info

Publication number
JP3196344B2
JP3196344B2 JP22038292A JP22038292A JP3196344B2 JP 3196344 B2 JP3196344 B2 JP 3196344B2 JP 22038292 A JP22038292 A JP 22038292A JP 22038292 A JP22038292 A JP 22038292A JP 3196344 B2 JP3196344 B2 JP 3196344B2
Authority
JP
Japan
Prior art keywords
groove
film
polycrystalline silicon
forming
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22038292A
Other languages
Japanese (ja)
Other versions
JPH0667202A (en
Inventor
里志 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP22038292A priority Critical patent/JP3196344B2/en
Publication of JPH0667202A publication Critical patent/JPH0667202A/en
Application granted granted Critical
Publication of JP3196344B2 publication Critical patent/JP3196344B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ビデオムービーなどに
用いられる高精細小型パネルの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a high-definition small panel used for a video movie or the like.

【0002】[0002]

【従来の技術】液晶表示パネルにおいては、画像信号を
供給するデータ線(信号線)および走査信号を伝達する
ゲート線(走査線)が格子状に配置されて、各画像領域
が区画形成された一方向の透明基板と、共通電極が形成
された他方向の透明基板との間に液晶が封入されてお
り、共通電極と各画素領域の画素電極との間に印加され
る電位を制御して、画素領域毎の液晶の配向状態を変え
るようになっている。このような液晶表示パネルデバイ
スは例として図3に示す構造になっており、平坦な透明
絶縁性基板上にデバイスを構成している。
2. Description of the Related Art In a liquid crystal display panel, a data line (signal line) for supplying an image signal and a gate line (scan line) for transmitting a scanning signal are arranged in a grid, and each image area is defined. Liquid crystal is sealed between the transparent substrate in one direction and the transparent substrate in the other direction on which the common electrode is formed, and controls the potential applied between the common electrode and the pixel electrode in each pixel region. In addition, the alignment state of the liquid crystal in each pixel region is changed. Such a liquid crystal display panel device has a structure shown in FIG. 3 as an example, and the device is formed on a flat transparent insulating substrate.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、図3に
示すようにデータ線9が透明導電電極8よりも突出して
いるため、ラビング処理(液晶がある一定方向に添って
寝たり、立ったりするために、レイヨンを用いてある一
定方向にこすり、液晶を一列に並べる作業をいう)を行
う際に、ラビング用ローラーに加えた圧力が透明導電電
極8に十分に加えられないため、液晶の配向が部分的に
不均一になってしまうという問題点を有していた。
However, as shown in FIG. 3, since the data line 9 protrudes from the transparent conductive electrode 8, the rubbing process (for the liquid crystal to lie or stand along a certain direction). When the rubbing roller is rubbed in a certain direction using rayon to align the liquid crystal in a row), the pressure applied to the rubbing roller is not sufficiently applied to the transparent conductive electrode 8, so that the alignment of the liquid crystal is There has been a problem that it becomes partially uneven.

【0004】この対策として従来より絶縁基板上に溝を
形成し、その溝の中にデバイスを作り込む方法が用いら
れている。この溝の、今まで用いられてきた形成方法
は、まず、基板上に絶縁膜としてSiO2 膜をCVD装
置等で成膜、次にフォトリソグラフィー、エッチングに
より、特定形状にパターニングして溝を形成していた。
ところがエッチングは生産性からウェットエッチングが
主に用いられている。溝の深さはエッチング時間でコン
トロールするため、SiO2 の膜質の変化、エッチング
液の劣化等により、同じ時間エッチングしても深さは一
定にならなかった(±20%)。またエッチングした表
面も微細な凹凸ができてしまうため、その上に形成した
TFT素子の特性は著しく低いものであった。
As a countermeasure against this, a method has conventionally been used in which a groove is formed on an insulating substrate and a device is formed in the groove. The conventional method of forming this groove is to first form a SiO 2 film as an insulating film on a substrate by a CVD apparatus or the like, and then form a groove by patterning into a specific shape by photolithography and etching. Was.
However, for etching, wet etching is mainly used from the viewpoint of productivity. Since the depth of the groove was controlled by the etching time, the depth did not become constant (± 20%) even after etching for the same time due to a change in the film quality of SiO 2 , deterioration of the etching solution, and the like. In addition, since the etched surface has fine irregularities, the characteristics of the TFT element formed thereon are extremely low.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
に、本発明に係るアクティブマトリクス基板の製造方法
は、基板上に非晶質又は多結晶シリコンを成膜する工程
と、前記非晶質又は多結晶シリコンの膜の一部を除去し
て溝部とする工程と、前記非晶質又は多結晶シリコンを
酸化して酸化膜を形成する工程と、前記溝部にソース領
域及びドレイン領域を含む薄膜トランジスタを形成する
工程と、前記溝部にデータ線を形成する工程と、前記溝
部の外の前記酸化膜上に透明導電電極を形成する工程
と、を備えるものである。
In order to solve the above-mentioned problems, a method of manufacturing an active matrix substrate according to the present invention comprises the steps of: forming an amorphous or polycrystalline silicon film on a substrate; A step of forming a groove by removing a part of the polycrystalline silicon film; a step of oxidizing the amorphous or polycrystalline silicon to form an oxide film; and a thin film transistor including a source region and a drain region in the groove. Forming a data line in the groove, and forming a transparent conductive electrode on the oxide film outside the groove.

【0006】[0006]

【作用】本発明によれば、溝の深さは均一であり、溝の
表面も凹凸がなく、薄膜トランジスタの特性は安定す
る。このような特性はエッチングして作られた溝では実
現できなかった。本発明により実現される薄膜トランジ
スタの構造によれば、上記したように薄膜トランジスタ
の特性を安定させることができるとともに、データ線の
突出がなくなるため、ラビング用ローラーの圧力が透明
導電電極に十分に加わり、液晶の配向も均一になる。
According to the present invention, the depth of the groove is uniform, the surface of the groove is not uneven, and the characteristics of the thin film transistor are stabilized. Such characteristics could not be realized with grooves formed by etching. According to the structure of the thin film transistor realized by the present invention, the characteristics of the thin film transistor can be stabilized as described above, and since the protrusion of the data line is eliminated, the pressure of the rubbing roller is sufficiently applied to the transparent conductive electrode, The alignment of the liquid crystal becomes uniform.

【0007】[0007]

【実施例】次に本発明の一実施例について添付図面を参
照して説明する。図1は本発明のデバイス構造を示し、
図2は本発明の実施例の溝形成工程を示したものであ
る。溝形成の第1ステップとして図2(a)に示すよう
に、透明絶縁基板1上に、非晶質あるいは多結晶シリコ
ン膜12をCVD等により成膜する。このときの膜厚は
5000Å程度とする。第2ステップとして図2(b)
に示すように、非晶質あるいは多結晶シリコン膜12を
フォトリソグラフィにて特定のパターンを形成する。次
に第3ステップとして図2(c)に示すようにスチーム
酸化を行う。これは拡散炉等を用いて水蒸気雰囲気中
で、1100℃で2時間行った。この工程により酸化膜
10を形成し、溝の深さを1ミクロン程度とする。これ
で溝14が完成する。この溝14の底面は平滑であり、
酸化による成膜のため、膜の厚さが均一なので、ここに
デバイスを形成すればTFT特性は安定する。まずこの
溝の中に多結晶シリコン膜13を600℃程度でSiH
4を分解させて1000Å堆積する。次いでフォトリソ
グラフィによりこの多結晶ポリシリコン膜13は溝の中
(段差下)から溝の外(段差上)にはわせるように形成
する。次にこの多結晶シリコン膜13の一部を熱酸化
し、1000Å程度のゲート酸化膜5を形成した後、ゲ
ート電極6の上層となる多結晶シリコン膜5を1000
Å堆積する。この多結晶シリコン膜13に酸素及び窒素
雰囲気中でオキシ塩化リンを用いて850℃でリン拡散
を行う。次にこのリンを拡散した多結晶シリコン膜13
をCF4−O2系ガスを用いてドライエッチングし、ゲー
ト電極6を形成する。次にこのゲート電極6をマスクと
して、リンイオンを多結晶シリコン膜13に打ち込み、
ソース領域2及びドレイン領域3を形成する。今回はN
チャネルのトランジスタを形成したが、Pチャネルのト
ランジスタを形成したい場合は、ボロンイオンを同様に
多結晶シリコン膜13に打ち込めば良い。次にCVD法
により層間絶縁膜7を8000Å程度堆積し、次に窒素
雰囲気中で1000℃、20分の熱処理を行う。これは
ソース2及びドレイン3領域形成のために打ち込んだイ
オンの活性化及び層間絶縁膜7の焼きしめを目的として
行うものである。次に透明導電電極膜をスパッタ法によ
り堆積し、それをパターニングしてスチーム酸化で形成
した膜10上に画素電極8を形成する。最後に、アルミ
をスパッタ法により5000Å堆積し、パターニングし
て溝12中にアルミ電極(データ線9)を形成して完成
する。
An embodiment of the present invention will be described below with reference to the accompanying drawings. FIG. 1 shows the device structure of the present invention,
FIG. 2 shows a groove forming step according to the embodiment of the present invention. As a first step of forming a groove, as shown in FIG. 2A, an amorphous or polycrystalline silicon film 12 is formed on the transparent insulating substrate 1 by CVD or the like. The film thickness at this time is about 5000 °. As a second step, FIG.
As shown in FIG. 1, a specific pattern is formed on the amorphous or polycrystalline silicon film 12 by photolithography. Next, as a third step, steam oxidation is performed as shown in FIG. This was performed at 1100 ° C. for 2 hours in a steam atmosphere using a diffusion furnace or the like. The oxide film 10 is formed by this process, and the depth of the groove is set to about 1 micron. Thus, the groove 14 is completed. The bottom surface of the groove 14 is smooth,
Since the film is formed by oxidation, the thickness of the film is uniform. Therefore, if a device is formed here, the TFT characteristics are stabilized. First, a polycrystalline silicon film 13 is placed in this groove at about 600 ° C.
4 is decomposed and deposited at 1000 °. Next, the polycrystalline polysilicon film 13 is formed by photolithography so as to extend from inside the groove (below the step) to outside the groove (above the step). Next, a part of the polycrystalline silicon film 13 is thermally oxidized to form a gate oxide film 5 of about 1000 °, and then the polycrystalline silicon film 5 which is to
Å Deposit. This polycrystalline silicon film 13 is subjected to phosphorus diffusion at 850 ° C. using phosphorus oxychloride in an atmosphere of oxygen and nitrogen. Next, the polycrystalline silicon film 13 diffused with phosphorus
Is dry-etched using a CF 4 —O 2 -based gas to form a gate electrode 6. Next, phosphorus ions are implanted into the polycrystalline silicon film 13 using the gate electrode 6 as a mask.
A source region 2 and a drain region 3 are formed. This time N
Although a channel transistor is formed, if a P-channel transistor is desired to be formed, boron ions may be similarly implanted into the polycrystalline silicon film 13. Next, an interlayer insulating film 7 is deposited by CVD at about 8000.degree., And then heat-treated at 1000.degree. C. for 20 minutes in a nitrogen atmosphere. This is for the purpose of activating ions implanted for forming the source 2 and drain 3 regions and for baking the interlayer insulating film 7. Next, a transparent conductive electrode film is deposited by a sputtering method, and is patterned to form a pixel electrode 8 on the film 10 formed by steam oxidation. Finally, aluminum is deposited at a thickness of 5000 ° by a sputtering method, and is patterned to form an aluminum electrode (data line 9) in the groove 12, thereby completing the process.

【0008】以上の工程により形成された溝12及びデ
バイス11について、溝12の底面は平滑であり、スチ
ーム酸化によって形成された酸化膜の膜厚は均一であ
る。そしてこの溝12に形成されたデバイス11は、透
明導電電極8よりもデータ線9の方が低い位置に形成さ
れる。
In the groove 12 and the device 11 formed by the above steps, the bottom surface of the groove 12 is smooth, and the thickness of the oxide film formed by the steam oxidation is uniform. The device 11 formed in the groove 12 is formed at a position where the data line 9 is lower than the transparent conductive electrode 8.

【0009】[0009]

【発明の効果】以上述べたように本発明のプロセスによ
り形成した溝12の底面は平滑であり、溝12の深さ
は、スチーム酸化による膜形成のため、均一である。こ
のため溝12の中に作り込まれたTFTデバイス11の
特性は安定する。またデータ線9が溝の中(段差下)、
透明導電電極8が溝の外(段差上)に形成されているこ
とから、ラビング処理の際に、ラビング用ローラーに加
えた圧力が透明導電電極8に十分に加えられ、液晶の配
向が均一になる。
As described above, the bottom surface of the groove 12 formed by the process of the present invention is smooth, and the depth of the groove 12 is uniform because the film is formed by steam oxidation. Therefore, the characteristics of the TFT device 11 formed in the groove 12 are stabilized. Also, the data line 9 is inside the groove (below the step),
Since the transparent conductive electrode 8 is formed outside the groove (on the step), the pressure applied to the rubbing roller during the rubbing treatment is sufficiently applied to the transparent conductive electrode 8 so that the alignment of the liquid crystal is uniform. Become.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のデバイス構造。FIG. 1 is a device structure of the present invention.

【図2】デバイスを作り込む溝を形成するプロセス。FIG. 2 shows a process for forming a groove for forming a device.

【図3】従来のデバイス構造。FIG. 3 shows a conventional device structure.

【符号の説明】[Explanation of symbols]

1 石英基板 2 ソース領域 3 ドレイン領域 4 チャネル領域 5 ゲート酸化膜 6 ゲート領域 7 層間絶縁膜 8 透明導電電極(ITO) 9 データ線(アルミ) 10 スチーム酸化膜 11 TFTデバイス 12 多結晶シリコン膜 13 多結晶シリコン膜 14 溝 DESCRIPTION OF SYMBOLS 1 Quartz substrate 2 Source region 3 Drain region 4 Channel region 5 Gate oxide film 6 Gate region 7 Interlayer insulating film 8 Transparent conductive electrode (ITO) 9 Data line (aluminum) 10 Steam oxide film 11 TFT device 12 Polycrystalline silicon film 13 Many Crystal silicon film 14 groove

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/1343 G02F 1/1333 H01L 29/78 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/1362 G02F 1/1343 G02F 1/1333 H01L 29/78

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に非晶質又は多結晶シリコンを成
膜する工程と、 前記非晶質又は多結晶シリコンの膜の一部を除去して溝
部とする工程と、 前記非晶質又は多結晶シリコンを酸化して酸化膜を形成
する工程と、 前記溝部にソース領域及びドレイン領域を含む薄膜トラ
ンジスタを形成する工程と、 前記溝部にデータ線を形成する工程と、 前記溝部の外の前記酸化膜上に透明導電電極を形成する
工程と、 を備えることを特徴とするアクティブマトリクス基板の
製造方法。
A step of forming an amorphous or polycrystalline silicon film on a substrate; a step of removing a part of the amorphous or polycrystalline silicon film to form a groove; Oxidizing polycrystalline silicon to form an oxide film; forming a thin film transistor including a source region and a drain region in the trench; forming a data line in the trench; and oxidizing outside the trench. Forming a transparent conductive electrode on the film. A method for manufacturing an active matrix substrate, comprising:
JP22038292A 1992-08-19 1992-08-19 Active matrix substrate manufacturing method Expired - Lifetime JP3196344B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22038292A JP3196344B2 (en) 1992-08-19 1992-08-19 Active matrix substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22038292A JP3196344B2 (en) 1992-08-19 1992-08-19 Active matrix substrate manufacturing method

Publications (2)

Publication Number Publication Date
JPH0667202A JPH0667202A (en) 1994-03-11
JP3196344B2 true JP3196344B2 (en) 2001-08-06

Family

ID=16750249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22038292A Expired - Lifetime JP3196344B2 (en) 1992-08-19 1992-08-19 Active matrix substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP3196344B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433841B1 (en) 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
JP3786515B2 (en) * 1998-01-30 2006-06-14 セイコーエプソン株式会社 Liquid crystal device, method for manufacturing the same, and electronic device
JP3841198B2 (en) 2001-03-13 2006-11-01 日本電気株式会社 Active matrix substrate and manufacturing method thereof
JP3575481B2 (en) * 2003-01-16 2004-10-13 セイコーエプソン株式会社 Liquid crystal device, method of manufacturing the same, and electronic equipment

Also Published As

Publication number Publication date
JPH0667202A (en) 1994-03-11

Similar Documents

Publication Publication Date Title
US6388291B1 (en) Semiconductor integrated circuit and method for forming the same
US6083779A (en) Method for fabricating a thin film transistor of a liquid crystal device
JP3464944B2 (en) Thin film transistor substrate, manufacturing method thereof and liquid crystal display device
JP2624797B2 (en) Active matrix substrate manufacturing method
JP3196344B2 (en) Active matrix substrate manufacturing method
JP3005918B2 (en) Active matrix panel
JP2776276B2 (en) Method for manufacturing thin film transistor
JPH0543095B2 (en)
JPH07131018A (en) Thin film transistor and fabrication thereof
JP3216173B2 (en) Method of manufacturing thin film transistor circuit
JPH08330599A (en) Thin film transistor, its manufacture and display
JP2966142B2 (en) Amorphous silicon thin film transistor array
KR100304824B1 (en) Polysilicon thin film transistor liquid crystal display
JP3166256B2 (en) Liquid crystal display
JP2699466B2 (en) Thin film transistor
JPH0534837B2 (en)
JP2004157210A (en) Semiconductor device and method for fabricating the same
KR100195253B1 (en) Manufacturing method of polysilicon thin film transistor
JP3312541B2 (en) Method for manufacturing thin film semiconductor device
KR100852831B1 (en) Method for manufacturing array substrate of liquid crystal display
KR970003742B1 (en) Thin film transistor manufacturing method
JPH0561071A (en) Liquid crystal display device
JP2819924B2 (en) Active matrix substrate manufacturing method
JPH03142418A (en) Image display device and production thereof
JPH08186262A (en) Manufacture of thin film transistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 12