JP3193753B2

JP3193753B2 - 画像読み取り装置

Info

Publication number: JP3193753B2
Application number: JP34872191A
Authority: JP
Inventors: 弘行高橋
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1991-12-05
Filing date: 1991-12-05
Publication date: 2001-07-30
Anticipated expiration: 2016-07-30
Also published as: JPH05161008A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばデジタル複写機
等に使用される画像読み取り装置に関し、詳しくは、複
数の電荷転送チャンネル間の出力信号レベルのばらつき
を補正して良好な画像信号を得ることができる画像読み
取り装置に関する。

【０００２】

【従来の技術】一般にデジタル複写機では、ＣＣＤイメ
ージセンサを用いて原稿の画像をアナログ電気信号に変
換し、この電気信号化された画像のデータをＡＤコンバ
ータによってアナログ信号からデジタル信号に変換して
いるが、ＣＣＤイメージセンサの出力は、次の理由から
直接ＡＤコンバータでデジタル値に変換することが出来
ない。

【０００３】第１の理由としては、ＣＣＤイメージセン
サの出力波形にはリセットノイズと呼ばれる特有の信号
部分があり、また部分的にＣＣＤドライブのクロックノ
イズが出力に重畳しているからである。そこで、これら
と画像信号部分とを分離するために、次のような前処理
を行うことが必要となる。まず、ＣＣＤイメージセンサ
の出力における画像信号部分のサンプルホールドを行
う。すなわち、サンプルホールドではサンプル区間でＣ
ＣＤイメージセンサの出力をホールドコンデンサに充電
し、ホールド区間ではホールドコンデンサは、ＣＣＤイ
メージセンサの出力から切り離されてコンデンサの時定
数で決まるドループレートでサンプルされた電圧を保持
する。次に、ＣＣＤイメージセンサの出力は直流電圧に
対する変化分として出てくるので、画像入力が黒のとき
のＣＣＤイメージセンサの画像信号に基づいて、直流再
生と呼ばれる絶対的なゼロレベルを作る処理を行う必要
がある。

【０００４】第２の理由としては、ＣＣＤイメージセン
サの出力電圧は０．１〜０．５Ｖと小さいので、ＡＤコ
ンバータの入力電圧（２Ｖ〜４Ｖ）との整合が取れない
からであり、これをクリアするために、ＣＣＤイメージ
センサの出力電圧をＡＤコンバータの入力電圧まで増幅
する回路が必要になる。以上の理由から、ＣＣＤイメー
ジセンサとＡＤコンバータとの間には、従来よりアナロ
グ処理回路が介設されている。

【０００５】図９は従来のアナログ処理回路の一例を示
すブロック図である。図９中１は、奇数番目の画素の電
荷出力端子Ｏと偶数番目の画素の電荷出力端子Ｅとを有
するＣＣＤイメージセンサであり、互いに１８０°位相
がずれた転送クロック信号Ｐ１，Ｐ２及びリセット信号
ＲＳ１，ＲＳ２の入力に基づいて、前記電荷出力端子
Ｏ，Ｅから奇数番目の画素及び偶数番目の画素の電荷を
出力するものである。尚、ＣＣＤイメージセンサ１に
は、全画素転送毎に１回の周期でシフトゲート信号ＳＨ
も合わせて入力され、このシフトゲート信号ＳＨの入力
に伴って、ＣＣＤイメージセンサ１の各フォトデテクタ
（図示せず）に蓄積された光による電荷がＣＣＤに渡さ
れる。

【０００６】前記出力端子Ｏ，Ｅから出力された奇数番
目、偶数番目の画素の電荷、すなわちＣＣＤ出力は、Ａ
Ｃ結合でゲインＡの反転アンプ２，５で増幅され、直流
再生回路３，６で黒レベルをゼロボルトとして直流再生
される。サンプルホールド回路４，７では、これらに入
力されるサンプルホールド信号ＳＨ１，ＳＨ２がハイレ
ベルである間は、直流再生回路３，６から出力された直
流再生後の画像信号のサンプルを行い、前記サンプルホ
ールド信号ＳＨ１，ＳＨ２がローレベルである間はサン
プルした値をホールドする。８は、入力されるセレクト
信号ＳＥＬがハイレベルである間は前記サンプルホール
ド回路４の出力を選択し、ローレベルである間は前記サ
ンプルホールド回路７の出力を選択して、サンプルホー
ルド回路４，７でサンプルホールドされた、互いに位相
が１８０°ずれた奇数番目、偶数番目の画素の画像信号
を交互に切り換えつつ合成する合成回路である。９のア
ンプは直流結合であり、ＡＤコンバータ１０の入力電圧
に合うように、前記合成回路８から出力される画像信号
を増幅するものである。

【０００７】図１０（ａ）〜（ｊ）は、図９における各
信号のタイミング図であり、図１０（ａ），（ｂ）は前
記転送クロック信号Ｐ１，Ｐ２、（ｃ），（ｄ）は前記
リセット信号ＲＳ１，ＲＳ２、（ｉ），（ｊ）は前記サ
ンプルホールド信号ＳＨ１，ＳＨ２の波形を示すもので
ある。図９の回路の特徴は直流再生を各画素（偶数、奇
数）毎に行っていることであり、そのためＣＣＤイメー
ジセンサから出力される信号波形には、フィードスルー
レベルと呼ばれる黒レベルに相当する部分が画像信号に
先がけてある。図１０（ｇ），（ｈ）のクランプ信号Ｃ
ＬＭＰＯ，ＣＬＭＰＥは、図１０（ｅ），（ｆ）に示す
ように、ＣＣＤイメージセンサ１の出力端子Ｏ，Ｅから
出力される奇数画素、偶数画素の信号のフィードスルー
レベルＦ部分をゼロボルトにするためのものであり、こ
のクランプ信号ＣＬＭＰＯ，ＣＬＭＰＥが入力される前
記直流再生回路３，６は、前記フィードスルーレベルＦ
部分をゼロボルトにするように動作する。

【０００８】この画素毎の直流再生はＣＣＤイメージセ
ンサの出力にフィードスルーレベルがある場合には精度
よく直流再生することができるが、ＣＣＤのクロック周
波数が高くなってくると、ＣＣＤ出力にでてくるリセッ
ト電圧の位相が遅れてくることや、波形がなまってくる
こと、或はＣＣＤクロック信号の出力へのクロストーク
の影響でフィードスルー部分が確保できなくなってくる
といったことがあり、図９のような各画素（奇数、偶
数）毎の直流再生は、ＣＣＤのクロック周波数が高い場
合には適当でない。

【０００９】図１１は従来のアナログ処理回路の他の例
を示すブロック図である。回路全体を構成しているブロ
ックは図９の回路と略々同じものであり、図９と同一の
要素には図９で付したものと同一の引用符号を付してそ
の説明を省略するが、図９の回路との差は、サンプルホ
ールド回路４，７と直流再生回路３，６との順序が逆に
なっており、直流再生回路３，６が共に同一のクランプ
信号ＣＬＭＰに基づいて作動することである。図１２
（ａ）〜（ｃ）は、前記ＣＣＤイメージセンサ１の出力
端子Ｏ，Ｅから出力される奇数画素、偶数画素の信号に
対する、クランプ信号ＣＬＭＰのタイミング図である。
図１２（ａ）に示すように、前記出力端子Ｏ，Ｅから出
力される奇数画素、偶数画素の信号には空送り部Ｘと光
シールド部Ｙとがある。空送り部Ｘはフォトセンサを持
たずＣＣＤによるシフトレジスタだけを持っている。光
シールド部Ｙはアルミによって光入力を遮断されたフォ
トセンサ部を持っている。この２種の画素部分はちょう
ど黒レベルと同じと考えられるので、ＣＣＤイメージセ
ンサ１の出力をサンプルホールド回路４，７でサンプル
ホールドしてリセット部を取り除き画像信号部分だけに
した後、図１２（ｂ），（ｃ）のクランプ信号ＣＬＭＰ
でゼロボルトにすれば直流再生をすることができる。

【００１０】図１２において、（ｂ）と（ｃ）のクラン
プ信号ＣＬＭＰの位相の違いには次のような意味があ
る。一般にＣＣＤイメージセンサには暗時出力電圧と呼
ばれるものがあり、これは画像信号に対してノイズとな
りＳ／Ｎ比劣化のもととなる。暗時出力電圧には２種類
考えられ、１つはフォトセンサで発生するもの、もう１
つはＣＣＤシフトレジスタで発生するものである。すな
わち、前記空送り部Ｘはシフトレジスタで発生する暗時
出力電圧の成分だけであり、光シールド部Ｙはフォトセ
ンサとシフトレジスタの両方の成分を合成したものであ
る。一般的にはフォトセンサで発生する暗時出力電圧の
方が影響が大きい。また、暗時出力電圧には温度によっ
て変化し、温度が約８℃上昇する毎に２倍になる。それ
で、図１２（ｃ）のタイミングによるクランプ信号ＣＬ
ＭＰで、前記光シールド部Ｙで直流再生すれば、ゼロボ
ルトも暗時出力電圧と共に変化するので、この影響をな
くすることができる。

【００１１】図１３は図１１の回路例における直流再生
回路の一例である。同図中１２はコンデンサ、１３はス
イッチング素子、１４はフォロア、１５は直流バイアス
回路、１６はスイッチング素子１３のドライバである。
図１３においてスイッチング素子１３が閉じると、図１
３中のＡ点における電圧はゼロボルトになる。スイッチ
ング素子１３がオープンになった後も、直流的電流の流
入流出がなければ直流的なゼロボルトは一定となる。す
なわち、空送り部Ｘ或は光シールド部Ｙで直流再生され
ると、それ以降の画像信号は絶対的なゼロボルトを基準
にして変化することになる。しかし、実際の回路ではコ
ンデンサ１２のリーク電流やスイッチング素子１３のオ
フ時の漏れ電流、或はフォロア１４のゲート電流などが
あるために、電流の流入流出はゼロにならない。それ
で、１主走査毎に１回、例えば図１２（ｃ）のタイミン
グによるクランプ信号ＣＬＭＰ信号で直流再生する必要
がある訳である。

【００１２】今、仮に有効画素数５０００画素のＣＣＤ
イメージセンサを１５ＭＨｚの画素クロックで動作させ
たとすると、２つの転送チャンネルに対応する２相の転
送クロックは７．５ＭＨｚになり、１主走査の時間は約
３５０μＳになるので、この間ゼロボルトを固定する必
要がある。コンデンサ１２の値を大きくすると低周波ま
で通過することになるが、スイッチング素子１３の電流
容量を大きくしなければならず、ドライバ１６の負担も
増えるので、そのあたりを考慮してコンデンサ１２の値
を決めなければならない。直流バイアス回路１５の目的
は、フォロア１４の出力オフセット電圧を調整するため
であり、具体的には基準電圧から可変抵抗器で分圧し
て、接地〜ドレイン間に入れたコンデンサに印加する。
なお、図１１の回路における合成回路８及び直流結合の
アンプ９は、図９の回路における動作と同一の動作を行
う。

【００１３】次に、一般的なＣＣＤイメージセンサにつ
いて説明する。ＣＣＤイメージセンサが複数の電荷転送
チャンネルを持つ理由は、単一の電荷転送チャンネルで
は例えば１５ＭＨｚという高速クロックでは作動しない
ため、全画素の電荷を複数の電荷転送チャンネルに分け
て伝送するようにし、ＣＣＤイメージセンサ全体を高速
動作させるためである。例えば、５０００画素のフォト
デテクタ部を有するＣＣＤイメージセンサでは、その画
素を奇数番目の画素と偶数番目の画素との２５００ずつ
に分け、２分の１の７．５ＭＨｚの転送クロックで奇
数、偶数交互に伝送を行う。ＣＣＤはカプル・チャージ
・デバイスを略したもので、バケツリレーの要領で次々
に各画素の電荷を転送していく。転送された電荷は出力
回路で電圧に変換されて出力される。

【００１４】

【発明が解決しようとする課題】しかし、高速で動作さ
せるために複数の電荷転送チャンネルを持つＣＣＤイメ
ージセンサは、出力電圧が転送チャンネル毎にばらつく
という問題点を持っている。この理由としては、画素が
分割されて異なる電荷転送チャンネルを通過してくるた
めに転送効率が違うこと、また、出力回路の素子の定数
のばらつきによっても出力電圧が異なってくる。出力電
圧のばらつきは補正されなければならないが、仮にこの
補正を図９の回路における反転アンプ２，５で行うとす
ると、１つの方法としては、反転アンプ２，５のゲイン
を可変抵抗で調整できるようにし、オシロスコープで合
成回路８から出力される合成された画像信号の出力波形
を見ながら、各転送チャンネルの出力電圧が一定となる
ように可変抵抗の抵抗値を調整する。このようにすれ
ば、複数の電荷転送チャンネルを持つＣＣＤイメージセ
ンサの転送チャンネル毎の出力電圧のばらつきを補正す
ることができる。ところが、この方式では各転送チャン
ネルの出力電圧を一定とするための調整作業が面倒でな
うえ、経時変化や温度ドリフトには対応することができ
ないという不具合があった。

【００１５】本発明は上述の問題点に鑑みてなされたも
のであり、複数の転送チャンネルを持つイメージセンサ
の各転送チャンネル間の出力電圧のばらつきを簡略な構
成で容易に補正することができる画像読み取り装置を提
供することを目的としている。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に本発明は、複数の信号転送チャンネルを有するイメー
ジセンサと、前記各信号転送チャンネル毎に設けられ、
該転送チャンネルの出力信号に対して所定の処理を行っ
て画像信号を抽出する複数の信号処理回路と、前記抽出
された各転送チャンネル街の画像信号を所定周期ごとに
切リ換えつつ選択して合成する選択合成回路と、前記選
択合成回路から出力される合成画像信号をデジタル信号
に変換するＡ／Ｄコンバータとを備える画像読み取リ装
置であって、前記信号処理回路は、前記各転送チャンネ
ル毎に設けられて各転送チャンネルの出力信号のゲイン
調整を行う複数の増幅器と、前記各転送チャンネルの画
像信号レベルに基づいて該各転送チャンネル間の出力信
号レベルのばらつきを補正するように前記各増幅器にお
けるゲイン設定を行う設定手段とを有しており、前記選
択合成回路は、前記設定手段により前記各増幅器のゲイ
ン設定を行う際に、当該ゲイン設定中の増幅器に対応す
る特定の転送チャンネルの画像信号を連続して選択する
構成とした。

【００１７】

【作用】上述した構成による本発明によれば、各転送チ
ャンネルの画像信号レベルに基づいて設定手段が各転送
チャンネル毎の増幅器によるゲインを設定し、各転送チ
ャンネルの出力信号レベルが先に設定されたゲインの値
となるように増幅器が出力信号を増幅するようにして、
複雑な調整作業を行うことなく各転送チャンネル間の出
力信号レベルのばらつきが補正されるようにしたので、
構成上有利であると共に容易にばらつきの補正を行える
ようになり、補正作業の効率化及び低コスト化を図るこ
とができる。また、各増幅器によるゲイン設定を行う際
に選択合成回路が、当該ゲイン設定中の増幅器に対応す
る特定の転送チャンネルの画像信号を連続して選択する
ようにしたので、特定の転送チャンネルに対応する増幅
器によるゲイン設定を容易に行えるようにすることがで
きる。

【００１８】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の第１実施例による画像読み取り装
置のアナログ処理回路の一例を示すブロック図である。
図１中２１は、奇数番目の画素の電荷出力端子Ｏと偶数
番目の画素の電荷出力端子Ｅとを有するＣＣＤイメージ
センサであり、互いに１８０°位相がずれた転送クロッ
ク信号φ１，φ２及びリセット信号ＲＳ１，ＲＳ２の入
力に基づいて、前記電荷出力端子Ｏ，Ｅから奇数番目の
画素及び偶数番目の画素の電荷を出力するものである。
尚、ＣＣＤイメージセンサ２１には、全画素転送毎に１
回の周期でシフトゲート信号ＳＨも合わせて入力され、
このシフトゲート信号ＳＨの入力に伴って、ＣＣＤイメ
ージセンサ２１の各フォトデテクタ（図示せず）に蓄積
された光による電荷がＣＣＤに渡される。

【００１９】前記出力端子Ｏ，Ｅから出力された奇数番
目、偶数番目の画素の電荷、すなわちＣＣＤ出力は、Ａ
Ｃ結合でゲインを外部からのゲイン設定信号Ｇ１，Ｇ２
で変更制御できる増幅回路２２，２５で増幅され、サン
プルホールド回路２４，２７に入力される。このサンプ
ルホールド回路２４，２７では、これらに入力されるサ
ンプルホールド信号ＳＨ１，ＳＨ２がハイレベルである
間は、増幅回路２２，２５から出力されたＣＣＤ出力信
号のサンプルを行い、前記サンプルホールド信号ＳＨ
１，ＳＨ２がローレベルである間はサンプルした値をホ
ールドする。２３，２６は直流再生回路であり、この直
流再生回路２３，２６では、前記サンプルホールド回路
２４，２７でサンプルホールドされたＣＣＤ信号が黒レ
ベルをゼロボルトとして直流再生され、ＣＣＤ信号から
の画像信号部分の抽出が行われる。

【００２０】２８は、入力されるセレクト信号ＳＥＬが
ハイレベルである間は前記直流再生回路２３の出力を選
択し、ローレベルである間は前記直流再生回路２６の出
力を選択して、直流再生回路２３，２６で直流再生され
た、互いに位相が１８０°ずれた奇数番目、偶数番目の
画素の画像信号を交互に切り換えつつ合成する合成回路
である。２９のアンプは直流結合であり、ＡＤコンバー
タ３０の入力電圧に合うように、前記合成回路２８から
出力される画像信号を増幅するものである。ここまでの
構成は、前記増幅回路２２，２５を除いて従来の図１１
の回路構成と同様である。

【００２１】そして、図１の回路では、さらに次の機能
が追加されている。第１として、合成回路２８の制御信
号を、直流再生回路２３，２６の出力信号を交互に選択
する平常状態における信号と、増幅回路２２，２５によ
るゲインを前記ゲイン信号Ｇ１，Ｇ２で変更制御するた
めに直流再生回路２３，２６の出力信号のうちどちらか
一方を連続して選択する状態における信号との２つから
選択する選択回路３１である。この選択回路３１は２つ
のアンドゲート３１ａ，３１ｂと１つのオアゲート３１
ｃとから構成され、アンドゲート３１ａには、前記平常
状態ではハイレベル、前記連続選択状態ではローレベル
となる制御信号ＯＰＥの反転信号と、前記連続選択状態
において選択する直流再生回路２３，２６の出力信号が
いずれかを設定する（直流再生回路２３の出力信号を選
択する場合はローレベル、直流再生回路２６はハイレベ
ル）ゲイン設定選択信号Ｏ／Ｅとが入力される。アンド
ゲート３１ｂには前記制御信号ＯＰＥとセレクト信号Ｓ
ＥＬとが入力される。オアゲート３１ｃは２つのアンド
ゲート３１ａ，３１ｂの論理和を出力する。そして、前
記オアゲート３１ｃの出力信号がローレベルであるとき
には、前記合成回路２８にて直流再生回路２３の出力信
号が選択されてアンプ２９に出力され、オアゲート３１
ｃの出力信号がハイレベルであるときには、前記合成回
路２８にて直流再生回路２６の出力信号が選択されてア
ンプ２９に出力される。

【００２２】第２として、２つの増幅回路２２，２５の
うちゲインを変更制御する増幅回路に対応する転送チャ
ンネルの画像信号の最大値をホールドするピークホール
ド回路３２が設けられている。さらに第３に、前記ピー
クホールド回路３２のホールド値をＡＤ変換するＡＤコ
ンバータを内蔵或は外付けに持ち、このＡＤコンバータ
で変換されたデジタルデータに基づいて設定される前記
ゲイン設定信号Ｇ１，Ｇ２と、前記制御信号ＯＰＥと、
ゲイン設定選択信号Ｏ／Ｅと、前記ピークホールド回路
３２のホールド値をリセットするためのリセット信号Ｒ
Ｓとを出力し、前記ＡＤコンバータで変換されたデジタ
ルデータに基づいて前記ゲイン設定信号Ｇ１，Ｇ２の値
を演算、設定することができる機能を備えたＣＰＵ３３
が設けられている。

【００２３】図２（ａ）〜（ｊ）は、図１における各信
号のタイミング図であり、図２（ａ），（ｂ）は前記Ｃ
ＣＤイメージセンサ２１の出力端子Ｏ，Ｅから出力され
た奇数番目、偶数番目の画素のＣＣＤ出力、（ｃ），
（ｄ）は前記サンプルホールド信号ＳＨ１，ＳＨ２、
（ｇ）は前記セレクト信号ＳＥＬ、（ｈ）は前記制御信
号ＯＰＥ、（ｉ）は前記ゲイン設定選択信号Ｏ／Ｅの波
形を示すものである。

【００２４】次に、図１に示すアナログ処理回路の動作
について説明する。前記ＣＣＤイメージセンサ２１の出
力端子Ｏ，Ｅから出力された奇数番目、偶数番目の画素
のＣＣＤ出力は、前記増幅回路２２，２５を経てサンプ
ルホールド回路２４，２７に入力される。このサンプル
ホールド回路２４，２７では、図２（ｃ），（ｄ）のサ
ンプルホールド信号ＳＨ１，ＳＨ２がハイレベルのとき
に、図２（ａ），（ｂ）に示すＣＣＤ出力の画像信号部
分（図２（ａ），（ｂ）の波形における立ち下がり以降
の平坦部分）をサンプルし、前記サンプルホールド信号
ＳＨ１，ＳＨ２がローレベルであるときにサンプルした
レベルをホールドする。図２（ｅ），（ｆ）に示す奇数
画素、偶数画素の画像信号Ｏ−ＳＨ，Ｅ−ＳＨは、サン
プルホールド回路２４，２７にてサンプルホールドされ
た信号を直流再生回路２３，２６で直流再生した後の、
前記ＣＣＤ出力から画像信号部分を抽出した信号に相当
する。

【００２５】前記画像信号Ｏ−ＳＨ，Ｅ−ＳＨは前記合
成回路２８において、図２（ｇ）のセレクト信号ＳＥＬ
に基づいて合成されるが、図２の［Ａ］区間のように、
図２（ｈ）の制御信号ＯＰＥがハイレベルとなって、前
記直流再生回路２３，２６の出力信号を交互に選択する
平常状態が指定されているときには、合成回路２８から
出力される合成画像信号は図２（ｊ）に示すように、前
記奇数画素の画像信号Ｏ−ＳＨの部分と偶数画素の画像
信号Ｅ−ＳＨの部分とで信号レベルが一致しない矩形波
状となってしまう。そこで、まず、図２の［Ｂ］区間の
ように、前記ＣＰＵ３３から出力される図２（ｈ）の制
御信号ＯＰＥをローレベルとして、前記直流再生回路２
３，２６の出力信号のうちどちらか一方を連続して選択
する連続選択状態を指定し、また、前記ＣＰＵ３３から
出力される図２（ｉ）のゲイン設定選択信号Ｏ／Ｅをロ
ーレベルとして、直流再生回路２３の出力信号を選択す
る状態を指定し、これにより、前記オアゲート３１ｃか
らローレベルの信号を連続して出力させて、前記合成回
路２８にて前記直流再生回路２３の出力信号を連続して
選択させ、図２（ｅ）に示す奇数画素の画像信号Ｏ−Ｓ
Ｈのレベル調整を行う。

【００２６】前記奇数画素の画像信号Ｏ−ＳＨのレベル
調整は、以下のような手順で行われる。まず、上述のよ
うにして前記合成回路２８から連続して出力される、図
２（ｊ）の［Ｂ］区間の合成画像信号、即ち前記奇数画
素の画像信号Ｏ−ＳＨをアンプ２９で増幅した後に、ピ
ークホールド回路３２で画像信号Ｏ−ＳＨの最大値、即
ち、白色基準板を読み込んだ時の画像信号Ｏ−ＳＨの値
をホールドし、このホールド値をＣＰＵ３３のＡＤコン
バータでＡＤ変換する。続いて、前記ホールド値のＡＤ
変換値に基づいて、白色基準板を読み込んだ時の画像信
号Ｏ−ＳＨの値が基準値となるように前記ＣＰＵ３３が
前記増幅回路２２の増幅率を演算して前記ゲイン設定信
号Ｇ１の値を設定し、これを増幅回路２２に対して出力
する。これにより、前記ＣＣＤイメージセンサ２１の出
力端子Ｏから出力される奇数画素のＣＣＤ出力は、白色
基準板読込時の出力を基準値に合わせた状態に補正され
る。

【００２７】次に、図２の［Ｃ］区間のように、前記制
御信号ＯＰＥをローレベルのままとし、一方、前記ゲイ
ン設定選択信号Ｏ／Ｅをハイレベルとして、直流再生回
路２６の出力信号を選択する状態を指定し、これによ
り、前記オアゲート２５ｃからハイレベルの信号を連続
して出力させて、前記合成回路２８にて前記直流再生回
路２６の出力信号を連続して選択させ、図２（ｆ）に示
す偶数画素の画像信号Ｅ−ＳＨのレベル調整を行う。

【００２８】前記偶数画素の画像信号Ｅ−ＳＨのレベル
調整は、以下のような手順で行われる。まず、上述のよ
うにして前記合成回路２８から連続して出力される、図
２（ｊ）の［Ｃ］区間の合成画像信号、即ち前記偶数画
素の画像信号Ｅ−ＳＨをアンプ２９で増幅した後に、ピ
ークホールド回路２２で画像信号Ｅ−ＳＨの最大値、即
ち、白色基準板を読み込んだ時の画像信号Ｅ−ＳＨの値
をホールドし、このホールド値をＣＰＵ２６のＡＤコン
バータでＡＤ変換する。続いて、前記ホールド値のＡＤ
変換値に基づいて、白色基準板を読み込んだ時の画像信
号Ｅ−ＳＨの値が基準値となるように前記ＣＰＵ２６が
前記増幅回路２５の増幅率を演算して前記ゲイン設定信
号Ｇ２の値を設定し、これを増幅回路２５に対して出力
する。これにより、前記ＣＣＤイメージセンサ２１の出
力端子Ｅから出力される偶数画素のＣＣＤ出力は、白色
基準板読込時の出力を基準値に合わせた状態に補正され
る。

【００２９】以上の動作により、画像信号を取り込む前
に、白色基準板を読み込んだ時のＣＣＤ出力レベルが奇
数画素、偶数画素共に基準値となるように増幅回路２
２，２５によるゲインが設定されるので、画像信号取込
時の奇数、偶数画素間のＣＣＤ出力のばらつきが補正さ
れ、信号転送チャンネル毎の出力のばらつきが補正され
た良好な画像信号を得ることができる。

【００３０】次に、本発明の第２実施例について説明す
る。図３は本発明の第２実施例による画像読み取り装置
のアナログ処理回路の一例を示すブロック図である。図
３の回路において増幅回路２２，２５、サンプルホール
ド回路２４，２７、直流再生回路２３，２６、合成回路
２８、アンプ２９、及びＡＤコンバータ３０は図１の回
路と同じである。また、ＣＣＤイメージセンサ２１、増
幅回路２２，２５、サンプルホールド回路２４，２７、
及び直流再生回路２３，２６における入出力信号、即
ち、ＣＣＤイメージセンサ２１の出力端子Ｏ，Ｅから出
力された奇数番目、偶数番目の画素のＣＣＤ出力、サン
プルホールド信号ＳＨ１，ＳＨ２、及び奇数画素、偶数
画素の画像信号Ｏ−ＳＨ，Ｅ−ＳＨはそれぞれ図４
（ａ）乃至（ｆ）に示すように、図２（ａ）乃至（ｆ）
と同一の波形であるが、図３の回路では、合成回路２８
には、図４（ｇ）に示すように図２（ｇ）と同一波形の
セレクト信号ＳＥＬが直接入力され、合成回路２８が常
に奇数画素の画像信号Ｏ−ＳＨ、偶数画素の画像信号Ｅ
−ＳＨを交互に選択するように構成されている。

【００３１】そして、図３に示す本第２実施例の回路で
は、さらに次の機能が追加されている。第１として、白
色基準板（図示せず）の１主走査分のデジタル画像信号
を記憶するための記憶素子４２が追加され、第２とし
て、記憶素子４２をアクセスして増幅回路２２，２５の
ゲインを演算する機能と３チャンネルのＤＡコンバータ
を内蔵したＭＰＵ４３が追加されている。

【００３２】さて、図３の回路における合成回路２８か
ら出力される合成画像信号は図５に示すように奇数、偶
数画素の出力レベル差によって矩形波状になっているの
と同時に、出力レベルが周辺部分で落ち込み中央部分で
持ち上がっている。これは、シェーディングと呼ばれる
もので、光源が蛍光灯である場合に周辺部で光量が落ち
るために生じがちな現象である。そこで、図３の回路で
はシェーディングの補正を、ＡＤコンバータ３０で画像
信号をデジタルデータに変換して後で行う。ＡＤコンバ
ータ３０は基準電圧Ｖ_Hで入力電圧のフルスケールを設
定するが、一般に初期状態では、光源の光量が一定でな
いためＡＤコンバータ３０の基準電圧Ｖ_Hを一定値にす
ることができない。このため、アナログのピークホール
ド回路で１主走査中の入力電圧の最大値、つまりピーク
ホールド電圧Ｖ_peakを検出し、ＭＰＵ４３付属のＡＤコ
ンバータでＭＰＵ４３内に取り込んで、入力電圧の最大
値Ｖ_peakに余裕を見た係数ｋ（ｋ＝１．１）を掛ける
（Ｖ_H＝ｋ×Ｖ_peak）演算を行い、ＡＤコンバータ３０
の基準電圧Ｖ_Hを設定する。

【００３３】なお、本実施例ではピークホールド回路を
使わないで、後で述べる奇数、偶数画素のバランス調整
に使うために用意された前記記憶素子４２にＡＤコンバ
ータ３０からデジタルデータを取り込んで、ＭＰＵ４３
で入力電圧の最大値Ｖ_peakを検出し、アナログのピーク
ホールド回路を省略している。

【００３４】図６は、図３の回路におけるＭＰＵ４３の
処理の一例を示したゼネラルフローチャートである。以
下、図６に基づいて奇数、偶数画素間のＣＣＤ出力レベ
ルのばらつき補正処理を説明する。まず、ＡＤコンバー
タ３０の基準電圧Ｖ_hを入力電圧が飽和しない範囲で仮
に設定し、ゲイン可変の増幅回路２２，２５のゲインＤ
Ａ２，ＤＡ３を仮に同じ値に設定する。次に、白色基準
板を１主走査（２×ｎ画素）分読み込んで、そのＡＤ変
換後のデジタルデータの最大値ＭＡＸを記憶素子４２内
に記憶させ、この記憶された最大値ＭＡＸに基づいてＡ
Ｄコンバータ３０の正式な基準電圧Ｖ_Hを設定する。こ
れを式で示すと、Ｖ_H＝Ｖ_h×ｋ×ＭＡＸ／２５５とな
る。

【００３５】続いて、白色基準板を１主走査（２×ｎ画
素）分読み込んで、そのＡＤ変換後のデジタルデータを
記憶素子４２内に記憶させ、この記憶された２×ｎ画素
分のにデジタルデータに基づいて、奇数、偶数、各ｎ画
素分のデジタルデータの平均値Ｏ_av，Ｅ_avを次式より算
出する。そして、本実施例の場合には図５に示すように偶数画素
のＣＣＤ出力レベルが奇数画素のＣＣＤ出力レベルより
も低いので、偶数画素のＣＣＤ出力レベルを奇数画素の
ＣＣＤ出力レベルまで補正するために、ＭＰＵ４３が増
幅回路２５の正式なゲインＤＡ３をＤＡ３＝Ｏ_av／Ｅ_av
から算出して設定する。

【００３６】次に、図７のゼネラルフローチャートによ
って、図３の回路におけるＭＰＵ４３の他のばらつき補
正処理例を説明する。ここでは、正式なＡＤコンバータ
３０の基準電圧Ｖ_Hの算出後にデジタルデータを記憶素
子４２内に記憶させるまでは上述と同様の流れである
が、図６の例が奇数、偶数、各ｎ画素分のデジタルデー
タの平均値Ｏ_av，Ｅ_avを算出したのに対し、図７の例で
はｎ画素分のデジタルデータの最大値Ｏ_MAX，Ｅ_MAXを求
めている。そして、ＭＰＵ４３が増幅回路２５の正式な
ゲインＤＡ３をＤＡ３＝Ｏ_MAX／Ｅ_MAXから算出して設定
する。図７の最大値Ｏ_MAX，Ｅ_MAXを求める演算は図６の
平均値Ｏ_av，Ｅ_avを求める円座よりも短時間で実行でき
るが、より高速性を要求される場合には１主走査の中央
部分をとれば（光源が蛍光灯である場合）、略々最大値
を示すものと考えられる。

【００３７】続いて、図８のゼネラルフローチャートに
よって、図３の回路におけるＭＰＵ４３のさらに他のば
らつき補正処理例を説明する。まず、ＡＤコンバータ３
０の基準電圧Ｖ_hを入力電圧の最大値に近い値に仮に設
定し、ゲイン可変の増幅回路２２，２５のゲインＤＡ
２，ＤＡ３を仮に同じ値に設定する。次に、白色基準板
を１主走査（２×ｎ画素）分読み込んで、そのＡＤ変換
後のデジタルデータの最大値ＭＡＸを記憶素子４２内に
記憶させ、この記憶された最大値ＭＡＸに基づいて、入
力電圧の最大値がＡＤコンバータ３０の基準電圧Ｖ_Hの
最大値の１／ｋとなるように、増幅回路２２，２５のゲ
インＤＡ２，ＤＡ３を粗設定する。これを式で示すと、
ＤＡ２＝ＤＡ３＝２５５×ＭＡＸ×（１／ｋ）となる。

【００３８】続いて、白色基準板を１主走査（２×ｎ画
素）分読み込んで、そのＡＤ変換後のデジタルデータを
記憶素子４２内に記憶させ、この記憶された２×ｎ画素
分のにデジタルデータに基づいて、奇数、偶数、各ｎ画
素分のデジタルデータの最大値Ｏ_MAX，Ｅ_MAXを求め、そ
して、ＭＰＵ４３が増幅回路２５の正式なゲインＤＡ３
をＤＡ３＝Ｏ_MAX／Ｅ_MAXから算出して設定する。以上の
ように、図８の処理例ではＡＤコンバータ３０の基準電
圧Ｖ_Hを高くとるので、精度よくＡＤ変換することがで
きる。

【００３９】

【発明の効果】以上説明したように本発明によれば、各
転送チャンネルの画像信号レベルに基づいて設定手段が
各転送チャンネル毎の増幅器によるゲインを設定し、各
転送チャンネルの出力信号レベルが先に設定されたゲイ
ンの値となるように増幅器が出力信号を増幅するように
して、複雑な調整作業を行うことなく各転送チャンネル
間の出力信号レベルのばらつきが補正されるようにした
ので、構成上有利であると共に容易にばらつきの補正を
行えるようになり、補正作業の効率化及び低コスト化を
図ることができる。また、各増幅器によるゲイン設定を
行う際に選択合成回路が、当該ゲイン設定中の増幅器に
対応する特定の転送チャンネルの画像信号を連続して選
択するので、特定の転送チャンネルに対応する増幅器に
よるゲイン設定を容易に行えるようにすることができ
る。

【００４０】

【００４１】

【図面の簡単な説明】

【図１】本発明の第１実施例による画像読み取り装置の
アナログ処理回路の一例を示すブロック図である。

【図２】図１の回路における各信号のタイミング図であ
る。

【図３】本発明の第２実施例による画像読み取り装置の
アナログ処理回路の一例を示すブロック図である。

【図４】図３の回路における各信号のタイミング図であ
る。

【図５】図３に示す合成回路から出力される１主走査分
の画像信号を示す波形図である。

【図６】図３の回路におけるＭＰＵの処理の一例を示す
フローチャートである。

【図７】図３の回路におけるＭＰＵの処理の一例を示す
フローチャートである。

【図８】図３の回路におけるＭＰＵの処理の一例を示す
フローチャートである。

【図９】従来のアナログ処理回路の一例を示すブロック
図である。

【図１０】図９の回路における各信号のタイミング図で
ある。

【図１１】従来のアナログ処理回路の他の例を示すブロ
ック図である。

【図１２】図１１に示すＣＣＤイメージセンサの出力端
子から出力される偶数画素、奇数画素の信号と、この信
号に対するクランプ信号のタイミング図である。

【図１３】図１１の回路例における直流再生回路の一例
である。

【符号の説明】

２１ＣＣＤイメージセンサ（イメージセンサ）２２，２５増幅回路（増幅器）２３，２６直流再生回路（信号処理回路）２４，２７サンプルホールド回路（信号処理回路）２８合成回路（選択合成回路）３０ＡＤコンバータ３３ＣＰＵ（設定手段、演算回路）４３ＭＰＵ（設定手段、演算回路）

Claims

(57)【特許請求の範囲】

【請求項１】複数の信号転送チャンネルを有するイメ
ージセンサと、前記各転送チャンネル毎に設けられ、該転送チャンネル
の出力信号に対して所定の処理を行って画像信号を抽出
する複数の信号処理回路と、前記抽出された各転送チャンネル毎の画像信号を所定周
期ごとに切り換えつつ選択して合成する選択合成回路
と、前記選択合成回路から出力される合成画像信号をデジタ
ル信号に変換するＡ／Ｄコンバータとを備える画像読み
取り装置であって、前記信号処理回路は、前記各転送チャンネル毎に設けら
れて各転送チャンネルの出力信号のゲイン調整を行う複
数の増幅器と、前記各転送チャンネルの画像信号レベル
に基づいて該各転送チャンネル間の出力信号レベルのば
らつきを補正するように前記各増幅器におけるゲイン設
定を行う設定手段とを有しており、前記選択合成回路は、前記設定手段により前記各増幅器
のゲイン設定を行う際に、当該ゲイン設定中の増幅器に
対応する特定の転送チャンネルの画像信号を連続して選
択する、ことを特徴とする画像読み取り装置。
【請求項２】前記設定手段は、特定の転送チャンネル
における画像信号の出力レベルに基づいて当該転送チャ
ンネルに対応する増幅器におけるゲイン設定値を演算す
る演算回路を有していることを特徴とする請求項１記載
の画像読み取り装置。