JP3192248B2 - 画像信号符号化装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はファクシミリ装置等に用
いる画像信号符号化装置に係り、特に、少ないメモリ容
量で高速に読取データの符号化を行うのに好適な画像信
号符号化装置に関する。

【０００２】

【従来の技術】白黒２値画像デ−タを伝送するファクシ
ミリでは、画像伝送時の伝送効率を向上させるため、Ｃ
ＣＩＴＴ（国際電信電話諮問委員会）で勧告されている
ように、ＭＨ，ＭＲ，ＭＭＲ符号化方式を用いてドキュ
メント伝送をしている。この種の符号化方式に準拠した
装置として、例えば三菱半導体デ−タブックに開示され
ているＭ６６３３０ＳＰ／ＦＰや、株式会社日立製作所
半導体事業部から発行されているＨＤ６３１８５ＦＳ
（ＤＩＣＥＰ−Ｅ）ユ−ザ−ズマニュアルに開示されて
いるものがある。

【０００３】これらの従来の画像信号符号化装置は、前
記３つの符号化方式に従ってファクシミリを主とした用
途とし、２値白黒画像デ−タを符号化する機能を具備し
ている。これら３つの符号化方式は、いずれも、画像デ
−タの白黒の変化点のビット位置を符号に対応させるも
のである。このため、同じ画像ビット数を符号化する場
合、単位長さあたりで白→黒，黒→白と画像デ−タが変
化する変化点数が多いと、それだけ処理量が増加し、符
号化できる画像デ−タ数が減少してしまう性質がある。
従って、単位時間に処理できる画像デ−タビット数は一
義的に定まらず、ＣＣＩＴＴの勧告では、標準画像を１
枚符号化する平均所要時間を符号化処理スピ−ドとして
規定している。

【０００４】画像データの変化点数が多い場合、符号化
処理スピ−ドの低下を招くと共に生成符号量が増大す
る。単位長さあたりの変化点数がある境界値以上となる
と、生成符号量が符号化対象の画像デ−タビット数を越
えてしまい、逆に伝送ビット数が増えてしまう。この種
の対策としては、特開昭６１−２５２７６５号公報に開
示されている従来技術がある。

【０００５】また、画像信号符号化装置は、通常、ＭＰ
Ｕ接続用のシステムインタ−フェイス（Ｓ−Ｉ／Ｆ）ポ
−トを具備し、システムを制御するマイクロコンピュ−
タ（ＭＰＵ）などのプロセッサの制御の下で、符号化方
式の選定や符号化の開始，停止が制御されることを前提
としている。即ち、画像信号符号化装置は、Ｓ−Ｉ／Ｆ
ポ−トを通してＭＰＵから符号化モ−ドの指定を受け、
必要なパラメ−タなどの設定を終了した後、画像デ−タ
を取り込み、符号化処理を実行するようになっている。

【０００６】

【発明が解決しようとする課題】上記従来技術は、画像
データを読み取りながら、グル−プ３（Ｇ３），グル−
プ４（Ｇ４）ファクシミリで規定されている通信スピ−
ドに十分間に合う符号化スピードで画像データから符号
デ−タを生成することを主目的とし、生成符号スピ−ド
が６４ｋｂｐｓ以上であることを前提としている。一
方、従来技術では、画像デ−タの入力スピ−ドに関して
は考慮されておらず、画像の白黒の単位長さあたりの変
化点数が多い場合には、速い場合に比較して２桁程度符
号化スピ−ドが落ちてしまうという問題を有する。従っ
て、符号化効率を上げるため、相対的に速く符号化でき
る場合は原稿の読み込みスピ−ドを上げ、逆に処理でき
る画像デ−タレ−トが低下した場合には、読み込みスピ
−ドを遅くして対処している。しかし、画像データの読
取部の動作を機械的に遅延させる場合には、符号化遅延
により画像デ−タが消失することを防止する必要上、外
部に数ライン分の容量をもったメモリを接続し、符号化
スピ−ドに合わせて読取部を可変速制御する構成としな
ければならず、システム的に負荷が大きくコスト的にも
余分なＲＡＭが必要になるという問題が発生している。

【０００７】この問題を回避しコストと処理負荷を低減
するために、遅い場合に合わせて一定速での読取として
しまうと、符号の生成が伝送スピ−ドを満足できず、ユ
−ザにスピ−ディ−なサ−ビスが提供できないという問
題が発生する。しかし、ＣＣＩＴＴから勧告されている
標準原稿を符号化する平均的なスピ−ドは、伝送時間に
比較して一桁程度速いので、ペ−ジを単位として考える
と、高速サ−ビスが実現できる。即ち、ミニマムの符号
化スピ−ド以上に高速に一定速で原稿を読み込ませるに
は、符号化ス−ピドの変化を完全に吸収できる１ペ−ジ
分以上の画像デ−タ量以上の容量を持つメモリを設け、
高速に一旦画像デ−タをこのメモリに蓄積しながら符号
化したり、或いはメモリに１ペ−ジ分画像デ−タを蓄積
した後にペ−ジの切れ目を利用して符号化処理を実行さ
せるなどで対処できる。しかし、Ａ３原稿で４００ｄｐ
ｉの解像度を仮定した場合、約３２メガビットのメモリ
が必要となり、大きなコストアップの原因となると同時
に、メモリ管理の必要が発生し、このメモリ管理が制御
部の新たな負担となってしまう。

【０００８】また、ＭＰＵとのインタ−フェイス（Ｉ／
Ｆ）や符号化装置が要求する制御信号においても、高速
化の実現のために符号化装置とＭＰＵとの負荷分担につ
いて十分に考慮されておらず、高速化に限界が生じてい
る。即ち、符号化方式については、符号圧縮効率を低下
させずに効率的に高速に符号化処理を実行する点で機能
的に十分でなく、システム構成面では、符号化装置自体
には、画像デ−タの１ペ−ジの切れ目の判定や、ペ−ジ
間の符号の接続などについて特に考慮されておらず、簡
素で効率的な符号化処理系や、高速化を容易にするに十
分な制御体系とはなっていない。また、診断機能につい
ては、符号化実行中に内部レジスタを読み出そうとして
も不可能であったり、符号化の一時停止を余儀なくされ
ていたなどの問題がある。

【０００９】本発明の目的は、画像デ−タ入力Ｉ／Ｆポ
−トからの画像デ−タの入力限界ビットレ−トを最悪で
も符号化装置の動作周波数までに規定でき、このビット
レ−ト以内であれば、画像デ−タの読み込みが常に保証
できる画像信号符号化装置を提供することにある。

【００１０】本発明の他の目的は、１ペ−ジの画像デ−
タを符号化する場合のシステムＭＰＵにかかる実質的な
負荷を、符号化開始前の各種符号化モ−ドに必要なレジ
スタの設定のみに限定でき、より簡素なシステム構成で
高速な読み取り符号化システムを実現できる画像信号符
号化装置を提供することにある。

【００１１】本発明の更に他の目的は、システム性能向
上のために必要な機能や、診断に必要となる機能を、符
号化処理に影響を与えずにシステムＭＰＵが容易に設定
でき、かつ必要なデ−タを読み出すことができる画像信
号符号化装置を提供することにある。

【００１２】

【課題を解決するための手段】本発明では、ファクシミ
リ等で通常使用されているラインセンサでなる読取セン
サとのシステム的なマッチングを考慮し、画像デ−タの
入力スピ−ドを、ライン単位で最大画像デ−タ入力スピ
−ドを保証し、かつ１ペ−ジ終了までライン間の繰返し
周期も一定値に保持したままで、通信ス−ピドを満足す
るスピ−ディ−な読取サ−ビスを行う。

【００１３】このため、本発明では、符号化装置内部
に、ファクシミリの符号化の国際勧告であるＭＲ，ＭＭ
Ｒ符号化に必要な参照ラインと符号化ラインに加えて、
画像デ−タの入力用としてさらに少なくとも１ライン分
の都合３ラインのラインメモリと、その制御手段とを設
ける。

【００１４】少なくとも３本のラインメモリを使用する
ことで、ライン内での符号化実行スピ−ドの上下変動の
影響を外部装置に対して与えないようにする。３本のラ
インメモリで符号化装置を構成することで、メモリコス
ト的にも効率的に構成でき、画像信号符号化装置をＬＳ
Ｉ化する場合等に適する。

【００１５】本発明では、また、ＣＣＩＴＴから勧告さ
れている非圧縮符号化方式を内蔵し、ライン当たりの変
化点数と生成符号量との相関関係から生成符号量が画像
デ−タ量に比較して逆に多くなる場合は、当該ラインを
自動的に非圧縮符号化に切り替える構成とする。これに
より、生成符号量の増加と符号を転送するバス負荷の増
加及び画像符号化スピ−ドの低下を防止できる。

【００１６】画像信号の符号化にあっては、ほとんどの
場合は、原稿を読み込みながら符号化も同時に実行さ
れ、符号化動作は原稿を１ペ−ジ読み込むごとに１つの
処理が完結する。そこで、本発明はまた、符号化開始以
降は、符号化装置内部でライン単位に単独で処理動作を
管理し、符号化動作を継続する構成とする。停止につい
ては、画像デ−タ入力装置から出力される１ペ−ジ終了
信号を検出する手段を持ち、システム制御部からの制御
信号で停止指示を受けることなく処理を完結する構成と
する。

【００１７】入力原稿が定形紙であるなど既知の場合
は、ＣＣＩＴＴで勧告されている線密度との関係から、
符号化を実行すべき副走査方向のライン数を符号化実行
前に予め規定できるので、符号化開始前に該ライン数を
設定しておけば、自動的に符号化動作を終了する構成に
できる。また、ペ−ジの終了を検知するためのピンを画
像デ−タ入力ポ−トに設定し、外部画像信号入力装置か
らペ−ジ終了信号を取り込む構成とし、該信号の入力を
検知したとき、自動的に符号化動作を終了する構成でも
よい。この構成により、一般的な通常の読取符号化処理
では、符号化開始後、符号化装置単独でライン数をカウ
ントして符号化動作を自動的に停止できる。さらに、自
動停止する場合は、まず画像デ−タの入力を停止し、ラ
インメモリに読み込んだ画像デ−タは必ず符号化する構
成とする。これにより、読み込んだ画像デ−タライン数
と符号化したライン数を一致させ、画像の入力と符号出
力の対応が常にとれるようにする。

【００１８】本発明では、いずれの処理もライン単位に
実行することが基調であり、システムコントロ−ル部か
ら原稿の途中で符号化を停止させたいなどの要求があっ
た場合は、符号化処理をライン単位で停止させる。ライ
ン単位処理を基調とすることで、符号化装置は、システ
ムコントロール部のＭＰＵとは独立して単独に符号化処
理を継続でき、システムコントロ−ル部に対しては、符
号化開始コマンドの入力前に必要なレジスタの設定を要
求するだけで、符号化実行中にリアルタイムで制御を要
求しない構成とする。

【００１９】更にまた、符号化中でも符号化装置の符号
化処理を妨げることなく、システムコントロ−ラ接続ポ
−トに符号出力ポ−トから出力される符号を読み出す手
段や、内部レジスタの状態などをシステムコントロ−ラ
からの要求に従って随時出力する手段を設ける。加え
て、システム的に使い勝手を向上させるために、システ
ムのデ−タバス幅の設定を８ビット及び１６ビットの２
種類に対応させ、この設定がそのまま符号出力ポ−トの
デ−タ幅にも設定される構成とする。また、紙送り動作
のみで黒画素記録を必要としない全白ラインの検出と符
号量を記録側制御する手段を設ける。また、符号化処理
を停止している状態から符号化処理へ起動がかけられた
場合、停止状態に継続して符号化を実行するのか、新た
なペ−ジ原稿の先頭から符号化を開始するのか、停止状
態で予め該機能をコントロ−ルするレジスタに設定して
おき、処理を起動すれば、自動的に内部状態を適切に設
定して符号化処理を実行する手段を設ける。

【００２０】

【作用】本発明の画像信号符号化装置では、伝送レ−ト
を十分に満足し、ラインセンサの主走査方向，副走査方
向とも一定速度で画像デ−タを入力できるスピ−ドの最
大値を保証しているので、画像の入力スピ−ドをこの最
大値以内に限定しておけば、画像入力レ−トを符号化ス
ピ−ドにあわせてコントロ−ルする必要はなくなる。こ
のため、システム制御が簡素化できる。さらに、一定速
に画像デ−タを取り込み符号化できるので、原稿読取機
構と本装置間にバッファ用ＲＡＭを取り付ける必要がな
くなり、コストダウンが図れる。

【００２１】本装置を制御するＭＰＵに必要となるタス
クは、符号化停止中にパラメ−タレジスタに必要なデ−
タをセットし、符号化起動コマンドを発行するだけのタ
スクのみとなり、符号化実行開始後は本装置自ら１ペ−
ジ終了の停止条件を監視して動作を継続するので、読み
取り符号化中は、ＭＰＵのリアルタイム制御を必要とし
ない。このように符号化実行中にＭＰＵの介在が不要で
あるため、高速読み取り符号化システムに適した構成と
なる。さらに符号化は、ライン単位で起動や停止ができ
るように構成されているので、ＭＰＵは符号化の状態監
視をビット単位で行う必要はなく、ライン単位で符号化
状態を監視するだけでよい。

【００２２】さらに、本装置内部のレジスタや実行した
ライン数のカウンタなどは符号化実行中であっても随時
内容の読み出しを可能としているので、符号化処理の診
断が容易となっている。また、全白ライン制御機能や、
ペ−ジ継続機能などは符号化起動前に内蔵レジスタに設
定するだけでよく、その後は制御部からのコントロ−ル
を必要としないので、システム構成上の使い勝手も向上
している。

【００２３】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、本発明の一実施例に係る画像信号符号
化装置の構成図である。本実施例の画像信号符号化装置
１は１チップＬＳＩ化されており、システムコントロ−
ル（以下、ＭＰＵという。）８からシステムインタ−フ
ェイスポ−ト２を通してスタ−トが指示されると、画像
デ−タ入力装置９から画像入力ポ−ト３を通して画像デ
−タの入力を開始する。入力した画像デ−タは、一旦３
ラインメモリブロック５のうちの画像デ−タ入力ブロッ
クに割り当てられたラインメモリに蓄積される。本実施
例では、ラインメモリ数を３本としているが、３本以上
内蔵した場合には、そのうち１本が符号化ラインに割り
当てられ、１本が参照ラインに割り当てられ、残りは画
像デ−タ蓄積用に割り当てられる。画像デ−タの蓄積が
完了したラインは、次の符号化すべきラインとなり、符
号化処理ロジック６で符号化されて、符号出力ポ−トか
ら符号読み出しシステム１０へ符号が出力される。

【００２４】この一連の処理動作は、符号化が起動され
た後は、ＭＰＵ８の指示無しに、画像信号符号化装置１
単独で、自動的に１ラインごとに全体制御シ−ケンサ１
１からのコントロ−ル信号により制御され、実行され
る。内蔵３ラインメモリブロック５は、本ブロック内に
内蔵したブロックシ−ケンサにより、各ラインメモリを
画像デ−タ入力用ラインメモリ，符号化ライン用ライン
メモリ，参照ライン用ラインメモリと割当てる。また、
全体制御シ−ケンサの指示により、画像デ−タの入力が
１ライン分終了したラインを次の符号化ライン、１ライ
ン分符号化の終了したラインを次の参照ライン、参照ラ
インであったものを次の画像デ−タ入力ラインと順次割
り当てて、ライン単位で符号化処理が進行する。

【００２５】符号化演算ロジック６では、全体制御シ−
ケンサ１１からの１ライン符号化指示に従い、３ライン
メモリ部から画像デ−タを数ビット単位で並列に読み出
しながら符号化し、生成した符号をリアルタイムで符号
出力ポ−ト７に転送して、外部符号読み出し装置１０の
要求信号に従って符号を出力する。符号化演算ロジック
６は、１ライン分の符号化が終了した時点で１ライン符
号化終了信号を全体制御シ−ケンサ１１に出力し、符号
化継続指示があれば次ラインの画像デ−タの符号化演算
を続行し、終了であれば終了時の動作指示に従い演算を
行い、処理終了後、完了信号を全体制御シ−ケンサ１１
に出力する。この符号化処理の進行は、画像信号符号化
装置１内部のシステムインタ−フェイスポ−ト２を通し
て、符号化開始前に演算に必要なデ−タを設定しておけ
ば、全体制御シ−ケンサ１１の管理のもと、符号化装置
１単独で符号化処理終了まで処理を継続できる。つま
り、符号化処理と並行してＭＰＵからのリアルタイム処
理は必要としない。符号化の終了は、システムインタ−
フェイスポ−ト２からの符号化の中断指示、設定された
ライン数の符号化終了、画像デ−タ入力ポ−トからの１
ペ−ジ終了信号の入力のいずれかの条件が発生した場合
にライン単位で自動停止する。即ち、ライン処理の途中
で停止することはなく、ＭＰＵ８に、全体制御シ−ケン
サ１１から停止信号と要因をシステムインタ−フェイス
ポ−ト２を通して出力する。但し、緊急停止であるリセ
ットは、符号化の途中でも即座に停止し、停止要因につ
いてもＭＰＵ８に出力することはない。

【００２６】次に、各部分の構成についてより詳細に説
明する。図２は、全体制御シ−ケンサ１１での制御処理
手順を示すフローチャートである。電源の投入やハ−ド
的にリセット信号が入力されると、初期化処理５０によ
って、次の表１に示すレジスタ群などの初期化処理を実
行する。

【００２７】

【表１】

【００２８】また、リセットについては、ＭＰＵ８から
のコマンドでもリセットができるように、表１中に示す
ように符号化ソフトウェアリセットレジスタを具備し、
このレジスタに対して書き込み処理を実行すれば、同様
に初期化処理ステップ５０から起動がかかる。

【００２９】初期化実行後は、起動開始コマンド投入を
待つ停止状態でアイドリングし、符号化コントロ−ルレ
ジスタにスタ−ト指示が入力されるのを判定ステップ５
１で監視する。アイドル期間中に表１中に示す符号化コ
ンフィグレ−ションレジスタにＭＨ，ＭＲ，ＭＭＲ，ラ
ンレングスモ−ド、非圧縮符号化付きＭＲ，ＭＭＲ符号
化のいずれかのモ−ドを選択設定し、その符号化モ−ド
に従い、表１に示すその他の各レジスタを適切に設定す
る。例えば、符号化開始時に、ペ−ジの先頭処理実行の
採否をモ−ド設定と同時に符号化コンフィグレ−ション
レジスタに設定し、また、定形紙原稿を読み取り符号化
する場合などで副走査方向の読み取りライン数が既知の
場合は符号化処理ライン数レジスタにその値を設定す
る。

【００３０】符号化開始が指示された後、レジスタに設
定された内容に従って、まずペ−ジ先頭処理がアクティ
ブかどうかを判定処理ステップ５２で判断し、アクティ
ブであれば符号化装置内部の符号化ト−タル実行ライン
数のカウンタや、符号化装置内部のデ−タ保持用のレジ
スタや、符号出力ポ−ト７内に残留符号デ−タがある場
合には残留デ−タなどのリセットを処理ステップ５３で
実行する。アクテイブでなければ、符号化起動前の状態
から継続して符号化処理を実行するモ−ドとして符号化
を開始し、判定ステップ５４から、処理ステップ５５，
判定ステップ５６を繰り返してライン単位で符号化処理
を実行する。

【００３１】判定ステップ５４では、画像バスインタ−
フェイポ−トからペ−ジエンド信号が入力されたか否
か、或いは表１に示す符号化ト−タル実行ライン数カウ
ンタの内容が、表１中のレジスタ即ち符号化処理ライン
数レジスタに予めＭＰＵから設定されたライン数に達し
たか否かで判定を行い、判定結果がＹＥＳのときはステ
ップ５８へ分岐する。

【００３２】処理ステップ５５では、ライン単位で符号
化処理の実行を各ブロックに指示し、１ライン符号化処
理の終了の監視と、同時に１ライン分の画像デ−タ入力
指示を画像入力ポ−ト３に発行し、入力完了信号を監視
する。１ライン分の符号化処理が終了すると、表１に示
す符号化ト−タル実行ライン数カウンタの内容を１増加
し、同時に画像デ−タの入力完了信号を監視して、１ラ
インの符号化処理の終了と画像デ−タの入力完了後、Ｍ
ＰＵからスタ−ト指示がｏｆｆされていないかどうかを
判定処理ステップ５６で判断する。この判断は、１ライ
ン単位での符号化が終了してから実行されるので、主走
査ライン符号化の途中で符号化停止が指示されても、Ｍ
ＰＵからのスタ−トｏｆｆ検知は必ずライン単位で実行
される。

【００３３】ｏｆｆされていることが検知されると、そ
の時点で符号化処理を終了し、割込み出力処理ステップ
５７で表１中の符号化割込み要求レジスタに対し、表１
に示す符号化割込み要求マスクレジスタでマスクされて
いなければ、図４に示す割込み要求をアクティブとしシ
ステムインタ−フェイスポ−トを通してシステムへ伝え
ると共に、符号化割込み要求レジスタに割込み原因を設
定後、アイドル処理５１へ戻る。本ル−トでアイドル状
態に戻る処理は、次段落で説明する判定ステップステッ
プ５４においてＹＥＳが成立する１ペ−ジ符号化終了と
は異なり、ＭＰＵから処理中のラインの符号化終了後に
処理を停止し次の符号化処理に対するコマンド受付の状
態で待機が要求される場合であり、１ペ−ジ分の画像デ
−タの符号化終了時とは異なるため、終了割込み出力後
ただちにアイドル状態に復帰する。

【００３４】判定処理ステップ５４でＹＥＳ条件が成立
する場合は、予め符号化処理ライン数レジスタに設定さ
れた数だけ符号化処理が終了したか、図４に示す画像入
力ポ−トから、ペ−ジエンド入力端子２２を通してペ−
ジエンド信号が入力された場合である。判定結果がＹＥ
Ｓとなるのは、画像デ−タの符号化処理で通常終了する
場合であり、入力した画像デ−タを総て符号化するため
に、最終ラインの符号化処理を処理ステップ５８で実行
し、１ペ−ジの終了処理であるＭＨ，ＭＲ符号化の場合
はＲＴＣ信号、ＭＭＲの場合はＥＯＢ信号を符号に続け
て出力するかどうかを、判定処理ステップ５９で符号化
コンフィグレ−ションレジスタに設定されたビットを判
断し、出力が指示されていた場合には符号化ＲＴＣ用Ｅ
ＯＬ個数設定レジスタに設定されている信号の数だけＥ
ＯＬを出力する。次に、処理ステップ６０にてスタ−ト
ビットをｏｆｆし、符号化割込み要求レジスタに割込み
原因を設定後、終了割込み信号を出力しアイドル状態へ
戻る。なお、符号化割込み要求レジスタにセットされた
信号は、表１に示す符号化割込み要求リセットレジスタ
に書き込み処理を実行することでリセット可能である。

【００３５】図３は、全体制御ロジック１１の基本ハ−
ドウェア構成図である。主要な構成要素としては３つあ
り、シーケンスの状態を保持するための制御状態保持回
路１３と、制御出力を保持するための制御出力保持回路
１４と、制御シ−ケンスを変更するためのシ−ケンス変
更ロジック１２である。動作的には、本ロジック１１以
外の各ロジックから必要な制御情報を制御ライン４を通
して入力し、この制御情報と入力時点でのシ−ケンス状
態１３とから、シ−ケンス変更ロジックを通して必要な
制御情報を生成し、制御出力保持回路１４を通して各制
御ブロックへ出力するものである。ロジック的には特別
な処理は必要なく、一般的なシ−ケンス制御処理で実現
できる。

【００３６】図４は、画像入力ポ−ト３のブロック構成
図である。本実施例に係る画像入力ポ−ト３は、画像デ
−タ制御ロジック２０と、ラインメモリ制御ロジック２
１とからなる。本ポ−ト３は、制御バス４で全体制御シ
−ケンサ１１と結ばれ、ＭＰＵからのコマンドで起動や
停止、また内蔵レジスタである符号化処理バイト数レジ
スタによって指定された１ラインあたりの画像デ−タビ
ット数などが設定される。画像デ−タの入力は複数ビッ
ト並列に行われ、画像デ−タ入出力端子２３を通して入
力される。画像デ−タは、ＭＳＢ側を時間的に早く出現
した画像デ−タであると定義して、複数同時に入力可能
であり、ビット幅は画像デ−タ入力装置と必要なデ−タ
レ−トからコンフィグレ−ションレジスタに適切に選択
して設定する。設定は、符号化開始前に、システムＭＰ
Ｕから、予め符号化コンフィグレ−ションレジスタに設
定しておけばよい。また必要なければ、例えば一般的な
８ビット或いは１６ビットに固定する。

【００３７】デ−タの入力は、広く一般的にダイレクト
メモリアクセス（ＤＭＡ）制御などで利用されているよ
うに、画像デ−タ入力装置９からの画像デ−タ入力要求
を、デ−タ転送要求端子２４を通して受信し、画像デ−
タ入力許可及び画像デ−タリ−ド信号をそれぞれピン２
５と２６から出力して同期をとって行う。ここで、本実
施例において特徴的な端子は、ペ−ジエンド入力端子２
２であり、本端子２２は画像デ−タ入力装置が１ペ−ジ
の原稿終了を検知したときに、システムＭＰＵだけでな
く直接符号化装置に対しても出力できるようにしたもの
である。本実施例に係る画像信号符号化装置は、最終ラ
インとしたい画像デ−タを入力中に本端子２２がアクテ
ィブになると、自動的に符号化処理を終了する。これ
は、ペ−ジエンド信号を画像デ−タ入力制御ロジック２
０にて検知し、制御バス４を通して全体制御シ−ケンサ
１１に伝え、図２に示した判定ステップ５４で判定さ
れ、前述した制御手順に従って処理されるものである。

【００３８】図５は、ラインメモリ入力制御ロジック２
１の構成図である。ロジック２１は、画像デ−タ入力制
御ロジック２０から画像デ−タを受取り、ラインメモリ
へストアすると同時に、ライン単位で入力画像を管理し
制御するロジックを内蔵している。画像デ−タをデ−タ
レジスタ７０で受け、３ラインメモリ５へ出力すると同
時に、比較カウンタロジック７１で、以下の処理を実行
する。

【００３９】一つの処理は、入力画像デ−タ数をカウン
トし、１ライン分の画像デ−タを入力したかどうかを判
定する処理であり、入力画像デ−タ数カウンタ７３によ
りカウントした値を、ＭＰＵから符号化処理バイト数レ
ジスタに設定された数値とを比較器７４で比較して行っ
ている。さらに、１ライン中に存在する黒画素数を黒画
素カウンタ７５でカウントし、該ラインを黒画素有りラ
インとするかどうか黒画素設定レジスタに設定された値
と比較器７４にて比較し、レジスタに設定された値より
も大きければ、黒画素有りラインとして該ラインにフラ
グを添付し、制御バス１１を通して全体制御シ−ケンサ
へ出力する。また、黒画素が一つも検出されない場合に
は、全白ラインとしてフラグを添付し、全体制御シ−ケ
ンサ１１に通知する。黒画素有りラインの信号を受信し
た全体制御シ−ケンサ１１では、連続黒ライン数設定レ
ジスタに設定されている値と黒有りライン数の連続本数
を比較し、設定されていた値より連続する黒有りライン
数が大きな場合には、符号化ト−タル実行ライン数カウ
ンタに設定されていた値を最終黒ラインＮｏ．レジスタ
にも設定する。こうして実質的にペ−ジの先頭から符号
化したラインまでの間で、黒画素設定レジスタと連続黒
ライン数設定レジスタに２次元的に設定した条件を満た
すラインの最終Ｎｏ．が、最終黒ラインＮｏ．レジスタ
に設定される。

【００４０】もう一つの処理は、符号化モ−ドとして非
圧縮符号化付きＭＲ，ＭＭＲ符号化が指定された場合に
必要となる１ライン中に存在する変化点数のカウント処
理である。この処理では、変化点数カントタ７６でカウ
ントされた値を、あらかじめ非圧縮モ−ド移行閾値設定
レジスタに設定された値と比較器７４で比較し、設定値
より大きな場合は非圧縮処理が必要なラインとしてフラ
グを添付し、全体制御シ−ケンサ１１に出力する。全体
制御シ−ケンサでは、入力したラインが符号化用として
読み出されるときにフラグを判定し、ＭＲかＭＭＲ符号
化、或いは非圧縮符号化すべきか判定する。判定手法と
しては、符号化ラインのフラグだけを判定しても良い
が、以下のようにすればより決め細かく制御できる。

【００４１】ＭＲ符号化の場合には、１次元符号化と２
次元符号化が、ＣＣＩＴＴで勧告されているｋパラメ−
タの値によって制御される。本実施例の符号化装置で
は、この値を表１に示す符号化ｋパラメ−タレジスタに
設定すれば自動的に１次元符号化，２次元符号化を判断
し処理を継続する。１次元符号化，２次元符号化では、
同じ変化点数でも生成符号量が異なるため、生成符号量
の増加の防止には、各々に対して個別の判定が必要であ
る。統計的には１次元符号化ラインで、１ライン当りの
変化点数が１ラインの画素数の２５％程度で符号量の方
が画素数を越え、２次元ラインでは２０％程度で越えて
しまう。このため１次元ラインに対しては、該ラインの
変化点数の閾値を２次元ラインに対する値よりも大きく
したり、２次元ラインに対しては、参照ラインとするラ
インの変化点数も考慮に入れる必要が有り、符号化該当
ラインと参照ラインの変化点数で、設定した閾値をどち
らか一方が越えた場合には、非圧縮モ−ド符号化を実行
すれば、より精度良く符号量の増加を防止できる。この
ようなきめ細かな制御をする場合でも、全体の論理規模
に比較して、ハ−ド論理の増加は僅かなものであるが、
より厳しくハ−ド論理規模を重視する場合は、一つの閾
値で符号化該当ラインだけに着目して非圧縮符号化ライ
ンの制御をしても、性能的には概略数％の性能低下であ
り、これでも実用に耐えうるものとなる。

【００４２】画像デ−タの３ラインメモリ５への書き込
みは、アドレスを発生するロジック７２から出力される
信号に同期して、上記処理と並列に実行される。また、
該デ−タの書き込みは、符号化処理中のラインメモリ、
参照ライン用のラインメモリ以外に割り当てられた画像
デ−タ入力用のラインメモリに対して行われるので、図
２の処理ステップ５５に示すように、符号化処理動作と
は独立に並列して行うことができる。即ち、符号化処理
と画像デ−タ入力処理はパイプライン処理的に実行さ
れ、画像デ−タは符号化スピ−ドとは無関係に１ライン
分、外部画像デ−タ入力装置９のタイミングに合わせて
入力される。この画像デ−タの入力は、図２で説明した
終了条件が成立するまで、画像デ−タ入力装置９の画像
デ−タ転送要求に応答して継続される。

【００４３】図６は、符号化演算部６のブロック構成図
である。符号化演算部６は、ラインメモリ５から画像デ
−タを受け取り、ＣＣＩＴＴから勧告されている符号化
方式に従って符号を生成する機能ブロックである。符号
化演算は、ＭＨ，ＭＲ，ＭＭＲ，ランレングス符号を発
生するル−ト９１と、非圧縮符号を生成するル−ト９２
の２本から成っている。どちらのル−トで符号化するか
は、非圧縮モ−ド符号化が設定されている条件下で、画
像入力ポ−トで添付された１ライン当たりの変化点数
が、設定された閾値を越えたかどうかを示すフラグを全
体制御シ−ケンサ１１で判定し、ライン単位でスイッチ
９３を切り替えることによって選択される。

【００４４】符号化ロジック９１は、変化点アドレス検
出処理９５で変化点のアドレスを検出し、アドレス差か
ら勧告に従ってテ−ブル検索ロジック９６で符号を生成
し、ＭＨ，ＭＲ，ＭＭＲ、ランレングス符号化するもの
であり、通常のランダムロジックとテ−ブル参照方式で
実現し、各々をパイプライン処理結合してさらに高速化
を図っている。

【００４５】非圧縮符号化ロジック９２は、符号化では
あるがほぼ元画像デ−タを出力する処理であり、ＣＣＩ
ＴＴの勧告にあるように画像デ−タ０の連続に対する符
号１のインサ−ションに注意して、比較的速く簡単に符
号化可能であり、元画像デ−タ量以上に符号量が増加し
てしまう負の圧縮を防止すると同時に、処理の高速化も
可能であり、テ−ブル参照方式などで実現できる。生成
符号は、符号整列ロジック９４で符号出力ポ−ト７の有
効バス幅に合わせて整列された後、符号出力ポ−ト７へ
出力される。以上のように、ラインメモリ部と符号化演
算部とでパイプライン処理的な動作を可能とし、ＭＨ，
ＭＲ，ＭＭＲ，ランレングス符号化では演算部でも細か
くブロック分割しパイプライン処理化して、さらに非圧
縮処理機能を効果的に利用することで、ほぼ１マシンサ
イクで１画素の符号化を可能としている。

【００４６】システムＭＰＵとインタフェ−スするシス
テムインタ−フェイスポ−ト（Ｓ−Ｉ／Ｆ）２は、図７
に示すように、システム制御デ−タ入出力制御ロジック
３０、表１に示す符号化用内蔵レジスタ３１、システム
インタ−フェイスポ−ト制御ロジック３２を備える。Ｓ
−Ｉ／Ｆ２の外部ＭＰＵに対する入出力ポ−トは、内蔵
レジスタのアドレスを指定するアドレス端子３５、デ−
タ入出力端子３６、内蔵レジスタをアクセスしていると
きアクティブとするチップセレクト端子３７、デ−タス
トロ−ブするデ−タストロ−ブ端子３８、リ−ドライト
端子３９、８ビット／１６ビットのデ−タバス幅を設定
する８／１６デ−タ幅切り替え端子４０、ハ−ド的に符
号化装置をリセットするためのリセット端子４１及びＭ
ＰＵに対して割込みを要求するための割込み要求端子４
２からなる。なお図中の矢印は、各端子が入力端子か出
力端子かを示すものであり、矢印が符号化装置から外へ
向かう場合は出力、内へ向かう場合は入力、両方の場合
は入出力端子であることを示す。８／１６デ−タ幅切り
替え端子４０は、符号出力ポ−ト７の符号デ−タ出力端
子４３のデ−タ幅にも作用し、８ビットが選択された場
合は、符号デ−タ出力端子も８ビットだけが有効とな
る。

【００４７】符号出力ポ−ト７は、図７に示すように、
符号デ−タ出力ロジック３３と符号出力ＦＩＦＯ３４を
備える。符号出力は、外部バスマスタに対して符号デ−
タ転送要求端子４５から転送要求を出力し、符号デ−タ
転送許可端子４４及び符号リ−ド端子４６がアクティブ
となるのを待ち、デ−タを出力する。また外部バスマス
タに対して、デ−タ転送サイクルを伸ばす要求をだすレ
ディ端子４７も具備している。符号デ−タの有効バス幅
は、前述したようにＳ−Ｉ／Ｆ２の切替端子による設定
が、符号デ−タバスの有効バス幅ともなる。

【００４８】システムサイドからの使い勝手を考慮した
機能としては、８ビット或いは１６ビットのバス幅の切
り替えだけでなく、前述したように、全白ラインの検知
機能や、システム側への符号デ−タの出力などがある。
全白ラインについては、表１に示すように全白ライン用
符号化最小ビット数レジスタの適用が可能であり、全白
ラインについては特別に１ラインの符号量の最小ビット
数が設定可能である。ＣＣＩＴＴで勧告されている受信
側の記録時間を考慮した１ラインの最小伝送時間を満足
するために、フィルビット数を制御するためのレジスタ
は、符号化最小ビット数レジスタとして内蔵しており、
全白ライン以外のラインでは、符号量が該レジスタに設
定されている値以上となるように制御される。全白ライ
ン用符号化最小ビット数レジスタは、全白ライン送信の
場合の受信側の記録を考慮した場合、通常記録紙搬送だ
けで黒画素を記録する必要はなく、最小伝送時間（ビッ
ト数）を必ずしも満足する必要がない場合もあり、伝送
時間短縮のためにビット数を減らしたいなどの特別処理
にも対応できるように、本レジスタを設けている。全白
ライン専用に特別なフィル制御が必要でない場合には、
符号化コンフィグレ−ションレジスタに制御不要として
設定しておけば、総てのラインについて符号化最小ビッ
ト数レジスタに設定された値だけが有効となる。以上の
ように使い勝手も考慮して、ラインごとに制御しなけれ
ばならないフィルビット制御も自動的に実行する機能も
内蔵する。また、画像入力ポ−ト３にて検出した全白ラ
インは、フラグとして全体制御シ−ケンサ１１に転送さ
れ、表１に内容を示した符号化用内蔵レジスタ３１の符
号化ステイタスレジスタにセットされるので、ＭＰＵが
該ラインについて全白ラインか否か情報を得たい場合に
は、必要に応じて随時該レジスタを読み出せばよい。

【００４９】符号デ−タについて、符号デ−タ出力端子
を通さずに、直接ＭＰＵが受信したい場合は、表１中の
符号／ランレングスレジスタをアクセスすることにより
読み出し可能であり、符号化動作を診断する場合などに
有効である。また、最終黒ラインレジスタや符号化ト−
タル実行ライン数カウンタは、符号化実行中に全体制御
シ−ケンサ１１を通して随時レジスタに設定されリアル
タイムで変化するが、全体制御シ−ケンサ１１による書
き込みと、ＭＰＵによる読み出しは独立系としており随
時読み出し可能である。さらに、その他、表１に示す出
力或いは入出力レジスタの内容は、システムインタ−フ
ェイスポ−ト制御ロジック３２の制御によって、符号化
動作とは独立に、全体制御シ−ケンサ１１を通して必要
なデ−タにアクセスし、内部状態をＳ−Ｉ／Ｆを通して
に読みだすことができる構成としている。

【００５０】図８は、システムＭＰＵ側から見た場合の
制御処理手順を示すフローチャートである。上述した本
実施例に係る符号化装置は、複数の符号化モ−ドをサポ
−トし、システム側から見ると、処理の単位は１ペ−ジ
単位を基本としている。そして本実施例の符号化装置
は、スタ−ト起動がかけられた後は、単独で通常のペ−
ジの終了を検知できるので、システムを制御するＭＰＵ
はまず、処理ステップ８０で、符号化したい符号化モ−
ドに従って図２の処理ステップ５１を繰り返すアイドル
期間中に、表１に示された符号化コントロ−ルレジスタ
（ＥＣＴＬ）以外のレジスタを適切に設定する。この設
定後は、図８の処理ステップ８１で示すようにＥＣＴＬ
の符号化スタ−トスイッチをｏｎにして符号化を実行さ
せればよい。符号化を実行させてしまえば、符号化装置
からの割込み要求を処理ステップ８２で監視し、割込み
要求があれば、割込み内容を処理ステップ８３で確認し
た後、必要に応じてシステム制御処理を実行すればよ
い。緊急にシステムから符号化処理の停止を要求する場
合は、符号化ソフトウェアリセットレジスタをアクセス
してリセットするか、また別の場合で、符号化中のライ
ンの符号化終了後に処理を停止させたいときには、ＥＣ
ＴＬのスタ−トスウィッチをｏｆｆすればよい。以上の
ような簡単なＭＰＵからの制御手順で符号化装置は動作
するので、ＭＰＵの処理負荷の軽減や、高速画像デ−タ
読み取り符号化システムの構築に、非常に適した構成と
なっている。

【００５１】

【発明の効果】本発明によれば、符号化開始前に符号化
に必要なレジスタに適切にデ−タを設定するだけで、符
号化が起動された後は、システムからのコントロ−ル信
号を必要とせず、ライン単位に符号化を進めることがで
き、符号化の終了は、通常ペ−ジの最終ラインの画像デ
−タであることを示すペ−ジエンド信号の検知や、予め
設定されていたライン数の終了で、単独でＲＴＣ信号や
ＥＯＢ信号の出力コントロ−ルも含めて動作する。ま
た、画像デ−タは、１ライン単位で符号化スピ−ドの上
限以内であれば、画像入力用のラインメモリとして、常
に１ライン分割り当てて符号化処理を継続するので、符
号化処理スピ−ドとは無関係にデ−タ入力装置に同期し
て一定の伝送レ−トで入力きる。このため、原稿を読み
取り符号化するシステムを構成するに際しては、システ
ムをコントロ−ルするＭＰＵに必要とされるリアルタイ
ム制御は、通常符号化を起動するコマンドだけとなり、
符号化実行中のシステムＭＰＵに対する負荷はなく、高
速読み取り符号化システムを構築する上で非常に好都合
となっている。また、システムを構築する上で画像デ−
タ入力緩衝用として、メモリなどの部品や画像デ−タを
入力するための特別なコントロ−ルも必要なく、システ
ムの構成や制御部の簡素化を図ることができる。

【００５２】また、非圧縮符号化を効率的に実行する機
能を内蔵しているので、画像デ−タ量以上に、符号バス
負荷を重くしたり、符号メモリの容量を圧迫することは
なく、バススル−プットの向上とメモリの有効利用に効
果がある。更に、非圧縮符号化は比較的簡単な処理で符
号化が可能あり、この機能を効率的に使用できる機能を
内蔵しているので、特に高速動作する素子を使用しなく
ても、符号化時間負荷が大きくなる細かな画像の符号化
は、非圧縮符号化により符号化処理レ−トを向上できる
効果がある。

【００５３】さらにまた、読取り符号化したい原稿中
に、有効な黒画素と認定するするための条件を設定でき
る機能も内蔵し、１ペ−ジ中にどこまで有効な黒画素が
存在したかを常に監視するので、無意味な情報が含まれ
ると判断される画像領域の監視ができ、不要な処理を節
約できる。

【００５４】さらに、符号化実行中でも処理状態をチェ
ックしたい場合には、符号化を実行したライン数や符号
デ−タ、各パラメ−タなどの値は符号化処理とは無関係
にリアルタイムで読み出すことができ、符号化状態の診
断性の向上に効果がある。さらに、ＦＡＸなどで通信ス
ピ−ドの向上を考慮して符号ビット数の節約を図りたい
場合などで全白ラインのフィルビットを調節したい場合
に、全白ライン検出機能や、全白ライン専用フィルビッ
ト設定レジスタを内蔵したり、システムバス幅の設定と
符号バス幅の設定が同時にできたり、起動前の符号化処
理に継続する符号化を実行したい場合には、起動前のア
イドル期間中に継続処理であることを示す内蔵レジスタ
にビットを設定しておくだけで可能である等、制御の簡
素化に効果があり、使い勝手の向上にも効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る画像信号符号化装置の
ブロック構成図である。

【図２】図１に示す画像信号符号化装置の制御手順を示
すフローチャートである。

【図３】図１に示す全体制御シ−ケンサ部の詳細構成図
である。

【図４】図１に示す画像入力ポ−ト部の詳細構成図であ
る。

【図５】図１に示すラインメモリ入力制御ロジックの詳
細構成図である。

【図６】図１に示す符号化演算ロジックの詳細構成図で
ある。

【図７】システムインタ−フェイスポ−ト及び符号出力
ポ−トの詳細構成図である。

【図８】図１に示す画像信号符号化装置を利用するシス
テムＭＰＵの通常のコマンド処理手順を示すフローチャ
ートである。

【符号の説明】

1…画像信号符号化装置、2…システムインターフェイス
ポート、3…画像入力ポート、4…制御バス、5…3ライン
メモリブロック、6…符号化演算ロジック、7…符号出力
ポート、8…システムコントロールMPU、9…画像データ
入力装置、10…符号読出し装置、11…全体制御シーケン
サ、12…シーケンス変更ロジック、13…シーケンス状態
保持回路、14…制御状態保持回路、20…画像データ入力
制御ロジック、21…ラインメモリ入力制御ロジック、22
…ページエンド入力端子、23…画像データ入力端子、24
…画像データ転送要求端子、25…画像データ入力許可出
力端子、26…画像データリード端子、70…データレジス
タ、71…比較カウンタロジック、72…タイミング&アド
レス発生ロジック、73…入力画像データ数カウンタ、74
…比較器、75…黒画素数カウンタ、76…変化点数カウン
タ、91…MH,MR,MMR,ランレングス符号化ロジック、92…
非圧縮符号化ロジック、93…スウィッチ、94…符号整列
ロジック、95…変化点アドレス検出ロジック、96…テー
ブル検索ロジック、30…システム制御データ入出力制御
ロジック、31…符号化用内蔵レジスタ、32…システムイ
ンターフェイスポート制御ロジック、33…符号データ出
力制御ロジック、34…符号出力用FiFo、35…アドレス端
子、36…データ入出力端子、37…チップセレクト端子、
38…データストローブ端子、39…リードライト端子、40
…8/16データ幅切り替え端子、41…リセット端子、42…
割込み要求端子、43…符号データ出力端子、44…符号デ
ータ転送許可端子、45…符号データ転送要求端子、46…
符号リード端子、47…レディ端子。

フロントページの続き (56)参考文献 特開 平４−115670（ＪＰ，Ａ) 特開 平２−82869（ＪＰ，Ａ) 特開 昭60−140979（ＪＰ，Ａ) 特開 平４−369972（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/41 - 1/419 H03M 7/46

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 画像信号をライン順に符号化する符号化
   装置であって、システムインターフェイスポートと、画
   像入力インターフェイスポートと、符号出力インターフ
   ェイスポートと、画像データを前記画像入力インターフ
   ェイスポートから取り込み前記符号出力インターフェイ
   スポートへ出力すると共に前記システムインターフェイ
   スポートからも符号データを出力する符号出力用レジス
   タを備えることを特徴とする画像信号符号化装置。
2. 【請求項２】 画像信号をライン順に符号化する符号化
   装置であって、符号化方式としてＭＨ，ＭＲ，ＭＭＲ及
   びランレングス符号化方式での符号化を実行する符号化
   手段と、各符号化で必要とするパラメータを設定するレ
   ジスタと、符号化実行ライン数をカウントするカウンタ
   と、該カウンタの値を符号化実行中でも符号化動作の障
   害とならずにシステムインターフェイスポートから随時
   アクセスする手段とを備えることを特徴とする画像信号
   符号化装置。