JP3191996B2 - External memory control method - Google Patents

External memory control method

Info

Publication number
JP3191996B2
JP3191996B2 JP22814292A JP22814292A JP3191996B2 JP 3191996 B2 JP3191996 B2 JP 3191996B2 JP 22814292 A JP22814292 A JP 22814292A JP 22814292 A JP22814292 A JP 22814292A JP 3191996 B2 JP3191996 B2 JP 3191996B2
Authority
JP
Japan
Prior art keywords
memory
data
memory card
read
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22814292A
Other languages
Japanese (ja)
Other versions
JPH0675849A (en
Inventor
猛 受川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP22814292A priority Critical patent/JP3191996B2/en
Publication of JPH0675849A publication Critical patent/JPH0675849A/en
Application granted granted Critical
Publication of JP3191996B2 publication Critical patent/JP3191996B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、メモリカードを接続す
る外部メモリ制御方法に関する。
The present invention relates to, related to the external memory control how to connect the memory card.

【0002】[0002]

【従来の技術】従来より、メモリカ−ドを接続する外部
メモリ制御装置としては、例えば、特開平1−1661
47号公報に記載されたものがある。この制御装置で
は、SRAMとDRAMの両方の制御回路を接続してお
り、指定回路によりSRAMまたはDRAMを選択す
る。これにより、例えば、メッセ−ジ再生用のSRAM
と録音再生用のDRAMとを1個の制御回路に接続する
ことが可能になる。DRAMライト時には、バスA0
8に行アドレスを出力し、RAS信号でメモリにラッ
チした後、次に桁アドレスを出力してCAS信号でメモ
リにラッチする。また、DRAMのデ−タは、直並列回
路を通さずに基本サイクルで入出力する。一方、SRA
Mライト時には、バイトアドレスをバスA3〜A17に送
出し、CAS信号をチップセレクト信号として使用す
る。また、SRAMのデ−タは、基本サイクルの1/8
の周期で行う。
2. Description of the Related Art Conventionally, as an external memory control device for connecting a memory card, for example, Japanese Unexamined Patent Publication No.
There is one described in JP-B-47. In this control device, both SRAM and DRAM control circuits are connected, and the SRAM or DRAM is selected by a designation circuit. Thereby, for example, an SRAM for message reproduction
And a DRAM for recording and reproduction can be connected to one control circuit. At the time of DRAM write, buses A 0 to
Outputs a row address to A 8, after latching the memory RAS signals, and then outputs the digit address latched in the memory CAS signal. DRAM data is input / output in a basic cycle without passing through a serial / parallel circuit. On the other hand, SRA
During M lights, byte address is sent to the bus A 3 to A 17, using the CAS signal as the chip select signal. The data of the SRAM is 1/8 of the basic cycle.
In a cycle of

【0003】[0003]

【発明が解決しようとする課題】従来より、メモリカー
ドとしては、SRAM、DRAM、マスクROM、EE
PROM等が使用されている。しかしながら、前述のよ
うに、制御信号、アドレス、あるいはアクセス時間等が
それぞれ異なっているため、各メモリカードには別個の
インタフェースが規定されている。従って、同一のソケ
ットには異なる種類のメモリカードを接続することはで
きない。すなわち、従来では、DRAMとそれ以外のメ
モリカードとでは、インタフェース規格が別個に設けら
れている。例えば、SRAMとDRAMの両方を接続す
ることができるようなシステムでは、コネクタを別個に
設けるか、あるいは従来のように、両方の制御回路を具
備して、接続されるメモリの制御回路を選択することに
より、1つのソケットで接続する方法が用いられてい
る。しかし、これらの方法では、無駄なソケットまたは
回路が発生している。本発明の目的は、これら従来の課
題を解決し、無駄なソケットや回路が生じることなく、
複数の種類のメモリカードを接続することが可能な外部
メモリ制御方法を提供することにある。
Conventionally, SRAM, DRAM, mask ROM, EE
A PROM or the like is used. However, as described above, since control signals, addresses, access times, and the like are different from each other, a separate interface is defined for each memory card. Therefore, different types of memory cards cannot be connected to the same socket. That is, conventionally, interface standards are separately provided for DRAM and other memory cards. For example, in a system in which both an SRAM and a DRAM can be connected, a connector is separately provided, or both control circuits are provided in a conventional manner, and a control circuit of a memory to be connected is selected. Therefore, a method of connecting with one socket is used. However, these methods result in useless sockets or circuits. The object of the present invention is to solve these conventional problems, without causing unnecessary sockets and circuits,
An object of the present invention is to provide an external memory control method capable of connecting a plurality of types of memory cards.

【0004】[0004]

【課題を解決するための手段】上記目的を達成するた
め、本発明の外部メモリ制御方法は、1つのコネクタで
複数の種類のメモリカードを接続するシステムの外部メ
モリ制御方法であって、SRAMの制御回路をプログラ
マブルロジックアレーに構成し、上記メモリカードにラ
ンダムにデータを書き込み、上記書き込んだデータを読
み出し、上記読み出したデータが正しいデータであれ
ば、上記メモリカードはSRAMと判断して、アクセス
を開始し、上記読み出したデータが正しくなければ、D
RAMの制御回路をプログラマブルロジックアレーに構
成し、上記メモリカードにランダムにデータを書き込
み、上記書き込んだデータを読み出し、上記読み出した
データが正しいデータであれば、上記メモリカードはD
RAMと判断して、アクセスを開始し、上記読み出した
データが正しくなければ、上記メモリカードは処理不能
と判断することを特徴としている。
In order to achieve the above object, an external memory control method according to the present invention is an external memory control method for a system in which a plurality of types of memory cards are connected by a single connector, and comprises an SRAM. Program the control circuit
Configured as a mable logic array and
Write data randomly and read the written data.
If the read data is correct data
If the above memory card is determined to be SRAM,
And if the read data is not correct, D
RAM control circuit configured in programmable logic array
And randomly write data to the memory card
Read the written data and read the read data.
If the data is correct, the memory card
Judge as RAM, start access, and read
If the data is not correct, the above memory card cannot be processed
It is characterized by judging.

【0005】[0005]

【作用】本発明においては、(a)接続される複数種類
のメモリカ−ドの共通の制御回路として、プログラマブ
ル・ロジックアレ−を設置することを最も重要な特徴と
する。そして、各メモリカ−ドにメモリの種類を判断す
る手段、例えばメモリ種類を指示する判断信号を持たせ
ることにより、判断されたメモリ種類の制御回路をプロ
グラマブル・ロジックアレ−に適合するプログラムを書
き込んで構成させる。この場合には、ソケットを複数個
備えることなく、また制御回路を複数個備えて、選択回
路で選択することなく、任意の種類のメモリカ−ドを接
続することができる。さらに、メモリの種類の判断を自
動で行うので、プログラマブル・ロジックアレ−にプロ
グラムを書き込むことにより、任意の種類のメモリカ−
ドを接続することができる。(b)各メモリカ−ドの選
択手段、例えばメモリ選択スイッチを設置することによ
り、そのスイッチで選択されたメモリカ−ドの制御回路
をプログラマブル・ロジックアレ−に適合するプログラ
ムを書き込んで構成する。この場合には、外部からメモ
リの選択を行うので、メモリカ−ドに特別な判断信号等
を備える必要がなく、メモリの種類を判断することがで
き、プログラマブル・ロジックアレ−にプログラムを書
き込むことにより任意のメモリを接続することができ
る。(c)接続されたメモリカ−ドを複数の制御回路で
順次、書き込み/読み出しを行い、正しく書き込み/読
み出しが行われたときの制御回路で、それ以降のアクセ
スを実行する。この場合には、MPUが自動的にメモリ
の種類を判断するので、外部選択手段やメモリカ−ドの
判断信号等を備える必要がなく、メモリの判断ができ、
プログラマブル・ロジックアレ−にプログラムを書き込
むことにより、任意のメモリカ−ドを接続することがで
きる。
The most important feature of the present invention is that (a) a programmable logic array is provided as a common control circuit for a plurality of types of connected memory cards. Each memory card is provided with a means for determining the type of memory, for example, a determination signal indicating the type of memory, so that the control circuit of the determined type of memory can write a program suitable for the programmable logic array. Configure. In this case, an arbitrary type of memory card can be connected without providing a plurality of sockets and providing a plurality of control circuits and selecting the memory card with a selection circuit. Furthermore, since the type of memory is automatically determined, writing a program to a programmable logic array allows any type of memory card.
Can be connected. (B) By providing a selection means for each memory card, for example, a memory selection switch, a control circuit of the memory card selected by the switch is configured by writing a program suitable for a programmable logic array. In this case, since the memory is selected from the outside, it is not necessary to provide a special judgment signal or the like in the memory card, the type of the memory can be judged, and the program can be written in the programmable logic array. Any memory can be connected. (C) The connected memory cards are sequentially written / read by a plurality of control circuits, and subsequent control accesses are executed by the control circuit when the writing / reading is correctly performed. In this case, since the MPU automatically determines the type of memory, there is no need to provide an external selection means or a memory card determination signal, and the memory can be determined.
By writing a program in the programmable logic array, an arbitrary memory card can be connected.

【0006】[0006]

【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図1は、本発明の一実施例を示す外部メモリ
制御装置のブロック図である。図1において、11は本
発明の外部メモリ制御装置を制御するマイクロプロセッ
サユニット(MPU)、12はプログラムを予めいくつ
か設定しておくプログラマブル・ロジックアレ−、13
は複数種類のメモリカ−ドを挿入するメモリカ−ド・ソ
ケット、14は本装置に接続されるメモリカ−ド、15
はメモリカ−ド・ソケット13からの信号を増幅するア
ンプ、16は複数種類のメモリカ−ドの中からメモリを
選択するメモリ選択スイッチ、17はMPUバスであ
る。このように、本発明の外部メモリ制御装置には、メ
モリカ−ド14とMPUバス17の間に接続される制御
回路として、各メモリカ−ドに対応した制御回路を構成
するためのプログラマブル・ロジックアレ−12が設置
される。このプログラマブル・ロジックアレ−12に設
定されたプログラムは、MPU11によりバス17を介
してプログラム信号線を通して、特定端子から入力され
書き込まれる。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram of an external memory control device showing one embodiment of the present invention. In FIG. 1, reference numeral 11 denotes a microprocessor unit (MPU) for controlling the external memory control device of the present invention; 12, a programmable logic array in which some programs are set in advance;
Is a memory card socket for inserting a plurality of types of memory cards, 14 is a memory card connected to the apparatus, and 15 is a memory card socket.
Is an amplifier for amplifying a signal from the memory card socket 13, 16 is a memory selection switch for selecting a memory from a plurality of types of memory cards, and 17 is an MPU bus. As described above, according to the external memory control device of the present invention, as a control circuit connected between the memory card 14 and the MPU bus 17, a programmable logic array for configuring a control circuit corresponding to each memory card is provided. -12 is installed. The program set in the programmable logic array 12 is input from a specific terminal and written by the MPU 11 through the bus 17 via a program signal line.

【0007】メモリの種類の判別方法としては、次の
(イ)(ロ)(ハ)の3つの方法がある。先ず、(イ)
の方法は、メモリカ−ド14にメモリの種類を指示する
判断信号を用意して、MPU11がその信号により判断
する方法である。(ロ)の方法は、外部にメモリカ−ド
14の種類を選択するスイッチ16を備え、選択スイッ
チ16の信号により判断する方法である。また、(ハ)
の方法は、メモリカ−ド14へのライト/リ−ドを実行
して、それが正しく行われた制御回路のメモリが接続さ
れたと判断する方法である。図1では、上記(イ)およ
び(ロ)の両法の方法を備えており、アンプ15の出力
をメモリ種類判断信号とし、かつメモリ選択スイッチ1
6を設けている。これは、どちらでも操作者の好みによ
り行えることと、メモリカ−ドに備えられたメモリ種類
指定信号が故障した場合に使用できるように、メモリ選
択スイッチ16を設けている。接続されたメモリの種類
が判断されると、MPU11はプログラマブル・ロジッ
クアレ−12に対して、判断されたメモリの制御回路を
プログラムする。MPU11は、プログラムした後にメ
モリカ−ド14をアクセスすることにより、各々のメモ
リに対応した信号が制御回路から発生する。
The following three methods (a), (b) and (c) can be used to determine the type of memory. First, (a)
In this method, a determination signal indicating the type of memory is prepared in the memory card 14, and the MPU 11 makes a determination based on the signal. The method (b) is a method in which a switch 16 for externally selecting the type of the memory card 14 is provided, and determination is made based on a signal from the selection switch 16. Also, (c)
The method of (1) is a method of executing write / read to the memory card 14 and judging that the memory of the control circuit in which the write / read has been correctly performed is connected. In FIG. 1, both methods (a) and (b) are provided, the output of the amplifier 15 is used as a memory type determination signal, and the memory selection switch 1 is used.
6 are provided. The memory selection switch 16 is provided so that either operation can be performed according to the operator's preference and that the memory type designation signal provided in the memory card can be used when a failure occurs. When the type of the connected memory is determined, the MPU 11 programs the programmable logic array 12 with a control circuit for the determined memory. The MPU 11 accesses the memory card 14 after programming, so that a signal corresponding to each memory is generated from the control circuit.

【0008】図2は、図1におけるSRAMの場合とD
RAMの場合の発生信号を示す図である。図2では、上
側のアドレスとR/W信号がDRAMに対するMPUか
らの信号であり、下側のアドレスとWRB(ライト)と
RD(リ−ド)の各信号がSRAMに対するMPUから
の信号である。メモリライトサイクルでアドレスと同時
にライト信号(負極性電圧)で書き込み、メモリリ−ド
サイクルでアドレスと同時に読み出し、電圧が検出され
れば‘1’が、検出されなければ‘0’が読み出され
る。図3は、図1において、メモリの種類を指示する判
断信号の発生方法を示す図である。メモリの種類を指示
す判断信号の発生方法およびその判断方法の具体例とし
ては、メモリカ−ド14側にオ−プンまたはグランド接
続のピン19を用意しておき、例えばDRAMカ−ドで
はオ−プン、SRAMカ−ドではグランドになるように
しておく。これをシステム側で汎用のポ−トで読み取る
ことにより、メモリの種類を判断する。すなわち、SR
AMのメモリカ−ド14をカ−ドソケット13に挿入す
ることにより、図3に示すように、ピン19はグランド
となるので、グランド・ピン19・ICカ−ド14・メ
モリカ−ドソケット13・+5Vの経路で電流が流れ、
アンプ15が‘L’レベルをMPUバス17に伝達する
ことにより、MPU11によりSRAMであることが判
断される。逆に、DRAMのメモリカ−ド14をカ−ド
ソケット13に挿入したときには、アンプ15が‘H’
レベルをMPUバス17に伝達することにより、DRA
Mであることが判断される。
FIG. 2 shows the case of the SRAM shown in FIG.
FIG. 4 is a diagram illustrating generated signals in the case of a RAM. In FIG. 2, the upper address and the R / W signal are signals from the MPU for the DRAM, and the lower address, WRB (write) and RD (read) signals are the signals from the MPU for the SRAM. . A write signal (negative voltage) is written at the same time as the address in the memory write cycle, and is read at the same time as the address in the memory read cycle. If a voltage is detected, "1" is read, and if no voltage is detected, "0" is read. FIG. 3 is a diagram showing a method of generating a determination signal indicating the type of memory in FIG. As a specific example of a method of generating a determination signal indicating the type of memory and a specific example of the determination method, an open or ground connection pin 19 is prepared on the memory card 14 side, and for example, in a DRAM card, an open state is provided. In the case of the Pun or SRAM card, it is set to the ground. This is read by a general-purpose port on the system side to determine the type of memory. That is, SR
By inserting the memory card 14 of the AM into the card socket 13, the pin 19 becomes the ground as shown in FIG. 3, so that the ground pin 19, the IC card 14, the memory card socket 13 and the + 5V Current flows through the path,
When the amplifier 15 transmits the “L” level to the MPU bus 17, the MPU 11 determines that the SRAM is the SRAM. Conversely, when the memory card 14 of the DRAM is inserted into the card socket 13, the amplifier 15 becomes "H".
By transmitting the level to the MPU bus 17, the DRA
M is determined.

【0009】図1のプログラマブル・ロジックアレ−1
2に対するプログラムの設定方法としては、先ずプログ
ラマブルROMのように、プログラムモ−ドに設定し、
MPU11からMPUバス17を介して、プログラム信
号線を経由し、規定のプログラムを決められた端子より
プログラマブル・ロジックアレ−12に書き込む。図4
は、図1において、メモリカ−ドへのライト/リ−ドを
実行して、それが正しく行われた制御回路のメモリが接
続されたと判断する手順を示すフロ−チャ−トである。
先ず、SRAMの制御回路をプログラマブロロジックア
レ−12に構成する(ステップ101)。次に、そのメ
モリにランダムにデ−タを書き込む(ステップ10
2)。次に、書き込んだデ−タを読み出す(ステップ1
03)。読み出されたデ−タが正しいデ−タであるか否
かを判断する(ステップ104)。正しければ、ICカ
−ドはSRAMと判断して(ステップ111)、通常の
アクセス開始を行う(ステップ112)。一方、正しい
デ−タでなければ、次にDRAMの制御回路をプログラ
マブル・ロジックアレ−12に構成する(ステップ10
5)。次に、メモリにランダムにデ−タを書き込み(ス
テップ106)、書き込まれたデ−タを読み出し(ステ
ップ107)、それが正しいデ−タであるか否かを判断
する(ステップ108)。正しいデ−タであれば、IC
カ−ドはDRAMと判断し(ステップ109)、通常の
アクセスを開始する(ステップ112)。また、正しい
デ−タでなければ、ICカ−ドはNGと判断する(ステ
ップ110)。
The programmable logic array shown in FIG.
As a method of setting a program for the second, first, as in a programmable ROM, the program is set in a program mode,
A prescribed program is written from the MPU 11 to the programmable logic array 12 from the determined terminal via the MPU bus 17 and the program signal line. FIG.
FIG. 4 is a flowchart showing a procedure for executing write / read to the memory card in FIG. 1 and judging that the memory of the control circuit in which the write / read was correctly performed is connected.
First, the control circuit of the SRAM is configured in the programmer block logic array 12 (step 101). Next, data is randomly written into the memory (step 10).
2). Next, the written data is read (step 1).
03). It is determined whether the read data is correct (step 104). If it is correct, the IC card determines that it is an SRAM (step 111), and starts normal access (step 112). On the other hand, if the data is not correct, the control circuit of the DRAM is constructed in the programmable logic array 12 (step 10).
5). Next, data is randomly written in the memory (step 106), the written data is read (step 107), and it is determined whether or not the data is correct (step 108). If the data is correct, IC
The card is determined to be a DRAM (step 109), and normal access is started (step 112). If the data is not correct, the IC card is determined to be NG (step 110).

【0010】[0010]

【発明の効果】以上説明したように、本発明によれば、
(イ)プログラマブル・ロジックアレ−を設け、メモリ
カ−ドにメモリの種類を指示する手段を備えるので、ソ
ケットを複数個備えたり、制御回路を複数備えて、選択
回路で選択することなく、任意の種類のメモリカ−ドを
接続することができる。また、(ロ)メモリカ−ド選択
手段を設けることにより、外部からメモリの選択を行う
ので、メモリカ−ド自体に特別な判断信号を持たせるこ
となく、メモリの判断ができ、プログラマブルロジック
アレ−のプログラムを書き込むことにより任意のメモリ
カ−ドを接続することができる。さらに、(ハ)メモリ
カ−ドを順次接続して、デ−タの書き込み/読み出しを
行い、正しく行われたことにより、メモリ種類を自動的
に判断できるので、任意の種類のメモリを接続すること
ができる。この場合には、MPUが自動的にメモリカ−
ドの種類を判断するので、外部選択回路やメモリカ−ド
の判断信号がなくても、メモリの判断ができる。
As described above, according to the present invention,
(A) Since a programmable logic array is provided and a memory card is provided with a means for indicating the type of memory, a plurality of sockets or a plurality of control circuits are provided, and without being selected by a selection circuit, any arbitrary Different types of memory cards can be connected. (B) Since the memory card is selected externally by providing the memory card selecting means, the memory card can be judged without giving a special judgment signal to the memory card itself. An arbitrary memory card can be connected by writing a program. Further, (c) the memory cards are sequentially connected, data writing / reading is performed, and the memory type can be automatically determined when the data has been correctly written, so that any type of memory can be connected. Can be. In this case, the MPU automatically
Since the type of the memory card is determined, the memory can be determined without an external selection circuit or a memory card determination signal.

【0011】[0011]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す外部メモリ制御回路の
ブロック図である。
FIG. 1 is a block diagram of an external memory control circuit showing one embodiment of the present invention.

【図2】図1におけるDRAMとSRAMのリ−ド/ラ
イト信号波形を示す図である。
FIG. 2 is a diagram showing read / write signal waveforms of a DRAM and an SRAM in FIG. 1;

【図3】図1におけるメモリ種類を指示する判断信号の
発生方法を示す説明図である。
FIG. 3 is an explanatory diagram showing a method of generating a determination signal indicating a memory type in FIG. 1;

【図4】図1において、メモリへのリ−ド/ライトを行
って正しい場合にそのメモリの種類を判断する方法の手
順を示すフロ−チャ−トである。
FIG. 4 is a flowchart showing a procedure of a method for judging the type of a memory when reading / writing to a memory is correct in FIG.

【符号の説明】[Explanation of symbols]

11 MPU 12 プログラマブル・ロジックアレ− 13 メモリカ−ドソケット 14 メモリカ−ド 15 アンプ 16 メモリ選択スイッチ 17 MPUバス 18 メモリカ−ドソケット内の正極電源 19 メモリカ−ド端子のピン 11 MPU 12 Programmable Logic Array 13 Memory Card Socket 14 Memory Card 15 Amplifier 16 Memory Select Switch 17 MPU Bus 18 Positive Power Supply in Memory Card Socket 19 Memory Card Terminal Pin

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 3/08 G06F 12/00 - 12/06 G06F 12/16 G06F 13/16 - 13/18 G06K 17/00 ────────────────────────────────────────────────── ─── Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G06F 3/08 G06F 12/00-12/06 G06F 12/16 G06F 13/16-13/18 G06K 17 / 00

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 1つのコネクタで複数の種類のメモリカ
ードを接続するシステムの外部メモリ制御方法であっ
て、 SRAMの制御回路をプログラマブルロジックアレーに
構成し、 上記メモリカードにランダムにデータを書き込み、 上記書き込んだデータを読み出し、 上記読み出したデータが正しいデータであれば、上記メ
モリカードはSRAMと判断して、アクセスを開始し、 上記読み出したデータが正しくなければ、DRAMの制
御回路をプログラマブルロジックアレーに構成し、 上記メモリカードにランダムにデータを書き込み、 上記書き込んだデータを読み出し、 上記読み出したデータが正しいデータであれば、上記メ
モリカードはDRAMと判断して、アクセスを開始し、 上記読み出したデータが正しくなければ、上記メモリカ
ードは処理不能と判断することを特徴とする外部メモリ
制御方法。
1. A external memory control method of the system for connecting the one connector plurality of types of memory cards in and constitute a control circuit of the SRAM in a programmable logic array, write random data to the memory card, The written data is read, and if the read data is correct, the memory card is determined to be an SRAM and access is started. If the read data is not correct, the control circuit of the DRAM is switched to a programmable logic array. The data is randomly written in the memory card, the written data is read, and if the read data is correct data, the memory card is determined to be a DRAM, access is started, and the read is performed. If the data is not correct, An external memory control method, wherein a mode is determined to be impossible.
JP22814292A 1992-08-27 1992-08-27 External memory control method Expired - Fee Related JP3191996B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22814292A JP3191996B2 (en) 1992-08-27 1992-08-27 External memory control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22814292A JP3191996B2 (en) 1992-08-27 1992-08-27 External memory control method

Publications (2)

Publication Number Publication Date
JPH0675849A JPH0675849A (en) 1994-03-18
JP3191996B2 true JP3191996B2 (en) 2001-07-23

Family

ID=16871884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22814292A Expired - Fee Related JP3191996B2 (en) 1992-08-27 1992-08-27 External memory control method

Country Status (1)

Country Link
JP (1) JP3191996B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5401700B2 (en) * 2009-06-02 2014-01-29 ルネサスエレクトロニクス株式会社 Microcomputer

Also Published As

Publication number Publication date
JPH0675849A (en) 1994-03-18

Similar Documents

Publication Publication Date Title
US5495593A (en) Microcontroller device having remotely programmable EPROM and method for programming
JPS6237480B2 (en)
JP2000132997A (en) Semiconductor integrated circuit
JPS63221446A (en) Non-volatile memory protection apparatus and method
EP0757316B1 (en) External device selection unit for data processor
JP3191996B2 (en) External memory control method
US4488257A (en) Method for confirming incorporation of a memory into microcomputer system
JPH08129629A (en) Information recording medium with memory check function
KR960001096B1 (en) Booting drive system
EP1093126B1 (en) Integrated circuit
JP2910692B2 (en) Testing method of random access memory
JP2859184B2 (en) Field programmable gate array
KR0150495B1 (en) Semiconductor memory device
JP2858816B2 (en) Initial setting method of EEPROM
US6088271A (en) Method and apparatus for transferring signal to circuit without waveform distortion
US6185649B1 (en) System for correcting an illegal addressing signal by changing a current bit from one to zero if a bit immediately left adjacent to the current bit is zero
JPH0810724B2 (en) Semiconductor integrated circuit device having gate array and memory
JP3217548B2 (en) Semiconductor storage device
JP3233270B2 (en) Semiconductor integrated circuit
JP2697593B2 (en) Monitor burn-in device
JPH03248068A (en) Semiconductor integrated circuit device
JPS6349955A (en) Memory checking device
JPH09293014A (en) Method for recognizing memory storage capacity
JPH04259990A (en) Memory device
JPH0264726A (en) Information processor to connect external memory device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees