JP3191898B2 - Inspection method for thin film transistor array - Google Patents

Inspection method for thin film transistor array

Info

Publication number
JP3191898B2
JP3191898B2 JP5734694A JP5734694A JP3191898B2 JP 3191898 B2 JP3191898 B2 JP 3191898B2 JP 5734694 A JP5734694 A JP 5734694A JP 5734694 A JP5734694 A JP 5734694A JP 3191898 B2 JP3191898 B2 JP 3191898B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
transistor array
signal line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5734694A
Other languages
Japanese (ja)
Other versions
JPH07270820A (en
Inventor
剛久 加藤
文昭 江本
耕司 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP5734694A priority Critical patent/JP3191898B2/en
Publication of JPH07270820A publication Critical patent/JPH07270820A/en
Application granted granted Critical
Publication of JP3191898B2 publication Critical patent/JP3191898B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリック
ス型液晶表示装置などに用いる薄膜トランジスタアレイ
検査方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor array used for an active matrix type liquid crystal display device and the like.
The inspection method.

【0002】[0002]

【従来の技術】近年、アモルファスシリコン膜または多
結晶シリコン膜を用いた薄膜トランジスタを大面積基板
に形成する技術が開発され、この薄膜トランジスタをス
イッチング素子として画素電極を選択するアクティブマ
トリックス型液晶表示装置が実用化されている。さら
に、多結晶シリコン膜を用いた薄膜トランジスタで駆動
回路を構成し、スイッチング素子としての薄膜トランジ
スタと同一基板上に形成した周辺回路内蔵の薄膜トラン
ジスタアレイを用いた液晶表示装置も実用化されつつあ
る。しかしながら、液晶表示装置に使用するための薄膜
トランジスタアレイでは素子数が数十万素子にもなるた
め、その検査方法についても種々検討されている。
2. Description of the Related Art In recent years, a technique for forming a thin film transistor using an amorphous silicon film or a polycrystalline silicon film on a large area substrate has been developed, and an active matrix type liquid crystal display device in which a pixel electrode is selected by using the thin film transistor as a switching element is put into practical use. Has been Further, a liquid crystal display device using a thin film transistor using a polycrystalline silicon film to form a drive circuit, and using a thin film transistor array with a built-in peripheral circuit formed on the same substrate as the thin film transistor as a switching element is being put into practical use. However, since the number of elements in a thin film transistor array used for a liquid crystal display device is several hundred thousand, the inspection method thereof has been variously studied.

【0003】以下に従来の薄膜トランジスタアレイおよ
びその検査方法について、液晶表示装置を例として説明
する。
[0003] A conventional thin film transistor array and a method of inspecting the same will be described below by taking a liquid crystal display device as an example.

【0004】図4(a)は従来の薄膜トランジスタアレ
イの映像信号線にビデオ信号を供給する回路構成を示す
図、図4(b)は同薄膜トランジスタアレイの表示部の
回路構成を示す図である。これらの図はアクティブマト
リックス型の液晶表示装置の要部を示したものであり、
1はシフトレジスタなどからなる水平走査回路、2はビ
デオ信号線、3はビデオ信号を切り換えるアナログスイ
ッチ、4は映像信号線、5は垂直走査線、6は映像信号
を後述の画素に供給する画素トランジスタ、7は映像信
号を保持するための補助容量、8は画素トランジスタ6
のドレインに接続された画素電極、9は対向電極、10
は液晶、11は薄膜トランジスタアレイを検査する際に
のみ使用する検査用トランジスタ、12は検査用トラン
ジスタ11のソースを共通に接続して外部へ引き出した
共通ソース線、13は検査用トランジスタ11のドレイ
ンを共通に接続して、外部へ引き出した共通ドレイン線
である。なお、これらの図において、垂直走査線5に信
号を供給するための垂直走査回路については図示を簡略
化するために省略した。また、半導体膜としてアモルフ
ァスシリコン膜を用いた薄膜トランジスタアレイでは、
チャネル部の易動度が小さいため駆動回路を同一基板上
に構成することができず、図4(a)の部分および垂直
走査回路は外付けとなり、図4(b)に示す表示部分の
みが薄膜トランジスタアレイとして基板上に形成され
る。一方、半導体膜として多結晶シリコン膜またはレー
ザアニールなどによって単結晶化された単結晶シリコン
膜を用いた薄膜トランジスタアレイでは、チャネル部の
易動度が大きいために、周辺の駆動回路も同時に基板上
に形成することができる。
FIG. 4A is a diagram showing a circuit configuration for supplying a video signal to a video signal line of a conventional thin film transistor array, and FIG. 4B is a diagram showing a circuit configuration of a display section of the thin film transistor array. These figures show the main parts of an active matrix type liquid crystal display device.
1 is a horizontal scanning circuit composed of a shift register or the like, 2 is a video signal line, 3 is an analog switch for switching a video signal, 4 is a video signal line, 5 is a vertical scanning line, and 6 is a pixel for supplying a video signal to a pixel described later. A transistor 7 is an auxiliary capacitor for holding a video signal, and 8 is a pixel transistor 6
A pixel electrode connected to the drain of the pixel, 9 is a counter electrode, 10
Is a liquid crystal, 11 is an inspection transistor used only when inspecting the thin film transistor array, 12 is a common source line connected to the source of the inspection transistor 11 in common and drawn out, and 13 is a drain of the inspection transistor 11. This is a common drain line that is connected in common and drawn out. In these drawings, a vertical scanning circuit for supplying a signal to the vertical scanning line 5 is omitted for simplicity. In a thin film transistor array using an amorphous silicon film as a semiconductor film,
Since the mobility of the channel portion is small, the driving circuit cannot be formed on the same substrate, and the portion shown in FIG. 4A and the vertical scanning circuit are externally attached, and only the display portion shown in FIG. It is formed on a substrate as a thin film transistor array. On the other hand, in a thin film transistor array using a polycrystalline silicon film as a semiconductor film or a single crystal silicon film that is single-crystallized by laser annealing or the like, since the mobility of a channel portion is large, a peripheral driving circuit is also provided on the substrate at the same time. Can be formed.

【0005】以上のように構成された薄膜トランジスタ
アレイについて、以下にその動作について説明する。
The operation of the thin film transistor array configured as described above will be described below.

【0006】図4(a)に示すように、N型トランジス
タであるアナログスイッチ3のゲート電極は水平走査回
路1の出力端1〜nに、ソース電極はビデオ信号線2
に、ドレイン電極は映像信号線4に接続されている。ま
た液晶表示装置の表示部は図4(b)に示すように、映
像信号線4と垂直走査線5との交点に画素トランジスタ
6が形成されており、そのゲート電極が垂直走査線5
に、ソース電極が映像信号線4に、ドレイン電極が画素
電極8にそれぞれ接続されている。図4(b)では詳細
を省略し、等価回路的に示しているが、電気的には液晶
10を挟んで画素電極8と対向電極9が対向した構成と
なっている。
As shown in FIG. 4A, the gate electrode of the analog switch 3 which is an N-type transistor is connected to the output terminals 1 to n of the horizontal scanning circuit 1, and the source electrode is connected to the video signal line 2.
In addition, the drain electrode is connected to the video signal line 4. In addition, as shown in FIG. 4B, the display section of the liquid crystal display device has a pixel transistor 6 formed at the intersection of the video signal line 4 and the vertical scanning line 5, and its gate electrode is connected to the vertical scanning line 5.
The source electrode is connected to the video signal line 4 and the drain electrode is connected to the pixel electrode 8. Although the details are omitted in FIG. 4B and shown in an equivalent circuit, the pixel electrode 8 and the counter electrode 9 are electrically opposed to each other with the liquid crystal 10 interposed therebetween.

【0007】ビデオ信号V1,V2,V3は映像信号線
4の3本毎に共通接続されており、水平走査回路1から
の信号により映像信号線4を選択して供給される。この
ビデオ信号と同期して垂直走査回路(図示せず)からの
信号により垂直走査線5が選択され、画素トランジスタ
6がオンし、画素電極8へビデオ信号が供給される。
The video signals V 1, V 2, and V 3 are commonly connected for every three video signal lines 4. The video signal lines 4 are selected and supplied by a signal from the horizontal scanning circuit 1. The vertical scanning line 5 is selected by a signal from a vertical scanning circuit (not shown) in synchronization with the video signal, the pixel transistor 6 is turned on, and the video signal is supplied to the pixel electrode 8.

【0008】次に上記の構成を有する薄膜トランジスタ
アレイの検査方法について説明する。
Next, a method of inspecting the thin film transistor array having the above configuration will be described.

【0009】図4(a),(b)に示す回路構成を有す
る薄膜トランジスタアレイにおいて、共通ソース線12
と共通ドレイン線との間の電圧を印加し、電流を測定し
ながら水平走査回路1からの出力によって検査用トラン
ジスタ11をオンする。このとき電流が流れれば、検査
用トランジスタ11がオンしたことになり、結果として
信号線に断線がないことになるが、電流が流れなければ
信号線のどこかに断線が生じている。ただし、検査用ト
ランジスタ11が正常に動作することが条件である。
In the thin-film transistor array having the circuit configuration shown in FIGS.
A voltage between the common scanning line and the common drain line is applied, and the inspection transistor 11 is turned on by an output from the horizontal scanning circuit 1 while measuring a current. At this time, if a current flows, the inspection transistor 11 is turned on, and as a result, there is no disconnection in the signal line. However, if no current flows, there is a disconnection somewhere in the signal line. However, the condition is that the inspection transistor 11 operates normally.

【0010】[0010]

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、検査用トランジスタを内蔵しているため
に薄膜トランジスタアレイの基板面積が大きくなる上、
検査用トランジスタのゲートにリークがあると薄膜トラ
ンジスタアレイの正常な動作が妨げられて余分なものを
付加したために薄膜トランジスタアレイの歩留まりを下
げることになるという課題を有していた。
However, in the above-mentioned conventional structure, the area of the substrate of the thin film transistor array is increased because the inspection transistor is built in,
If there is a leak in the gate of the inspection transistor, the normal operation of the thin film transistor array is hindered, and there is an additional problem that the yield of the thin film transistor array is reduced because of the addition of extra components.

【0011】本発明は上記の従来の課題を解決するもの
で、薄膜トランジスタアレイの基板面積を大きくするこ
となく、また信号線の断線、短絡以外の検査も可能にす
る薄膜トランジスタアレイおよびその検査方法を提供す
ることを目的とする。
The present invention solves the above-mentioned conventional problems, and provides a thin film transistor array and an inspection method thereof capable of performing inspections other than disconnection and short circuit of signal lines without increasing the substrate area of the thin film transistor array. The purpose is to do.

【0012】[0012]

【課題を解決するための手段】この目的を達成するため
薄膜トランジスタアレイは、信号線の末端と共通線と
の間に容量素子を備えた構成を有しており、本発明の薄
膜トランジスタアレイの検査方法は、信号線の入力端を
介して容量素子を充電し、一定時間経過後に信号線の入
力端における電圧または電流を測定する。複数の平行な
信号線、前記信号線に電気的に絶縁されて交差する走査
線、ならびに、前記信号線と走査線との交差部分におい
て、ソースが信号線に、ゲートが走査線にそれぞれ接続
されたトランジスタが基板上に形成されており、前記各
信号線の末端と共通線との間に容量素子が挿入接続され
た薄膜トランジスタアレイを検査する方法であって、信
号線の入力端を介して容量素子を充電し、一定時間経過
後に信号線の入力端における電圧または電流を測定する
薄膜トランジスタアレイの検査方法である。また、信号
線を切り換えながら容量素子を充電した後、電圧または
電流を測定する請求項1記載の薄膜トランジスタアレイ
の検査方法である。また、走査線を切り換えながら電圧
または電流を測定する請求項2または3記載の薄膜トラ
ンジスタアレイの検査方法である。
[MEANS FOR SOLVING THE PROBLEMS] To achieve this object
The thin film transistor array has a configuration in which a capacitance element is provided between an end of a signal line and a common line, and the inspection method of the thin film transistor array of the present invention charges a capacitance element through an input terminal of a signal line. Then, the voltage or the current at the input end of the signal line is measured after a certain time has elapsed . Multiple parallel
Signal line, scanning that is electrically insulated from and crosses the signal line
Line and the intersection of the signal line and the scanning line.
The source is connected to the signal line and the gate is connected to the scanning line
Transistors formed on a substrate,
A capacitive element is inserted and connected between the end of the signal line and the common line.
A thin film transistor array, the method comprising:
Charges the capacitive element via the input end of the line
Measure the voltage or current at the input end of the signal line later
This is a method for inspecting a thin film transistor array. Also the signal
After charging the capacitive element while switching the lines, the voltage or
2. The thin film transistor array according to claim 1, wherein current is measured.
Is the inspection method. Also, while switching the scanning line,
4. The thin film tiger according to claim 2, wherein the current is measured.
This is an inspection method for transistor arrays.

【0013】[0013]

【作用】この構成によって、信号線が断線している時に
は容量素子が充電されないために測定時の電流が減少
し、また容量素子の容量と信号線の有している浮遊容量
との比を適切に選択しておくことにより信号線の末端近
傍での断線も容易に検出できる。また、一定時間充電し
た後、信号線の入力端で電圧を測定することによって、
信号線間の短絡や、信号線に接続されているトランジス
タの短絡などが検出できる。
With this configuration, when the signal line is disconnected, the capacitance element is not charged, so that the current at the time of measurement decreases, and the ratio of the capacitance of the capacitance element to the stray capacitance of the signal line is appropriately adjusted. In this case, disconnection near the end of the signal line can be easily detected. Also, after charging for a certain period of time, by measuring the voltage at the input end of the signal line,
A short circuit between signal lines, a short circuit of a transistor connected to the signal line, and the like can be detected.

【0014】[0014]

【実施例】以下本発明の一実施例における薄膜トランジ
スタアレイおよびその検査方法について、図面を参照し
ながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a thin film transistor array and an inspection method thereof according to an embodiment of the present invention will be described with reference to the drawings.

【0015】図1(a)は本発明の第1の実施例の薄膜
トランジスタアレイにおける映像信号線に映像信号を供
給するための回路構成を示す図、図1(b)は同薄膜ト
ランジスタアレイの表示部の回路構成を示す図である。
これらの図において、図4(a),(b)に示す従来例
と同一箇所には同一符号を付して、説明を省略する。ま
た、これらの図において、14は映像信号線4の末端に
接続された容量素子、15は容量素子14が接続された
電源線である。容量素子14の容量は映像信号線4の浮
遊容量と同程度が適切であるが、特にこの値にかかわる
ものではない。垂直走査線5に駆動信号を供給する垂直
走査回路については図示を省略した。なお、本実施例に
おいては、一方の端子が映像信号線4の末端に接続され
た容量素子14の他方の端子を電源線15に接続してい
るが、一定電位の共通線であれば電源線にこだわるもの
ではない。
FIG. 1A shows a circuit configuration for supplying a video signal to a video signal line in a thin film transistor array according to a first embodiment of the present invention, and FIG. 1B shows a display section of the thin film transistor array. FIG. 3 is a diagram showing a circuit configuration of FIG.
In these figures, the same parts as those in the conventional example shown in FIGS. 4A and 4B are denoted by the same reference numerals, and description thereof will be omitted. In these figures, reference numeral 14 denotes a capacitive element connected to the end of the video signal line 4, and 15 denotes a power supply line to which the capacitive element 14 is connected. The capacitance of the capacitance element 14 is appropriately equal to the stray capacitance of the video signal line 4, but is not particularly concerned with this value. A vertical scanning circuit for supplying a drive signal to the vertical scanning line 5 is not shown. In the present embodiment, one terminal is connected to the power supply line 15 while the other terminal of the capacitive element 14 connected to the end of the video signal line 4 is connected to the power supply line 15. It doesn't matter.

【0016】以上の薄膜トランジスタアレイは、図1
(a)に示す映像信号線に映像信号を供給するための回
路部分と図1(b)に示す表示部とに分けて説明してい
るが、画素トランジスタ6をアモルファスシリコン膜で
形成する場合には、映像信号および走査信号を供給する
ための回路部分は外付けの回路となるが、画素トランジ
スタ6を多結晶シリコン膜または単結晶シリコン膜で形
成する場合には、画素トランジスタ6と同時に映像信号
および走査信号を供給するための回路部分を同一基板上
に形成することができる。また容量素子14は薄膜トラ
ンジスタを形成する工程において、容易に基板上に形成
することができる。
The above thin film transistor array is shown in FIG.
The circuit portion for supplying the video signal to the video signal line shown in FIG. 1A and the display portion shown in FIG. 1B are described separately. However, when the pixel transistor 6 is formed of an amorphous silicon film, The circuit for supplying the video signal and the scanning signal is an external circuit, but when the pixel transistor 6 is formed of a polycrystalline silicon film or a single crystal silicon film, the video signal and the pixel signal are simultaneously output. In addition, a circuit portion for supplying a scanning signal can be formed over the same substrate. Further, the capacitor 14 can be easily formed over the substrate in the step of forming the thin film transistor.

【0017】なお、上記の薄膜トランジスタアレイの通
常の動作については図4(a),(b)に示す従来例と
同じであり、省略する。
The normal operation of the above-mentioned thin film transistor array is the same as that of the conventional example shown in FIGS.

【0018】次に本発明の一実施例における薄膜トラン
ジスタアレイの検査方法について、説明する。図2は本
発明の薄膜トランジスタアレイの検査方法における容量
素子を充電するステップを説明する図、図3は本発明の
薄膜トランジスタアレイの検査方法における電圧測定の
ステップを説明するための図である。なお、これらの図
では、図1(a),(b)に示す薄膜トランジスタアレ
イの水平走査回路およびアナログスイッチの部分のみを
示し、表示部および垂直走査回路については図示を省略
した。なお、図2および図3において、21,22,2
3はビデオ信号入力端子、24は電圧源、25は測定用
の回路を示すトランジスタ、26はトランジスタ25の
電源、27は抵抗、28はトランジスタ25の出力端子
を示している。
Next, a method of inspecting a thin film transistor array according to an embodiment of the present invention will be described. FIG. 2 is a diagram illustrating a step of charging a capacitive element in the method of testing a thin film transistor array of the present invention, and FIG. 3 is a diagram illustrating a step of voltage measurement in the method of testing a thin film transistor array of the present invention. In these drawings, only the horizontal scanning circuit and the analog switch of the thin film transistor array shown in FIGS. 1A and 1B are shown, and the display unit and the vertical scanning circuit are not shown. In FIGS. 2 and 3, 21, 22, 2
3 is a video signal input terminal, 24 is a voltage source, 25 is a transistor showing a circuit for measurement, 26 is a power supply of the transistor 25, 27 is a resistor, and 28 is an output terminal of the transistor 25.

【0019】まず図2に示すように、ビデオ入力端子2
1〜23を介して映像信号線4へ電圧源24から電圧を
印加し、図1(b)に示す容量素子14を充電する。次
に図3に示すように、電圧源24の代わりに測定回路を
接続し、トランジスタ25の出力端子28に得られる出
力を測定しながら水平走査回路1を走査し、各映像信号
線4の電位を測定する。このとき、ビデオ信号入力端子
21〜23を順次切り換えて測定するのであるが、映像
信号線4が正常であれば、容量素子14に充電された電
圧がトランジスタ25のゲートに印加されて出力端子2
8の出力がローレベルとなり、映像信号線4が断線また
は映像信号線4同士が短絡していればトランジスタ25
のゲートに所定の電圧が印加されないため、トランジス
タ25がオンせず、出力端子28の出力はハイレベルで
ある。この検査方法で検査できるのは、信号線の断線、
短絡だけでなく、映像信号線4にソースが接続された表
示部のトランジスタ6のソース・ドレイン間短絡または
ソース・ゲート間短絡が検査できる。
First, as shown in FIG.
A voltage is applied from a voltage source 24 to the video signal line 4 via 1 to 23 to charge the capacitive element 14 shown in FIG. Next, as shown in FIG. 3, a measuring circuit is connected in place of the voltage source 24, and the horizontal scanning circuit 1 is scanned while measuring the output obtained at the output terminal 28 of the transistor 25, and the potential of each video signal line 4 is measured. Is measured. At this time, the measurement is performed by sequentially switching the video signal input terminals 21 to 23. If the video signal line 4 is normal, the voltage charged in the capacitor 14 is applied to the gate of the transistor 25 and the output terminal 2
8 is at a low level, and if the video signal line 4 is disconnected or the video signal lines 4 are short-circuited, the transistor 25
Since no predetermined voltage is applied to the gate of the transistor 25, the transistor 25 does not turn on and the output of the output terminal 28 is at a high level. This inspection method can be used to check for broken signal lines,
In addition to the short circuit, a short circuit between the source and the drain or a short circuit between the source and the gate of the transistor 6 of the display unit whose source is connected to the video signal line 4 can be inspected.

【0020】以上の検査方法では走査線5には電圧が印
加されず、表示部のトランジスタ6はオンしていない
が、走査線5を選択しトランジスタ6をオンさせて上記
の検査を行うことにより表示部のトランジスタ6を検査
することができる。すなわち、走査線5を選択して1列
のトランジスタ6をオンさせ、水平走査回路1により映
像信号線4を選択し、図2に示すようにしてビデオ信号
入力端子21〜23を介して電圧を印加する。次に図3
に示す方法で電圧または電流を測定することにより、故
障箇所の同定が可能となる。
In the above inspection method, no voltage is applied to the scanning line 5 and the transistor 6 in the display section is not turned on. However, the above inspection is performed by selecting the scanning line 5 and turning on the transistor 6. The transistor 6 in the display portion can be inspected. That is, the scanning line 5 is selected, the transistor 6 in one column is turned on, the video signal line 4 is selected by the horizontal scanning circuit 1, and a voltage is applied through the video signal input terminals 21 to 23 as shown in FIG. Apply. Next, FIG.
By measuring the voltage or the current by the method described in (1), it is possible to identify the fault location.

【0021】[0021]

【発明の効果】本発明は、薄膜トランジスタアレイの信
号線の末端と電源線との間に容量素子を挿入し信号線
の断線や短絡、表示部のトランジスタの不良を検出でき
る優れた薄膜トランジスタアレイ検査方法実現でき
According to the present invention, there is provided an excellent thin film transistor array in which a capacitive element is inserted between an end of a signal line of a thin film transistor array and a power supply line to detect a disconnection or short circuit of a signal line and a defect of a transistor in a display portion . An inspection method can be realized .

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は本発明の薄膜トランジスタアレイの一
実施例における映像信号線に映像信号を供給するための
回路構成を示す図 (b)は同薄膜トランジスタアレイの表示部の回路構成
を示す図
1A is a diagram illustrating a circuit configuration for supplying a video signal to a video signal line in one embodiment of a thin film transistor array according to the present invention; FIG. 1B is a diagram illustrating a circuit configuration of a display unit of the thin film transistor array;

【図2】本発明の薄膜トランジスタアレイの検査方法の
一実施例における容量素子を充電するステップを説明す
るための図
FIG. 2 is a diagram for explaining a step of charging a capacitive element in an embodiment of the method for inspecting a thin film transistor array of the present invention.

【図3】本発明の薄膜トランジスタアレイの検査方法の
一実施例における電圧測定のステップを説明するための
FIG. 3 is a diagram for explaining a voltage measurement step in an embodiment of the method for inspecting a thin film transistor array of the present invention.

【図4】(a)は従来の薄膜トランジスタアレイの映像
信号線にビデオ信号を供給するための回路構成を示す図 (b)は同薄膜トランジスタアレイの表示部の回路構成
を示す図
4A is a diagram showing a circuit configuration for supplying a video signal to a video signal line of a conventional thin film transistor array. FIG. 4B is a diagram showing a circuit configuration of a display unit of the thin film transistor array.

【符号の説明】[Explanation of symbols]

1 水平走査回路 2 ビデオ信号線 3 アナログスイッチ 4 映像信号線 5 垂直走査線 6 画素トランジスタ 7 補助容量 8 画素電極 9 対向電極 10 液晶 11 検査用トランジスタ 12 共通ソース線 13 共通ドレイン線 14 容量素子 15 電源線 21,22,23 ビデオ信号入力端子 24 電圧源 25 トランジスタ 26 電源 27 抵抗 28 出力端子 DESCRIPTION OF SYMBOLS 1 Horizontal scanning circuit 2 Video signal line 3 Analog switch 4 Video signal line 5 Vertical scanning line 6 Pixel transistor 7 Auxiliary capacitance 8 Pixel electrode 9 Counter electrode 10 Liquid crystal 11 Inspection transistor 12 Common source line 13 Common drain line 14 Capacitance element 15 Power supply Line 21, 22, 23 Video signal input terminal 24 Voltage source 25 Transistor 26 Power supply 27 Resistance 28 Output terminal

フロントページの続き (56)参考文献 特開 平5−5866(JP,A) 特開 平5−289102(JP,A) 特開 昭62−151769(JP,A) 特開 昭50−17599(JP,A) 特開 平5−313132(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/136 G02F 1/133 550 G09G 3/36 Continuation of the front page (56) References JP-A-5-5866 (JP, A) JP-A-5-289102 (JP, A) JP-A-62-151769 (JP, A) JP-A-50-17599 (JP, A) , A) JP-A-5-313132 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/136 G02F 1/133 550 G09G 3/36

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の平行な信号線、前記信号線に電気
的に絶縁されて交差する走査線、ならびに、前記信号線
と走査線との交差部分において、ソースが信号線に、ゲ
ートが走査線にそれぞれ接続されたトランジスタが基板
上に形成されており、前記各信号線の末端と共通線との
間に容量素子が挿入接続された薄膜トランジスタアレイ
を検査する方法であって、信号線の入力端を介して容量
素子を充電し、一定時間経過後に信号線の入力端におけ
る電圧または電流を測定する薄膜トランジスタアレイの
検査方法。
A plurality of parallel signal lines, scanning lines electrically insulated from and intersecting with the signal lines, and at intersections between the signal lines and the scanning lines, a source scans the signal line and a gate scans the signal line. A thin film transistor array in which transistors respectively connected to the lines are formed on a substrate, and a capacitive element is inserted and connected between an end of each of the signal lines and a common line.
Is a method of inspecting a capacitor via an input end of a signal line.
Charge the element, and after a certain period of time,
Of the thin film transistor array that measures the voltage or current
Inspection methods.
【請求項2】 信号線を切り換えながら容量素子を充電
した後、電圧または電流を測定する請求項記載の薄膜
トランジスタアレイの検査方法。
Wherein after charging the capacitor by switching the signal line, the inspection method of a thin film transistor array according to claim 1, wherein measuring the voltage or current.
【請求項3】 走査線を切り換えながら電圧または電流
を測定する請求項または記載の薄膜トランジスタア
レイの検査方法。
3. A process according to claim 2 or 3 test method of thin film transistor array according to measure a voltage or current while switching the scan line.
JP5734694A 1994-03-28 1994-03-28 Inspection method for thin film transistor array Expired - Fee Related JP3191898B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5734694A JP3191898B2 (en) 1994-03-28 1994-03-28 Inspection method for thin film transistor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5734694A JP3191898B2 (en) 1994-03-28 1994-03-28 Inspection method for thin film transistor array

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001087018A Division JP2001352072A (en) 2001-03-26 2001-03-26 Thin-film transistor array

Publications (2)

Publication Number Publication Date
JPH07270820A JPH07270820A (en) 1995-10-20
JP3191898B2 true JP3191898B2 (en) 2001-07-23

Family

ID=13053020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5734694A Expired - Fee Related JP3191898B2 (en) 1994-03-28 1994-03-28 Inspection method for thin film transistor array

Country Status (1)

Country Link
JP (1) JP3191898B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5526187B2 (en) * 2012-05-07 2014-06-18 株式会社半導体エネルギー研究所 Display device

Also Published As

Publication number Publication date
JPH07270820A (en) 1995-10-20

Similar Documents

Publication Publication Date Title
JP2758103B2 (en) Active matrix substrate and manufacturing method thereof
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
US6566902B2 (en) Liquid crystal display device for testing signal line
US7212025B2 (en) Testing method for array substrate
TWI266559B (en) Method and device for inspecting active matrix substrate, program used for the inspection and information recording medium
EP0627722B1 (en) Light valve device with failure detection circuit
US20130335113A1 (en) Method for improved testing of transistor arrays
JP2672260B2 (en) TFT-LCD inspection method
US11467687B2 (en) Touch display apparatus, driving circuit and method for automatic defect detection
JPH1097203A (en) Display device
JPH1184420A (en) Liquid crystal display device, array substrate test method and tester for array substrate
JP3424302B2 (en) Liquid crystal display
JP3191898B2 (en) Inspection method for thin film transistor array
TWI254907B (en) Flat display apparatus and flat display apparatus testing method
JP2004271840A (en) Semiconductor device
US20070139069A1 (en) Method and apparatus for testing a liquid crystal cell
JP2001352072A (en) Thin-film transistor array
JPH07287247A (en) Inspection of active matrix substrate
JPH085691A (en) Inspection method for thin film transistor array
JP4782956B2 (en) Array substrate inspection method
JP3434352B2 (en) Display device
KR100206568B1 (en) Lcd device with gate line defect discrimination sensing method
JP3191883B2 (en) Active matrix substrate inspection equipment for liquid crystal
JPH0659283A (en) Method and device for inspecting tft-lcd
JP2002229056A (en) Electrode substrate for display device and its inspection method

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees