JP3189750B2 - 命令組合せ連続試験方式 - Google Patents

命令組合せ連続試験方式

Info

Publication number
JP3189750B2
JP3189750B2 JP22199597A JP22199597A JP3189750B2 JP 3189750 B2 JP3189750 B2 JP 3189750B2 JP 22199597 A JP22199597 A JP 22199597A JP 22199597 A JP22199597 A JP 22199597A JP 3189750 B2 JP3189750 B2 JP 3189750B2
Authority
JP
Japan
Prior art keywords
node
test
inter
unit
instruction sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22199597A
Other languages
English (en)
Other versions
JPH1153209A (ja
Inventor
和彦 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22199597A priority Critical patent/JP3189750B2/ja
Publication of JPH1153209A publication Critical patent/JPH1153209A/ja
Application granted granted Critical
Publication of JP3189750B2 publication Critical patent/JP3189750B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は命令組合せ連続試験
方式に関し、特にランダムに生成した試験命令列および
試験データを用いて多数の情報処理装置からなるシステ
ムの試験を行う命令組合せ連続試験方式に関する。
【0002】
【従来の技術】従来の命令組合せ連続試験方法において
は、複数の情報処理装置または複数のノードからなるシ
ステムの試験方法に関しては言及されていない。
【0003】例えば、特開昭62−203240号公報
には、先行制御を有効とした場合の試験命令列実行結果
と先行制御を無効とした場合の試験命令列実行結果以外
に、シミュレータによって実行した試験命令列の結果も
比較対象とすることにより、先行制御以外の誤りを検出
する方法が開示されている。
【0004】また、特開平4−102933号公報に
は、エラーが発生する試験命令列の実行開始および終了
位置を絞り込むことにより、先行制御を有するハードウ
ェアの試験における解析性を向上させる方法が示されて
いる。
【0005】特開平2−244337号公報および特開
平2−244338号公報には、試験命令列実行中に例
外が発生しないように試験命令列および試験データを生
成し、先行制御が最大の能力を発揮する環境において試
験を行う方法が開示されている。
【0006】特開平6−231000号公報には、マイ
クロプログラムカバレージトレーサ等により試験命令実
行後の試験網羅率を測定し、その結果を試験命令列生成
時にフィードバックすることにより試験漏れを防止する
方法が示されている。
【0007】特開昭62−203239号公報には、被
試験情報処理装置を試験する情報処理装置と被試験情報
処理装置との複数の情報処理装置によって試験が実行さ
れ、被試験情報処理装置に対して装置間通信などの擾乱
負荷を与えて試験を行う方法が示されている。
【0008】しかしながら、前述したように、いずれの
命令組合せ連続試験方法においても複数の情報処理装置
または複数のノードからなるシステムの試験方法につい
ては示されておらず、また、複数の情報処理装置を使用
する場合も試験処理装置と被試験情報処理装置という関
係おける試験方法となっている。ただし、各ノードに対
して従来の命令組合せ連続試験を人手により実行し、シ
ステムの試験を行うことは可能である。
【0009】
【発明が解決しようとする課題】第1の問題点は、各ノ
ードに対して命令組合せ連続試験を人手により実行する
ことによってマルチノードシステムの試験を行う従来の
方法では、問題が発生した場合に、その問題を再現させ
ることができないということである。その理由は、問題
を再現させるためには問題発生時と全く同じタイミング
で各ノードに試験命令列を実行させる必要があるが、人
手によって命令組合せ連続試験を起動する方法によって
はそれができないためである。
【0010】第2の問題点は、各ノードに対して命令組
合せ連続試験を人手により実行することによってマルチ
ノードシステムの試験を行う従来の方法では、問題が発
生した場合に解析に有効なデータを採取するのが困難な
ことである。その理由は、エラーを検出したノード以外
のノードの命令組合せ連続試験は実行継続しているの
で、特にノード間の影響による問題が発生した際は有効
なデータが消失しているためである。
【0011】第3の問題点は、ノード間の影響による問
題が発生した場合、問題の原因となった命令または命令
列を特定するのが不可能であることである。その理由
は、問題が発生した命令または命令列を特定するために
は問題発生時と同じ条件を発生させる必要があるが、あ
るノードで問題を発見しても他のノードは無関係に試験
を継続するため、問題発生条件を発生できないためであ
る。
【0012】第4の問題点は、発生した問題がノード間
の影響によるものなのか否か、また、ノード間の影響に
よるものである場合はどのノードの影響によるものかを
特定できないことである。その理由は、問題が発生した
場合に、その問題を再現させることができないためであ
る。発生した問題がノード間の影響によるものなのか否
か、また、どのノードの影響によるものであるのかを切
り分けるためには、命令組合せ連続試験を実行するノー
ドと実行しないノードとを各種組み合わせて問題が再現
するかどうかを確認する必要があるが、これは第1の問
題点が解決されないと不可能である。
【0013】本発明の目的は、上記従来の課題を解決
し、マルチノードシステムに対する命令組合せ連続試験
方式を提供することにある。
【0014】また、本発明の他の目的は、マルチノード
システムの試験に関して、エラー発生時の解析性の向上
および試験効率の向上を図る命令組合せ連続試験方式を
提供することにある。
【0015】さらに、本発明の別の目的は、マルチノー
ドシステムに対する命令組合せ連続試験を行うためのプ
ログラムを記録した記録媒体を提供することにある。
【0016】
【課題を解決するための手段】第1の発明の命令組合せ
連続試験方式は、複数の情報処理装置からなるノードが
複数存在するマルチノードシステムにおいて、マルチノ
ードシステムの全ノードからアクセス可能で、ノード間
同期に使用する現動作終了フラグおよび次動作開始フラ
グでなるノード間同期データが格納される共通記憶手段
(図1の121)と、各ノードに含まれ乱数に基づいて
試験命令列および試験データを生成する命令列生成部
(図1の112〜1n2)と、各ノードに含まれ試験命
令列の実行結果が正しいか否かの判定を行う実行結果判
定部(図1の113〜1n3)と、各ノードに含まれ前
記共通記憶手段に格納されたノード間同期データを使用
してノード間の同期制御を行うノード間同期部(図1の
114〜1n4)と、前記命令列生成部,前記実行結果
判定部,前記ノード間同期部および前記共通記憶手段に
より試験実行処理毎にノード間で同期して試験の実行制
御を行う試験実行制御部(図1の111〜1n1)とを
有する。
【0017】第1の発明においては、命令列生成部は乱
数に基づいて試験命令列および試験データを生成し、そ
の実行結果を実行結果判定部が判定する。また、共通記
憶手段は、ノード間の同期に必要な現動作終了フラグお
よび次動作開始フラグでなるノード間同期データを格納
し、このノード間同期データを操作することによりノー
ド間同期部がノード間の同期を行う。試験実行制御部
は、命令列生成,命令実行および結果判定のための実行
制御を行うとともに、試験実行処理毎にノード間の同期
制御を行う。このように、試験実行処理は、マルチノー
ドシステム全体で同期してなされるため、あるノードで
問題発生時に他のノードが試験実行を継続していること
により問題解析に必要なデータが消失するということが
ない。また、問題発生時の条件を再現することができる
ため、問題の再現性を確保でき、かつ、問題が発生した
命令または命令列の特定が可能となる。
【0018】また、第2の発明の命令組合せ連続試験方
式では、複数の情報処理装置からなるノードが複数存在
するマルチノードシステムにおいて、マルチノードシス
テムの全ノードからアクセス可能で、ノード間同期に使
用するノード間同期データが格納される共通記憶手段
(図1の121)と、各ノードに含まれ乱数に基づいて
試験命令列および試験データを生成する命令列生成部
(図1の112〜1n2)と、各ノードに含まれ試験命
令列の実行結果が正しいか否かの判定を行う実行結果判
定部(図1の113〜1n3)と、各ノードに含まれ前
記共通記憶手段に格納されたノード間同期データを使用
してノード間の同期制御を行うノード間同期部(図1の
114〜1n4)と、前記命令列生成部,前記実行結果
判定部,前記ノード間同期部および前記共通記憶手段に
より試験実行処理毎にノード間で同期して試験の実行制
御を行うとともに、特定のノードが自ノード以外の他ノ
ードの実行制御を行うように制御する試験実行制御部
(図1の111〜1n1)とを有する。
【0019】第2の発明においては、第1の発明の命令
組合せ連続試験方式において、試験実行制御部が命令列
生成部,実行結果判定部,ノード間同期部および共通記
憶手段により、試験実行処理毎にノード間の動作を同期
させて試験を行うことの他に、さらに、特定のノードが
自ノード以外のノードの制御を行う。このため、第1の
発明の作用の他に、どのノードが問題に影響していたか
の判断が可能となる。
【0020】一方、第3の発明の記録媒体は、コンピュ
ータを、乱数に基づいて試験命令列および試験データを
生成する命令列生成部,試験命令列の実行結果が正しい
か否かの判定を行う実行結果判定部,共通記憶手段に格
納された現動作終了フラグおよび次動作開始フラグでな
ノード間同期データを使用してノード間の同期制御を
行うノード間同期部,ならびに前記命令列生成部,前記
実行結果判定部,前記ノード間同期部および前記共通記
憶手段により試験実行処理毎にノード間で同期して試験
の実行制御を行う試験実行制御部として機能させるため
のプログラムを記録する。
【0021】また、第4の発明の記録媒体は、コンピュ
ータを、乱数に基づいて試験命令列および試験データを
生成する命令列生成部,試験命令列の実行結果が正しい
か否かの判定を行う実行結果判定部,共通記憶手段に格
納されたノード間同期データを使用してノード間の同期
制御を行うノード間同期部,ならびに前記命令列生成
部,前記実行結果判定部,前記ノード間同期部および前
記共通記憶手段により試験実行処理毎にノード間で同期
して試験の実行制御を行うとともに、特定のノードが自
ノード以外の他ノードの実行制御を行うように制御する
試験実行制御部として機能させるためのプログラムを記
録する。
【0022】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0023】図1を参照すると、本発明の第1の実施の
形態に係る命令組合せ連続試験方式は、試験実行制御部
1i1(i=1〜n、以下同様)と、命令列生成部1i
2と、実行結果判定部1i3と、ノード間同期部1i4
とを各ノード1iに含み、マルチノードシステム1の全
ノード11〜1nからアクセス可能な共通記憶手段12
1を含む。
【0024】共通記憶手段121には、ノード間同期に
使用するノード間同期データ1210が格納される。
【0025】試験実行制御部1i1は、命令列生成部1
i2,実行結果判定部1i3,ノード間同期部1i4お
よび共通記憶手段121により試験実行処理毎にノード
間で同期して試験の実行制御を行う。
【0026】命令列生成部1i2は、乱数に基づいて試
験命令列および試験データを生成する。
【0027】実行結果判定部1i3は、試験命令列の実
行結果が正しいか否かの判定を行う。
【0028】ノード間同期部1i4は、共通記憶手段1
21に格納されたノード間同期データ1210を使用し
てノード間の同期制御を行う。
【0029】図2を参照すると、第1の実施の形態に係
る命令組合せ連続試験方式の処理は、自ノード初期化/
共通記憶手段初期化ステップA01と、ノード間同期ス
テップA02と、命令列生成ステップA03と、ノード
間同期ステップA04と、試験実行ステップA05と、
ノード間同期ステップA06と、期待値生成ステップA
07と、結果判定ステップA08と、エラー出力/アナ
ライズステップA09と、試験終了判定ステップA10
とからなる。
【0030】次に、このように構成された第1の実施の
形態に係る命令組合せ連続試験方式の動作について、図
1および図2を参照して説明する。
【0031】まず、各ノード1iの試験実行制御部1i
1は、自ノードの初期化および共通記憶手段121に格
納されたノード間同期データ1210の初期化を行う
(ステップA0l)。
【0032】次に、各ノード1iの試験実行制御部1i
1は、ノード間同期部1i4により、他ノードとステッ
プA0lの完了の同期を行う(ステップA02)。な
お、ノード間同期部1i4は、共通記憶手段121に格
納されたノード間同期データ1210を操作することに
より、他ノードとの同期を図る。これは、以下の処理に
おいての同期についても同様である。
【0033】続いて、各ノード1iの試験実行制御部1
i1は、命令列生成部1i2に試験命令列および試験デ
ータを生成させる(ステップA03)。命令列生成部1
i2は、乱数によりこれら試験命令列および試験データ
を生成する。
【0034】次に、各ノード1iの試験実行制御部1i
1は、他ノードとステップA03の完了を待ち合わせ、
全ノード11〜1nで同期して試験命令列の実行を指示
するように制御する(ステップA04)。
【0035】続いて、各ノード1iの試験実行制御部1
i1は、命令列生成部1i2が生成した試験命令列を被
試験対象装置に実行させる(ステップA05)。
【0036】その後、各ノード1iの試験実行制御部1
i1は、ノード間同期部1i4により、他ノードとステ
ップA05の完了の同期を行う(ステップA06)。
【0037】次に、各ノード1iの試験実行制御部1i
1は、同じ試験命令列をシミュレータで実行するか,先
行制御なしの状態で被試験対象装置に実行させるか,ま
たは他の方法によるかして、期待値を生成する(ステッ
プA07)。
【0038】続いて、各ノード1iの試験実行制御部1
i1は、実行結果判定部1i3により、試験実行結果と
生成した期待値とを比較することにより、結果の良否判
定を行う。その結果、BADの場合はステップA09に
移り、GOODの場合はステップA10に移る(ステッ
プA08)
【0039】ステップA08において試験命令列実行結
果がBADの場合、各ノード1iの試験実行制御部1i
1は、エラーメッセージを出力する。この際、必要なら
ばエラーとなった命令または命令列の特定(アナライズ
動作)を行う(ステップA09)。
【0040】最後に、各ノード1iの試験実行制御部1
i1は、試験の終了判定を行う(ステップA10)。そ
の結果、試験を継続する場合は、ステップA02に制御
を戻す。
【0041】次に、本発明の第2の実施の形態について
図面を参照して詳細に説明する。
【0042】図1を参照すると、本発明の第2の実施の
形態に係る命令組合せ連続試験方式は、試験実行制御部
1i1と、命令列生成部1i2と、実行結果判定部1i
3と、ノード間同期部1i4とを各ノード1iに含み、
マルチノードシステム1の全ノード11〜1nからアク
セス可能な共通記憶手段121を含む。
【0043】共通記憶手段121には、ノード間同期に
使用するノード間同期データ1210が格納される。
【0044】試験実行制御部1i1は、命令列生成部1
i2,実行結果判定部1i3,ノード間同期部1i4お
よび共通記憶手段121により試験実行処理毎にノード
間で同期して試験の実行制御を行うとともに、特定のノ
ードが他のノードの制御行う。
【0045】命令列生成部1i2は、乱数に基づいて試
験命令列および試験データを生成する。
【0046】実行結果判定部1i3は、試験命令列の実
行結果が正しいか否かの判定を行う。
【0047】ノード間同期部1i4は、共通記憶手段1
21に格納されたノード間同期データ1210を使用し
てノード間の同期制御を行う。
【0048】図3を参照すると、第2の実施の形態に係
る命令組合せ連続試験方式の処理は、自ノード初期化/
共通記憶手段初期化ステップB01と、ノード間同期/
起動ノード決定/次動作種別設定ステップB02と、動
作種別命令列生成判定ステップB03と、命令列生成ス
テップB04と、ノード間同期ステップB05と、試験
実行ステップB06と、ノード間同期ステップB07
と、期待値生成ステップB08と、結果判定ステップB
09と、エラー出力/マスタノード決定/アナライズス
テップB10と、試験終了判定ステップB11とからな
る。
【0049】次に、このように構成された第2の実施の
形態に係る命令組合せ連続試験方式の動作について、図
1および図3を参照して説明する。
【0050】まず、各ノード1iの試験実行制御部1i
1は、自ノードの初期化および共通記憶手段121に格
納されたノード間同期データ1210の初期化を行う
(ステップB0l)。
【0051】次に、各ノード1iの試験実行制御部1i
1は、ノード間同期部1i4により、他ノードとステッ
プB0lの完了の同期を行う。また、特定のノード(以
下、マスタノードという)の実行制御部1i1は、試験
実行制御動作を起動するノードを決定し、次の動作種別
を共通記憶手段121のノード間同期データ1210に
格納する(ステップB02)。なお、ノード間同期部1
i4は、共通記憶手段121に格納されたノード間同期
データ1210を操作することにより、他ノードとの同
期を図る。これは、以下の処理においての同期について
も同様である。
【0052】次に、マスタノードから起動されたノード
の試験実行制御部1i1は、ノード間同期データ121
0に格納された次動作種別が命令列生成であるか否かに
応じて、ステップB04またはステップB06に移る
(ステップB03)。
【0053】次動作種別が命令列生成の場合、マスタノ
ードから起動されたノードの試験実行制御部1i1は、
命令列生成部1i2に試験命令列および試験データを生
成させる(ステップB04)。命令列生成部1i2は、
乱数によりこれら試験命令列および試験データを生成す
る。
【0054】次に、マスタノードから起動されたノード
の試験実行制御部1i1は、他ノードとステップB04
の完了を待ち合わせ、ノード間の同期を図る(ステップ
B05)。
【0055】続いて、マスタノードから起動されたノー
ドの試験実行制御部1i1は、命令列生成部1i2が生
成した試験命令列を被試験対象装置に実行させる(ステ
ップB06)。
【0056】命令列実行後は、マスタノードから起動さ
れたノードの試験実行制御部1i1は、ノード間同期部
1i4によって他ノードと同期を図る(ステップB0
7)。
【0057】各ノード1iの試験実行制御部1i1は、
同じ試験命令列をシミュレータで実行するか,先行制御
なしの状態で被試験対象装置に実行させるか,または他
の方法によるかして、期待値を生成する(ステップB0
8)。
【0058】次に、各ノード1iの試験実行制御部1i
1は、実行結果判定部1i3により試験実行結果と生成
した期待値とを比較することによって結果の良否判定を
行う(ステップB09)。その結果、BADの場合はス
テップB10に移り、GOODの場合はステップB1l
に移る。
【0059】ステップB09において試験命令列実行結
果がBADの場合は、各ノード1iの試験実行制御部1
i1は、エラーメッセージを出力し、マスタノードを決
定する。この際、必要ならばエラーとなった命令または
命令列の特定(アナライズ動作)を行う(ステップB1
0)。
【0060】最後に、各ノード1iの試験実行制御部1
i1は、試験の終了判定を行う(ステップB1l)。そ
の結果、試験を継続する場合は、ステップB02に制御
を戻す。
【0061】次に、本発明の第3の実施の形態について
図面を参照して説明する。
【0062】図4を参照すると、本発明の第3の実施の
形態は、全ノード11〜1nが、試験実行制御部111
〜1n1,命令列生成部112〜1n2,実行結果判定
部113〜1n3およびノード間同期部114〜1n4
として機能するための試験プログラムを記録した記録媒
体131〜13nをそれぞれ備える。これら記録媒体1
31〜13nは、磁気ディスク,半導体メモリ,その他
の記録媒体であってもよい。
【0063】試験プログラムは、記録媒体131〜13
nから各ノード11〜1nに読み込まれ、各ノード11
〜1nの動作をそれぞれ制御する。試験プログラムによ
る各ノード11〜1nの動作は、図1ないし図3に示し
た第1または第2の実施の形態に係る命令組合せ連続試
験方式の場合と全く同様になるので、その詳しい説明を
割愛する。
【0064】
【実施例】次に、本発明の第1の実施の形態に係る命令
組合せ連続試験方式の一実施例を、図面を参照して詳細
に説明する。
【0065】図5を参照すると、本発明の第lの実施の
形態に係る命令組合せ連続試験方式の一実施例は、複数
のノード11〜1nと、これらのノード11〜1nを接
続するノード間接続部12とを含むマルチノードシステ
ム1の構成である。
【0066】各ノード1iには、試験実行制御部1il
と、命令列生成部1i2と、実行結果判定部1i3と、
ノード間同期部1i4とを含む。また、ノード間接続部
12には、共通記憶手段121を含む。
【0067】試験実行制御部1ilは、命令列生成部1
i2,実行結果判定部1i3およびノード間同期部1i
4の制御を行い、試験実行単位毎にノード間の同期を図
りながら試験実行を行うように試験実行制御を行う。
【0068】命令列生成部1i2は、乱数に基づいて試
験命令列および試験データを生成する。
【0069】実行結果判定部1i3は、試験命令列の実
行結果が正しいか否かの判定を行う。
【0070】ノード間同期部1i4は、ノード間同期デ
ータ1210として現動作終了フラグ1211および次
動作開始フラグ1212を共通記憶手段121に格納
し、このノード間同期データ1210を使用してノード
間の同期制御を行う。
【0071】共通記憶手段121は、マルチノードシス
テム1において各ノード11〜1nから共通に書き込み
および読み出しが行え、ノード間同期部1i4がノード
間同期制御に必要なノード間同期データ1210を格納
する。ノード間同期データ1210は、現動作終了フラ
グ1211および次動作開始フラグ1212からなる。
【0072】図6を参照すると、第1の実施の形態に係
る命令組合せ連続試験方式の一実施例の処理は、自ノー
ド初期化ステップC01と、マスタノード判定ステップ
C02と、ノード間同期データ初期化ステップC03
と、ノード間同期ステップC04と、命令列生成ステッ
プC05と、ノード間同期ステップC06と、試験実行
ステップC07と、ノード間同期ステップC08と、期
待値生成ステップC09と、結果判定ステップC10
と、エラー出力ステップC11と、アナライズステップ
C12と、アナライズ結果出力ステップC13と、試験
終了判定ステップC14とからなる。
【0073】図7を参照すると、ノード間同期部1i4
の処理は、スレーブノード判定ステップD01と、現動
作終了フラグONステップD02と、次動作開始フラグ
ON判定ステップD03と、現動作終了フラグON判定
ステップD04と、次動作開始フラグONステップD0
5と、次動作開始フラグOFFステップD06とからな
る。
【0074】次に、本発明の第1の実施の形態に係る命
令組合せ連続試験方式の一実施例の動作について、図5
ないし図7を参照して説明する。
【0075】各ノード1iの試験実行制御部1ilは、
自ノードの初期化を行う(ステップC0l)。
【0076】次に、各ノード1iの試験実行制御部1i
lは、自ノードがマルチノードシステム1全体の試験実
行制御を行うノード、すなわちマスタノードであるか否
かを判断する(ステップC02)。マスタノード決定方
法は、オペレータがマスタノードを指定する方法,試験
実行毎に順番に持ち回る方法,最若番ノードをマスタノ
ードとする方法などの種々の方法が考えられる。ここで
は、説明を簡単にするため、最若番ノードをマスタノー
ドとする。
【0077】マスタノードの試験実行制御部111は、
共通記憶手段121中のノード間同期データ1210
(現動作終了フラグ1211および次動作開始フラグ1
212)の初期化を行う(ステップC03)。
【0078】各ノード1iの試験実行制御部1ilは、
ノード間同期部1i4によりステップC0lまたはステ
ップC03の完了を待ち合わせノード間の同期を図る
(ステップC04)。なお、ノード間同期部1i4の動
作は別に説明する。
【0079】次に、各ノード1iの試験実行制御部1i
lは、命令列生成部1i2により試験命令列および試験
データを生成する(ステップC05)。
【0080】その後、各ノード1iの試験実行制御部1
ilは、ノード間同期部1i4によってステップC05
の完了を待ち合わせ、ノード間の同期を図る(ステップ
C06)。
【0081】次に、各ノード1iの試験実行制御部1i
lは、試験命令列を実行させる(ステップC07)。
【0082】その後、各ノード1iのの試験実行制御部
1ilは、ノード間同期部1i4によってステップC0
7の完了を待ち合わせ、ノード間の同期を図る(ステッ
プC08)。
【0083】次に、各ノード1iの試験実行制御部1i
lは、試験命令列に対する期待値を生成する(ステップ
C09)。期待値生成方法としては、ハードウェアの先
行制御を無効とした場合の実行結果を期待値とする方
法,ハードウェア動作をシミュレートするプログラムで
の試験命令列の実行結果を期待値とする方法,それらを
組み合わせる方法等が考えられる。ここでは、説明を簡
単にするため、ハードウェアの先行制御を無効にして試
験命令列を実行した結果を期待値とする方法とする。
【0084】次に、各ノード1iの試験実行制御部1i
lは、ステップC09で生成された期待値に基づき、実
行結果判定部1i3によって実行結果の良否(GOOD
/BAD)を判定し、結果がGOODの場合はステップ
C14に移り、結果がBADの場合はステップC1l移
る(ステップC10)。
【0085】実行結果判定部1i3の判定結果がBAD
の場合は、各ノード1iの試験実行制御部1ilは、エ
ラー内容の出力処理を行う(ステップC1l)。
【0086】次に、各ノード1iの試験実行制御部1i
lは、エラーが発生した命令または命令列の特定処理
(以下、アナライズ動作という)を行う(ステップC1
2)。アナライズ動作は、本発明においては本質的なも
のではないため詳細は説明はしないが、試験命令列の実
行範囲を挟めながらステップC04からステップC10
を実行し、BADとならなくなった最後の命令をエラー
発生ポイントとして指摘するものである。
【0087】続いて、各ノード1iの試験実行制御部1
ilは、試験命令列の実行結果およびアナライズ動作の
結果の出力処理を行う(ステップC13)。
【0088】最後に、各ノード1iの試験実行制御部1
ilは、試験の終了判定を行う(ステップC14)。そ
の結果、試験を継続する場合は、ステップC04に制御
を戻す。なお、試験終了判定は、試験回数およびエラー
発生などの実行モードによるもの,実行時間によるも
の,オペレータからの中断要求等によるものなどがあ
る。
【0089】次に、ノード間同期部1i4の動作を、図
7を用いて説明する。
【0090】ノード間同期部1i4は、まず、自ノード
がマスタノードかマスタノード以外のノード(以下、ス
レーブノードという)かを判定する(ステップD0
l)。
【0091】自ノードがスレーブノードの場合、ノード
間同期部1i4は、共通記憶手段121内の現動作終了
フラグ1211をONにする(ステップD02)。
【0092】次に、ノード間同期部1i4は、共通記憶
手段121内の次動作開始フラグ1212がONとなる
のを待ち、次動作開始フラグ1212がONの場合は処
理を終了する(ステップD03)。
【0093】一方、自ノードがマスタノードの場合、ノ
ード間同期部1i4は、全ての他ノードに対する現動作
終了フラグ1211がONとなるのを待ち合わせる(ス
テップD04)。全ての他ノードの現動作終了フラグ1
211がONの場合、ノード間同期部1i4は、次動作
開始フラグ1212をONにした後(ステップD0
5)、OFFにする(ステップD06)。
【0094】次に、本発明の第2の実施の形態に係る命
令組合せ連続試験方式の一実施例を図面を参照して詳細
に説明する。
【0095】図8を参照すると、本発明の第2の実施の
形態に係る命令組合せ連続試験方式の一実施例の構成
は、複数のノード11〜1nと、これらのノード11〜
1nを接続するノード間接続部12とを含むマルチノー
ドシステム1である。
【0096】各ノード1iには、試験実行制御部1il
と、命令列生成部1i2と、実行結果判定部1i3と、
ノード間同期部1i4とを含む。また、ノード間接続部
12には、共通記憶手段121を含む。
【0097】試験実行制御部1ilは、命令列生成部1
i2,実行結果判定部1i3およびノード間同期部1i
4の制御を行い、試験実行単位毎にノード間の同期を図
りながら試験実行を行うように試験実行制御を行う。ま
た、試験実行制御部1ilは、特定のノードがどのノー
ドを起動するか等の制御を行う。
【0098】命令列生成部1i2は、乱数に基づいて試
験命令列および試験データを生成する。
【0099】実行結果判定部1i3は、試験命令列の実
行結果が正しいか否かの判定を行う。
【0100】ノード間同期部1i4は、ノード間同期デ
ータ1210として現動作終了フラグ1211,次動作
開始フラグ1212および次動作種別フラグ1213を
共通記憶手段121に格納し、このノード間同期データ
1210を使用してノード間の同期制御を行う。
【0101】共通記憶手段12は、マルチノードシステ
ム1において各ノード1iから共通に書き込みおよび読
み出しが行え、ノード間同期部1i4がノード間同期制
御に必要なノード間同期データ1210を格納する。ノ
ード間同期データ1210は、現動作終了フラグ121
1,次動作開始フラグ1212および次動作種別フラグ
1213からなる。
【0102】図9を参照すると、第2の実施の形態に係
る命令組合せ連続試験方式の一実施例の処理は、自ノー
ド初期化ステップE01と、マスタノード判定ステップ
E02と、ノード間同期データ初期化ステップE03
と、マスタノード判定ステップE04と、起動ノード決
定ステップE05と、次動作種別設定ステップE06
と、ノード間同期ステップE07と、動作種別命令列生
成判定ステップE08と、命令列生成ステップE09
と、ノード間同期ステップE10と、動作種別命令列実
行判定ステップE11と、試験実行ステップE12と、
ノード間同期ステップE13と、期待値生成ステップE
14と、結果判定ステップE15と、エラー出力ステッ
プE16と、マスタノード決定ステップE17と、アナ
ライズステップE18と、アナライズ結果出力ステップ
E19と、試験終了判定ステップE20とからなる。
【0103】図10を参照すると、ノード間同期部1i
4の処理は、スレーブノード判定ステップF01と、現
動作終了フラグONステップF02と、次動作開始フラ
グON判定ステップF03と、次動作種別フラグ読み出
しステップF04と、現動作終了フラグON判定ステッ
プF05と、次動作開始フラグONステップF06と、
次動作開始フラグOFFステップF07とからなる。
【0104】図11を参照すると、試験実行制御部1i
lの起動ノード決定処理は、エラー発生ノード起動ステ
ップG01と、結果判定ステップG02と、起動判定対
象ノード番号設定ステップG03と、エラー発生ノード
判定ステップG04と、起動判定対象ノード除外ステッ
プG05と、結果判定ステップG06と、起動判定対象
ノード復元ステップG07と、起動判定対象ノード番号
判定ステップG08と、起動判定対象ノード増加ステッ
プG09とからなる。
【0105】次に、このように構成された第2の実施の
形態に係る命令組合せ連続試験方式の一実施例の動作に
ついて、図8ないし図11を参照して説明する。
【0106】まず、各ノード1iの試験実行制御部1i
lは、自ノードの初期化を行う(ステップE0l)。
【0107】次に、各ノード1iの試験実行制御部1i
lは、自ノードがマルチノードシステム1全体の試験実
行制御を行うノード、すなわちマスタノードであるか否
かを判断する(ステップE02)。マスタノード決定方
法は、オペレータがマスタノードを指定する方法,試験
実行毎に順番に持ち回る方法,最若番ノードをマスタノ
ードとする方法などの種々の方法が考えられる。ここで
は、説明を簡単にするため、最若番ノードをマスタノー
ドとする。
【0108】マスタノードの試験実行制御部111は、
共通記憶手段12中のノード間同期データ1210であ
る現動作終了フラグ1211,次動作開始フラグ121
2および次動作種別フラグ1213の初期化を行う(ス
テップE03)。
【0109】次に、各ノード1iの試験実行制御部1i
lは、次ノードがマスタノードか否かを判断し、マスタ
ノードの場合はステップE05に移り、スレーブノード
の場合はステップE07に移る(ステップE04)。
【0110】マスタノードの試験実行制御部111は、
起動するノードを決定する(ステップE05)。これ
は、発生した問題がどのノードの影響によるものかを絞
り込むために必要な動作である。絞り込む方法は、別に
説明する。
【0111】次に、マスタノードの試験実行制御部11
lは、次動作の種別を決定して、共通記憶手段121中
の次動作種別フラグ1213に設定する(ステップE0
6)。
【0112】続いて、各ノード1iの試験実行制御部1
ilは、ノード間同期部1i4によりステップE03ま
たはステップE06の完了を待ち合わせ、ノード間の同
期を図るとともに、次動作種別情報を得る(ステップE
07)。なお、ノード間同期部1i4の動作は、別に説
明する。
【0113】次に、各ノード1iの試験実行制御部1i
lは、ノード間同期部1i4から得た次動作の種別情報
によって、次動作種別が命令列生成の場合はステップE
09に移り、それ以外の場合はステップE1lに移る
(ステップE08)。
【0114】次動作種別が命令列生成の場合は、各ノー
ド1iの試験実行制御部1ilは、命令列生成部1i2
により試験命令列および試験データを生成する(ステッ
プE09)。
【0115】その後、各ノード1iの試験実行制御部1
ilは、ノード間同期部1i4によってステップE09
の完了を待ち合わせ、ノード間の同期を図る(ステップ
E10)。
【0116】次に、各ノード1iの試験実行制御部1i
lは、ノード間同期部1i4から得た次動作の種別情報
によって、次動作種別が命令列実行の場合にはステップ
E12に移り、それ以外の場合はステップE08に制御
を戻す(ステップE1l)。
【0117】次動作種別が命令列実行の場合は、各ノー
ド1iの試験実行制御部1ilは、試験命令列を実行さ
せる(ステップE12)。
【0118】その後、各ノード1iの試験実行制御部1
ilは、ノード間同期部1i4によってステップE12
の完了を待ち合わせ、ノード間の同期を図る(ステップ
E13)。
【0119】次に、各ノード1iの試験実行制御部1i
lは、試験命令列に対する期待値を生成する(ステップ
E14)。期待値生成方法としては、ハードウェアの先
行制御を無効とした場合の実行結果を期待値とする方
法,ハードウェア動作をシミュレートするプログラムで
の試験命令列の実行結果を期待値とする方法,それらを
組み合わせる方法等が考えられる。ここでは、説明を簡
単にするため、ハードウェアの先行制御を無効にして試
験命令列を実行した結果を期待値とする方法とする。
【0120】次に、各ノード1iの試験実行制御部1i
lは、ステップE14で生成された期待値に基づき、実
行結果判定部1i3によって実行結果の良否(GOOD
/BAD)を判定する。結果がGOODの場合はステッ
プE20に移り、結果がBADの場合はステップE16
に移る(ステップE15)。
【0121】実行結果判定部1i3の判定結果がBAD
の場合は、各ノード1iの試験実行制御部1ilは、エ
ラーの出力を行う(ステップE16)。
【0122】その後、マスタノードの試験実行制御部1
ilは、次のマスタノードを決定する(ステップE1
7)。これは、通常エラーを検出したノードとする。
【0123】次に、各ノード1iの試験実行制御部1i
lは、エラーが発生した命令または命令列の特定処理
(以下、アナライズ動作という)を行う(ステップE1
8)。アナライズ動作は、本発明においては本質的なも
のではないため詳細に説明はしないが、試験命令列の実
行範囲を挟めながらステップE04からステップE15
を実行し、BADとならなくなった最後の命令をエラー
発生ポイントとして指摘するものである。
【0124】次に、各ノード1iの試験実行制御部1i
lは、試験命令列の実行結果およびアナライズ動作の結
果の出力処理を行う(ステップE19)。
【0125】最後に、各ノード1iの試験実行制御部1
ilは、試験の終了判定(実行モード,実行時間,オペ
レータ中断要求等)を行う(ステップE20)。その結
果、試験を継続する場合は、ステップE04に制御を戻
す。
【0126】次に、ノード間同期部1i4の動作を、図
10を用いて説明する。
【0127】ノード間同期部1i4は、まず、自ノード
がマスタノードかマスタノード以外のスレーブノードか
を判定する(ステップF0l)。
【0128】自ノードがスレーブノードの場合、ノード
間同期部1i4は、共通記憶手段12内の現動作終了フ
ラグ1211をONにする(ステップF02)。
【0129】次に、ノード間同期部1i4は、共通記憶
手段121内の次動作開始フラグ1212がONとなる
のを待ち(ステップF03)、次動作開始フラグ121
2がONの場合は、次動作種別フラグ1213の内容を
読み出し、試験実行制御部1ilに渡す(ステップF0
4)。
【0130】一方、自ノードがマスタノードの場合、ノ
ード間同期部1i4は、全ての他ノードに対する現動作
終了フラグ1211がONとなるのを待ち合わせる(ス
テップF05)。
【0131】全ての他ノードの現動作終了フラグ121
1がONの場合、ノード間同期部1i4は、次動作開始
フラグをONにした後(ステップF06)、OFFにす
る(ステップF07)。
【0132】次に、試験実行制御部1ilの実行ノード
起動決定方法について、図11を用いて説明する。本決
定方法は、一例であり、他の決定方法でもエラー発生に
影響していたノードの切り分けは可能である。
【0133】まず、試験実行制御部1ilは、エラー発
生ノードのみを起動対象とする(ステップG0l)。こ
の結果、エラーがなければ、このエラーは他ノードの影
響でないこととなる。ここで切り分けは完了する(ステ
ップG02)。
【0134】エラーが発生していれば、試験実行制御部
1ilは、起動判定対象ノードを最若番ノードとする
(ステップG03)。
【0135】次に、試験実行制御部1ilは、起動判定
対象ノードがエラー発生ノードかどうかを判定し、エラ
ー発生ノードであればステップG09に移り、エラー発
生ノードでなければステップG05に移る(ステップG
04)。
【0136】起動判定対象ノードがエラー発生ノードで
ない場合は、試験実行制御部1ilは、起動判定対象ノ
ードを起動対象から外す(ステップG05)。その試験
実行結果がBADであればステップG08に移り、エラ
ーが発生していなければステップG07に移る(ステッ
プG06)。
【0137】実行結果がBADでない場合は、試験実行
制御部1ilは、起動判定対象ノードはエラーに影響し
ているため起動対象に戻す(ステップG07)。
【0138】次に、試験実行制御部1ilは、起動判定
対象ノード番号が最大ノード番号と同じかどうかを判定
し、同じであれば切り分けを完了し、異なる場合はステ
ップG09に移る(ステップG08)。
【0139】起動判定対象ノード番号が最大ノード番号
と異なる場合は、試験実行制御部1ilは、起動判定対
象ノード番号を1つ増やし(ステップG09)、ステッ
プG04に制御を戻す。
【0140】
【発明の効果】本発明の命令組合せ連続試験方式では、
以下の効果がある。
【0141】(1) 問題発生タイミングの再現性を確
保できるため、ノード間の影響による問題に対する有効
データが採取可能となる。
【0142】(2) マルチノードシステムとしての問
題発生命令(列)を特定することが可能となる。
【0143】(3) 発生した問題がノード間の動作の
影響によるものかどうかを判定できる。また、問題がノ
ード間の影響によるものである場合に、どのノードかを
特定できる。
【図面の簡単な説明】
【図1】本発明の第1および第2の実施の形態に係る命
令組合せ連続試験方式の構成図である。
【図2】第1の実施の形態に係る命令組合せ連続試験方
式の動作フローである。
【図3】第2の実施の形態に係る命令組合せ連続試験方
式の動作フローである。
【図4】本発明の第3の実施の形態に係る命令組合せ連
続試験方式の構成図である。
【図5】第1の実施の形態に係る命令組合せ連続試験方
式の一実施例の構成図である。
【図6】第1の実施の形態に係る命令組合せ連続試験方
式の一実施例の動作フローである。
【図7】第1の実施の形態に係る命令組合せ連続試験方
式の一実施例におけるノード間同期部の動作フローであ
る。
【図8】第2の実施の形態に係る命令組合せ連続試験方
式の一実施例の構成図である。
【図9】第2の実施の形態に係る命令組合せ連続試験方
式の一実施例の動作フローである。
【図10】第2の実施の形態に係る命令組合せ連続試験
方式の一実施例におけるノード間同期部の動作フローで
ある。
【図11】第2の実施の形態に係る命令組合せ連続試験
方式の一実施例における試験実行制御部の起動ノード決
定処理の動作フローである。
【符号の説明】
1 マルチノードシステム 11〜1n ノード 12 ノード間接続部 111〜1n1 試験実行制御部 112〜1n2 命令列生成部 113〜1n3 実行結果判定部 114〜1n4 ノード間同期部 121 共通記憶手段 131〜13n 記録媒体 1210 ノード間同期データ 1211 現動作終了フラグ 1212 次動作開始フラグ 1213 次動作種別フラグ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 11/22 - 11/277 G06F 15/16 - 15/177

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の情報処理装置からなるノードが複
    数存在するマルチノードシステムにおいて、 マルチノードシステムの全ノードからアクセス可能で、
    ノード間同期に使用する現動作終了フラグおよび次動作
    開始フラグでなるノード間同期データが格納される共通
    記憶手段と、 各ノードに含まれ乱数に基づいて試験命令列および試験
    データを生成する命令列生成部と、 各ノードに含まれ試験命令列の実行結果が正しいか否か
    の判定を行う実行結果判定部と、 各ノードに含まれ前記共通記憶手段に格納されたノード
    間同期データを使用してノード間の同期制御を行うノー
    ド間同期部と、 前記命令列生成部,前記実行結果判定部,前記ノード間
    同期部および前記共通記憶手段により試験実行処理毎に
    ノード間で同期して試験の実行制御を行う試験実行制御
    部とを有することを特徴とする命令組合せ連続試験方
    式。
  2. 【請求項2】 複数の情報処理装置からなるノードが複
    数存在するマルチノードシステムにおいて、 マルチノードシステムの全ノードからアクセス可能で、
    ノード間同期に使用する 現動作終了フラグおよび次動作
    開始フラグでなるノード間同期データが格納される共通
    記憶手段と、 各ノードに含まれ乱数に基づいて試験命令列および試験
    データを生成する命令列生成部と、 各ノードに含まれ試験命令列の実行結果が正しいか否か
    の判定を行う実行結果判定部と、 各ノードに含まれ前記共通記憶手段に格納されたノード
    間同期データを使用して、自ノードがスレーブノードで
    あれば前記現動作終了フラグをオンにして前記次動作開
    始フラグがオンになるのを待って処理を終了し、自ノー
    ドがマスタノードであれば全ての他ノードに対する現動
    作終了フラグがオンとなるのを待ち合わせ、全ての他ノ
    ードに対する現動作終了フラグがオンとなれば前記次動
    作開始フラグをオンにした後にオフすることにより、ノ
    ード間の同期制御を行うノード間同期部と、 前記命令列生成部,前記実行結果判定部,前記ノード間
    同期部および前記共通記憶手段により試験実行処理毎に
    ノード間で同期して試験の実行制御を行う試験実行制御
    部とを有することを特徴とする 命令組合せ連続試験方
    式。
  3. 【請求項3】 複数の情報処理装置からなるノードが複
    数存在するマルチノードシステムにおいて、 マルチノードシステムの全ノードからアクセス可能で、
    ノード間同期に使用するノード間同期データが格納され
    る共通記憶手段と、 各ノードに含まれ乱数に基づいて試験命令列および試験
    データを生成する命令列生成部と、 各ノードに含まれ試験命令列の実行結果が正しいか否か
    の判定を行う実行結果判定部と、 各ノードに含まれ前記共通記憶手段に格納されたノード
    間同期データを使用してノード間の同期制御を行うノー
    ド間同期部と、 前記命令列生成部,前記実行結果判定部,前記ノード間
    同期部および前記共通記憶手段により試験実行処理毎に
    ノード間で同期して試験の実行制御を行うとともに、特
    定のノードが自ノード以外の他ノードの実行制御を行う
    ように制御する試験実行制御部とを有することを特徴と
    する命令組合せ連続試験方式。
  4. 【請求項4】 前記ノード間同期データが、現動作終了
    フラグ,次動作開始フラグおよび次動作種別フラグでな
    る請求項3記載の命令組合せ連続試験方式。
  5. 【請求項5】 コンピュータを、乱数に基づいて試験命
    令列および試験データを生成する命令列生成部,試験命
    令列の実行結果が正しいか否かの判定を行う実行結果判
    定部,共通記憶手段に格納された現動作終了フラグおよ
    び次動作開始フラグでなるノード間同期データを使用し
    てノード間の同期制御を行うノード間同期部,ならびに
    前記命令列生成部,前記実行結果判定部,前記ノード間
    同期部および前記共通記憶手段により試験実行処理毎に
    ノード間で同期して試験の実行制御を行う試験実行制御
    部として機能させるためのプログラムを記録した記録媒
    体。
  6. 【請求項6】 コンピュータを、乱数に基づいて試験命
    令列および試験データを生成する命令列生成部,試験命
    令列の実行結果が正しいか否かの判定を行う実行結果判
    定部,共通記憶手段に格納されたノード間同期データを
    使用してノード間の同期制御を行うノード間同期部,な
    らびに前記命令列生成部,前記実行結果判定部,前記ノ
    ード間同期部および前記共通記憶手段により試験実行処
    理毎にノード間で同期して試験の実行制御を行うととも
    に、特定のノードが自ノード以外の他ノードの実行制御
    を行うように制御する試験実行制御部として機能させる
    ためのプログラムを記録した記録媒体。
JP22199597A 1997-08-04 1997-08-04 命令組合せ連続試験方式 Expired - Fee Related JP3189750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22199597A JP3189750B2 (ja) 1997-08-04 1997-08-04 命令組合せ連続試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22199597A JP3189750B2 (ja) 1997-08-04 1997-08-04 命令組合せ連続試験方式

Publications (2)

Publication Number Publication Date
JPH1153209A JPH1153209A (ja) 1999-02-26
JP3189750B2 true JP3189750B2 (ja) 2001-07-16

Family

ID=16775447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22199597A Expired - Fee Related JP3189750B2 (ja) 1997-08-04 1997-08-04 命令組合せ連続試験方式

Country Status (1)

Country Link
JP (1) JP3189750B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013105237A1 (ja) * 2012-01-11 2013-07-18 富士通株式会社 試験プログラム、試験方法、及び処理装置
WO2016200921A1 (en) * 2015-06-09 2016-12-15 Machine Zone, Inc. Distributed scalable workload testing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56110170A (en) * 1980-02-06 1981-09-01 Nec Corp Multiprocessor
JPH064330A (ja) * 1992-06-23 1994-01-14 Nec Corp 試験システム
JP3192890B2 (ja) * 1994-11-21 2001-07-30 富士通株式会社 並列試験装置

Also Published As

Publication number Publication date
JPH1153209A (ja) 1999-02-26

Similar Documents

Publication Publication Date Title
US9514029B2 (en) Partial recording of a computer program execution for replay
WO2015154517A1 (zh) 一种软件故障的定位方法、装置及设备
JPH0823837B2 (ja) サンプリング性能分析方法及び装置
US20120047492A1 (en) Deployment of a tool for testing migrated applications
US20060259827A1 (en) Navigating trace data
JP6904049B2 (ja) 情報処理装置、情報処理方法、およびプログラム
US20060277440A1 (en) Method, system, and computer program product for light weight memory leak detection
JPH06222952A (ja) デバッグ支援装置
CN111131936A (zh) 一种光模块的监控方法、监控装置、交换机及存储介质
JP2003029983A (ja) 侵入監視による起動時間の短縮方法およびシステム
WO2016176053A1 (en) Establishing causality order of computer trace records
JPH1196130A (ja) マルチプロセッシングシステムの性能評価方法および装置並びにマルチプロセッシングシステムの性能評価プログラムを格納した記憶媒体
JP3189750B2 (ja) 命令組合せ連続試験方式
KR20140102113A (ko) 커미트 민감도 테스트들
CN110515758A (zh) 一种故障定位方法、装置、计算机设备及存储介质
CN117493179A (zh) 流量录制回放方法、装置、存储介质及电子设备
WO2017197982A1 (zh) 报文处理方法、装置及系统和计算机存储介质
CN115630025B (zh) 用于监控共享文件系统内文件变动的系统和方法
CN112416536B (zh) 提取处理器执行上下文的方法及处理器
JPH07311693A (ja) デバッグ方式
US20080301500A1 (en) System and Method for Identifying and Manipulating Logic Analyzer Data from Multiple Clock Domains
JPH11161523A (ja) 障害情報収集装置
JP2004038350A (ja) 計算機の加速試験方法
JP2663893B2 (ja) アーキテクチャ・シミュレータ
CN112256404B (zh) 一种虚拟机自省方法、装置、设备及介质

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees