JP3187222U - 拡大された気室空間を有する撮像素子パッケージ - Google Patents

拡大された気室空間を有する撮像素子パッケージ Download PDF

Info

Publication number
JP3187222U
JP3187222U JP2013005137U JP2013005137U JP3187222U JP 3187222 U JP3187222 U JP 3187222U JP 2013005137 U JP2013005137 U JP 2013005137U JP 2013005137 U JP2013005137 U JP 2013005137U JP 3187222 U JP3187222 U JP 3187222U
Authority
JP
Japan
Prior art keywords
chip
image pickup
pickup device
device package
thin plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2013005137U
Other languages
English (en)
Inventor
修文 杜
仁龍 郭
永宏 蕭
朝斌 陳
孟南 何
志誠 許
欽福 林
宗憲 辛
Original Assignee
勝開科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 勝開科技股▲ふん▼有限公司 filed Critical 勝開科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3187222U publication Critical patent/JP3187222U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】結像品質を改善する拡大された気室空間を有する撮像素子パッケージを提供する。
【解決手段】基板１０、チップ２０、上蓋３０および封止樹脂体４０から構成される。チップは、基板に接合され、上蓋プラスチック薄板３１は、チップ上に接着される。透明蓋体３２は、プラスチック薄板３１に接合され、チップの感光領域２２１の上方を被覆して気室３３を形成する。封止樹脂体４０は、基板上に配置され、チップおよび上蓋の四周を被覆する。プラスチック薄板３１の厚さにより、透明蓋体とチップとの間の距離が増大することにより、気室３３空間が拡大する。これにより、光線が多重屈折および反射することによるゴースト画像の発生を防止し、撮像効果を改善することができる。
【選択図】図１

Description

本考案は、撮像素子パッケージに関し、特に、撮像効果を改善するために応用される拡大された気室空間を有する撮像素子パッケージに関する。
科学技術の進歩に伴い、各メーカーは、ユーザの要請に応じて映像マルチメディア製品の機能を向上することを努力目標としている。撮像素子は、これらの電子製品にとって、重要な素子である。撮像素子は、光信号を受信し、光信号を電気信号に変換する。その後、外部装置により、この電気信号が分析される。撮像素子は、電子製品の内部に配置され、撮影などの機能を提供する。
従来の撮像素子パッケージ（Ｉｍａｇｅ ｓｅｎｓｏｒ ｐａｃｋａｇｅ）は、主に、撮像素子チップ（Ｓｅｎｓｏｒ ｃｈｉｐ）が基板上に配置され、ボンディングワイヤを介して撮像素子チップと基板とが電気的に接続される。その後、透明蓋体（例えば、ガラス）が撮像素子チップの上方に配置される。これにより、光線が透明蓋体を透過し、撮像素子チップにより、撮像が行われる。封止が完了した後の撮像素子は、システムメーカーに供給され、プリント基板などの外部装置に配置される。その後、デジタルカメラ、デジタルビデオカメラ、監視装置、携帯電話、車用撮像素子モジュールなどの各種電子製品に応用される。
撮像素子は、大量生産が可能であるという特徴を有する必要がある以外に、撮像効果に優れることも非常に重要である。従来技術においては、撮像素子の大きさを縮小するために、透明蓋体が撮像素子チップ上に略直接貼合される。このため、透明蓋体と撮像素子チップとの間の距離は、非常に短い。従って、光線が透明蓋体から撮像素子チップ上の感光領域に入射したとき、容易に多重屈折および反射が発生し、結像品質が劣化し、ゴースト画像（ｇｈｏｓｔ ｉｍａｇｅ）が発生する。
特開２００３−２１８３３３号公報 特開昭５８−３４６８１号公報
本考案の第１の目的は、透明蓋体とチップとの間にプラスチック薄板が配置されることにより、透明蓋体とチップとの間の距離が増大され、これにより、撮像素子パッケージの結像品質を改善することができる拡大された気室空間を有する撮像素子パッケージを提供することにある。
本考案の第２の目的は、射出成形により、透明蓋体とプラスチック薄板とが接合されるため、製造工程を簡単にすることができる拡大された気室空間を有する撮像素子パッケージを提供することにある。
本考案の第３の目的は、透明蓋体の上表面の周縁が封止樹脂体により被覆されることにより、水分がチップに浸入する経路が延長されるため、水分により、撮像素子パッケージの撮像効果が影響を受けるのを防止することができる、拡大された気室空間を有する撮像素子パッケージを提供することにある。
上述の課題を解決するために、本考案の拡大された気室空間を有する撮像素子パッケージは、
複数の第１の導電接点が形成される第１の表面と、第２の表面と、を含む基板と、
第１の表面上に接合される第３の表面と、感光領域を含む第４の表面と、感光領域の周囲に配置され、複数の第１の導電接点に電気的に接続される複数の第２の導電接点と、を含むチップと、
第４の表面上に接着されるプラスチック薄板と、プラスチック薄板に接合され、感光領域を被覆することにより、気室を形成する透明蓋体と、を含む上蓋と、
基板上に配置され、チップおよび上蓋の四周を被覆する封止樹脂体と、を備える。
本考案を実施することにより、下記の効果が達成される。
１．気室空間が拡大される上、透明蓋体とチップとの間の距離も増大されることにより、撮像素子パッケージの結像品質を改善することができる。
２．射出成形により、透明蓋体とプラスチック薄板とが接合されるため、製造工程を簡単にすることができ、製造コストを低減することができる。
３．透明蓋体の上表面の周縁が封止樹脂体により被覆されることにより、水分がチップに浸入する経路が延長されるため、水分により、撮像素子パッケージの撮像効果が影響を受けるのを防止することができる。
本考案の第１実施形態による拡大された気室空間を有する撮像素子パッケージを示す断面図である。 本考案の第２実施形態による拡大された気室空間を有する撮像素子パッケージを示す断面図である。 本考案の上蓋の第１実施形態を示す斜視図である。 図３の線Ａ−Ａに沿った断面図である。 本考案の第３実施形態による拡大された気室空間を有する撮像素子パッケージを示す断面図である。 本考案の第４実施形態による拡大された気室空間を有する撮像素子パッケージを示す断面図である。 図６の平面図である。 本考案の上蓋の第２実施形態を示す斜視図である。 図８の線Ｂ−Ｂに沿った断面図である。 本考案の上蓋を示す分解断面図である。 本考案の基板の第２の表面に配置される半田パッドの第１実施形態を示す底面図である。 本考案の基板の第２の表面に配置される半田パッドの第２実施形態を示す底面図である。
当該技術に熟知する者が本考案の技術内容、目的および長所を簡単に理解できるように、本考案の実施方式を図面に沿って詳細に説明する。
図１は、本考案の第１実施形態による拡大された気室空間を有する撮像素子パッケージを示す断面図である。図２は、本考案の第２実施形態による拡大された気室空間を有する撮像素子パッケージを示す断面図である。図３は、本考案の上蓋３０の第１実施形態を示す斜視図である。図４は、図３の線Ａ−Ａに沿った断面図である。図５は、本考案の第３実施形態による拡大された気室空間を有する撮像素子パッケージを示す断面図である。図６は、本考案の第４実施形態による拡大された気室空間を有する撮像素子パッケージを示す断面図である。図７は、図６の上面図である。図８は、本考案の上蓋３０’の第２実施形態を示す斜視図である。図９は、図８の線Ｂ−Ｂに沿った断面図である。図１０は、本考案の上蓋３０’を示す分解断面図である。図１１は、本考案の基板１０の第２の表面１２に配置される半田パッド１２２の第１実施形態を示す底面図である。図１２は、本考案の基板１０の第２の表面１２に配置される半田パッド１２２の第２実施形態を示す底面図である。
（第１実施形態）
図１を参照する。図１に示すように、本考案の第１実施形態による拡大された気室空間を有する撮像素子パッケージは、基板１０、チップ２０、上蓋３０および封止樹脂体４０を含む。
図１に示すように、基板１０は、一般の撮像素子パッケージに使用される基板１０であり、例えば、回路基板とすることができる。基板１０は、第１の表面１１および第２の表面１２を有する。第１の表面１１は、基板１０の上表面であり、第２の表面１２は、基板１０の下表面である。基板１０の第１の表面１１には、複数の第１の導電接点１１１が形成される。第２の表面１２には、複数の半田ボール１２１（ｓｏｌｄｅｒ ｂａｌｌ）が配置される。基板１０には、回路構造が設けられて、その回路構造を介して第１の導電接点１１１と半田ボール１２１とは、電気的に接続される。また、撮像素子パッケージは、半田ボール１２１を介し、他の回路装置に電気的に接続される。
チップ２０は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）撮像チップまたはＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅ Ｄｅｖｉｃｅ）であって、光線を検出する。チップ２０は、第３の表面２１および第４の表面２２を有する。第３の表面２１は、チップ２０の下表面であり、第４の表面２２は、チップ２０の上表面である。チップ２０の第３の表面２１は、基板１０の第１の表面１１に接合される。即ち、チップ２０は、基板１０の第１の表面１１上に配置される。また、チップ２０は、接着剤８０により、基板１０の第１の表面１１上に接着してもよい。
また、チップ２０の第４の表面２２は、感光領域２２１および複数の第２の導電接点２２２を有する。感光領域２２１は、複数の感光素子から構成される。第２の導電接点２２２は、感光領域２２１の周囲に配置され、感光素子に電気的に接続される。ボンディングワイヤ２３を介し、チップ２０上の第２の導電接点２２２と、基板１０上の第１の導電接点１１１と、が電気的に接続されることにより、感光素子は、半田ボール１２１に間接的に電気的に接続される。
図３および図４を参照する。図３および図４に示すように、上蓋３０は、プラスチック薄板３１および透明蓋体３２を備える。プラスチック薄板３１の材料は、液晶ポリエステル（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｅｓｔｅｒ：ＬＣＰ）または耐熱プラスチック材料であるため、操作および環境による高熱に対する耐熱性を有する。
図３に示すように、プラスチック薄板３１は、筐体とすることができる。また、プラスチック薄板３１の中央には、光線が通過するための開口３１１が設けられる。図４に示すように、プラスチック薄板３１は、第５の表面３１２および第６の表面３１３を有する。透明蓋体３２は、第７の表面３２１および第８の表面３２２を有する。第１の接着剤５０（例えば、エポキシ樹脂）により、プラスチップ薄板３１の第５の表面３１２が透明蓋体３２の第７の表面３２１に接着されることにより、透明蓋体３２は、プラスチック薄板３１の開口３１１を完全に被覆する。即ち、第１の接着剤５０を利用することにより、透明蓋体３２は、プラスチック薄板３１上に接着され、透明蓋体３２の周縁端部がプラスチック薄板３１の外部に突出する。また、プラスチック薄板３１は、射出成形（Ｉｎｊｅｃｔｉｏｎ Ｍｏｌｄｉｎｇ）により、透明蓋体３２に接合してもよい。
図１を参照する。図１に示すように、第２の接着剤６０（例えば、エポキシ樹脂）を用いることにより、プラスチック薄板３１の第６の表面３１３をチップ２０の第４の表面２２上に接着する。また、第２の接着剤６０は、チップ２０の感光領域２２１と第２の導電接点２２２との間に配置する必要があるが、感光領域２２１を被覆してはならない。従って、光線は、透明蓋体３２を通過した後、プラスチック薄板３１の開口３１１を通過し、チップ２０の感光領域２２１に入射する。また、第２の接着剤６０は、感光領域２２１の周囲に塗布され、塗布される形状は、プラスチック薄板３１の形状に整合する。このため、プラスチック薄板３１は、チップ２０の第４の表面２２上に確実に接着され、透明蓋体３２とプラスチック薄板３１とチップ２０との間に気室３３（ａｉｒ ｃａｖｉｔｙ）が形成される。
プラスチック薄板３１は、所定の厚さを有するため、プラスチック薄板３１の厚さを利用することにより、透明蓋体３２を持ち上げ、チップ２０と透明蓋体３２との間に持ち上げられたストッパ壁が形成される。また、透明蓋体３２とチップ２０の感光領域２２１との間にも所定の距離が形成されるため、気室３３空間が拡大される。気室３３空間が拡大され、透明蓋体３２とチップ２０との間の距離も増大されるため、撮像効果を改善することができ、従来の撮像素子パッケージのように、透明蓋体３２とチップ２０との間の距離が短すぎることにより、光線が多重屈折および反射し、ゴースト画像（Ｇｈｏｓｔ Ｉｍａｇｅ）が発生することがない。
封止樹脂体４０は、基板１０上に塗布または成形され、チップ２０、プラスチック薄板３１および透明蓋体３２の周囲を被覆し、ボンディングワイヤ２３を内部に完全に封止する。これにより、撮像素子パッケージの封止が完了する。封止樹脂体４０は、ディスペンサによる塗布（ｄｉｓｐｅｎｓｉｎｇ）または金型成形により、基板１０上に配置されるが、これらの方法に限定されない。
（第２実施形態）
図２を参照する。図２は、本考案の第２実施形態による拡大された気室空間を有する撮像素子パッケージを示す断面図である。図２に示すように、封止樹脂体４０は、透明蓋体３２の第８の表面３２２の周縁を被覆してもよい。透明蓋体３２の上表面の四周が封止樹脂体４０により被覆されることにより、水分がチップ２０に浸入する経路が延長されるため、水分が撮像素子パッケージの撮像効果に影響を与えるのを防止する。
また、封止樹脂体４０は、液状化合物（Ｌｉｑｕｉｄ ｃｏｍｐｏｕｎｄ）またはモールドコンパウンド（Ｍｏｌｄ Ｃｏｍｐｏｕｎｄ）とすることができる。
（第３実施形態）
図５を参照する。図５は、本考案の第３実施形態による拡大された気室空間を有する撮像素子パッケージを示す断面図である。図５に示すように、撮像素子パッケージの上蓋３０’は、さらに他の実施形態により実施することができる。図８および図９を参照する。図８および図９に示すように、上蓋３０’は、第１実施形態および第２実施形態と同様に、透明蓋体３２を備える。また、予め、射出成形により、透明蓋体３２の外周をプラスチック薄板３１’により被覆してもよい。プラスチック薄板３１’の材料は、耐熱プラスチック材料または液晶ポリエステル（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｅｓｔｅｒ：ＬＣＰ）とする。
図９および図１０を参照する。図９および図１０に示すように、プラスチック薄板３１’は、第１の板体３１４、第２の板体３１５および第３の板体３１６からなる。第１の板体３１４および第３の板体３１６の中央には、第１実施形態および第２実施形態と同様に、開口３１１’が形成される。第２の板体３１５は、第１の板体３１４の四周の辺縁から垂直に延伸されたものであり、第２の板体３１５により、第１の板体３１４上に突出端部が形成される。第３の板体３１６は、第２の板体３１５の突出端部から水平方向に中央に延伸したものであり、第１の板体３１４と平行である。第１の板体３１４と第２の板体３１５と第３の板体３１６との間には、凹溝３１７が形成される。
図９および図１０に示すように、透明蓋体３２の周縁端部は、凹溝３１７内に接合される。透明蓋体３２の側面３２３、第７の表面３２１の四周周縁および第８の表面３２２の四周周縁は、全て、プラスチック薄板３１’により被覆される。透明蓋体３２の四周がプラスチック薄板３１’に被覆されるため、透明蓋体３２の第８の表面３２２に第３の板体３１６が増設された構造となる。これにより、水分がチップ２０に浸入する経路が延長され、水分が撮像素子パッケージの撮像効果に影響を与えるのを防止することができ、撮像素子パッケージの信頼性が向上する。
図５を参照する。図５に示すように、第１の板体３１４は、第３の接着剤７０により、チップ２０の第４の表面２２に接着される。第３の接着剤７０は、第１実施形態および第２実施形態と同様に、チップ２０の感光領域２２１と第２の導電接点２２２との間に配置され、感光領域２２１を被覆してはならず、感光領域２２１が遮蔽されて感光領域２２１が光線を検出する機能が影響を受けるのを防止する。また、第３の接着剤７０は、感光領域２２１の周囲に塗布され、塗布される形状は、第１の板体３１４の底面の形状に整合するため、プラスチック薄板３１’をチップ２０の第４の表面２２上に確実に接着することができ、感光領域２２１をプラスチック薄板３１’と透明蓋体３２とによって形成される気室３３の内部に密封することができる。
透明蓋体３２と第３の接着剤７０との間の第１の板体３１４は、所定の厚さを有するため、第１の板体３１４の厚さにより、透明蓋体３２を持ち上げ、チップ２０と透明蓋体３２との間に持ち上げられたストッパ壁が形成される。また、透明蓋体３２とチップ２０の感光領域２２１との間にも所定の距離が形成されるため、気室３３空間が拡大される。気室３３空間が拡大され、透明蓋体３２とチップ２０との間の距離も増大されるため、撮像効果を改善することができ、従来の撮像素子パッケージのように、透明蓋体３２とチップ２０との間の距離が短すぎることにより、光線が多重屈折および反射し、ゴースト画像が発生することがない。
（第４実施形態）
図６および図７を参照する。図６は、本考案の第４実施形態による拡大された気室空間を有する撮像素子パッケージを示す断面図である。図７は、図６の平面図である。図６および図７に示すように、プラスチック薄板３１’の第３の板体３１６の上面辺縁には、ダム９０（ｄａｍ）（図７を参照）が配置される。封止樹脂体４０を基板１０上に金型成形するとき、ダム９０が金型の内表面に当接されてストッパ壁（図示せず）が形成される。封止樹脂体４０を金型のキャビティ内に注入したとき、ダム９０により、封止樹脂体４０は、透明蓋体３２の外部に阻止されるため、透明蓋体３２の第８の表面３２２上の中央領域に流れ込まない。また、金型は、ダム９０上を直接押圧し、上蓋３０’の第３の板体３１６に接触しないため、上蓋３０’が破損するのを防止することができる。
また、金型成形により、撮像素子パッケージを封止するときに使用される封止樹脂体４０は、モールドコンパウンド（Ｍｏｌｄ Ｃｏｍｐｏｕｎｄ）であるため、コストが液状化合物よりも低い。これにより、材料コストを大幅に低減することができる。また、トランスファー成形（Ｔｒａｎｓｆｅｒ Ｍｏｌｄｉｎｇ）によって封止樹脂体４０を金型成形することができるため、製造工程のサイクルタイム（Ｃｙｃｌｅ Ｔｉｍｅ）を大幅に短縮し、単位時間当たりの生産数（ｔｈｒｏｕｇｈｐｕｔ）を増加させることができ、間接的にコストを低減することができる。
図１１および図１２を参照する。図１１および図１２に示すように、基板１０の第２の表面１２には、半田ボール１２１を配置することができる以外に、半田パッド１２２を配置してもよい。半田パッド１２２は、基板１０の内部の回路構造に電気的に接続されることにより、第１の表面１１上の第１の導電接点１１１に電気的に接続される。半田パッド１２２を利用することにより、撮像素子パッケージを他の回路装置に電気的に接続することができる。半田パッド１２２は、第２の表面１２の周縁に配置する（図１１を参照）か、或いは、第２の表面１２にマトリクス状（図１２を参照）に配列することができる。
上述の各実施形態は、本考案の特徴を示すものであり、その目的は、当該技術に熟知するものが本考案の内容を理解し、実施することであり、本考案の範囲を限定することではない。従って、本考案の主旨を逸脱しない範囲における修飾または変更は、全て本考案の特許請求の範囲に含まれる。
１０ 基板
１１ 第１の表面
１１１ 第１の導電接点
１２ 第２の表面
１２１ 半田ボール
１２２ 半田パッド
２０ チップ
２１ 第３の表面
２２ 第４の表面
２２１ 感光領域
２２２ 第２の導電接点
２３ ボンディングワイヤ
３０ 上蓋
３０’ 上蓋
３１ プラスチック薄板
３１’ プラスチック薄板
３１１ 開口
３１１’ 開口
３１２ 第５の表面
３１３ 第６の表面
３１４ 第１の板体
３１５ 第２の板体
３１６ 第３の板体
３１７ 凹溝
３２ 透明蓋体
３２１ 第７の表面
３２２ 第８の表面
３２３ 側面
３３ 気室
４０ 封止樹脂体
５０ 第１の接着剤
６０ 第２の接着剤
７０ 第３の接着剤
８０ 接着剤
９０ ダム

Claims (12)

  1. 複数の第１の導電接点が形成される第１の表面と、第２の表面とを有する基板と、
    前記第１の表面上に接合される第３の表面と、感光領域を形成した第４の表面と、前記感光領域の周囲に配置され、前記複数の第１の導電接点に電気的に接続される複数の第２の導電接点と、を有するチップと、
    前記チップの感光領域を囲う第４の表面上に接着されるプラスチック薄板と、前記プラスチック薄板に接合され、前記感光領域上方を被覆することにより、気室を形成する透明蓋体と、を有する上蓋と、
    前記基板上の前記チップおよび前記上蓋の四周を被覆する封止樹脂体と、
    前記プラスチック薄板の上面の辺縁に配置されて上記封止樹脂体を樹脂封止の際にせき止めるダムと、
    から構成され、前記プラスチック薄板は、前記チップの第４の表面に接着される第１の板体と、該第１の板体の辺縁から垂直に延伸する第２の板体と、該第２の板体の端部から水平に中央方向に延伸する第３の板体と、を有し、前記第１の板体、第２の板体および第３の板体により、凹溝が形成され、前記透明蓋体の周縁端部は、前記凹溝内に接合されることを特徴とする拡大された気室空間を有する撮像素子パッケージ。
  2. 前記基板は、回路基板であることを特徴とする請求項１記載の拡大された気室空間を有する撮像素子パッケージ。
  3. 前記チップは、ＣＭＯＳ撮像素子チップまたはＣＣＤであることを特徴とする請求項１記載の拡大された気室空間を有する撮像素子パッケージ。
  4. 前記第２の導電接点と前記第１の導電接点とは、ボンディングワイヤを介して電気的に接続されることを特徴とする請求項１記載の拡大された気室空間を有する撮像素子パッケージ。
  5. 前記感光領域は、複数の感光素子から構成されることを特徴とする請求項１記載の拡大された気室空間を有する撮像素子パッケージ。
  6. 前記プラスチック薄板の材料は、液晶ポリエステルまたは耐熱プラスチック材料であることを特徴とする請求項１記載の拡大された気室空間を有する撮像素子パッケージ。
  7. 前記プラスチック薄板と前記透明蓋体とは、射出成形により、互いに接合されることを特徴とする請求項１記載の拡大された気室空間を有する撮像素子パッケージ。
  8. 前記透明蓋体は、第７の表面、第８の表面および側面を有し、前記凹溝は、前記側面、第７の表面の四周および前記第８の表面の四周を被覆することを特徴とする請求項１記載の拡大された気室空間を有する撮像素子パッケージ。
  9. 前記封止樹脂体は、前記チップ、前記上蓋および前記ダムの周囲に塗布または成形されることを特徴とする請求項１記載の拡大された気室空間を有する撮像素子パッケージ。
  10. 前記封止樹脂体は、液状化合物またはモールドコンパウンドであることを特徴とする請求項１記載の拡大された気室空間を有する撮像素子パッケージ。
  11. 前記第２の表面に配置される複数の半田ボールまたは複数の半田パッドをさらに有し、前記半田ボールまたは前記半田パッドは、前記基板の回路構造を介して前記第１の導電接点に電気的に接続されることを特徴とする請求項１記載の拡大された気室空間を有する撮像素子パッケージ。
  12. 前記半田パッドは、前記第２の表面の周縁に配置されるか、或いは、前記第２の表面にマトリクス状に配置されることを特徴とする請求項１１記載の拡大された気室空間を有する撮像素子パッケージ。
JP2013005137U 2009-07-29 2013-09-04 拡大された気室空間を有する撮像素子パッケージ Expired - Lifetime JP3187222U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22936709P 2009-07-29 2009-07-29
US61/229,367 2009-07-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012004738A Continuation JP2012080129A (ja) 2009-07-29 2012-01-13 拡大された気室空間を有する撮像素子パッケージ

Publications (1)

Publication Number Publication Date
JP3187222U true JP3187222U (ja) 2013-11-14

Family

ID=42751808

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2009235889A Pending JP2011035362A (ja) 2009-07-29 2009-10-13 拡大された気室空間を有する撮像素子パッケージ
JP2012004738A Pending JP2012080129A (ja) 2009-07-29 2012-01-13 拡大された気室空間を有する撮像素子パッケージ
JP2012002684U Expired - Lifetime JP3177096U (ja) 2009-07-29 2012-05-08 拡大された気室空間を有する撮像素子パッケージ
JP2013005137U Expired - Lifetime JP3187222U (ja) 2009-07-29 2013-09-04 拡大された気室空間を有する撮像素子パッケージ

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2009235889A Pending JP2011035362A (ja) 2009-07-29 2009-10-13 拡大された気室空間を有する撮像素子パッケージ
JP2012004738A Pending JP2012080129A (ja) 2009-07-29 2012-01-13 拡大された気室空間を有する撮像素子パッケージ
JP2012002684U Expired - Lifetime JP3177096U (ja) 2009-07-29 2012-05-08 拡大された気室空間を有する撮像素子パッケージ

Country Status (5)

Country Link
US (1) US8390087B2 (ja)
EP (1) EP2280415A3 (ja)
JP (4) JP2011035362A (ja)
CN (1) CN101989580B (ja)
TW (1) TW201104850A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019047103A (ja) * 2017-09-01 2019-03-22 キングパック テクノロジー インコーポレイテッドＫｉｎｇｐａｋ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． センサパッケージ構造
WO2023112521A1 (ja) * 2021-12-13 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器および半導体装置の製造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421175B2 (en) * 2009-09-10 2013-04-16 STMicroelectronics ( Research & Development) Limited Wafer level packaged integrated circuit
TWI425825B (zh) 2009-12-31 2014-02-01 Kingpak Tech Inc 免調焦距影像感測器封裝結構
EP2747411A4 (en) * 2011-08-19 2015-04-15 Fujifilm Corp IMAGING ELEMENT MODULE AND MANUFACTURING METHOD THEREFOR
US8643169B2 (en) * 2011-11-09 2014-02-04 Freescale Semiconductor, Inc. Semiconductor sensor device with over-molded lid
US8513757B1 (en) 2012-06-08 2013-08-20 Apple Inc. Cover for image sensor assembly with light absorbing layer and alignment features
US9136293B2 (en) 2012-09-07 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for sensor module
US9269872B1 (en) * 2012-09-13 2016-02-23 Amkor Technology, Inc. Molded electronic package geometry to control warpage and die stress
TW201503334A (zh) * 2013-07-08 2015-01-16 Kingpaktechnology Inc 影像感測器二階段封裝方法
US9714988B2 (en) * 2013-10-16 2017-07-25 Infineon Technologies Ag Hall effect sensor with graphene detection layer
KR102384157B1 (ko) 2015-03-04 2022-04-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN105070732B (zh) * 2015-07-16 2018-02-16 北京工业大学 高像素影像传感器封装结构及其制作方法
KR102185063B1 (ko) 2015-08-31 2020-12-01 삼성전기주식회사 센싱 패키지 및 이의 제조방법
CN107527928B (zh) * 2016-06-21 2020-04-07 胜丽国际股份有限公司 光学组件封装结构
EP3267486B1 (en) * 2016-07-06 2020-12-30 Kingpak Technology Inc. Sensor package structure
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN109411486B (zh) * 2017-08-16 2020-12-08 胜丽国际股份有限公司 感测器封装结构
EP3450391A1 (en) 2017-08-28 2019-03-06 Indigo Diabetes N.V. Encapsulation of sensing device
CN109074477B (zh) * 2017-11-09 2021-09-10 深圳市汇顶科技股份有限公司 光学模组及其加工方法、及终端设备
CN207833534U (zh) * 2017-11-09 2018-09-07 深圳市汇顶科技股份有限公司 光学模组及终端设备
CN109905574A (zh) * 2017-12-08 2019-06-18 纮华电子科技（上海）有限公司 一种摄像头模组及其封装方法
CN108493261A (zh) * 2018-03-13 2018-09-04 谱诉光电科技（苏州）有限公司 光电传感器封装及封装方法
US11513372B2 (en) 2018-06-12 2022-11-29 Magic Leap, Inc. Edge sealant application for optical devices
CN113728266B (zh) * 2018-07-23 2023-10-27 奇跃公司 用于边缘密封剂和层压坝的光学装置通气间隙
CN113165225B (zh) 2018-10-16 2022-10-04 奇跃公司 一种形成具有预定形状的波导部分的方法
US10903255B2 (en) 2018-11-08 2021-01-26 Semiconductor Components Industries, Llc Image sensor flip chip package
CN109492622A (zh) * 2018-12-25 2019-03-19 上海思立微电子科技有限公司 用于屏下光学指纹的识别组件及电子设备
CN109709654A (zh) * 2019-02-27 2019-05-03 维沃移动通信有限公司 光学组件、光学组件的制作方法及终端设备
US11195864B2 (en) * 2019-03-01 2021-12-07 Omnivision Technologies, Inc. Flip-chip sample imaging devices with self-aligning lid
WO2020230404A1 (ja) * 2019-05-15 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体パッケージの製造方法、および、電子装置
CN112086521A (zh) * 2019-05-24 2020-12-15 春虹光电股份有限公司 影像传感器封装
US11427466B2 (en) * 2019-07-19 2022-08-30 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
KR20210080718A (ko) 2019-12-20 2021-07-01 삼성전자주식회사 반도체 패키지
US11276806B2 (en) * 2020-01-03 2022-03-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US20210246015A1 (en) * 2020-02-06 2021-08-12 Advanced Semiconductor Engineering, Inc. Sensor device package and method for manufacturing the same
KR20220037069A (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11656108B2 (en) * 2021-08-27 2023-05-23 Parker-Hannifin Corporation Sensor and associated methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
US5023163A (en) * 1988-05-09 1991-06-11 Fuji Photo Film Co., Ltd. Monosheet self-processing film unit and method of making the same
US5880777A (en) * 1996-04-15 1999-03-09 Massachusetts Institute Of Technology Low-light-level imaging and image processing
JP3880278B2 (ja) * 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
CN1567591A (zh) * 2003-06-18 2005-01-19 胜开科技股份有限公司 影像感测器封装构造及其封装方法
TWI239655B (en) * 2004-02-23 2005-09-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor package with support member and method for fabricating the same
JP4365743B2 (ja) * 2004-07-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 撮像装置
WO2006073085A1 (ja) * 2005-01-04 2006-07-13 I Square Reserch Co., Ltd. 固体撮像装置及びその製造方法
JP5095113B2 (ja) * 2005-03-25 2012-12-12 富士フイルム株式会社 固体撮像装置の製造方法、及び固体撮像装置
EP1861880B1 (en) * 2005-03-25 2012-06-20 FUJIFILM Corporation Method of manufacturing solid state imaging device
JP2006294659A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7745897B2 (en) * 2005-05-27 2010-06-29 Aptina Imaging Corporation Methods for packaging an image sensor and a packaged image sensor
JP2008047878A (ja) * 2006-07-21 2008-02-28 Sumitomo Chemical Co Ltd 固体撮像素子収容用ケース、その製造方法及び固体撮像装置
CN101325205A (zh) * 2007-06-14 2008-12-17 鸿富锦精密工业（深圳）有限公司 影像感测晶片封装结构
JP2009054979A (ja) * 2007-07-27 2009-03-12 Nec Electronics Corp 電子装置および電子装置の製造方法
JP5110575B2 (ja) * 2007-08-24 2012-12-26 エムテックスマツムラ株式会社 中空パッケージ及び半導体装置
US20090134481A1 (en) * 2007-11-28 2009-05-28 Analog Devices, Inc. Molded Sensor Package and Assembly Method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019047103A (ja) * 2017-09-01 2019-03-22 キングパック テクノロジー インコーポレイテッドＫｉｎｇｐａｋ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． センサパッケージ構造
WO2023112521A1 (ja) * 2021-12-13 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器および半導体装置の製造方法

Also Published As

Publication number Publication date
CN101989580B (zh) 2012-07-04
CN101989580A (zh) 2011-03-23
US20110024862A1 (en) 2011-02-03
JP2011035362A (ja) 2011-02-17
JP2012080129A (ja) 2012-04-19
US8390087B2 (en) 2013-03-05
EP2280415A3 (en) 2012-03-07
JP3177096U (ja) 2012-07-19
TW201104850A (en) 2011-02-01
EP2280415A2 (en) 2011-02-02

Similar Documents

Publication Publication Date Title
JP3187222U (ja) 拡大された気室空間を有する撮像素子パッケージ
TWI425597B (zh) 具有黑色膠體之影像感測器封裝結構
JP3186318U (ja) イメージセンサパッケージ構造
US8441086B2 (en) Image sensor packaging structure with predetermined focal length
TWI706212B (zh) 攝像模組及其模塑感光組件的製造方法
JP4871983B2 (ja) 撮像素子パッケージの製造方法および構造
CN107566691B (zh) 感光组件和摄像模组及其制造方法
CN107911587B (zh) 一种摄像模组封装工艺及结构
US10708481B2 (en) Camera module and photosensitive assembly thereof
US20060256222A1 (en) CIS Package and Method Thereof
CN109461748B (zh) 一种光学元件的封装结构及封装方法
TW200950505A (en) Image sensor structure and integrated lens module thereof
US20080054447A1 (en) Chip package and digital camera module using same
JP2004134713A (ja) イメージセンサ用半導体チップパッケージ及びその製造方法
US7429783B2 (en) Image sensor package
WO2017134972A1 (ja) 撮像素子パッケージ及び撮像装置
CN206743376U (zh) 摄像模组及其感光组件
TWI415453B (zh) 數位相機模組之製程
JPH02231761A (ja) 半導体装置
TWM454052U (zh) 具一體成型透鏡模組之影像感測器結構及其透鏡模組

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3187222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term