JP3184976B2 - 画像処理方法 - Google Patents

画像処理方法

Info

Publication number
JP3184976B2
JP3184976B2 JP34109189A JP34109189A JP3184976B2 JP 3184976 B2 JP3184976 B2 JP 3184976B2 JP 34109189 A JP34109189 A JP 34109189A JP 34109189 A JP34109189 A JP 34109189A JP 3184976 B2 JP3184976 B2 JP 3184976B2
Authority
JP
Japan
Prior art keywords
image
signal
input
color
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34109189A
Other languages
English (en)
Other versions
JPH03203461A (ja
Inventor
雅紀 坂井
孝之 小峰
俊浩 門脇
哲也 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP34109189A priority Critical patent/JP3184976B2/ja
Publication of JPH03203461A publication Critical patent/JPH03203461A/ja
Application granted granted Critical
Publication of JP3184976B2 publication Critical patent/JP3184976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Editing Of Facsimile Originals (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Storing Facsimile Image Data (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、外部からの入力画像情報とメモリ等に記憶
している画像情報とを合成して画像形成を行なう画像形
成装置に関する。
[従来の技術] 従来より、2つ以上の画像を合成して画像形成を行な
う装置として、例えば印刷におけるトータルスキャナ等
が知られている。このような装置では、2つの画像を一
旦メモリ等に格納した後、CPUの演算によって画像の挿
入を行ない、合成画像を得るようになっている。
[発明が解決しようとする課題] しかしながら、このような従来技術では、2つ以上の
画像を一旦記憶するためのメモリが必要であり、画像が
大きくなるに伴って膨大なメモリが必要となる欠点があ
った。
また、CPUの演算によって画像の合成を行なうため、
合成画像を得るのに時間がかかるという欠点もあった。
本発明は、膨大なメモリ容量を必要とすることなく、
しかも迅速に合成画像を得ることができる画像形成装置
を提供することを目的とする。
[課題を解決する手段] 本発明は、画像情報を入力する画像入力手段と、画像
情報を記憶する画像記憶手段と、記録媒体上に画像形成
を行う画像形成手段と、画像情報をモニタディスプレイ
に表示させる表示制御手段とを制御する画像処理方法で
あって、上記画像入力手段から入力された画像情報と、
上記画像記憶手段に記憶されている画像情報とを合成す
る場合に、所定の同期信号に基いて、上記画像入力手段
と上記画像記憶手段との同期をとりながら各画像情報を
出力させ、上記表示制御手段により、上記同期をとりな
がら出力された画像入力手段から入力された画像情報と
上記画像記憶手段に記憶されている画像情報との合成画
像を、上記モニタディスプレイに表示させ、次いで、所
定の同期信号に基いて、上記画像入力手段と上記画像記
憶手段との同期をとりながら、上記画像形成手段によっ
て上記モニタディスプレイに表示された各画像情報を上
記記録媒体上に像形成させることを特徴とする画像処理
方法である。
[作用] 本発明は、画像入力手段から入力された画像情報と、
画像記憶手段に記憶されている画像情報とを合成する場
合に、所定の同期信号に基いて、上記画像入力手段と画
像記憶手段との同期をとりながら各画像情報を出力さ
せ、表示制御手段により、上記同期をとりながら出力さ
れた上記画像入力手段から入力された画像情報と上記画
像記憶手段に記憶されている画像情報との合成画像を、
モニタディスプレイに表示させ、次いで、所定の同期信
号に基いて、上記画像入力手段と上記画像記憶手段との
同期をとりながら、上記画像形成手段によって上記モニ
タディスプレイに表示された各画像情報を上記記録媒体
上に像形成させるので、少ない画像メモリで、合成画像
を迅速に得ることができ、また、画像合成した画像情報
を、像形成してハードコピーする前に、モニタテレビで
確認することができる。
[実施例] 以下、図面を参照して本発明に係る一実施例を詳細に
説明する。
[実施例1] 第1図は、本発明に係る一実施例のカラー画像形成シ
ステムの概略内部構成を示すシステム構成図である。
本実施例システムは、デジタルカラー画像を読取るデ
ジタルカラー画像読取り装置(以下、カラーリーダとい
う)1と、デジタルカラー画像を印刷出力するデジタル
カラー画像プリント装置(以下、カラープリンタとい
う)2と、画像記憶装置3と、SV再生機31と、モニタテ
レビ32と、ホストコンピュータ33とにより構成される。
本実施例のカラーリーダ1は、後述する色分解手段
と、CCD等で構成される光電変換素子とにより、読取り
原稿のカラー画像情報をカラー別に読取り、電気的なデ
ジタル画像信号に変換する装置である。
また、カラープリンタ2は、出力すべきデジタル画像
信号に応じてカラー画像をカラー別に制限し、被記憶紙
にデジタル的なドット形態で複数回転写して記憶する電
子写真方式のレーザビームカラープリンタである。
画像記憶装置3は、カラーリーダ1からの読取りデジ
タル画像やSV録再生機31からのアナログビデオ信号を量
子化し、デジタル画像に変換した後、記憶する装置であ
る。
SV録再生機31は、SVカメラで撮影してフロッピーディ
スク(以下、SVフロッピーという)に記憶した画像情報
を再生し、アナログビデオ信号として出力する装置であ
る。また、SV録再生機31は、上記の他に、アナログビデ
オ信号を入力することにより、SVフロッピーに記憶する
ことも可能である。さらに該SVフロッピーには、音声、
デジタル情報も記憶可能である。
モニタテレビ32は、画像記憶装置3に記憶している画
像の表示やSV録再生機31から出力されているアナログビ
デオ信号の内容を表示する装置である。
ホストコンピュータ33は、画像記憶装置3へ画像情報
を伝送したり、画像記憶装置3に記憶されているカラー
リーダ1やSV録再生機の画像情報を受け取る機能を有す
る。また、カラーリーダ1やカラープリンタなどの制御
も行う。
以下、各部毎にその詳細を説明する。
<カラーリーダ1の説明> まず、カラーリーダ1の構成を説明する。
第1図のカラーリーダ1において、999は原稿、4は
原稿を載置するプラテンガラス、5はハロゲン露光ラン
プ10により露光走査された原稿からの反射光像を集光
し、等倍型フルカラーセンサ6に画像入力する為のロッ
ドアレイレンズである。ロッドアレイレンズ5、等倍型
フルカラーセンサ6、センサ出力信号増幅回路7、ハロ
ゲン露光ランプ10が一体となって原稿走査ユニット11を
構成し、原稿999を矢印(A1)方向に露光走査する。原
稿999の読取るべき画像情報は、原稿走査ユニット11を
露光走査することにより1ライン毎に順次読取られる。
読取られた色分解画像信号は、センサ出力信号増幅回路
7により所定電圧に増幅された後、信号線501によりビ
デオ処理ユニット12に入力され、ここで信号処理され
る。なお、信号線501は信号の忠実な伝送を保証するた
めに同軸ケーブル構成となっている。信号502は等倍型
フルカラーセンシ6の駆動パルスを供給する信号線であ
り、必要な駆動パルスはビデオ処理ユニット12内で全く
生成される。8、9は画像信号の白レベル補正、黒レベ
ル補正のための白色板及び黒色板であり、ハロゲン露光
ランプ10で照射することにより、それぞれ所定の濃度の
信号レベルを得る事ができ、ビデオ信号の白レベル補
正、黒レベル補正に使われる。
13はマイクロコンピュータを有する本実施例のカラー
リーダ1全体の制御を司るコントロールユニットであ
り、バス508を介して走査パネル20における表示、キー
入力の制御、及びビデオ処理ユニット12の制御等を行
う。また、ポジションセンサS1、S2により信号線509、5
10を介して原稿走査ユニット11の位置を検出する。
さらに、信号線503により走査体11を駆動させる為の
ステッピングモータ14をパルス駆動するステッピングモ
ータ駆動回路15の制御、信号線504を介して露光ランプ
ドライバ21によりハロゲン露光ランプ10のON/OFF制御、
光量制御、信号線505を介してのデジタイザ16及び内部
キー、表示部の制御等、カラーリーダ部1の全ての制御
を行っている。
原稿露光走査時に前述した露光走査ユニット11によっ
て読取られたカラー画像信号は、センサ出力増幅回路
7、信号線501を介してビデオ処理ユニット12に入力さ
れる。
次に第2図を用いて上述した原稿走査ユニット11、ビ
デオ処理ユニット12の詳細について説明する。
ビデオ処理ユニット12に入力されたカラー画像信号
は、サンプルホールド回路S/H43により、G(グリー
ン)、B(ブルー)、R(レッド)の3色に分離され
る。分離された各カラー画像信号は、アナログカラー信
号処理回路44においてアナログ処理を行った後、A/D変
換されてデジタル・カラー画像信号となる。
本実施例では、原稿走査ユニット11内のカラー読取り
センサ6は、5つの領域に分割した千鳥状に構成されて
いる。このカラー読取りセンサ6とFIFOメモリ46を用
い、先行走査している2、4チャンネルと、残る1、
3、5チャンネルの読取り位置ずれを補正している。
FIFOメモリ46から出力される位置ずれの補正済の信号
は、黒補正/白補正回路に入力され、前述した白色板
8、黒色板9からの反射光に応じた信号を利用してカラ
ー読取りセンサ6の暗時ムラや、ハロゲン露光ランプ10
の光量ムラ、センサの感度のバラツキ等が補正される。
カラー読取りセンサ6の入力光量に比例したカラー画
像データはビデオインターフェイス101に入力され、画
像記憶装置3と接続される。
このビデオインターフェイス101は、第3図〜第6図
に示す各機能を備えている。即ち、 (1)黒補正/白補正回路からの信号559を画像記憶装
置3に出力する機能(第3図)、 (2)画像記憶装置3からの画像情報を対数変換回路86
に入力する機能(第4図)、 (3)プリンタインターフェイス56からの画像情報を画
像記憶装置3に出力する機能(第5図)、 (4)黒補正/白補正回路からの信号559を、対数変換
回路86に送る機能(第6図)、 の4つの機能を有する。この4つの機能の選択はCPU制
御ライン508によって第3図〜第6図に示す様に切換わ
る。
<画像記憶部3の説明> 次に、本実施例におけるカラーリーダ1での読取り
(取込み)制御、及び読取られた画像情報の画像記憶装
置3への記憶制御について説明する。
カラーリーダ11による読取りの設定は、以下に述べる
デジタイザにより行われる。第7図は、デジタイザ16の
外観を示す正面図である。
第7図において、427はカラーリーダ1からの画像デ
ータを画像記憶装置3へ転送する為のエントリーキーで
ある。座標検知板420は、読取り原稿上の任意の領域を
指定したり、あるいは読取り倍率等を設定するためのも
のである。ポイントペン421はその座標を指定するもの
である。
原稿上の任意の領域の画像データを画像記憶装置3へ
転送するのは、エントリーキー427を押した後、ポイン
トペン421により読取る位置を指示する。
この読取り領域の情報は、第1図の通信ライン505を
介してビデオ処理ユニット12へ送られる。ビデオ処理ユ
ニット12では、この信号をCPU制御ライン508によりビデ
オインタフェース101から、画像記憶装置3へ送る。
また、エントリーキー427を押した後、ポイントペン4
21により読取る位置を指示しない場合は、カラーリーダ
1は、原稿999の原稿の大きさをプリスキャンにより検
知し、この情報を画像読取り領域情報として、ビデオイ
ンターフェース101を介して画像記憶装置3へ送る。
次に、原稿999の指示した領域の情報を画像記憶装置
3に送るプロセスを説明する。
第8図は、デジタイザ16のポイントペン421によって
指示された領域の情報(A、B点)のアドレスの例を示
す。
ビデオインターフェース101は、この領域情報以外
に、VCLK信号、ITOP551、領域信号発生回路51からの信
号であるEN信号104等(なお、*は負論理信号を示
す)を画像データとともに画像記憶装置3へ出力する。
第9図、これらの出力信号ラインを示すタイミングチ
ャートである。
第9図に示すように、操作部20のスタートボタンを押
すことにより、ステッピングモータ14が駆動され、原稿
走査ユニット11が走査を開始し、原稿先端に達したとき
ITOP信号551が“1"となり、原稿走査ユニット11がデジ
タイザ16によって指定した領域に達し、この領域を走査
中EN信号104が“1"となる。このため、EN信号104が
“1"の間の読取りカラー画像情報(DATA105、106、10
7)を取り込めばよい。
以上の第9図に示す様に、カラーリーダ1からの画像
データ転送は、ビデオインターフェース101を第3図に
示す様に制御することにより、ITOP551、EN信号104の
制御信号及びVCLK信号に同期してRデータ105、Gデー
タ106、Bデータ107がリアルタイムで画像記憶装置3へ
送られる。
次に、これら画像データと制御信号により、画像記憶
装置が具体的にどのような記憶するかを第10図(A)、
(B)を参照して説明する。
コネクタ4550はカラーリーダ1のビデオインターフェ
ース101とケーブルを介して接続され、Rデータ105、G
データ106、Bデータ107はそれぞれ信号ライン9430R、9
430G、9430Bを介してセレクタ4250と接続されている。
ビデオインターフェース101から送られるVCLK、EN
号104、ITOP551は、信号ライン9450を通り直接システム
コントローラ4210に入力されている。
また、原稿の読取りに先だって、デジタイザ16によっ
て指示した領域情報は通信ライン9460を通りリーダコン
トローラ4270に入力され、ここからCPUバス9610を介し
てCPU4360に読取られる。
信号ライン9430R、9430G、9430Bを介してセレクタ425
0に入力されたRデータ105、Gデータ106、Bデータ107
は、セレクタ4250により選択された後、信号ライン9420
R、9420G、9420Bに出力され、FIFOメモリ4050R、4050
G、4050Bに入力される。
第11図は、このセレクタ4250の詳細な構成を示す回路
図である。
図示の如く、カラーリーダ1から画像記憶装置3へ画
像情報を記憶する場合、システムコントローラ4210から
の制御信号SELECT−A(9451A)を“1"、SELECT−B(9
451C)を“1"、SELECT−C(9451C)を“0"にセット
し、トライステートバッファ4251E、V、R、G、Bの
みを生かし、他のトライステートバッファ4255E、V、
R、G、B及び4256E、V、R、G、Bはハイインピー
ダンスとする。
同様に、制御信号9450のうち、VCLK、EN信号も、SE
LECT信号(9451A、B、C)によって選択される。今、
カラーリーダ1からの画像情報を画像記憶装置3に記憶
する場合は第11図に示す様に、VCLK、EN信号はカラー
リーダ1から出力される信号であり、トライステートバ
ッファ4251E、Vのみが生き、CLKIN、ENINの各信号ラ
イン9456、9457を通り、システムコントローラ4210に入
力される。
また、制御信号VSYNCIN(9455)、HSYNCIN(945
2)は、コネクタ4550から直接システムコントローラ421
0に入力される。さらに、セレクタ4250には、カラーリ
ーダ1からの画像情報を平均化する機能も有する。カラ
ーリーダ1から入力された信号9430R、9430G、9430B
は、信号ライン9421R、9421G、9421Bを通り、FIFOメモ
リ4252R、4252G、4252Bに入力される。
FIFOメモリ4252R、4252G、4252Bからの出力は、画像
情報9421R、9421G、9421Bに対し、1主走査遅れの信号
であり、信号ライン9422R、9422G、9422Bを通り、加算
器4253R、4253G、4253Bに入力される。また加算器4253
B、4253G、4253Bには、セレクタ4251R、4251G、4251Bか
らの信号9421R、9421G、9421Bが入力されている。加算
器4253R、4253G、4253Bは、主走査方向2画素、副走査
方向2画素、すなわち4画素の平均をとり、信号ライン
9423R、9423G、9423Bに出力する。
セレクタ4254R、4254G、4254Bは、カラーリーダ1か
らの画像信号9421R、9421G、9421Bまたは加算平均され
た9423R、9423G、9423Bの選択を行い、信号9420R、9420
G、9420Bとし、FIFOメモリ4050A−R、4050A−G、4050
A−Bに入力される。
本実施例における画像メモリは、スロットイン式の構
成を有するものであり、第10図(A)に示すように、メ
モリA、メモリB、メモリC、メモリD、メモリEの5
枚で構成されている。
そこで、以下の説明においては、メモリAについての
み説明を行なう。
システムコントローラ4210は、セレクタ4254R、4254
G、4254Bからの画像データ9420R、9420G、9420Bのう
ち、画像の有効領域のみをFIFOメモリ4050A−R、4050A
−G、4050A−Bに転送する。またこの時、システムコ
ントローラ4210は、トリミング処理及び片倍処理も同時
に行う。
さらに、FIFOメモリ4050A−R、4050A−G、4050A−
Bは、カラーリーダ1と画像記憶装置3のクロックの違
いを吸収する。
以下、本実施例のこれらの処理を第12図の回路図及び
第13図のタイミングチャートを参照して具体的に説明す
る。
即ち、セレクタ4253R、4253G、4253BからFIFOメモリ4
050A−R、4050A−G、4050A−Bへのデータ転送に先だ
ち、デジタイザ16で指示された領域の主走査方向の有効
領域をCPUバス9610によってコンパレータ4232、4233に
書き込む。
コンパレータ4232には、デジタイザ16で指示された領
域の主走査方向におけるスタートアドレスを設定し、コ
ンパレータ4233には、ストップアドレスを設定する。
また、デジタイザ16で指示された領域の副走査方向
は、セレクタ4213を制御してCPUバス9610側を選択して
有効とし、RAM4212に指示された領域の有効領域には
“0"データを書き込み、無効領域には“1"を書き込む。
主走査方向における変倍処理は、レートマルチプライ
ヤ4234にCPUバス9610を介し、変倍率をセットする。ま
た、副走査方向における変倍処理は、RAM4212へ書き込
むデータにより可能である。
第13図は、トリミング処理を施した場合のタイミング
チャートである。先に述べたように、デジタイザ16で指
示された領域のみをメモリに記憶する場合(トリミング
処理)、主走査方向のトリミング位置はコンパレータ42
32と4233にセットし、副走査方向のトリミング位置はセ
レクタ4213をCPUバス9610側にし、CPUにより、RAM4212
に書き込む。
以下、具体例として、トリミング位置が主走査方向で
1000〜3047、副走査方向で1000〜5095である場合につい
て説明する。
主走査方向のトリミング区間信号9100Aは、HSYNCIN
9452とCLKIN9456に同期してカウンタ4230が動作し、こ
のカウンタ出力9103が1000となったとき、コンパレータ
4232の出力が“1"となり、フリップフロップ4235の出力
Qが“1"となる。続いてカウンタ出力9103が3047になっ
たとき、コンパレータ4233の出力が“1"となり、フリッ
プフロップ4235の出力は“1"から“0"となる。また、第
13図のタイミングチャートでは、等倍処理を行っている
為、レートマルチプライヤ4234の出力は“1"である。ト
リミング区間信号9100AによってFIFOメモリ4050A−R、
4050A−G、4050A−Bに入力されるカラー画像情報の10
00番地から3047番地までがFIFOメモリ4050A−R、4050A
−G、4050A−Bに書き込まれる。
また、コンパレータ4231からはHSYNCIN9452に対
し、l画素分遅れた信号9101を出力する。このように、
FIFOメモリ4050A−R、4050A−G、4050A−BのRSTW
入力およびRSTR入力に位相差を持たせることにより、
FIFOメモリ4050A−R、4050A−G、4050A−Bに入力さ
れているCLKIN9456とCLK9453の周期の違いを吸収する。
次に副走査方向のトリミングは、まず、セレクタ4213
を制御したカウンタ4214側を選択して有効とし、VSYNCI
N9455、HSYNCIN9452に同期した区間信号9104をRAM4
212から出力する。区間信号9104はフリップフロップ421
1で信号9101と同期をとり、FIFOメモリ4050A−R、4050
A−G、4050A−Bに記憶された画像情報はトリミング信
号9170Aが“0"の区間のみ出力される(n′〜m′)。
以上の説明においては、トリミング処理のみを説明し
たが、トリミングと同時に変倍処理も可能である。主走
査方向の変倍は、CPUバス9610を介してレートマルチプ
ライヤ4234に変倍率を設定する。また、副走査はRAM421
2へ書き込むデータにより変倍処理が可能である。
第14図は、トリミング処理及び50%の変倍処理を施し
た場合の動作を示すタイミングチャートである。この第
14図はセレクタ4254R、G、Bからの画像データを変倍
処理して50%縮少し、FIFOメモリ4050A−R、4050A−
G、4050A−Bに転送した例を示している。
第12図のレートマルチプライヤ4234にCPUバス9610を
介して50%縮少の設定値をセットする。このときレート
マルチプライヤ4234の出力信号9106は、第14図に示すよ
うに主走査方向1画素毎に“0"と“1"が繰り返された波
形となる。この信号9106とコンパレータ4232、4233で作
られた区間信号9105との論理積信号9100Aで、FIFOメモ
リ4050A−R、4050A−G、4050A−Bへのライトイネー
ブルを制御することにより縮少を行う。また、副走査は
第14図に示すように、RAM4212への書き込みデータ(FIF
Oメモリ4050A−R、4050A−G、4050A−Bへのリードイ
ネーブル信号)を画像データ有効領域内で“1"(読み出
し禁止)にすることにより、50%縮少された画像データ
のみが画像メモリ4060A−R、4060A−G、4060A−Bに
送られる。第14図の場合においては、リードイネーブル
信号9170Aは“1"、“0"データを交互にくり返すことに
より、50%縮少を行っている。
すなわち、主走査方向のトリミング及び変倍処理は、
FIFOメモリ4050A−R、4050A−G、4050A−Bのライト
イネーブルを制御し、副走査方向のトリミング及び変倍
処理は、FIFOメモリ4050A−R、4050A−G、4050A−B
のリードイネーブルを制御する。
次にFIFOメモリ4050A−R、4050A−G、4050A−Bか
らメモリ4060A−R、4060A−G、4060A−Bへの画像デ
ータの転送は、カウンタ0(4080−0)と制御ライン91
70Aによって行われる。
制御ライン9170Aは、FIFOメモリ4050A−R、4050A−
G、4050A−Bのリードイネーブル信号であり、かつカ
ウンラ4080−0のイネーブル信号及びメモリ4060A−
R、4060A−G、4060A−Bのライトイネーブル信号でも
ある。
制御ライン9170Aが“0"のとき、FIFOメモリ4050A−
R、4050A−G、4050A−Bから読み出された画像データ
は、トライステートバッファ9090A−R、9090A−G、90
90A−Bを通り、メモリ4060A−R、4060A−G、4060A−
Bに入力される。このとき、カウンタ4080−0のイネー
ブル信号も“0"となっており、CLK9453に同期してカウ
ントアップした信号9120A−Qがカウンタ4080A−0から
出力され、セレクタ4070Aを通り、メモリ4060A−R、40
60A−G、4060A−BのADR9110Aに入力される。
またこのとき、メモリ4060A−R、4060A−G、4060A
−Bのライトイネーブル信号WEも“0"となっているか
ら、メモリ4060A−R、4060A−G、4060A−Bに入力さ
れている画像データ9090A−R、9090A−G、9090A−B
が記憶されている。
なお、本実施例におけるメモリ容量は各色1Mバイトで
あるため、第8図における読取り領域の画像データを50
%縮少することにより、読取り画像データは画像記憶装
置3がもつメモリの最大容量のデータに変換され、記憶
されている。
また、以上の実施例では、CPU4360は、A3原稿のデジ
タイザ16で指示された領域の情報から有効領域を算出
し、コンパレータ4231〜4233、レートマルチプライヤ42
34及びRAM4212に対応するデータをセットする。
本実施例では、読取り画像のデータ容量が具備する画
像メモリ容量よりも多いため縮少処理を行い、記憶可能
な容量に変換した後、画像メモリに記憶した。しかし、
読取り画像のデータ容量が、具備する画像メモリ容量よ
りも少ない場合には、第15図のCLR信号917を“1"にする
ことによって複数の画面を同時に画像メモリ内に記憶す
ることが可能である。この場合はデジタイザ16で指示さ
れた領域のメモリへの書き込みを制御するコンパレータ
4232、4233にはトリミング情報データを設定し、レート
マルチプライヤ4234には等倍の設定する。また、RAM421
2への書き込みデータは、画像有効領域は全て“0"を、
それ以外は“1"とし、等倍の設定とする。
また、読取り画像のアスペクト比(縦・横の比)を保
ったままメモリに記憶するために、まずCPU4360はデジ
タイザ16から送られて来た領域情報から、有効画素数
“x"を求める。次に画像記憶メモリの最大容量“y"か
ら、次式によりzを求める。
y/x×100=z この結果、 (1)z≧100のときは、レートマルチプライヤ4234の
設定は100%とし、有効画像領域の全てを“0"とし、等
倍でRAM4212に記憶する。
(2)z>100のときは、レートマルチプライヤ4234の
設定及びRAM4212ともにz%の縮小を行ない、アスペク
ト比を保ったとき、メモリの最大容量に記憶する。
この場合においても、RAM4212に書き込むデータは、
縮小率“z"に対応して“1"、“0"のデータを適宜書き込
めばよい。
このように制御することにより、画像記憶装置3内の
みの制御で入力画像のアスペクト比を保ったまま、任意
の変倍処理が容易な制御で可能となり、読取り画像の効
果的な認識が可能となる。また、同時にメモリ容量の利
用効率を最大とすることが可能である。
<SV録再生機インターフェイスの説明> 本実施例システムは、第1図に示すようにSV録再生機
31からのビデオ画像を画像記憶装置3に記憶し、モニタ
テレビ32やカラープリンタ2へ出力することも可能であ
る。また、画像処理装置3は入力した画像のハンドリン
グをも行う。
次に、SV録再生機31からのビデオ画像を画像記憶装置
3へ取り込む場合の処理について説明する。まず、SV録
再生機31からのビデオ画像を画像記憶装置3へ取り込む
制御について、第10図(A)、(B)の画像記憶装置3
のブロック構成図を参照して説明する。
SV録再生機31からのビデオ画像は、アナログインター
フェイス4500を介してNTSCコンポジット信号9000の形で
入力され、デコーダ4000によりセパレートR、G、B信
号及びコンポジットSYNC信号の4つの信号である9015
R、G、B、Sに分離される。
また、デコーダ4000は、アナログインターフェイス45
10からのY(輝度)/C(クロマ)信号9010も合わせて上
記と同様にデコードする。セレクタ4010への9020R、902
0G、9020B、9020Sの各信号は、セパレートR、G、B信
号及びコンポジットSYNC信号の形での入力信号である。
なお、スイッチ4530は信号9020R〜Sと9015R〜Sのどち
らかの入力を選択して切り替えるためのセレクタ4010を
制御するスイッチである。スイッチ4530が開放状態のと
き信号9020R〜Sを選択し、閉成しているときに信号901
5R〜Sを選択する。
セレクタ4010によって選択されたセパレートR、G、
B信号としての9050R、9050G、9050Bの各信号は、A/Dコ
ンバータ4020R、4020G、4020Bによってアナログ/デジ
タル変換される。
また、選択されたコンポジットSYNC信号9050Sは、TBC
/HV分離回路4030に入力され、該TBC/HV分離回路4030に
より、コンポジットSYNC信号9050からクロック信号9060
C、水平同期位信号9060H及び垂直同期信号9060Vが生成
される。これらの同期信号は、システムコントローラ42
10に供給される。
本実施例のTBC/HV分離回路4030より出力されるTVCLK9
050c信号は12.25MHzのクロック信号、TVHSYNC9060H信
号はパルス幅63.5μSの信号、TVVSYNC9060V信号はパ
ルス幅16.7mSの信号である。
FIFOメモリ4050A−R、4050A−G、4050A−Bは、TVH
SYNC9060H信号によってリセットされ、“0"番地からT
VCLK9060C信号に同期して、データ9420A−R、9420A−
G、9420A−Bを書き込む。このFIFOメモリ4050A−R、
4050A−G、4050A−Bの書き込みは、システムコントロ
ーラ4210から出力されるWE信号9100Aの付勢されてい
る時に行われる。
次に、このWE信号9100AによるFIFOメモリ4050A−
R、4050A−G、4050A−Bの書き込み制御の詳細を説明
する。
本実施例におけるSV録再生機31はNTSC規格である。こ
のため、SV録再生機31からのビデオ画像をデジタル化し
た場合、640画素(H)×480画素(V)の画面容量とな
る。従って、まず画像記憶装置3のCPU4360は、コンパ
レータ4232、4233に主走査方向640画素となるように設
定値を書き込む。次にセレクタ4213の入力をCPUバス961
0側にし、RAM4213に副走査方向480画素分の“0"を書き
込む。また、主走査方向の倍率を設定するレートマルチ
プライヤ4234に100%のデータを設定する。
SV録再生機31の画像情報をメモリ4060A−R、4060A−
G、4060A−Bに記憶する場合、システムコントローラ4
210は、TBC/HV分離回路4030から出力される。TVVSYNC
9060V、TVHSYNC9060H、TVCLK9060Cは、第12図に示すV
SYNCIN9455、HSYNCIN9452、CLKZN9456に接続され
る。
上述したように、画像制御信号をSV録再生機インター
フェイス側にすることにより、A/Dコンバータ4020B、40
20G、4020Bからの出力信号である9420A−R、9420A−
G、9420A−Bのビデオ画像の1主走査分のデータが、F
IFOメモリ4050A−R、4050A−G、4050A−Bに等倍で記
憶される。
一方、入力SVビデオ画像を縮少して、FIFOメモリ4050
A−R、4050A−G、4050A−Bに記憶する場合は、レー
トマルチプライヤ4234に縮少率を設定するとともに画像
有効領域内のRAM4212のデータを縮少率に応じて“1"に
することにより、縮少が可能である。
FIFO4050A−R、4050A−G、4050A−Bからメモリ406
0A−R、4060A−G、4060A−Bへのデータ転送は、上述
したカラーリーダ1からメモリ4060A−R、4060A−G、
4060A−Bへのデータ書込み制御と同様である。
また、本実施例のSV録再生機31はNTSC規格のものであ
り、主走査方向、副走査方向のデジタル画像のアスペク
ト比は4:3の場合を例に説明したが、将来のテレビジョ
ンの規格と予想されるHDTV規格のアスペクト比16:9に対
しても、第12図のコンパレータ4232、4233及びRAM4212
の内容を書きかえることにより対応可能である。
<画像記憶装置3からの読出し処理> 次に、以上説明した画像記憶装置3のメモリ4060A−
R、4060A−G、4060A−Bからの画像データの読出し処
理について説明する。
このメモリからの画像出力をカラープリンタ2で画像
形成を行う場合の指示入力等は、主に上述した第7図に
示すデジタイザ16によって行われる。
第7図においてキー428は、メモリ4060A−R、4060A
−G、4060A−Bからの画像データをカラープリンタ2
で記録紙の大きさに応じて画像形成を行うためのエント
リーキーである。キー429はデジタイザ16の座標検知板4
20と、ポイントペン421で指示された位置に画像を形成
するためのエントリーキーである。
まず最初に記録紙の大きさに応じて画像形成を行う例
を説明し、次にデジタイザで指示された領域に画像を形
成する例を説明する。
<記録紙の大きさに対応した画像形成処理> 本実施例においては、カラープリンタ2は第1図に示
す様に2つのカセットトレイ735、736をもち、2種類の
記録紙791がセットされている。ここでは、上段にA4サ
イズ、下段にA3サイズの記録紙がセットされている。こ
の記録紙の選択は操作部20の液晶タッチパネルにより選
択入力される。なお、以下の説明はA4サイズの記録紙へ
の複数の画像形成をする場合について行う。
まず、画像形成に先立ち、上述したカラーリーダ1か
ら画像記憶装置3への読取り画像データの入力により、
カラーリーダ1から後述する画像メモリ4060A−R、406
0A−G、4060A−Bに、例えば第16図に示す様に、それ
ぞれ「画像0」〜「画像15」の合計16の画像データを記
憶させる。
次にデジタイザ16のエントリーキー428を押す。これ
により不図示のCPUがこのキー入力を検知し、A4サイズ
の記録紙に対し、自動的に画像形成装置3の設定を行
う。
第16図に示す16の画像を形成する場合には、例えば画
像形成位置を第17図に示すように設定する。
次に、本実施例における以上の画像形成処理の詳細を
第10図のブロック図、及び第18図に示すタイミングチャ
ートを参照して説明する。
第2図に示すカラープリンタ2からプリンタインター
フェイス56を介してカラーリーダ1に送られて来るITOP
信号551は、ビデオ処理ユニット12内のビデオインター
フェイス101に入力され、ここから画像記憶装置3へ送
られる。画像記憶装置3では、このITOP信号551により
画像形成処理を開始する。そして、画像記憶装置3に送
られた各画像は、画像記憶装置3内の第10図(A)、
(B)に示すシステムコントローラ4210の制御で画像形
成される。
第10図(A)、(B)において、カウンタ0(4080A
−0)の紙がセレクタ4070Aによって選択され、メモリ
アドレス線9110によりメモリ4060A−R、4060A−G、40
60A−Bが読出しのためにアクセスされる。このアクセ
スにより各メモリ4060A−R、4060A−G、4060A−Bに
記憶された画像データが読出され、各メモリからの読出
し画像信号9160A−R、9160A−G、9160A−Bはルック
アップテーブル(LUT)4110A−R、4110A−G、4110A−
Bに送られ、ここで人間の目の比視感度特性に合わせる
ための対数変換が行われる。この各LUTよりの変換デー
タ9200A−R、9200A−G、9200A−Bは、マスキング/
黒抽出/UCR回路4120Aに入力される。そして、このマス
キング/黒抽出/LCR回路4120Aで画像記憶装置3のカラ
ー画像信号の色補正を行うとともに、黒色記録時はLCR/
黒抽出を行う。
そして、これら連続してつながっているマスキング/
黒抽出/LCR回路4120Aからの画像信号9210Aは、セレクタ
4230によって各画像毎に分離され、各FIFOメモリ4140−
0〜3に入力される。今までシーケンシャルに並んでい
た各画像は、このFIFO4140−0〜3の作用により並列に
処理可能となる。
この各メモリからの読出し画像信号9160A−R、9160A
−G、9160A−Bの各FIFOからの並列出力画像情報9260
−0〜3が、全て並列処理可能な状態となる。
この並列となった各画像信号9260−0〜3は、次の拡
大・補間回路4150−0〜3に入力される。拡大・補間回
路4150−0〜3はシステムコントローラ4210により、第
17図に示す各画像のレイアウトとなるよう制御され、第
18図に示す信号9310−0〜3の様に拡大・補間される。
なお、本実施例では、1次補間法を用いている。
この補間された信号9300−0〜3は、セレクタ4190に
入力され、ここまで並列に処理された各画像データを再
びシリアルの画像データ信号とする。セレクタ4190によ
りシリアル画像データに変換された画像信号9330は、エ
ッジフィルタ回路4180によって、エッジ強調及びスムー
ジング(平滑化)処理が行われる。そしてLUT4200を通
り、信号ライン9380を介してセレクタ4250に入力され
る。
セレクタ4250に入力された信号は、トライステートの
ゲート4256R、4256G、4256B及び4255R、4255G、4255Bを
通り、信号ライン9430R、9430G、9430Bを介してコネク
タ4550に出力される。
同様に、システムコントローラ4210から出力されるEN
OUT9454、CLK9453も、トライステートのゲート4256
E、4256V及び4255E、4255Vを通り、信号ライン9450を介
してコネクタ4550に出力される。
このとき、第11図に示すトライステートのゲートを制
御する制御ラインSELECT−A(9451A)、SELECT−B(9
451B)、SELECT−C(9451C)は、“0"、“0"、“1"に
設定する。
以下、「画像0」〜「画像3」の全ての画像データの
形成が終了すると、次に「画像4」〜「画像7」、「画
像8」〜「画像11」、「画像12」〜「画像15」の順で順
次画像形成され、第17図に示す「画像0」〜「画像15」
の16個の画像形成が行われる。
<任意の位置のレイアウトと反射原稿との合成による画
像形成> 以上の説明は、第17図に示すように画像を自動的に形
成可能に展開し、画像形成する制御を説明したが、本実
施例は以上の例に限るものではなく、任意の画像を任意
の位置に展開して画像形成し、さらに反射原稿と合成し
て出力することもできる。
以下、この場合の例として、第20図に示す「画像0」
〜「画像3」を、図示の如く展開し、さらに反射原稿と
合成した後、画像を形成する場合を説明する。
まず、上述したメモリへの画像入力制御と同様の制御
により、カラーリーダ1から読込んだ4個の画像情報
を、画像メモリである4060A−R、4060A−G、4060A−
Bへ、第19図のように記憶させる。次にデジタイザ16の
エントリーキー429を押すことにより、デジタイザ16か
らの読込み画像の画像形成すべき指定位置入力待ちとな
る。
そして、ポイントペン421を操作して座標検知板420よ
り所望の展開位置を指定入力する。
次に、この場合の画像形成処理を第10図(A)、
(B)、(C)のブロック構成図、及び第21図、第22図
に示すタイミングチャートを参照して説明する。
第21図は、第20図に示す“l1"ラインにおける画像形
成時のタイミングチャートであり、第22図は、第20図に
示す“l2"ラインにおける画像形成時のタイミングチャ
ートである。
ITOP信号551は、上述と同様にプリンタ2から出力さ
れ、システムコントローラ4210は、この信号に同期して
動作を開始する。
なお、第20図に示す画像のレイアウトにおいて、「画
像3」はカラーリーダ1からの画像を90゜回転したもの
となっている。
この画像の回転処理は以下の手順で行われる。まず、
第10図におけるDMAC(ダイレクトメモリアクセスコント
ローラ)4380によって、メモリ4060A−R、4060A−G、
4060A−Bからワークメモリ4390へ画像を転送する。次
に、CPU4360によってワークメモリ4390内で公知の画像
の回転処理を行った後、DMAC4380によって、ワークメモ
リ4390からメモリ4060A−R、4060A−G、4060A−Bへ
の画像の転送を行い、画像の回転処理が行われることに
なる。
デジタイザ16によってレイアウトされ、指示入力され
た各画像の位置情報は、第1図のビデオ処理ユニット12
を介して画像記憶装置3へ送られる。この各画像に対す
る展開位置情報を受取ったシステムコントローラ4210
は、各画像に対応した拡大・補間回路4150−0〜3の動
作許可信号9320−0〜3を発生する。
本実施例における任意の位置のレイアウトにおいて
は、例えば、カウンタ0(4080A−0)が画像1に、カ
ウンタ2(4080A−2)が画像2に、カウンタ3(4080A
−3)が画像3にそれぞれ対応して動作する。
第20図に示す“l1"ラインにおける画像形成時の制御
を、第21図を参照して説明する。
画像メモリ4060A−R、4060A−G、4060A−Bからの
「画像0」の読出しは、カウンタ0(4080A−0)によ
って“0"番地から“0.5M"番地(第19図に示す「画像
0」の格納領域)までを読出す。このカウンタ4080A−
0〜3の出力の切換えは、セレクタ4070Aによって行わ
れる。
同様に、「画像1」の読出しは、カウンタ1(4080A
−1)によって“0.5M"番地から、“1M"番地までが読出
される。この読出しのタイミングを第21図に9160A−
R、9160A−G、9160A−Bとして示す。
ここで、カウンタ4080A−2及びカウンタ4080A−3
は、システムコントローラ4210からのカウンタイネーブ
ル信号9130A−2、9130A−3によっては動作しない。
「画像0」及び「画像1]のデータは、LUT4110A−R、
4110A−G、4110A−Bを介してマスキング/黒抽出/LCR
回路4120Aに送られ、ここで面順次の色信号9210Aとな
る。この面順次信号9210Aは、セレクタ4130によって並
列化され、各画素毎に分けられてFIFOメモリ4140−0、
4140−1に送られる。そして、システムコントローラ42
10からの拡大・補間回路4150−0、4150−1への動作許
可信号9320−0、9320−1がイネーブルとなると、拡大
・補間回路4150−0、4150−1はFIFO読出し信号9280−
0、9280−1をイネーブルとし、読出し制御を開始す
る。
FIFOメモリ4140−0、4140−1は、この信号9280−
0、9280−1によって拡大・補間回路4150−0、4150−
1への画像データの転送を開始する。そして、この拡大
・補間回路4150−0、4150−1によって、先にデジタイ
ザ16で指示された領域に従ってレイアウト及び補間演算
が行なわれる。このタイミングを第21図の9300−0、93
00−1に示す。
レイアウト及び補間演算が施された「画像0」、「画
像1」データは、セレクタ4190によって選択された後、
エッジフィルタ回路4180を通り、LUT4200に入力され
る。その後のコネクタ4550までの処理は上述と同様であ
るので説明を省略する。
次に、第22図を参照して、第20図に示す“l2"ライン
のタイミングを説明する。
画像メモリ4060A−R、4060A−G、4060A−Bから拡
大・補間回路4150−1、4150−2までの処理は上述と同
様である。
ただし、“l2"ラインにおいては、「画像1」と「画
像2」が出力されているため、カウンタ1(4080A−
1)とカウンタ2(408A−2)、FIFO4140A−1、4140A
−2、拡大・補間回路4150−1、4150−2が動作する。
これらの制御は、システムコントローラ4210からの制御
信号に従って行われる。
第20図に示す如く、“l2"ラインでは、「画像1」と
「画像2」が重なり合っている。この重なった部分にお
いて、どちらかの画像を画像形成するか、または両方の
画像を画像形成するか、あるいは両方の画像を画像形成
するかはシステムコントローラ4210からの制御信号9340
によって選択可能である。
具体的制御は上述の場合と同様である。
コネクタ4550からの信号は、ケーブルによってカラー
リーダ1と接続されている。このため、カラーリーダ1
のビデオインターフェイス101は、第5図に示す信号ラ
イン経路で画像記憶装置3よりの画像信号105をプリン
タインターフェイス56に選択出力する。
第23図は、上述した画像形成における画像記憶装置3
よりカラーリーダ1への画像情報の転送処理の詳細を示
すタイミングチャートである。
上述したように、操作部20のスタートボタンを押すこ
とにより、プリンタ2が動作を始め、記録誌の搬送を開
始する。そして、記録紙が画像形成部の先端に達すると
ITOP信号551を出力する。このITOP信号551は、カラーリ
ーダ1を介して画像記憶装置3に送られる。画像記憶装
置3は、設定された条件のもとに各画像メモリ4060A−
R、4060A−G、4060A−Bに格納されている画像データ
を読み出し、上述したレイアウト、拡大・補間等の処理
を行った後、処理された画像データをカラーリーダ1の
ビデオ処理ユニット12に送る。
以上のように、カラープリンタ2のITOP信号551に同
期して画像記憶装置3から画像が読み出されるが、また
同時にカラーリーダ1も上記ITOP信号551に同期してフ
ルカラーセンサー6による反射原稿999の読み出しを開
始する。カラーリーダ1の処理は上記と同様であるので
説明は省略する。
次に、上述した画像記憶装置3からの画像情報とカラ
ーリーダ1からの画像情報との合成について説明する。
第24図は、第20図の“l1"において、反射原稿999と画
像記憶装置3からの信号とを合成した場合を示すタイミ
ングチャートである。
ITOP信号551に同期して読み出されたカラーリーダ1
の画像情報は、黒補正/白補正回路85の出力信号559、5
60、561となり、第20図の“l1"において、NSYNCに同期
して出力されている。また、画像記憶装置3からの画像
情報105、106、107は、デジタイザ16により指示された
領域のみが出力される。これら2出力の画像情報はビデ
オインターフェイス101に入力され、デジタイザ16で指
示された領域以外は、第6図に示すように、黒補正/白
補正回路85の出力信号559、560、561が対数変換回路86
の入力信号562、563、564となる。また、デジタイザ16
で指示された領域は、第4図に示すように、画像記憶装
置3からの画像情報105、106、107が対数変換回路86の
入力信号562、563、564となる。
本実施例では、M、C、Y、BKの面順次による出力の
ため、以上の動作をM、C、Y、BKの順で4回繰返し、
画像が形成される。
<プリンタ部の説明> 以上の様にビデオ処理ユニット12で処理された画像信
号をプリントアウトするカラープリンタ2の構成を第1
図を用いて説明する。
第1図に示すプリンタ2の構成において、スキャナ71
1は、カラーリーダ1からの画像信号を光信号に変換す
るレーザ出力部、多面体(例えば8面体)のポリゴンミ
ラー712、このポリゴンミラー712を回転させるモータ
(不図示)及びf/θレンズ(結像レンズ)713等を有す
る。また、714は図中1点鎖線で示されるスキャナ711か
らのレーザ光の光路を変さらする反射ミラーであり、71
5は感光ドラムである。
レーザ出力部から出射したレーザ光は、ポリゴンミラ
ー712で反射され、f/θレンズ713及び反射ミラー714に
より感光ドラム715の面を線状に走査(ラスタースキャ
ン)し、原稿画像に対応した潜像を形成する。
また、717は一次帯電器、718は全面露光ランプ、723
は転写されなかった残留トナーを回収するクリーナ部、
724は転写前帯電器であり、これらの部材は感光ドラム7
15の周囲に配設されている。726はレーザ露光によっ
て、感光ドラム715の表面に形成された静電潜像を現像
する現像器ユニットであり、713Y(イエロー用)、713M
(マゼンタ用)、713C(シアン用)、713BK(ブラック
用)は感光ドラム715と接して直接現像を行う現象スリ
ーブ、730Y、730M、730C、730BKは及びトナーを保持し
ておくトナーホッパー、732は現像材の位相を行うスク
リューである。これらのスリーブ730Y〜731BK、トナー
ホッパー730Y〜730BK及びスクリュー732により現像器ユ
ニット726が構成され、これらの部材は現像器ユニット7
26の回転軸Pの周囲に配設されている。
例えば、イエローのトナー像を形成する時は、第1図
に図示した位置でイエロートナーの現像を行う。また、
マゼンタのトナー像を形成する時は、現像器ユニット72
6を図の軸Pを中心に回転させ、感光体715に接する位置
にマゼンタ現像器内の現像スリーブ731Mを配設させる。
シアン、ブラックの現像も同様に現像器ユニット726を
図の軸Pを中心に回転させて動作する。
また、716は感光ドラム715上に形成されたトナー像を
用紙に転写する転写ドラムであり、719は転写ドラム716
の移動位置を検出するためのアクチュエータ板719と近
接することにより転写ドラム716がホームポジション位
置に移動したのを検知するポジションセンサ、725は転
写ドラムクリーナ、727は紙押えローラ、728は除電器、
729は転写帯電器であり、これらの部材719、720、725、
727、729は転写ローラ716の周囲に配設されている。
一方、735、736は用紙(紙葉体)を収集する給紙カセ
ット、737、738はカセット735、736から用紙を給紙する
給紙ローラ、739、740、741は給紙および搬送のタイミ
ングをとるタイミングローラである。これらを経由して
給紙搬送された用紙は、紙ガイド749に導かれて先端を
後述のグリッパに担持されながら転写ドラム716に巻き
付き、像形成過程に移行する。
また、550はドラム回転モータであり、感光ドラム715
と転写ドラム716を同期回転させる。750は像形成過程が
終了後、用紙を転写ドラム716から取りはずす剥離爪、7
42は取りはずされた用紙を搬送する搬送ベルト、743は
搬送ベルト742で搬送されて来た用紙を定着する画像定
着部であり、画像定着部743において、モータ取付部748
に取付けられたモータ747の回転力は、伝達ギヤ746を介
して一対の熱圧力ローラ744及び745に伝達され、この熱
圧力ローラ744及び745間を搬送される用紙上の像を定着
する。
以上の構成により成るプリンタ2のプリントアウト処
理を、第23図のタイミングチャートを参照して以下に説
明する。
まず、最初のITOP551が来ると、レーザ光により感光
ドラム715上にY潜像が形成され、これが現像ユニット7
31Yにより現像される。次いで転写ドラム上の用紙に転
写が行われ、マゼンタプリント処理が行われる。そし
て、現像ユニット726が図の軸Pを中心に回動する。
次に、ITOP551が来ると、レーザ光により、感光ドラ
ム上にM潜像が形成され、以下同様の動作でシアンプリ
ント処理が行われる。この動作を続いて来るITOP551に
対応してC、BKについても同様に行い、イエロープリン
ト処理、ブラックプリント処理が行われる。このように
して、画像形成過程が終了すると、次に剥離爪750によ
り用紙の剥離が行われ、画像定着部743で定着が行わ
れ、一連のカラー画像のプリントが終了する。
<モニタテレビインターフェイスの説明> 本実施例のシステムは、第1図に示すように、画像記
憶装置内の画像メモリの内容を、モニタテレビ32に出力
可能である。また、SV録再生機31からのビデオ画像を出
力することも可能である。
以下に詳しく説明する。
画像メモリ4060A−R、4060A−G、4060A−Bに記憶
されているビデオ画像データは、DMAC4380によって読出
され、ディスプレイメモリ4410B、4410G、4410Bに記憶
されたビデオ画像データは、LUT4420R、4420G、4420Bを
通ってD/Aコンバータ4430R、4430G、4430Bに送られ、こ
こでディスプレイコントローラ4440からのSYNC信号4590
Sに同期してアナログR信号4590R、G信号4590G、B信
号4590Bに変換され、出力される。
一方、ディスプレイコントローラ4440からは、これら
のアナログ信号の出力タイミングに同期してSYNC信号96
00が出力される。このアナログR信号4590R、G信号459
0G、B信号4590B、SYNC信号4590Sをモニタ4に接続する
ことにより、画像記憶装置3の記憶内容を表示すること
ができる。
また、本実施例においては、ホストコンピュータ33か
ら画像記憶装置3へ制御コマンドを送ることによって表
示されている画像のトリミングが可能である。
CPU4360は、ホストコンピュータ33によって指示入力
された領域情報より、上述と同様の制御で、ディスプレ
イコントメモリ4410R、4410G、4410Bへ有効領域のみを
転送することによってトリミングが可能である。
また、ホストコンピュータ33からの領域指示情報に対
応して、第12図に示すコンパレータ4232、4233及びRAM4
212に上述した場合と同様にしてデータをセットし、再
びカラーリーダ1やSV録再生機31から画像データを入力
することにより、トリミングされた画像データをメモリ
4060A−R、4060A−G、4060A−Bに記憶することがで
きる。
なお、4400はモニタテレビ32に表示されているカラー
画像の色調を調整するためのボリュームである。
CPU4360は、このボリューム4400の抵抗値(設定値)
を読取り、この設定値からLUT4420R、4420G、4420Bのテ
ーブルに出力調整用補正データをセットする。また、モ
ニタ4の表示色と記録する色を合わせるため、LUT4200
のテーブルの調整用補正データをボリューム4400の設定
値に連動して変化させる。
また、画像メモリ4060A−R、4060A−G、4060A−B
に複数の画像が記憶されている場合、カラープリンタ2
で記録する際の各画像のレイアウトも、モニタテレビ32
とホストコンピュータ33を用いて行なうことが可能であ
る。
すなわち、まずモニタテレビ32に記録紙の大きさを表
示し、この表示を見ながら各画像のレイアウトした位置
情報をホストコンピュータ33によって入力することによ
り、カラープリンタ2で記録する各画像のレイアウトが
可能である。
この時、画像メモリ4060A−R、4060A−G、4060A−
Bからカラープリンタ2への記憶情報の読出し制御及び
カラープリンタ2での記録制御は、上述した実施例と同
様であるので説明は省略する。
<コンピュータインターフェイスの説明> 本実施例のシステムでは、第1図に示すように、ホス
トコンピュータ33を画像記憶装置3に接続したものであ
る。そこで次に、第10図を用いて本実施例装置とホスト
コンピュータ33との間のインターフェイスを説明する。
ホストコンピュータ33とのインターフェイスは、コネ
クタ4580によって接続されたGPZBコントローラ4310にて
行われる。GPZBコントローラは、CPUバス9610を介し、C
PU4360と接続されており、決められたプロトコルによ
り、ホストコンピュータ33とのコマンドのやりとりや画
像データの転送を行なうことが可能である。
以上説明したように、本実施例によれば、カラーリー
ダ1やSV録再生機31などの入力画像情報のうち、真に必
要とする画像情報のみ指定することにより、他の部分は
メモリに記憶されず、メモリを有効に使用できる。ま
た、必要領域は確実にメモリ中に記憶させることがで
き、必要情報を記憶する場所が無いようなことが無くな
る。
さらに、この切り出した画像情報のメモリ上への展開
レイアウトを行い、展開領域を指示入力することによ
り、出力した時にも見易い画像情報とすることができ
る。
[実施例2] 以下、本発明に係る他の実施例を詳細に説明する。
第25図は、本発明に係る他の実施例において、画像入
力手段からの反射原稿画像と、画像記録手段からの画像
情報(画像0〜3)をモニタテレビ32に出力した場合
の、出力表示画像を示す模式図である。
まず、上記実施例1で述べたメモリへの画像入力制御
と同様の制御により、カラーリーダ1から読込んだ4個
の画像情報を画像メモリ4060A−R、4060A−G、4060A
−Bへ第19図に示すように記憶させる。
次に、第1図に示すホストコンピュータ33のキーボー
ドより第25図に示すように反射原稿表示位置A、Bの座
標を入力する。同様に、画像記憶装置3からの画像0の
レイアウト座標C、Dを入力する。そして、他の画像1
〜3も同様に座標を入力する。
この場合の画像形成処理を第10図(A)、(B)、
(C)のブロック図を参照して説明する。
ディスプレイコントローラ4440は、ディスプレイメモ
リ4410R、4410G、4410Bに記憶された画像情報を、NTSC
の規格によりタイミング信号を発生しながら読み出し、
LUT4420R、4420G、4420Bにてy変換を行い、さらにD/A
変換したのち、モニタテレビ32に出力する。
NTSC規格の場合、そのディスプレイメモリの構成の一
例として、本実施例では第25図中破線で示すメモリ容量
(640×480画素)を有している。そこで、上述したモニ
タテレビ32上の点A、B、C、Dは、モニタテレビ32の
左上を原点として設定を行う。
これら設定された情報から反射原稿の縮少率及びレイ
アウトをCPU4360は計算し、コンパレータ4231〜4233
と、レートマルチプライヤ4234にデータを設定する。画
像メモリ4060A−R、4060A−G、4060A−Bからの画像
に対しても拡大・補間回路4150−0〜3の倍率及び制御
信号の設定を行う。
ここで、第25図に示す画像形成を行う場合、システム
コントローラ4210は、カラープリンタ2のITOP信号55
1、HSYNC信号に相当する信号を発生する。システムコ
ントローラ4210内部で発生したITOP信号551及びHSYNC
信号による画像メモリ4060A−R、4060A−G、4060A−
Bの読出しシーケンスは、上記実施例1と同様であるの
で省略する。同様にカラーリーダ1からの反射原稿読出
しシーケンスも、上記実施例1と同様であるため省略す
る。
次に、上述した画像記憶装置3からの画像情報と、カ
ラーリーダ1からの画像情報との合成について説明す
る。
第26図は、第25図の“l1"における反射原稿999と画像
メモリ4060A−R、4060A−G、4060A−Bからの信号を
合成した場合を示すタイミングチャートである。
ITOP信号551に同期して読出されたカラーリーダ1の
画像情報は、HSYNC信号にも同期しており、コネクタ4
250を介して信号ライン9430R、9430G、9430Bとなり、セ
レクタ4250に入力される。また、画像メモリ4060A−
R、4060A−G、4060A−Bからの画像情報9380は、ホス
トコンピュータ33のキーボードで指示された領域のみが
出力される。これら2種の画像情報はセレクタ4250に入
力され、第25図における画像0〜3の場合は第11図のSE
LECT−A(9451A)を“0"、SELECT−B(9451B)及びSE
LECT−C(9451C)を“1"にすることにより、トライス
テートバッファが活性化され、信号9380がセレクタ4250
の出力信号9420R、9420G、9420Bに出力される。また、
それ以外、すなわち反射原稿画像領域の場合は、SELECT
−A(9451A)、SELECT−B(9451B)を“1"、SELECT−
C(9451C)を“0"にすることにより、カラーリーダ1
の画像情報9430R、9430G、9430Bが信号ライン9420R、94
20G、9420Bに出力される。
これら信号ライン9420R、9420G、9420Bは、ディスプ
レイメモリ4410R、4410G、4410Bに入力されており、シ
ステムコントローラ4210からの同期信号9610に同期して
記憶される。
本実施例では、画像メモリ4060A−R、4060A−G、40
60A−Bを色順次に信号ライン9420R、9420G、9420Bに出
力し、ディスプレイコントローラ4440は、システムコン
トローラ4210からの同期信号9610によって同期をとりな
がら、ディスプレイメモリ4410R、4410G、4410Bに
(R)→(G)→(B)の順番で記憶する。
ディスプレイメモリ4410R、4410G、4410Bに記憶され
た合成画像は、ディスプレイコントローラ4440により、
本実施例ではNTSCの規格でメモリから読出され、γ変換
及びD/A変換された後、モニタテレビ32に出力される。
以上のようにして、少ない画像メモリによって反射原
稿とメモリ画像をレイアウト合成し、出力することがで
きる。また、実施例1では、出力装置としてカラープリ
ンタを用い、実施例2では、モニタテレビを用いたの
で、これら実施例を組み合せることにより、画像合成し
た画像情報をカラーハードコピーする前にモニタテレビ
で確認することも可能である。
[発明の効果] 本発明によれば、少ない画像メモリで、合成画像を迅
速に得ることができ、また、画像合成した画像情報を、
像形成してハードコピーする前に、モニタテレビで確認
することができるという効果を奏する。
【図面の簡単な説明】
第1図は、本発明に係る一実施例のシステム構成図であ
る。 第2図は、同実施例におけるカラーリーダの詳細を示す
ブロック図である。 第3図〜第6図は、同実施例におけるカラーリーダのビ
デオインターフェイス部の切換え制御の例を示す模式図
である。 第7図は、同実施例におけるデジタイザを示す外観図で
ある。 第8図は、同実施例におけるデジタイザによって指示さ
れたアドレス情報を説明する説明図である。 第9図は、同実施例のインターフェイス部より画像記憶
装置への出力タイミングを示すタイミングチャートであ
る。 第10図(A)〜(C)は、同実施例の画像記憶装置の詳
細を示すブロック図である。 第11図は、同実施例における画像記憶装置のセレクタ部
の詳細を示す回路図である。 第12図は、同実施例における画像記憶装置のシステムコ
ントローラ部とFIFOメモリとの詳細を示す回路図であ
る。 第13図は、同実施例の等倍処理時におけるシステムコン
トローラ部のFIFOメモリへのデジタル格納時の動作を示
すタイミングチャートである。 第14図は、同実施例の等倍処理出力におけるシステムコ
ントローラ部のFIFOメモリへのデジタル格納時の動作を
示すタイミングチャートである。 第15図は、同実施例における画像記憶装置のシステムコ
ントローラ部と画像メモリとの関連構成を示すの詳細回
路図である。 第16図は、同実施例における画像記憶装置の画像メモリ
内の情報の配置を示す模式図である。 第17図は、同実施例における画像形成のレイアウトを示
す模式図である。 第18図は、第17図に示す画像形成レイアウトに従った画
像形成処理の動作を示すタイミングチャートである。 第19図は、同実施例の他の画像記憶装置におけるメモリ
内の画像情報の配置を示す模式図である。 第20図は、第19図に示す画像情報を任意にレイアウトし
た状態を示す模式図である。 第21図は、第20図に示す“l1"ラインにおける画像形成
時のタイミングを示すタイミングチャートである。 第22図は、第21図に示す“l2"ラインにおける画像形成
時のタイミングを示すタイミングチャートである。 第23図は、同実施例の画像形成プロセスのタイミングを
示すタイミングチャートである。 第24図は、同実施例における画像合成時のタイミングを
示すタイミングチャートである。 第25図は、本発明の他の実施例による画像形成時のレイ
アウトした状態を示す模式図である。 第26図は、上記他の実施例における画像合成時のタイミ
ングを示すタイミングチャートである。 1……カラーリーダ、 2……カラープリンタ、 3……画像記憶装置、 11……原稿走査ユニット、 12……ビデオ処理ユニット、 13……コントロールユニット、 16……デジタイザ、 20……操作部、 31……SV録再生機、 32……モニタテレビ、 33……ホストコンピュータ、 56……プリンタインターフェイス、 420……座標検知板、 421……ポイントペン、 4000……デコーダ、 4010、4070、4130、4190、4213、4250、4253……セレク
タ、 4020、4430……A/D変換器、 4050、4140、4252……FIFOメモリ、 4060A−……画像メモリ、 4080、4214、4230……カウンタ、 4110、4200、4220……LUT、 4120……マスキング/黒抽出/LCR回路、 4150……拡大・補間回路、 4210……システムコントローラ、 4212……RAM、 4270……リーダコントローラ、 4360……CPU、 4380……DMAC、 4400……ボリューム、 4410……ディスプレイメモリ、 4440……ディスプレイコントローラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大西 哲也 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平1−168163(JP,A) 特開 平1−101154(JP,A) 特開 平2−209079(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 1/38 - 1/393

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】画像情報を入力する画像入力手段と、画像
    情報を記憶する画像記憶手段と、記録媒体上に画像形成
    を行う画像形成手段と、画像情報をモニタディスプレイ
    に表示させる表示制御手段とを制御する画像処理方法で
    あって、 上記画像入力手段から入力された画像情報と、上記画像
    記憶手段に記憶されている画像情報とを合成する場合
    に、所定の同期信号に基いて、上記画像入力手段と上記
    画像記憶手段との同期をとりながら各画像情報を出力さ
    せ、上記表示制御手段により、上記同期をとりながら出
    力された画像入力手段から入力された画像情報と上記画
    像記憶手段に記憶されている画像情報との合成画像を、
    上記モニタディスプレイに表示させ、次いで、所定の同
    期信号に基いて、上記画像入力手段と上記画像記憶手段
    との同期をとりながら、上記画像形成手段によって上記
    モニタディスプレイに表示された各画像情報を上記記録
    媒体上に像形成させることを特徴とする画像処理方法。
JP34109189A 1989-12-29 1989-12-29 画像処理方法 Expired - Fee Related JP3184976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34109189A JP3184976B2 (ja) 1989-12-29 1989-12-29 画像処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34109189A JP3184976B2 (ja) 1989-12-29 1989-12-29 画像処理方法

Publications (2)

Publication Number Publication Date
JPH03203461A JPH03203461A (ja) 1991-09-05
JP3184976B2 true JP3184976B2 (ja) 2001-07-09

Family

ID=18343174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34109189A Expired - Fee Related JP3184976B2 (ja) 1989-12-29 1989-12-29 画像処理方法

Country Status (1)

Country Link
JP (1) JP3184976B2 (ja)

Also Published As

Publication number Publication date
JPH03203461A (ja) 1991-09-05

Similar Documents

Publication Publication Date Title
US6088138A (en) Image forming apparatus containing a display showing an adjustable image
JP3219403B2 (ja) 画像記憶装置
US5631983A (en) Image forming system for synthesizing color image data with binary image data which has been colored with a predetermined color during the synthesizing operation
US5285290A (en) Image storing with data compression to accommodate memory capacity
US5420703A (en) Color image processing system having multi-image processing capabilities
JP3020957B2 (ja) 画像処理方法
JP2961234B2 (ja) 画像処理システムおよび像形成装置
US5260777A (en) Apparatus for reproducing visible color image from color separations
JP3184976B2 (ja) 画像処理方法
JP3066900B2 (ja) 画像形成装置
JP3038392B2 (ja) 画像処理システムおよび画像処理方法
EP0360572A2 (en) Image processing system
JP2951960B2 (ja) 画像処理方法
JP2928932B2 (ja) 画像処理システム
JP2714014B2 (ja) 画像処理装置
JP2832020B2 (ja) 画像記憶装置
JP3039660B2 (ja) 情報処理装置
JP3048576B2 (ja) 画像形成装置及び画像形成方法
JP2703563B2 (ja) 画像形成方法
JP2851623B2 (ja) 画像処理装置
JPH09116737A (ja) 画像処理装置及び方法
JP3167701B2 (ja) 画像処理装置
JP2000324333A (ja) 画像編集可能な画像処理装置
JP3302010B2 (ja) 電子機器の制御方法
JPH02136893A (ja) 画像記憶装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees