JP3179838B2 - Noise detection circuit - Google Patents
Noise detection circuitInfo
- Publication number
- JP3179838B2 JP3179838B2 JP03105392A JP3105392A JP3179838B2 JP 3179838 B2 JP3179838 B2 JP 3179838B2 JP 03105392 A JP03105392 A JP 03105392A JP 3105392 A JP3105392 A JP 3105392A JP 3179838 B2 JP3179838 B2 JP 3179838B2
- Authority
- JP
- Japan
- Prior art keywords
- detection circuit
- differential amplifier
- circuit
- noise detection
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明は、例えばＦＭ信号を使用
した無線通信機における受信信号のノイズレベルの検出
等に使用される、ノイズ検出回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a noise detection circuit used for detecting a noise level of a received signal in a radio communication device using an FM signal, for example.
【０００２】[0002]
【従来の技術】従来、ＦＭ信号を使用した無線通信機等
として、ノイズ検出回路を使用したものが知られてい
る。図３は、かかるＦＭ無線通信機の一構成例を概略的
に示すものであり、ＦＭ復調回路３１の復調出力を、フ
ィルタ（例えば帯域通過フィルタ等が使用される）３２
を介して、ノイズ検出回路３３へ入力している。かかる
ノイズ回路３３は、弱電界時の受信信号のＳ／Ｎ比の悪
化を検出するために使用される。2. Description of the Related Art Conventionally, there has been known a radio communication device or the like using an FM signal using a noise detection circuit. FIG. 3 schematically shows an example of the configuration of such an FM radio communication apparatus. The demodulation output of the FM demodulation circuit 31 is converted into a filter (for example, a band-pass filter or the like is used) 32.
Is input to the noise detection circuit 33 via the. Such a noise circuit 33 is used for detecting deterioration of the S / N ratio of the received signal at the time of a weak electric field.
【０００３】図４に、かかるノイズ検出回路３３の概略
構成を示す。図４において、入力端子４１から取り込ま
れた入力信号は、結合コンデンサ４２によって直流分を
除去された後、演算増幅器（以下、オペアンプと記す）
４３の正入力となる。また、このオペアンプ４３の負入
力には、電源４５により抵抗素子４４を介して、一定の
バイアス電位Ｖ44が与えられる。FIG. 4 shows a schematic configuration of such a noise detection circuit 33. In FIG. 4, an input signal taken in from an input terminal 41 is subjected to an operational amplifier (hereinafter referred to as an operational amplifier) after a DC component is removed by a coupling capacitor 42.
43 is the positive input. In addition, a constant bias potential V 44 is applied to the negative input of the operational amplifier 43 via a resistance element 44 by a power supply 45.
【０００４】このオペアンプ４３は、負帰還回路４６を
備えている。かかる負帰還回路４６は、オペアンプ４３
の出力と負入力との間に設けられた抵抗素子４７と、か
かる負入力とグランドとの間に設けられた抵抗素子４８
およびバイパスコンデンサ４９とによって構成されてい
る。The operational amplifier 43 has a negative feedback circuit 46. The negative feedback circuit 46 includes an operational amplifier 43
Element 47 provided between the output and the negative input, and a resistance element 48 provided between the negative input and the ground.
And a bypass capacitor 49.
【０００５】ここで、バイパスコンデンサ４９は、オペ
アンプ４３の直流利得を「１」にして、このオペアンプ
４３の誤差や直流オフセット電圧の発生を防止するため
に使用される。また、この負帰還回路４６は、かかるバ
イパスコンデンサ４９によって、交流信号に対して接地
されている。したがって、オペアンプ４３の交流利得
は、抵抗素子４７，４８の抵抗値によって決定される。Here, the bypass capacitor 49 is used to set the DC gain of the operational amplifier 43 to “1” to prevent an error of the operational amplifier 43 and the generation of a DC offset voltage. The negative feedback circuit 46 is grounded to the AC signal by the bypass capacitor 49. Therefore, the AC gain of the operational amplifier 43 is determined by the resistance values of the resistance elements 47 and 48.
【０００６】オペアンプ４３の出力は検波回路５０の正
入力となる。また、この検波回路５０の負入力には直流
電源５１が接続されており、これによって基準電圧Ｖ51
が与えられる。検波回路５０から出力された信号は、平
滑用コンデンサ５２で整流され、コンパレータ５３の正
入力となる。ここで、基準電圧Ｖ51は、バイアス電圧Ｖ
44よりも高くなるように設定されている。上述のオペア
ンプ４３の出力レベルは電源４５および抵抗素子４４に
よって与えられるバイアス電圧Ｖ44と等しくなるので、
このように基準電圧Ｖ51をバイアス電圧Ｖ44よりも高く
することにより、検波回路５０の出力（平滑用コンデン
サ５２による整流後の電圧信号）を、正入力（すなわち
オペアンプ４３の出力）が負入力（すなわち基準電圧Ｖ
51）よりも大きいときはハイレベルとし、逆に正入力が
負入力よりも小さいときはローレベルとすることができ
る。The output of the operational amplifier 43 is the positive input of the detection circuit 50. Further, a DC power supply 51 is connected to the negative input of the detection circuit 50, and thereby the reference voltage V 51
Is given. The signal output from the detection circuit 50 is rectified by the smoothing capacitor 52 and becomes the positive input of the comparator 53. Here, the reference voltage V 51 is the bias voltage V
It is set to be higher than 44 . Since the output level of the above-mentioned operational amplifier 43 becomes equal to the bias voltage V 44 supplied by the power source 45 and resistance element 44,
By thus higher than the bias voltage V 44 and the reference voltage V 51, the output of the detection circuit 50 (the voltage signal rectified by the smoothing capacitor 52), (the output of namely operational amplifier 43) positive input is a negative input (That is, the reference voltage V
51 ), it can be set to high level when it is larger than the above, and conversely, it can be set to low level when the positive input is smaller than the negative input.
【０００７】また、このコンパレータ５３の負入力には
直流電源５４が接続されており、これによって基準電圧
Ｖ54が与えられる。このような構成により、コンパレー
タ５３からは、正入力としての信号入力と基準電圧Ｖ54
との差が検出され、ノイズ検出回路の出力として出力端
子５５から出力される。[0007] A DC power supply 54 is connected to the negative input of the comparator 53, and thereby a reference voltage V54 is applied. With such a configuration, the comparator 53 outputs a signal input as a positive input and the reference voltage V 54.
Is detected and output from the output terminal 55 as an output of the noise detection circuit.
【０００８】[0008]
【発明が解決しようとする課題】このようなノイズ検出
回路において、十分なノイズ検出感度を得るためには、
オペアンプ４３の利得を十分に高くすることが望まれ
る。ここで、オペアンプ４３の交流利得ＧV は、上述の
ように、負帰還回路４６の抵抗素子４７，４８の抵抗値
によって決定され、次の式で与えられる。 ＧV ＝（Ｒ47＋Ｒ48）／Ｒ48 ＝ （Ｒ47／Ｒ48）＋１ …(1) なお、Ｒ47は抵抗素子４７の抵抗値、Ｒ48は抵抗素子４
８の抵抗値である。In such a noise detection circuit, in order to obtain a sufficient noise detection sensitivity,
It is desired that the gain of the operational amplifier 43 be sufficiently high. Here, the AC gain G V of the operational amplifier 43 is determined by the resistance values of the resistance elements 47 and 48 of the negative feedback circuit 46 as described above, and is given by the following equation. G V = (R 47 + R 48 ) / R 48 = (R 47 / R 48 ) +1 (1) where R 47 is the resistance value of the resistance element 47 and R 48 is the resistance element 4
8 is the resistance value.
【０００９】（１）式において、オペアンプ４３の利得
を十分に高くする（すなわち、ＧV >>１とする）と、Ｒ
47／Ｒ48>>１となる。すなわち、抵抗素子４７，４８
は、Ｒ47>>Ｒ48となるように選ばれる。したがって、抵
抗素子４７としては高抵抗のものが使用され、抵抗素子
４８としては低抵抗のものが使用される。In the equation (1), when the gain of the operational amplifier 43 is made sufficiently high (that is, G V >> 1), R
47 / R48 >> 1. That is, the resistance elements 47 and 48
Are selected such that R 47 >> R 48 . Therefore, a high resistance element is used as the resistance element 47, and a low resistance element is used as the resistance element 48.
【００１０】しかしながら、このように抵抗素子４８を
低抵抗とした場合、交流信号に対する接地を行うことが
できるようにするためには、バイパスコンデンサ４９の
静電容量を大きくしなければならない。このため、この
ノイズ検出回路を集積回路で形成する場合に、かかるバ
イパスコンデンサ４９を内蔵させることができず、外付
けにしなければならないという欠点が生じていた。However, when the resistance element 48 has a low resistance as described above, the capacitance of the bypass capacitor 49 must be increased in order to be able to ground the AC signal. For this reason, when this noise detection circuit is formed by an integrated circuit, such a bypass capacitor 49 cannot be built in, and there is a disadvantage that it must be externally provided.
【００１１】また、上述のようにオペアンプ４３は負帰
還回路４６を備えているが、この場合、この負帰還回路
４６の利得（すなわち閉ループ利得）によって、オペア
ンプ４３の利得が小さくなる。したがって、交流利得を
十分に高くするためには、オペアンプ４３の開ループ利
得が閉ループ利得よりも十分に大きくなるようにしなけ
ればならない。しかしながら、このためには、オペアン
プ４３内に多数段の増幅回路を形成しなければならない
ため、回路構成が複雑となってしまうという欠点があっ
た。As described above, the operational amplifier 43 includes the negative feedback circuit 46. In this case, the gain of the negative feedback circuit 46 (ie, the closed loop gain) reduces the gain of the operational amplifier 43. Therefore, in order to make the AC gain sufficiently high, the open loop gain of the operational amplifier 43 must be made sufficiently larger than the closed loop gain. However, this requires a multi-stage amplifier circuit to be formed in the operational amplifier 43, which has a disadvantage that the circuit configuration becomes complicated.
【００１２】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、ノイズ検出感度に優れ、回路
構成が簡単で、且つ、外付け部品を必要としないノイズ
検出回路を提供することを目的とする。The present invention has been made in view of the above-mentioned drawbacks of the prior art, and provides a noise detection circuit which has excellent noise detection sensitivity, has a simple circuit configuration, and does not require external components. The purpose is to:
【００１３】[0013]
【課題を解決するための手段】本発明のノイズ検出回路
は、入力端子から入力された信号を増幅する第１の差動
増幅器と、この第１の差動増幅器から結合コンデンサを
介して入力した信号を増幅する第２の差動増幅器と、こ
の第２の差動増幅器の正負入力間に直流オフセット電圧
を印加するオフセット電圧印加手段と、前記第２の差動
増幅器の正出力および反転出力をそれぞれ入力してその
差にもとづいて検波を行う検波回路と、この検波回路か
ら出力された信号を整流する平滑用コンデンサと、この
平滑用コンデンサで整流された信号と基準電圧との差を
出力するコンパレータと、を具備することを特徴とす
る。A noise detection circuit according to the present invention includes a first differential amplifier for amplifying a signal input from an input terminal, and a signal input from the first differential amplifier via a coupling capacitor. A second differential amplifier for amplifying a signal, offset voltage applying means for applying a DC offset voltage between positive and negative inputs of the second differential amplifier, and a positive output and an inverted output of the second differential amplifier. A detection circuit for inputting and detecting based on the difference, a smoothing capacitor for rectifying a signal output from the detection circuit, and a difference between the signal rectified by the smoothing capacitor and a reference voltage. And a comparator.
【００１４】[0014]
【作用】第１の差動アンプと第２の差動アンプとを用い
て二段の増幅器を構成し、且つ、これらの差動アンプを
結合コンデンサを用いて結合したことより、各差動アン
プの負帰還回路を不要とすることができる。したがっ
て、バイパスコンデンサを不要とすることができ、外付
け部品を無くすことができる。さらに、負帰還回路が不
要となることより、かかる負帰還回路による利得の減少
がなくなるので、その分だけ同一の利得を得るために必
要な差動アンプの回路規模は小さくなる。したがって、
ノイズ検出回路の回路構成を簡略化することができる。The first and second differential amplifiers constitute a two-stage amplifier, and these differential amplifiers are connected using a coupling capacitor. Of the negative feedback circuit can be dispensed with. Therefore, a bypass capacitor can be dispensed with and external components can be eliminated. Further, since the necessity of the negative feedback circuit is eliminated, the gain is not reduced by the negative feedback circuit, so that the circuit scale of the differential amplifier required to obtain the same gain is reduced accordingly. Therefore,
The circuit configuration of the noise detection circuit can be simplified.
【００１５】また、第２の差動アンプの入力に直流オフ
セット電圧を印加するオフセット電圧印加手段を設けた
ことにより、この第２の差動アンプの正出力および反転
出力をそのまま検波回路に入力して検波を行うことがで
きるので、この検波回路の出力は従来の２倍となる。し
たがって、第１の差動アンプおよび第２の差動アンプと
して、その分だけ利得の小さいものを使用することがで
きるので、これらの差動アンプの回路規模を小さくする
ことができ、回路構成を簡略化することができる。Further, by providing an offset voltage applying means for applying a DC offset voltage to the input of the second differential amplifier, the positive output and the inverted output of the second differential amplifier are directly input to the detection circuit. Therefore, the output of the detection circuit is twice as large as that of the conventional circuit. Therefore, as the first differential amplifier and the second differential amplifier, those having smaller gains can be used correspondingly, so that the circuit scale of these differential amplifiers can be reduced, and the circuit configuration can be reduced. It can be simplified.
【００１６】[0016]
【実施例】以下、本発明の一実施例について、図面を用
いて説明する。図１は、本実施例に係わるノイズ検出回
路の構成を概略的に示す電気回路図である。同図におい
て、入力端子１から取り込まれた入力信号は、結合コン
デンサ２によって直流分を除去された後、第１の差動ア
ンプ３の正入力となる。また、この差動アンプ３の正入
力には、抵抗素子５を介して、電源４により一定のバイ
アス電位Ｖ5 が与えられる。また、この差動アンプ３の
負入力には基準電位Ｖ6 が供給されるが、この基準電位
Ｖ6 も、抵抗素子６を介して、電源４から与えられてい
る。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an electric circuit diagram schematically showing the configuration of the noise detection circuit according to the present embodiment. In the figure, an input signal taken in from an input terminal 1 becomes a positive input of a first differential amplifier 3 after a DC component is removed by a coupling capacitor 2. The positive input of the differential amplifier 3 is supplied with a constant bias potential V 5 from the power supply 4 via the resistance element 5. Although reference potential V 6 is supplied to the negative input of the differential amplifier 3, the reference potential V 6 also via the resistor element 6 is given from the power source 4.
【００１７】差動アンプ３の出力は、結合コンデンサ７
によって直流分を除去された後、第２の差動アンプ８の
正入力となる。また、この差動アンプ８の正負入力間に
は、オフセット電圧印加回路９によって、直流オフセッ
ト電圧Ｖ9 が印加される。このオフセット電圧印加回路
９は、差動アンプ８の正入力端子に一端を接続された抵
抗素子９ａと、この抵抗素子９ａの他端に接続された電
源９ｂとによって構成されている。一方、差動アンプ８
の負入力には、抵抗素子１０を介して電源４から、基準
電位Ｖ10が供給されているため、差動アンプ８の正入力
の電圧はＶ10−Ｖ9 となる。The output of the differential amplifier 3 is connected to a coupling capacitor 7
After the DC component is removed, the positive input of the second differential amplifier 8 is obtained. A DC offset voltage V 9 is applied between the positive and negative inputs of the differential amplifier 8 by an offset voltage applying circuit 9. The offset voltage application circuit 9 includes a resistance element 9a having one end connected to the positive input terminal of the differential amplifier 8, and a power supply 9b connected to the other end of the resistance element 9a. On the other hand, the differential amplifier 8
Of the negative input from the power supply 4 via the resistor element 10, since the reference potential V 10 is supplied, the positive input voltage of the differential amplifier 8 becomes V 10 -V 9.
【００１８】かかる差動アンプ８の正出力および反転出
力は、それぞれ検波回路１１の入力となる。この検波回
路１１では、これらの入力を用いて、ノイズ分の検波を
行って出力する。このように差動アンプ８の正入力（す
なわち差動アンプ３の出力）が直流オフセット電圧Ｖ9
より大きいとき、検波回路１１の出力（平滑用コンデン
サ１２による整流後の電圧信号）はハイレベルになり、
逆に正入力が直流オフセット電圧Ｖ9 よりも小さい時は
ローレベルとなる。The positive output and the inverted output of the differential amplifier 8 are input to the detection circuit 11, respectively. The detection circuit 11 uses these inputs to detect noise and output it. As described above, the positive input of the differential amplifier 8 (that is, the output of the differential amplifier 3) is applied to the DC offset voltage V 9
When it is larger, the output of the detection circuit 11 (voltage signal after rectification by the smoothing capacitor 12) becomes high level,
When the positive input to the inverse is smaller than the DC offset voltage V 9 is at a low level.
【００１９】検波回路１１の出力は、平滑用コンデンサ
１２の一端およびコンパレータ１３の正入力端子に接続
されている。また、この平滑用コンデンサ１２の他端
は、接地されている。かかる構成により、検波回路１１
から出力されたノイズ信号は、平滑用コンデンサ１２で
整流されてコンパレータ１３の正入力となる。また、こ
のコンパレータ１３の負入力には電源１４が接続されて
おり、これにより基準電位Ｖ14が与えられる。したがっ
て、コンパレータ１４からは正入力としての信号入力と
基準電圧Ｖ14との差が検出され、ノイズ検出回路の出力
として、出力端子１５から出力される。An output of the detection circuit 11 is connected to one end of a smoothing capacitor 12 and a positive input terminal of a comparator 13. The other end of the smoothing capacitor 12 is grounded. With this configuration, the detection circuit 11
Is rectified by the smoothing capacitor 12 and becomes a positive input of the comparator 13. Further, the negative input is connected to the power supply 14 of the comparator 13, thereby the reference potential V 14 is applied. Therefore, from the comparator 14 the difference between the signal input and the reference voltage V 14 as the positive input is detected, as the output of the noise detection circuit, is outputted from an output terminal 15.
【００２０】上述のように、本実施例のノイズ検出回路
では、増幅器を２個の差動アンプ３，８を用いて二段に
構成した。この場合、各差動アンプ３，８の利得を低く
しても、全体として大きい利得を得ることができる。例
えば、各差動アンプ３，８の利得をそれぞれ１０とした
場合、全体としての利得は１０×１０＝１００となる。
したがって、本実施例では、差動アンプ３，８として
は、利得の小さいものを使用する。As described above, in the noise detection circuit of the present embodiment, the amplifier is configured in two stages using the two differential amplifiers 3 and 8. In this case, even if the gain of each of the differential amplifiers 3 and 8 is reduced, a large gain can be obtained as a whole. For example, when the gain of each of the differential amplifiers 3 and 8 is set to 10, the overall gain is 10 × 10 = 100.
Therefore, in this embodiment, as the differential amplifiers 3 and 8, those having a small gain are used.
【００２１】また、第１の差動アンプ３の出力と第２の
差動アンプ８の正入力との間に結合コンデンサ７を設け
たので、差動アンプ３の出力の直流分は、この結合コン
デンサ６で除去される。したがって、差動アンプ３の誤
差やオフセット電圧は、差動アンプ８には入力されな
い。Since the coupling capacitor 7 is provided between the output of the first differential amplifier 3 and the positive input of the second differential amplifier 8, the DC component of the output of the differential amplifier 3 It is removed by the capacitor 6. Therefore, the error and offset voltage of the differential amplifier 3 are not input to the differential amplifier 8.
【００２２】このように、本実施例のノイズ検出回路で
は、二段の利得の小さい差動アンプ３，８を使用し、且
つ、結合コンデンサ６を設けて差動アンプ３の誤差やオ
フセット電圧を除去することとしたので、これらの差動
アンプ３，８の負帰還回路が不要となる。このため、上
述の従来のノイズ検出装置（図４参照）で用いられてい
たバイパスコンデンサ４９は、本実施例のノイズ検出回
路では不要となる。また、結合コンデンサ２，７は小さ
い静電容量のもので十分なので、集積回路に内蔵するこ
とが可能である。このため、本実施例のノイズ検出回路
では、バイパスコンデンサが不要となる。As described above, in the noise detection circuit of the present embodiment, the two-stage differential amplifiers 3 and 8 having small gains are used, and the coupling capacitor 6 is provided to reduce the error and offset voltage of the differential amplifier 3. Since the differential amplifiers are removed, the negative feedback circuits of these differential amplifiers 3 and 8 become unnecessary. Therefore, the bypass capacitor 49 used in the above-described conventional noise detection device (see FIG. 4) becomes unnecessary in the noise detection circuit of the present embodiment. Further, since the coupling capacitors 2 and 7 having a small capacitance are sufficient, they can be built in an integrated circuit. Therefore, the noise detection circuit of the present embodiment does not require a bypass capacitor.
【００２３】また、本実施例のノイズ検出回路では、こ
のように差動アンプ３，８の負帰還回路が不要となるこ
とにより、負帰還回路によって利得が減少することがな
くなる。したがって、その分だけ差動アンプ３，８とし
て利得の小さいものを使用することができる。このた
め、差動アンプ３，８内にそれぞれ形成される増幅回路
の段数を少なくするすることができるので、ノイズ検出
回路の回路構成を簡単にすることができる。Further, in the noise detection circuit of this embodiment, since the negative feedback circuits of the differential amplifiers 3 and 8 are not required, the gain is not reduced by the negative feedback circuit. Therefore, a differential amplifier having a small gain can be used as the differential amplifier 3 or 8 accordingly. Thus, the number of stages of the amplifier circuits formed in the differential amplifiers 3 and 8 can be reduced, and the circuit configuration of the noise detection circuit can be simplified.
【００２４】加えて、本実施例のノイズ検出回路では、
オフセット電圧印加回路９によって、差動アンプ８の正
負入力間に直流オフセット電圧Ｖ9 を印加する構成とし
たので、この差動アンプ８の正出力および反転出力をそ
のまま検波回路１１に入力して検波を行うことができ
る。すなわち、本実施例の検波回路１１では、差動アン
プ８の正出力および反転出力の差を用いて検波を行って
いる。したがって、従来のノイズ検出回路（図４参照）
のように検波回路の負入力に基準電圧を供給する場合と
比べて、同じ回路構成で、出力信号を２倍にすることが
できる。すなわち、本実施例では、検出回路１１の利得
を従来の２倍にした場合と同じ出力を得ることができ
る。このため、本実施例のノイズ検出回路では、二段の
差動アンプ３，８による利得を従来のノイズ検出回路で
使用されていたオペアンプ４３の半分としても、この従
来のノイズ検出回路と同じ利得を得ることができる。よ
って、その分だけ差動アンプ３，８内にそれぞれ形成さ
れる増幅回路の段数を少なくすることができるので、こ
の点でも、ノイズ検出回路の回路構成を簡単にすること
ができる。In addition, in the noise detection circuit of this embodiment,
Since the DC offset voltage V 9 is applied between the positive and negative inputs of the differential amplifier 8 by the offset voltage applying circuit 9, the positive output and inverted output of the differential amplifier 8 are directly input to the detection circuit 11 for detection. It can be performed. That is, the detection circuit 11 of the present embodiment performs detection using the difference between the positive output and the inverted output of the differential amplifier 8. Therefore, the conventional noise detection circuit (see FIG. 4)
As compared with the case where the reference voltage is supplied to the negative input of the detection circuit as described above, the output signal can be doubled with the same circuit configuration. That is, in the present embodiment, the same output can be obtained as when the gain of the detection circuit 11 is doubled as compared with the conventional case. For this reason, in the noise detection circuit of the present embodiment, even if the gain of the two-stage differential amplifiers 3 and 8 is half that of the operational amplifier 43 used in the conventional noise detection circuit, the gain is the same as that of the conventional noise detection circuit. Can be obtained. Therefore, the number of stages of the amplifier circuits formed in the differential amplifiers 3 and 8 can be reduced by that amount, and the circuit configuration of the noise detection circuit can be simplified also in this regard.
【００２５】このように、本実施例では、回路の構成が
簡単で、且つ、高い利得を得ることができ、従ってノイ
ズ検出感度に優れた、ノイズ検出回路を実現している。As described above, in the present embodiment, a noise detection circuit which has a simple circuit configuration, can obtain a high gain, and has excellent noise detection sensitivity is realized.
【００２６】図２に、本実施例のノイズ検出回路の具体
的な回路構成の一例を示す。本図において、図１と同じ
符号を付した構成部分はそれぞれ図１と同じものを示
す。第１の差動アンプ３は、トランジスタ１６ａ，１６
ｂおよび定電流源１６ｃからなる１段の差動増幅回路
と、抵抗素子１７と、トランジスタ１８ａおよび定電流
源１８ｂからなるエミッタフォロアとによって構成され
ており、差動増幅回路で増幅された入力信号をエミッタ
フォロアでさらに増幅して出力する。FIG. 2 shows an example of a specific circuit configuration of the noise detection circuit of this embodiment. In this figure, components denoted by the same reference numerals as those in FIG. 1 indicate the same components as those in FIG. The first differential amplifier 3 includes transistors 16a, 16
b and a one-stage differential amplifier circuit composed of a constant current source 16c, a resistance element 17, and an emitter follower composed of a transistor 18a and a constant current source 18b, and an input signal amplified by the differential amplifier circuit. Is further amplified by an emitter follower and output.
【００２７】また、第２の差動アンプ８は、トランジス
タ１９ａ，１９ｂおよび定電流源１９ｃからなる１段の
差動増幅回路と、抵抗素子２０ａ，２０ｂによって構成
されており、エミッタフォロアは備えていない。The second differential amplifier 8 includes a one-stage differential amplifier circuit composed of transistors 19a and 19b and a constant current source 19c, and resistance elements 20a and 20b, and has an emitter follower. Absent.
【００２８】検波回路１１は、トランジスタ２１ａ，２
１ｂおよび定電流源２１ｃからなる差動増幅回路と、ト
ランジスタ２２ａ，２２ｂからなるカレントミラー回路
と抵抗素子２２ｃとによって構成されている。The detection circuit 11 includes transistors 21a, 2
1b and a differential amplifier circuit composed of a constant current source 21c, a current mirror circuit composed of transistors 22a and 22b, and a resistance element 22c.
【００２９】オフセット電圧印加回路９の電源９ｂは、
抵抗素子２３と定電流源２４とによって構成されてお
り、この定電流源２４によって抵抗素子２３に発生する
電圧降下を用いて、オフセット電圧を生成している。The power supply 9b of the offset voltage applying circuit 9
The constant current source 24 generates an offset voltage by using a voltage drop generated in the resistance element 23 by the constant current source 24.
【００３０】このように、本実施例では、差動アンプ
３，８を、あわせて２個の差動増幅器と１個のエミッタ
フォロアとで構成している。これに対して、従来のノイ
ズ検出回路（図４参照）で同じ利得を得たい場合には、
上述のように負帰還回路が必要なことや検波回路の負入
力を基準電圧としなければならないことにより、通常、
オペアンプ４３を３〜４段の差動増幅器で構成しなけれ
ばならなくなる。As described above, in this embodiment, the differential amplifiers 3 and 8 are composed of two differential amplifiers and one emitter follower. On the other hand, if it is desired to obtain the same gain with a conventional noise detection circuit (see FIG. 4),
As described above, the necessity of a negative feedback circuit and the necessity of using the negative input of the detection circuit as a reference voltage usually cause
The operational amplifier 43 must be constituted by three to four stages of differential amplifiers.
【００３１】[0031]
【発明の効果】以上詳細に説明したように、本発明によ
れば、ノイズ検出感度に優れ、回路構成が簡単で、且
つ、外付け部品を必要としないノイズ検出回路を提供す
ることができる。As described above in detail, according to the present invention, it is possible to provide a noise detection circuit which is excellent in noise detection sensitivity, has a simple circuit configuration, and does not require external components.
【図１】本発明の一実施例に係わるノイズ検出回路の構
成を示す電気回路図である。FIG. 1 is an electric circuit diagram showing a configuration of a noise detection circuit according to one embodiment of the present invention.
【図２】図１に示したノイズ検出回路の要部の具体的な
回路構成を示す電気回路図である。FIG. 2 is an electric circuit diagram showing a specific circuit configuration of a main part of the noise detection circuit shown in FIG.
【図３】ノイズ検出回路を使用したＦＭ無線通信機の一
構成例を概略的に示すブロック図である。FIG. 3 is a block diagram schematically illustrating a configuration example of an FM wireless communication device using a noise detection circuit.
【図４】従来のノイズ検出回路の一構成例を示す電気回
路図である。FIG. 4 is an electric circuit diagram showing a configuration example of a conventional noise detection circuit.
１ 入力端子 ２，７ 結合コンデンサ ３，８ 差動アンプ ４，１４ 電源 ５，６，１０ 抵抗素子 ９ オフセット電圧印加回路 １１ 検波回路 １２ 平滑用コンデンサ １３ コンパレータ １５ 出力端子 DESCRIPTION OF SYMBOLS 1 Input terminal 2, 7 Coupling capacitor 3, 8 Differential amplifier 4, 14 Power supply 5, 6, 10 Resistance element 9 Offset voltage application circuit 11 Detection circuit 12 Smoothing capacitor 13 Comparator 15 Output terminal
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/00 - 3/72 H04B 1/10 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H03F 1/00-3/72 H04B 1/10
Claims (1)
１の差動増幅器と、 この第１の差動増幅器から結合コンデンサを介して入力
した信号を増幅する第２の差動増幅器と、 この第２の差動増幅器の正負入力間に直流オフセット電
圧を印加するオフセット電圧印加手段と、 前記第２の差動増幅器の正出力および反転出力をそれぞ
れ入力してその差にもとづいて検波を行う検波回路と、 この検波回路から出力された信号を整流する平滑用コン
デンサと、 この平滑用コンデンサで整流された信号と基準電圧との
差を出力するコンパレータと、 を具備することを特徴とするノイズ検出回路。A first differential amplifier for amplifying a signal input from an input terminal; a second differential amplifier for amplifying a signal input from the first differential amplifier via a coupling capacitor; An offset voltage applying means for applying a DC offset voltage between the positive and negative inputs of the second differential amplifier; a positive output and an inverted output of the second differential amplifier, respectively; A noise comprising: a detection circuit; a smoothing capacitor for rectifying a signal output from the detection circuit; and a comparator for outputting a difference between the signal rectified by the smoothing capacitor and a reference voltage. Detection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03105392A JP3179838B2 (en) | 1992-02-18 | 1992-02-18 | Noise detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03105392A JP3179838B2 (en) | 1992-02-18 | 1992-02-18 | Noise detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235660A JPH05235660A (en) | 1993-09-10 |
| JP3179838B2 true JP3179838B2 (en) | 2001-06-25 |
Family
ID=12320744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03105392A Expired - Lifetime JP3179838B2 (en) | 1992-02-18 | 1992-02-18 | Noise detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3179838B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6526107B1 (en) | 1997-11-19 | 2003-02-25 | Kabushiki Kaisha Kenwood | Synchronization acquiring circuit |
| KR200483422Y1 (en) * | 2015-07-03 | 2017-05-16 | 조선대학교산학협력단 | Account book combined decorative illumination |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5086716B2 (en) * | 2007-07-17 | 2012-11-28 | 株式会社東芝 | Detection circuit |
| KR101984548B1 (en) | 2015-01-19 | 2019-05-31 | 엘에스산전 주식회사 | Apparatus for detecting noise in Power Supply of PLC Analogue Input and Output Module |
-
1992
- 1992-02-18 JP JP03105392A patent/JP3179838B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6526107B1 (en) | 1997-11-19 | 2003-02-25 | Kabushiki Kaisha Kenwood | Synchronization acquiring circuit |
| KR200483422Y1 (en) * | 2015-07-03 | 2017-05-16 | 조선대학교산학협력단 | Account book combined decorative illumination |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235660A (en) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734265B2 (en) | Amplifier circuit for electret condenser microphone | |
| US4445054A (en) | Full-wave rectifying circuit | |
| US4626678A (en) | Light detecting circuit | |
| JPH0955627A (en) | Multiplier circuit | |
| JP3179838B2 (en) | Noise detection circuit | |
| JPS6232714A (en) | Offset voltage correcting circuit | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| KR101043222B1 (en) | Dc-compensation loop for variable gain amplifier | |
| JP3214196B2 (en) | Light receiving circuit for AV optical space transmission | |
| JP3479334B2 (en) | Circuit for stereo and dual audio signal recognition | |
| JPH0527282B2 (en) | ||
| JPH062335Y2 (en) | Balanced amplifier | |
| JPS62161204A (en) | Amplifier | |
| JPH0113453Y2 (en) | ||
| JP2725290B2 (en) | Power amplifier circuit | |
| JPH0124363B2 (en) | ||
| JP2881769B2 (en) | AGC circuit | |
| JPS6322687B2 (en) | ||
| JP3399572B2 (en) | IQ demodulator | |
| JP3099679B2 (en) | Low-pass filtering circuit | |
| JPH01268302A (en) | Amplifier circuit | |
| JPH0722899Y2 (en) | Muting circuit | |
| JPS6145633Y2 (en) | ||
| JP3441628B2 (en) | Amplitude detection circuit | |
| JPH03255712A (en) | Electronic volume circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080413 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |