JP3179204B2 - インピーダンス変換回路 - Google Patents
インピーダンス変換回路Info
- Publication number
- JP3179204B2 JP3179204B2 JP25469292A JP25469292A JP3179204B2 JP 3179204 B2 JP3179204 B2 JP 3179204B2 JP 25469292 A JP25469292 A JP 25469292A JP 25469292 A JP25469292 A JP 25469292A JP 3179204 B2 JP3179204 B2 JP 3179204B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- terminal
- current source
- impedance
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
- H03H11/405—Positive impedance converters
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電気的な２極インピー
ダンスを変換するインピーダンス変換回路であって、動
作中インピーダンスを流れる電流を測定する第１手段
と、この第１手段に結合され、測定された電流に相当す
る制御信号を生じる第２手段と、この第２手段に結合さ
れ、測定された信号に比例する他の電流を前記の制御信
号の関数としてインピーダンス変換回路の入力端子に生
ぜしめる第３手段とを具える当該インピーダンス変換回
路に関するものである。前記の他の電流は入力接続点に
おける回路のインピーダンス特性に影響を及ぼす。
ダンスを変換するインピーダンス変換回路であって、動
作中インピーダンスを流れる電流を測定する第１手段
と、この第１手段に結合され、測定された電流に相当す
る制御信号を生じる第２手段と、この第２手段に結合さ
れ、測定された信号に比例する他の電流を前記の制御信
号の関数としてインピーダンス変換回路の入力端子に生
ぜしめる第３手段とを具える当該インピーダンス変換回
路に関するものである。前記の他の電流は入力接続点に
おける回路のインピーダンス特性に影響を及ぼす。
【０００２】
【従来の技術】上述した種類のインピーダンス変換回路
は特に、電圧制御発振器、可調整電気フィルタ、正確な
低周波フィルタ、周波数依存制御回路等に用いられてお
り、米国特許第4,339,729 号明細書に開示されている。
は特に、電圧制御発振器、可調整電気フィルタ、正確な
低周波フィルタ、周波数依存制御回路等に用いられてお
り、米国特許第4,339,729 号明細書に開示されている。
【０００３】既知のインピーダンス変換回路では実際
に、変換すべきインピーダンスを流れる電流を測定する
第１手段の電気的特性が他の物理的パラメータ、すなわ
ち測定電流に比例する入力端子における他の電流を生じ
る第３手段の電気的特性の種々の物理的パラメータによ
って決定されるという問題が生じる。従って、インピー
ダンス変換の精度は、第１及び第３手段に対し用いる構
成素子の特性上の広がりや、これら構成素子の温度特性
の差や、老化等に依存する。インピーダンス変換へのこ
れらパラメータの影響は、それ自体既知の補償技術を用
いることにより低減せしめることができるが、このよう
にすると比較的複雑で広範な電子回路を必要としてしま
う。
に、変換すべきインピーダンスを流れる電流を測定する
第１手段の電気的特性が他の物理的パラメータ、すなわ
ち測定電流に比例する入力端子における他の電流を生じ
る第３手段の電気的特性の種々の物理的パラメータによ
って決定されるという問題が生じる。従って、インピー
ダンス変換の精度は、第１及び第３手段に対し用いる構
成素子の特性上の広がりや、これら構成素子の温度特性
の差や、老化等に依存する。インピーダンス変換へのこ
れらパラメータの影響は、それ自体既知の補償技術を用
いることにより低減せしめることができるが、このよう
にすると比較的複雑で広範な電子回路を必要としてしま
う。
【０００４】
【発明が解決しようとする課題】本発明の目的は、集積
回路として製造するのに適し、別の補償回路を用いる必
要なく製造処理上の不正確さ及び特性の広がりに殆ど感
応しない前述した種類のインピーダンス変換回路を提供
することにある。
回路として製造するのに適し、別の補償回路を用いる必
要なく製造処理上の不正確さ及び特性の広がりに殆ど感
応しない前述した種類のインピーダンス変換回路を提供
することにある。
【０００５】
【課題を解決するための手段】本発明は、電気的な２極
インピーダンスを変換するインピーダンス変換回路であ
って、このインピーダンス変換回路が、動作中インピー
ダンスを流れる電流を測定する第１手段と、この第１手
段に結合され、測定された電流に相当する制御信号を生
じる第２手段と、この第２手段に結合され、測定された
信号に比例する他の電流を前記の制御信号の関数として
インピーダンス変換回路の入力端子に生ぜしめる第３手
段とを具えており、前記の第１手段及び第３手段が第１
電流源及び第２電流源をそれぞれ有し、これら電流源に
はそれぞれの電流源が生じる電流を調整するための制御
入力端子 がそれぞれ設けられ、第２手段により生ぜし
められる制御信号が第１電流源及び第２電流源の制御入
力端子に供給されるようになっており、前記の第２手段
が増幅器を有し、この増幅器は第１電流源及び第２電流
源の制御入力端子に結合された出力端子と、インピーダ
ンス端子に接続された入力端子とを有し、第１電流源の
電流通路は入力端子に結合され、第２電流源の電流通路
が入力端子に結合され、入力端子及びインピーダンス端
子が変換すべき電気的２極インピーダンスを接続するよ
うに設計されており、前記の増幅器はインピーダンス端
子が接続された反転入力端子と、インピーダンス変換回
路の信号接地端子に接続された非反転入力端子とを有し
ている当該インピーダンス変換回路において、前記のイ
ンピーダンス変換回路が、第１電流源及び第２電流源に
より生ぜしめられる電流を、それぞれ第１調整信号及び
第２調整信号の関数として変化させる第４手段及び第５
手段を具えているいることを特徴とする。
インピーダンスを変換するインピーダンス変換回路であ
って、このインピーダンス変換回路が、動作中インピー
ダンスを流れる電流を測定する第１手段と、この第１手
段に結合され、測定された電流に相当する制御信号を生
じる第２手段と、この第２手段に結合され、測定された
信号に比例する他の電流を前記の制御信号の関数として
インピーダンス変換回路の入力端子に生ぜしめる第３手
段とを具えており、前記の第１手段及び第３手段が第１
電流源及び第２電流源をそれぞれ有し、これら電流源に
はそれぞれの電流源が生じる電流を調整するための制御
入力端子 がそれぞれ設けられ、第２手段により生ぜし
められる制御信号が第１電流源及び第２電流源の制御入
力端子に供給されるようになっており、前記の第２手段
が増幅器を有し、この増幅器は第１電流源及び第２電流
源の制御入力端子に結合された出力端子と、インピーダ
ンス端子に接続された入力端子とを有し、第１電流源の
電流通路は入力端子に結合され、第２電流源の電流通路
が入力端子に結合され、入力端子及びインピーダンス端
子が変換すべき電気的２極インピーダンスを接続するよ
うに設計されており、前記の増幅器はインピーダンス端
子が接続された反転入力端子と、インピーダンス変換回
路の信号接地端子に接続された非反転入力端子とを有し
ている当該インピーダンス変換回路において、前記のイ
ンピーダンス変換回路が、第１電流源及び第２電流源に
より生ぜしめられる電流を、それぞれ第１調整信号及び
第２調整信号の関数として変化させる第４手段及び第５
手段を具えているいることを特徴とする。
【０００６】増幅器と組合せて、変換すべきインピーダ
ンスを流れる電流を測定する基準抵抗を用いる従来技術
と相違し、本発明による回路では、接続されたインピー
ダンスを流れる電流を測定する為と、この電流の関数と
して入力端子に他の電流を与える為との双方に同様に制
御される電流源を用い、これらの制御される電流源の電
気的特性が同様なパラメータにより決定されるようにす
る。
ンスを流れる電流を測定する基準抵抗を用いる従来技術
と相違し、本発明による回路では、接続されたインピー
ダンスを流れる電流を測定する為と、この電流の関数と
して入力端子に他の電流を与える為との双方に同様に制
御される電流源を用い、これらの制御される電流源の電
気的特性が同様なパラメータにより決定されるようにす
る。
【０００７】本発明による回路は、インピーダンスを流
れる電流を測定する第１手段とこの電流に比例する他の
電流を入力端子に与える第３手段とを同様にして構成及
び制御することによりインピーダンス変換回路の精度が
製造処理に殆ど依存しないようにしうるという認識に基
づくものである。
れる電流を測定する第１手段とこの電流に比例する他の
電流を入力端子に与える第３手段とを同様にして構成及
び制御することによりインピーダンス変換回路の精度が
製造処理に殆ど依存しないようにしうるという認識に基
づくものである。
【０００８】本発明によるインピーダンス変換回路の電
気的特性はこの回路の動作範囲に亘って一定な同様なパ
ラメータ比の関数となるだけである。また、電流源を同
様な種類にすることにより最適なパラメータ非依存性を
得ることができる。
気的特性はこの回路の動作範囲に亘って一定な同様なパ
ラメータ比の関数となるだけである。また、電流源を同
様な種類にすることにより最適なパラメータ非依存性を
得ることができる。
【０００９】できるだけ小さくする必要のある増幅器の
入力電流を無視すると、変換すべきインピーダンスを流
れる電流は、増幅器の出力信号に依存する第１電流源の
電流に等しくなる。変換すべきインピーダンスを流れる
電流の目安となる増幅器の出力信号は第２電流源を制御
する。従って、この第２電流源を流れる電流はインピー
ダンスを流れる電流に比例する。従って、入力端子にお
ける電流はインピーダンスを流れる電流及び第２電流源
の電流によって決定される。従って、本発明によるイン
ピーダンス変換回路は、入力端子側から見て、接続され
たインピーダンスと等価的に、しかしこのインピーダン
スと異なる値を以って動作する。
入力電流を無視すると、変換すべきインピーダンスを流
れる電流は、増幅器の出力信号に依存する第１電流源の
電流に等しくなる。変換すべきインピーダンスを流れる
電流の目安となる増幅器の出力信号は第２電流源を制御
する。従って、この第２電流源を流れる電流はインピー
ダンスを流れる電流に比例する。従って、入力端子にお
ける電流はインピーダンスを流れる電流及び第２電流源
の電流によって決定される。従って、本発明によるイン
ピーダンス変換回路は、入力端子側から見て、接続され
たインピーダンスと等価的に、しかしこのインピーダン
スと異なる値を以って動作する。
【００１０】変換インピーダンスの値は調整信号を適切
に供給することにより入力端子で正確に調整しうる。
に供給することにより入力端子で正確に調整しうる。
【００１１】本発明に基づく第１の例では、第４手段及
び第５手段が第１電流スプリッタ及び第２電流スプリッ
タをそれぞれ有しており、これら第１及び第２電流スプ
リッタはそれぞれ第１電流源及び第２電流源の電流通路
と直列に接続されており、これら第１及び第２電流スプ
リッタはそれぞれ第１調整信号及び第２調整信号が供給
される入力端子を有しているようにする。
び第５手段が第１電流スプリッタ及び第２電流スプリッ
タをそれぞれ有しており、これら第１及び第２電流スプ
リッタはそれぞれ第１電流源及び第２電流源の電流通路
と直列に接続されており、これら第１及び第２電流スプ
リッタはそれぞれ第１調整信号及び第２調整信号が供給
される入力端子を有しているようにする。
【００１２】第２の例では、前記の第４及び第５手段
は、第１調整信号及び第２調整信号をそれぞれ乗じた第
１制御信号を第１電流源及び第２電流源の制御入力端子
にそれぞれ供給する為の第１乗算器及び第２乗算器をそ
れぞれ有しているようにする。
は、第１調整信号及び第２調整信号をそれぞれ乗じた第
１制御信号を第１電流源及び第２電流源の制御入力端子
にそれぞれ供給する為の第１乗算器及び第２乗算器をそ
れぞれ有しているようにする。
【００１３】第４及び第５手段を同様に構成することに
より、回路の調整も同時に同様なパラメータ間の比に依
存し、絶対処理変数に依存しない。調整信号を共通の電
源、例えば回路電源電圧から取出すことにより、インピ
ーダンス値を入力端子でできるだけ一定にする。
より、回路の調整も同時に同様なパラメータ間の比に依
存し、絶対処理変数に依存しない。調整信号を共通の電
源、例えば回路電源電圧から取出すことにより、インピ
ーダンス値を入力端子でできるだけ一定にする。
【００１４】本発明によるインピーダンス変換回路は、
特に集積回路、例えば、絶縁ゲート型の電界効果トラン
ジスタを有する集積半導体回路として設計するのに適し
ている。
特に集積回路、例えば、絶縁ゲート型の電界効果トラン
ジスタを有する集積半導体回路として設計するのに適し
ている。
【００１５】以下図面につき説明する。本発明によるイ
ンピーダンス変換、すなわちインピーダンス増倍原理を
図１に示す。入力端子１と信号接地端子２との間には変
換すべきインピーダンスＺと電流源Ｉ0 とが接続されて
いる。電流源Ｉ0 はインピーダンスＺを流れる電流のｋ
倍の電流を生じる。
ンピーダンス変換、すなわちインピーダンス増倍原理を
図１に示す。入力端子１と信号接地端子２との間には変
換すべきインピーダンスＺと電流源Ｉ0 とが接続されて
いる。電流源Ｉ0 はインピーダンスＺを流れる電流のｋ
倍の電流を生じる。
【００１６】従って、入力端子１と信号接地端子２との
間の回路の見かけのインピーダンスはインピーダンスＺ
を流れる電流Ｉと電流源Ｉ0 の電流ｋＩとの和によって
決定される。
間の回路の見かけのインピーダンスはインピーダンスＺ
を流れる電流Ｉと電流源Ｉ0 の電流ｋＩとの和によって
決定される。
【００１７】図２は従来技術に基づくインピーダンス変
換回路を示す線図である。この回路は演算増幅器４を具
え、この演算増幅器は、信号接地端子に接続された非反
転入力端子（＋）と、インピーダンス端子15を構成する
反転入力端子（−）と、出力端子５とを有し、変換すべ
きインピーダンスＺが反転入力端子（−）と入力端子１
との間に接続され、インピーダンスＺを流れる電流を測
定する測定抵抗Ｒの形態の第１電気回路が出力端子５と
反転入力端子（−）との間に接続されている。入力端子
１と信号接地端子２との間には可制御電流源３の形態の
第２電気回路が接続されている。この電流源３は増幅器
４の出力端子５に接続された制御入力端子６を有してい
る。電流源３の電流は制御入力端子６に供給される制御
信号の関数である。
換回路を示す線図である。この回路は演算増幅器４を具
え、この演算増幅器は、信号接地端子に接続された非反
転入力端子（＋）と、インピーダンス端子15を構成する
反転入力端子（−）と、出力端子５とを有し、変換すべ
きインピーダンスＺが反転入力端子（−）と入力端子１
との間に接続され、インピーダンスＺを流れる電流を測
定する測定抵抗Ｒの形態の第１電気回路が出力端子５と
反転入力端子（−）との間に接続されている。入力端子
１と信号接地端子２との間には可制御電流源３の形態の
第２電気回路が接続されている。この電流源３は増幅器
４の出力端子５に接続された制御入力端子６を有してい
る。電流源３の電流は制御入力端子６に供給される制御
信号の関数である。
【００１８】演算増幅器４が理想的に動作するものとす
ると、測定抵抗Ｒを流れる電流Ｉ1はインピーダンスＺ
を流れる電流に等しくなる。従って、増幅器４の出力電
圧は電流Ｉ1 と測定抵抗Ｒの値との積によって決まる。
電流源３の電流Ｉ2 は供給される制御電圧、すなわち増
幅器４の出力電圧ＶO に依存する為、入力端子１におけ
る見かけのインピーダンスは抵抗Ｒの値又は電流源３の
電流Ｉ2 を変えることにより調整しうる。
ると、測定抵抗Ｒを流れる電流Ｉ1はインピーダンスＺ
を流れる電流に等しくなる。従って、増幅器４の出力電
圧は電流Ｉ1 と測定抵抗Ｒの値との積によって決まる。
電流源３の電流Ｉ2 は供給される制御電圧、すなわち増
幅器４の出力電圧ＶO に依存する為、入力端子１におけ
る見かけのインピーダンスは抵抗Ｒの値又は電流源３の
電流Ｉ2 を変えることにより調整しうる。
【００１９】この既知の回路の場合、変換インピーダン
スが数種類の異なる物理的パラメータの関数となり、従
って選択した素子の不正確さや広がりに、又は集積半導
体回路の場合には製造処理の不正確さや広がりに応じて
変化してしまうという欠点がある。インピーダンスＺを
流れる測定電流Ｉ1 は特に抵抗Ｒの物理的特性に依存す
るも、電流源３の電流Ｉ2 は演算増幅器４の出力電圧Ｖ
O の電圧−電流変換への変換関数、すなわちこの電圧−
電流変換を達成する電流源の構造に依存する相互（トラ
ンス）コンダクタンスパラメータの関数となる。
スが数種類の異なる物理的パラメータの関数となり、従
って選択した素子の不正確さや広がりに、又は集積半導
体回路の場合には製造処理の不正確さや広がりに応じて
変化してしまうという欠点がある。インピーダンスＺを
流れる測定電流Ｉ1 は特に抵抗Ｒの物理的特性に依存す
るも、電流源３の電流Ｉ2 は演算増幅器４の出力電圧Ｖ
O の電圧−電流変換への変換関数、すなわちこの電圧−
電流変換を達成する電流源の構造に依存する相互（トラ
ンス）コンダクタンスパラメータの関数となる。
【００２０】回路の動作範囲に亘って適切に一定とした
変換特性は補償回路を用いることにより達成しうるが、
このようにすると、回路が著しく複雑で大規模となり、
これに関連して物理的寸法や製造処理の不正確さ及び広
がりに対する特性変化に関する欠点を伴う。
変換特性は補償回路を用いることにより達成しうるが、
このようにすると、回路が著しく複雑で大規模となり、
これに関連して物理的寸法や製造処理の不正確さ及び広
がりに対する特性変化に関する欠点を伴う。
【００２１】
【実施例】図３は本発明による回路の一実施例を線図的
に示す。この回路は図２と同様に演算増幅器４を以て構
成するも、測定抵抗Ｒの形態の第１回路の代りに、反転
入力端子（−）と回路の信号接地端子２との間に第１可
制御電流源７を接続し、その制御入力端子８を演算増幅
器４の出力端子５に接続する。入力端子１における電流
を変える第２回路は制御入力端子10を有する第２可制御
電流源９を具えており、この第２可制御電流源９は図２
の電流源３と同様に接続する。
に示す。この回路は図２と同様に演算増幅器４を以て構
成するも、測定抵抗Ｒの形態の第１回路の代りに、反転
入力端子（−）と回路の信号接地端子２との間に第１可
制御電流源７を接続し、その制御入力端子８を演算増幅
器４の出力端子５に接続する。入力端子１における電流
を変える第２回路は制御入力端子10を有する第２可制御
電流源９を具えており、この第２可制御電流源９は図２
の電流源３と同様に接続する。
【００２２】この場合も演算増幅器４が理想的に動作す
るものとすると、インピーダンスＺを流れる電流に等し
い電流Ｉ1 が動作中第１電流源７を流れる。これと関連
して演算増幅器４の出力端子５に生じる出力電圧ＶO も
第２電流源９の制御入力端子10に供給され、従ってこの
出力電圧が第２電流源９の電流Ｉ2 を決定する。本発明
による回路では、第１回路を流れる電流Ｉ1 と第２回路
を流れる電流Ｉ2 との双方が相互コンダクタンスパラメ
ータの関数、すなわちそれぞれ第１電流源７及び第２電
流源９の電圧−電流変換の関数となる。入力端子１にお
ける見かけの又は変換されたインピーダンスＺi は第１
電流源７及び第２電流源９の相互コンダクタンスパラメ
ータの比によって決定されるということは容易に導き出
すことができる。Ｚi は実際 Ｚi ＝（１＋Ｉ2 ／Ｉ1 ）-1Ｚ で与えられる。ここにＩ1 ＝ｇm1ＶO であり、Ｉ2 ＝ｇ
m2ＶO である。従って、 Ｚi ＝（１＋ｇm2／ｇm1）-1Ｚ が得られる。ここに、ｇm1は第１電流源７の相互コンダ
クタンスパラメータであり、ｇm2は第２電流源９の相互
コンダクタンスパラメータである。
るものとすると、インピーダンスＺを流れる電流に等し
い電流Ｉ1 が動作中第１電流源７を流れる。これと関連
して演算増幅器４の出力端子５に生じる出力電圧ＶO も
第２電流源９の制御入力端子10に供給され、従ってこの
出力電圧が第２電流源９の電流Ｉ2 を決定する。本発明
による回路では、第１回路を流れる電流Ｉ1 と第２回路
を流れる電流Ｉ2 との双方が相互コンダクタンスパラメ
ータの関数、すなわちそれぞれ第１電流源７及び第２電
流源９の電圧−電流変換の関数となる。入力端子１にお
ける見かけの又は変換されたインピーダンスＺi は第１
電流源７及び第２電流源９の相互コンダクタンスパラメ
ータの比によって決定されるということは容易に導き出
すことができる。Ｚi は実際 Ｚi ＝（１＋Ｉ2 ／Ｉ1 ）-1Ｚ で与えられる。ここにＩ1 ＝ｇm1ＶO であり、Ｉ2 ＝ｇ
m2ＶO である。従って、 Ｚi ＝（１＋ｇm2／ｇm1）-1Ｚ が得られる。ここに、ｇm1は第１電流源７の相互コンダ
クタンスパラメータであり、ｇm2は第２電流源９の相互
コンダクタンスパラメータである。
【００２３】インピーダンスＺが例えばキャパシタンス
Ｃを有する場合には、変換インピーダンスは値 （１＋ｇm2／ｇm1）Ｃ を有するキャパシタンスのように作用する。従って、本
発明の回路では、変換インピーダンスの物理的特性は同
様なパラメータ、この場合電流源７及び９の相互コンダ
クタンスパラメータの比によって決定される。従って、
インピーダンス変換の精度はもはや絶対パラメータ値に
は依存せず、パラメータの比、すなわちマッチングによ
り決定される。このことは特に集積半導体回路として設
計を行なう場合に有利なことである。
Ｃを有する場合には、変換インピーダンスは値 （１＋ｇm2／ｇm1）Ｃ を有するキャパシタンスのように作用する。従って、本
発明の回路では、変換インピーダンスの物理的特性は同
様なパラメータ、この場合電流源７及び９の相互コンダ
クタンスパラメータの比によって決定される。従って、
インピーダンス変換の精度はもはや絶対パラメータ値に
は依存せず、パラメータの比、すなわちマッチングによ
り決定される。このことは特に集積半導体回路として設
計を行なう場合に有利なことである。
【００２４】図４は図３による回路に基づく本発明によ
る回路の他の実施例を示し、この他の実施例では、第１
可制御電流スプリッタ11及び第２可制御電流スプリッタ
12をそれぞれ第１電流源７及び第２電流源９と直列に設
ける。
る回路の他の実施例を示し、この他の実施例では、第１
可制御電流スプリッタ11及び第２可制御電流スプリッタ
12をそれぞれ第１電流源７及び第２電流源９と直列に設
ける。
【００２５】本例では、２つの電流スプリッタ11, 12を
絶縁ゲート型とした電界効果トランジスタを用いて構成
する。第１可制御電流スプリッタ11はｎチャネルトラン
ジスタＴ11を有し、そのドレインは増幅器４の反転入力
端子（−）に接続され、ソースは第１電流源７の端子に
接続されている。トランジスタＴ11のゲートは回路の信
号接地端子２に接続されている。図４の回路は更に他の
ｎチャネルトランジスタＴ12を有し、そのドレインは第
１電流源７の前記の端子に接続され、ソースは信号接地
端子２に接続されている。トランジスタゲートは第１調
整電圧Ｖref を印加する為の端子を構成する。第２電流
スプリッタ12も同様に構成し、これはｎチャネルトラン
ジスタＴ21を有し、そのドレインは入力端子１に接続さ
れ、ソースは第２可制御電流源９の端子に接続されてい
る。トランジスタＴ21のゲートは信号接地端子２に接続
されている。トランジスタＴ21のソースには他のｎチャ
ネルトランジスタＴ22のドレインが接続され、このトラ
ンジスタＴ22のソースは信号接地端子２に接続され、ト
ランジスタＴ22のゲートは第２調整電圧Ｖc を印加する
ように設計する。
絶縁ゲート型とした電界効果トランジスタを用いて構成
する。第１可制御電流スプリッタ11はｎチャネルトラン
ジスタＴ11を有し、そのドレインは増幅器４の反転入力
端子（−）に接続され、ソースは第１電流源７の端子に
接続されている。トランジスタＴ11のゲートは回路の信
号接地端子２に接続されている。図４の回路は更に他の
ｎチャネルトランジスタＴ12を有し、そのドレインは第
１電流源７の前記の端子に接続され、ソースは信号接地
端子２に接続されている。トランジスタゲートは第１調
整電圧Ｖref を印加する為の端子を構成する。第２電流
スプリッタ12も同様に構成し、これはｎチャネルトラン
ジスタＴ21を有し、そのドレインは入力端子１に接続さ
れ、ソースは第２可制御電流源９の端子に接続されてい
る。トランジスタＴ21のゲートは信号接地端子２に接続
されている。トランジスタＴ21のソースには他のｎチャ
ネルトランジスタＴ22のドレインが接続され、このトラ
ンジスタＴ22のソースは信号接地端子２に接続され、ト
ランジスタＴ22のゲートは第２調整電圧Ｖc を印加する
ように設計する。
【００２６】それぞれの調整電圧Ｖref 及びＶc の値に
応じて、関連の電流源７及び９の電流がそれぞれトラン
ジスタＴ12及びＴ22を経て、信号接地端子２に多量に又
は少量流れる。調整電圧Ｖref 及びＶc が信号接地電位
よりも低い値を有する場合には、電流源７及び９の電流
は完全にトランジスタＴ11及びＴ21をそれぞれ経て流れ
る。調整電圧Ｖref 及びＶc によりそれぞれトランジス
タＴ12及びＴ22が完全に飽和する場合には、関連の電流
源の電流のほぼ半分がそれぞれの電流スプリッタのトラ
ンジスタを流れる。 Ｉ1 ＝α1 Ｖref Ｉ2 ＝α2 Ｖc であると仮定すると、インピーダンス端子である入力端
子１におけるインピーダンスＺi は、Ｋ＝（ｇm2α2 ）
／（ｇm1α1 )で Ｚi ＝（１＋ＫＶc ／Ｖref ）-1Ｚ として与えられる。ここに、α1 は第１電流スプリッタ
11の相互コンダクタンスパラメータであり、α2 は第２
電流スプリッタ12の相互コンダクタンスパラメータであ
る。従って、変換インピーダンスはパラメータ比のみの
関数であり、絶対処理変数の関数とはならない。
応じて、関連の電流源７及び９の電流がそれぞれトラン
ジスタＴ12及びＴ22を経て、信号接地端子２に多量に又
は少量流れる。調整電圧Ｖref 及びＶc が信号接地電位
よりも低い値を有する場合には、電流源７及び９の電流
は完全にトランジスタＴ11及びＴ21をそれぞれ経て流れ
る。調整電圧Ｖref 及びＶc によりそれぞれトランジス
タＴ12及びＴ22が完全に飽和する場合には、関連の電流
源の電流のほぼ半分がそれぞれの電流スプリッタのトラ
ンジスタを流れる。 Ｉ1 ＝α1 Ｖref Ｉ2 ＝α2 Ｖc であると仮定すると、インピーダンス端子である入力端
子１におけるインピーダンスＺi は、Ｋ＝（ｇm2α2 ）
／（ｇm1α1 )で Ｚi ＝（１＋ＫＶc ／Ｖref ）-1Ｚ として与えられる。ここに、α1 は第１電流スプリッタ
11の相互コンダクタンスパラメータであり、α2 は第２
電流スプリッタ12の相互コンダクタンスパラメータであ
る。従って、変換インピーダンスはパラメータ比のみの
関数であり、絶対処理変数の関数とはならない。
【００２７】図５は図３による回路の変形例を示し、第
１可制御電流源７の制御入力端子８が第１電圧マルチプ
ライヤ13の出力端子17に接続され、この第１電圧マルチ
プライヤの第１入力端子18が増幅器４の出力端子５に接
続され、第１電圧マルチプライヤの第２入力端子19には
第１調整電圧Ｖref が印加される。第２電流源９の制御
入力端子10は第２電圧マルチプライヤ14に接続され、こ
の第２電圧マルチプライヤの第１入力端子21が増幅器４
の出力端子５に接続され、第２電圧マルチプライヤの第
２入力端子22に第２調整電圧Ｖc が印加される。第１電
流源７の制御入力端子８及び第２電流源９の制御入力端
子10における制御電圧は２つの調整電圧Ｖref 及びＶc
により変えることができ、その結果関連の電流源の電流
が変化する。双方の回路における電流を変えるのにマル
チプライヤを用いる結果として、この場合も変換インピ
ーダンスは同様なパラメータ比の関数、すなわちマッチ
ングの関数となる。
１可制御電流源７の制御入力端子８が第１電圧マルチプ
ライヤ13の出力端子17に接続され、この第１電圧マルチ
プライヤの第１入力端子18が増幅器４の出力端子５に接
続され、第１電圧マルチプライヤの第２入力端子19には
第１調整電圧Ｖref が印加される。第２電流源９の制御
入力端子10は第２電圧マルチプライヤ14に接続され、こ
の第２電圧マルチプライヤの第１入力端子21が増幅器４
の出力端子５に接続され、第２電圧マルチプライヤの第
２入力端子22に第２調整電圧Ｖc が印加される。第１電
流源７の制御入力端子８及び第２電流源９の制御入力端
子10における制御電圧は２つの調整電圧Ｖref 及びＶc
により変えることができ、その結果関連の電流源の電流
が変化する。双方の回路における電流を変えるのにマル
チプライヤを用いる結果として、この場合も変換インピ
ーダンスは同様なパラメータ比の関数、すなわちマッチ
ングの関数となる。
【００２８】図６は図４の回路に基づくインピーダンス
変換回路の一具体例を示し、本例は特に集積半導体回路
として製造するのに適している。明瞭の為に図６には記
号的に示す集積化演算増幅器４は既知の種類のものとし
うる。更に、インピーダンスＺは説明の目的の為にのみ
示してある。
変換回路の一具体例を示し、本例は特に集積半導体回路
として製造するのに適している。明瞭の為に図６には記
号的に示す集積化演算増幅器４は既知の種類のものとし
うる。更に、インピーダンスＺは説明の目的の為にのみ
示してある。
【００２９】図６の回路は絶縁ゲート型の電界効果トラ
ンジスタを以って構成され、第１電源端子ＶDDと第２電
源端子ＶSSとを有する。インピーダンスＺを流れる電流
を測定する第１手段と入力端子１に他の電流を与える第
３手段とは図６から明瞭であるように完全に対称的な構
造をしている。図示のトランジスタの添字の最初の数字
は図１又は２によってそれぞれ示す第１手段又は第３手
段におけるこれらトランジスタの位置に関するものであ
る。重複を避ける為に、２つの回路のうちの一方の回路
の構造及び動作のみを以下に説明する。添字の最初の数
字を除いて同じ数字を有するトランジスタは同じ機能を
有する。
ンジスタを以って構成され、第１電源端子ＶDDと第２電
源端子ＶSSとを有する。インピーダンスＺを流れる電流
を測定する第１手段と入力端子１に他の電流を与える第
３手段とは図６から明瞭であるように完全に対称的な構
造をしている。図示のトランジスタの添字の最初の数字
は図１又は２によってそれぞれ示す第１手段又は第３手
段におけるこれらトランジスタの位置に関するものであ
る。重複を避ける為に、２つの回路のうちの一方の回路
の構造及び動作のみを以下に説明する。添字の最初の数
字を除いて同じ数字を有するトランジスタは同じ機能を
有する。
【００３０】第１電流源７はトランジスタＱ11及びＱ12
を有する第１トランジスタ差動対及びトランジスタＱ13
及びＱ14を有する第２トランジスタ差動対を以って構成
されている。図示の例ではこれらトランジスタのすべて
をｎチャネル型としている。トランジスタＱ11及びＱ12
のソースは相互接続され、第１共通ソース端子Ｓ11を形
成している。トランジスタＱ13及びＱ14のソースも相互
接続され、第２共通ソース端子Ｓ12を形成している。ト
ランジスタＱ12及びＱ13のゲートは相互接続され且つ回
路の信号接地端子２に接続されている。トランジスタＱ
11及びＱ14のゲートは相互接続され、電流源７の制御入
力端子８を形成している。トランジスタＱ12及びＱ14の
ドレインは、ダイオードとして接続されたＰチャネルの
トランジスタＱ15のドレインに接続されている。このト
ランジスタＱ15のゲートはＰチャネルトランジスタＱ16
のゲートに接続され、これらトランジスタＱ15及びＱ16
が一緒になって第１電流平衡回路Ｍ11を形成している。
これら２つのトランジスタＱ15及びＱ16のソースは第１
電源端子ＶDDに接続されている。トランジスタＱ11及び
Ｑ13のドレインはトランジスタＱ16のドレインに接続さ
れ、演算増幅器４の反転入力端子（−）及びインピーダ
ンス端子15にも接続されてい。トランジスタＱ26のドレ
インは入力端子１に接続されている。トランジスタＱ21
及びＱ24の相互接続されたゲートは第２電流源９の制御
入力端子10を構成し、この制御入力端子10は第１電流源
７の制御入力端子８と一緒に演算増幅器４の出力端子５
に接続されている。
を有する第１トランジスタ差動対及びトランジスタＱ13
及びＱ14を有する第２トランジスタ差動対を以って構成
されている。図示の例ではこれらトランジスタのすべて
をｎチャネル型としている。トランジスタＱ11及びＱ12
のソースは相互接続され、第１共通ソース端子Ｓ11を形
成している。トランジスタＱ13及びＱ14のソースも相互
接続され、第２共通ソース端子Ｓ12を形成している。ト
ランジスタＱ12及びＱ13のゲートは相互接続され且つ回
路の信号接地端子２に接続されている。トランジスタＱ
11及びＱ14のゲートは相互接続され、電流源７の制御入
力端子８を形成している。トランジスタＱ12及びＱ14の
ドレインは、ダイオードとして接続されたＰチャネルの
トランジスタＱ15のドレインに接続されている。このト
ランジスタＱ15のゲートはＰチャネルトランジスタＱ16
のゲートに接続され、これらトランジスタＱ15及びＱ16
が一緒になって第１電流平衡回路Ｍ11を形成している。
これら２つのトランジスタＱ15及びＱ16のソースは第１
電源端子ＶDDに接続されている。トランジスタＱ11及び
Ｑ13のドレインはトランジスタＱ16のドレインに接続さ
れ、演算増幅器４の反転入力端子（−）及びインピーダ
ンス端子15にも接続されてい。トランジスタＱ26のドレ
インは入力端子１に接続されている。トランジスタＱ21
及びＱ24の相互接続されたゲートは第２電流源９の制御
入力端子10を構成し、この制御入力端子10は第１電流源
７の制御入力端子８と一緒に演算増幅器４の出力端子５
に接続されている。
【００３１】双方共Ｐチャネル型としたトランジスタＱ
17及びＱ18が、図４に示すように第１可制御電流スプリ
ッタ11を構成する。トランジスタＱ18のゲートは回路の
信号接地端子２に接続され、トランジスタＱ17のゲート
には第１調整電圧Ｖref が印加される。対応するトラン
ジスタＱ27のゲートには第２調整電圧Ｖc が印加され
る。トランジスタＱ17のドレインは、ダイオードとして
接続したｎチャネル型のトランジスタＱ19のドレインよ
り成る第２電流平衡回路Ｍ12の入力端子に接続されてい
る。トランジスタＱ19のゲートは、同じくｎチャネル型
とした関連のトランジスタＱ120 のゲートに接続され、
このトランジスタＱ120 のドレインは第１共通ソース端
子Ｓ11に接続されている。トランジスタＱ19及びＱ120
のソースは双方共第２電源端子ＶSSに接続されている。
トランジスタＱ18のドレインは、ｎチャネルトランジス
タＱ121 及びＱ122 より成る第３電流平衡回路Ｍ13を経
て第２共通ソース端子Ｓ12に接続されている。
17及びＱ18が、図４に示すように第１可制御電流スプリ
ッタ11を構成する。トランジスタＱ18のゲートは回路の
信号接地端子２に接続され、トランジスタＱ17のゲート
には第１調整電圧Ｖref が印加される。対応するトラン
ジスタＱ27のゲートには第２調整電圧Ｖc が印加され
る。トランジスタＱ17のドレインは、ダイオードとして
接続したｎチャネル型のトランジスタＱ19のドレインよ
り成る第２電流平衡回路Ｍ12の入力端子に接続されてい
る。トランジスタＱ19のゲートは、同じくｎチャネル型
とした関連のトランジスタＱ120 のゲートに接続され、
このトランジスタＱ120 のドレインは第１共通ソース端
子Ｓ11に接続されている。トランジスタＱ19及びＱ120
のソースは双方共第２電源端子ＶSSに接続されている。
トランジスタＱ18のドレインは、ｎチャネルトランジス
タＱ121 及びＱ122 より成る第３電流平衡回路Ｍ13を経
て第２共通ソース端子Ｓ12に接続されている。
【００３２】トランジスタＱ17及びＱ18のソースは他の
ＰチャネルトランジスタＱ123 のドレインに接続され、
トランジスタＱ123 のソースは第１電源端子ＶDDに接続
されている。トランジスタＱ123 のゲートはＰチャネル
トランジスタＱ124 のゲートに接続され、このトランジ
スタＱ124 の主電流通路に可調整電流源Ｉi が設けられ
ている。トランジスタＱ124 のドレインは更にトランジ
スタＱ223 のゲートに接続されている。適切な調整電流
源回路自体は既知である。
ＰチャネルトランジスタＱ123 のドレインに接続され、
トランジスタＱ123 のソースは第１電源端子ＶDDに接続
されている。トランジスタＱ123 のゲートはＰチャネル
トランジスタＱ124 のゲートに接続され、このトランジ
スタＱ124 の主電流通路に可調整電流源Ｉi が設けられ
ている。トランジスタＱ124 のドレインは更にトランジ
スタＱ223 のゲートに接続されている。適切な調整電流
源回路自体は既知である。
【００３３】図６の回路は以下のように作動する。２つ
の調整電圧Ｖref 及びＶc の値に応じて可調整電流源Ｉ
i により生ぜしめられる電流の一部が、第１電流源７の
第２及び第３電流平衡回路Ｍ12，Ｍ13及び第２電流源９
の第２及び第３電流平衡回路Ｍ22，Ｍ23を経て流れる。
それぞれの共通ソース端子Ｓ11，Ｓ12；Ｓ21，Ｓ22にお
ける電流はこれらの状況の下で、インピーダンスＺを流
れる電流と、増幅器４の出力電圧ＶO によって決定され
第２電流源９を経て入力端子１に流れる電流との関数と
して調整される。増幅器４の出力電圧は第１調整電圧Ｖ
ref 及び第２調整電圧ＶC の変化と同様に変化する為
に、調整電流、従っ入力端子１における見かけのインピ
ーダンスが変化する。
の調整電圧Ｖref 及びＶc の値に応じて可調整電流源Ｉ
i により生ぜしめられる電流の一部が、第１電流源７の
第２及び第３電流平衡回路Ｍ12，Ｍ13及び第２電流源９
の第２及び第３電流平衡回路Ｍ22，Ｍ23を経て流れる。
それぞれの共通ソース端子Ｓ11，Ｓ12；Ｓ21，Ｓ22にお
ける電流はこれらの状況の下で、インピーダンスＺを流
れる電流と、増幅器４の出力電圧ＶO によって決定され
第２電流源９を経て入力端子１に流れる電流との関数と
して調整される。増幅器４の出力電圧は第１調整電圧Ｖ
ref 及び第２調整電圧ＶC の変化と同様に変化する為
に、調整電流、従っ入力端子１における見かけのインピ
ーダンスが変化する。
【００３４】インピーダンス変換回路は図４に示す具体
例に限定されるものではない。電流平衡回路はそれ自体
既知の他の方法で構成することもできる。又、それぞれ
のトランジスタの導電型を逆にしたり、それぞれのトラ
ンジスタをバイポーラトランジスタにしたりすることが
でき、後者の場合ゲート、ソース及びドレイン接続の代
りにベース、エミッタ及びコレクタ接続を用いる。
例に限定されるものではない。電流平衡回路はそれ自体
既知の他の方法で構成することもできる。又、それぞれ
のトランジスタの導電型を逆にしたり、それぞれのトラ
ンジスタをバイポーラトランジスタにしたりすることが
でき、後者の場合ゲート、ソース及びドレイン接続の代
りにベース、エミッタ及びコレクタ接続を用いる。
【図１】 本発明の基礎をなすインピーダンス変換の原
理を示す回路図である。
理を示す回路図である。
【図２】 従来技術に基づくインピーダンス変換回路を
示す回路図である。
示す回路図である。
【図３】 本発明のインピーダンス変換回路の一実施例
を示す回路図である。
を示す回路図である。
【図４】 変換インピーダンスの値を電気的に調整する
ようにした図３の変形例を示す回路図である。
ようにした図３の変形例を示す回路図である。
【図５】 変換インピーダンスの値を電気的に調整する
ようにした図３の他の変形例を示す回路図である。
ようにした図３の他の変形例を示す回路図である。
【図６】 図４に基づく本発明によるインピーダンス変
換回路の具体的構成例を示す回路図である。
換回路の具体的構成例を示す回路図である。
１ 入力端子 ２ 信号接地端子 ３ 可制御電流源 ４ 演算増幅器 ５ ４の出力端子 ６ 制御入力端子 ７ 第１可制御電流源 ８ ７の制御入力端子 ９ 第２可制御電流源 10 ９の制御入力端子 11 第１可制御電流スプリッタ 12 第２可制御電流スプリッタ 13 第１電圧マルチプライヤ 14 第２電圧マルチプライヤ 15 インピーダンス端子 Ｚ インピーダンス Ｒ 測定抵抗 Ｉi 可調整電流源
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ヨハン ヘンドリク イダ ヘンドリッ クス オランダ国 5621 ベーアー アインド ーフェンフルーネヴァウツウェッハ １ (56)参考文献 特開 平１−319316（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/40
Claims (6)
- 【請求項１】 電気的な２極インピーダンスを変換する
インピーダンス変換回路であって、このインピーダンス
変換回路が、動作中インピーダンスを流れる電流を測定
する第１手段と、この第１手段に結合され、測定された
電流に相当する制御信号を生じる第２手段と、この第２
手段に結合され、測定された信号に比例する他の電流を
前記の制御信号の関数としてインピーダンス変換回路の
入力端子に生ぜしめる第３手段とを具えており、前記の
第１手段及び第３手段が第１電流源及び第２電流源をそ
れぞれ有し、これら電流源にはそれぞれの電流源が生じ
る電流を調整するための制御入力端子 がそれぞれ設け
られ、第２手段により生ぜしめられる制御信号が第１電
流源及び第２電流源の制御入力端子に供給されるように
なっており、前記の第２手段が増幅器を有し、この増幅
器は第１電流源及び第２電流源の制御入力端子に結合さ
れた出力端子と、インピーダンス端子に接続された入力
端子とを有し、第１電流源の電流通路は入力端子に結合
され、第２電流源の電流通路が入力端子に結合され、入
力端子及びインピーダンス端子が変換すべき電気的２極
インピーダンスを接続するように設計されており、前記
の増幅器はインピーダンス端子が接続された反転入力端
子と、インピーダンス変換回路の信号接地端子に接続さ
れた非反転入力端子とを有している当該インピーダンス
変換回路において、 前記のインピーダンス変換回路が、第１電流源及び第２
電流源により生ぜしめられる電流を、それぞれ第１調整
信号及び第２調整信号の関数として変化させる第４手段
及び第５手段を具えているいることを特徴とするインピ
ーダンス変換回路。 - 【請求項２】 請求項１に記載のインピーダンス変換回
路において、前記の第４手段及び第５手段が第１電流ス
プリッタ及び第２電流スプリッタをそれぞれ有してお
り、これら第１及び第２電流スプリッタはそれぞれ第１
電流源及び第２電流源の電流通路と直列に接続されてお
り、これら第１及び第２電流スプリッタはそれぞれ第１
調整信号及び第２調整信号が供給される入力端子を有し
ていることを特徴とするインピーダンス変換回路。 - 【請求項３】 請求項１に記載のインピーダンス変換回
路において、前記の第４及び第５手段は、第１調整信号
及び第２調整信号をそれぞれ乗じた第１制御信号を第１
電流源及び第２電流源の制御入力端子にそれぞれ供給す
る為の第１乗算器及び第２乗算器を、それぞれ有してい
ることを特徴とするインピーダンス変換回路。 - 【請求項４】 請求項１〜３のいずれか一項に記載のイ
ンピーダンス変換回路において、前記の第４及び第５手
段を同様な種類のものとしたことを特徴とするインピー
ダンス変換回路。 - 【請求項５】 請求項２に記載のインピーダンス変換回
路において、第１電流源及び第２電流源の各々が第１ト
ランジスタ差動対と第２トランジスタ差動対とを以って
構成され、これら第１及び第２トランジスタ差動対が第
１ゲート又はベース端子及び第２ゲート又はベース端子
と、共通ソース又はエミッタ端子と、第１ドレイン又は
コレクタ端子及び第２ドレイン又はコレクタ端子とを有
し、第１トランジスタ差動対の第１ゲート又はベース端
子と第２トランジスタ差動対の第２ゲート又はベース端
子とが相互接続されているとともに回路の信号接地端子
に接続され、第１トランジスタ差動対の第２ゲート又は
ベース端子と第２トランジスタ差動対の第１ゲート又は
ベース端子とが相互接続されているとともに増幅器の出
力端子に接続され、第１ドレイン又はコレクタ端子が相
互接続され、第２ドレイン又はコレクタ端子が相互接続
され、第１ドレイン又はコレクタ端子及び第２ドレイン
又はコレクタ端子が第１電流平衡回路を経て互いに結合
され、第１及び第２電流源の第１ドレイン又はコレクタ
端子が増幅器の反転入力端子及び回路の入力端子にそれ
ぞれ接続され、第１電流スプリッタ及び第２電流スプリ
ッタの各々は第３トランジスタ差動対を以って構成さ
れ、これらの第３トランジスタ差動対のゲートはベース
端子が第１調整信号及び第２調整信号を印加する為の制
御入力端子をそれぞれ構成し、これらの第３トランジス
タ差動対のドレイン又はコレクタ端子が第２電流平衡回
路を経て第１電流源及び第２電流源のそれぞれの第１ト
ランジスタ差動対及び第２トランジスタ差動対の共通ソ
ース又はエミッタ端子にそれぞれ接続され、これら第３
トランジスタ差動対の共通ソース又はエミッタ端子は調
整電流源に結合されていることを特徴とするインピーダ
ンス変換回路。 - 【請求項６】 請求項５に記載のインピーダンス変換回
路において、すべてのトランジスタを集積半導体回路と
して構成した絶縁ゲート型としたことを特徴とするイン
ピーダンス変換回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL91202495:7 | 1991-09-26 | ||
| EP91202495 | 1991-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218798A JPH05218798A (ja) | 1993-08-27 |
| JP3179204B2 true JP3179204B2 (ja) | 2001-06-25 |
Family
ID=8207902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25469292A Expired - Fee Related JP3179204B2 (ja) | 1991-09-26 | 1992-09-24 | インピーダンス変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5373243A (ja) |
| EP (1) | EP0534550B1 (ja) |
| JP (1) | JP3179204B2 (ja) |
| DE (1) | DE69212755T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553239A (en) * | 1994-11-10 | 1996-09-03 | At&T Corporation | Management facility for server entry and application utilization in a multi-node server configuration |
| US7671575B1 (en) * | 2006-11-07 | 2010-03-02 | National Semiconductor Corporation | Transient load response for a voltage regulator with a load current based control loop |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3828281A (en) * | 1973-02-26 | 1974-08-06 | Lorain Prod Corp | Impedance simulating circuit for transmission lines |
| GB1573616A (en) * | 1976-03-04 | 1980-08-28 | Nat Semiconductor Uk Ltd | Electronic impedance devices |
| JPS5564418A (en) * | 1978-11-09 | 1980-05-15 | Toshiba Corp | Variable impedance circuit |
| US4363008A (en) * | 1979-05-09 | 1982-12-07 | Tellabs, Inc. | Electronic transformer |
| US4339729A (en) * | 1980-03-27 | 1982-07-13 | Motorola, Inc. | Analog integrated filter circuit |
| US4517508A (en) * | 1982-05-08 | 1985-05-14 | Toko, Inc. | Variable impedance circuit |
| DE3342735A1 (de) * | 1982-11-26 | 1984-05-30 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Impedanzwandlerschaltung |
-
1992
- 1992-09-10 US US07/943,367 patent/US5373243A/en not_active Expired - Fee Related
- 1992-09-21 DE DE69212755T patent/DE69212755T2/de not_active Expired - Fee Related
- 1992-09-21 EP EP92202884A patent/EP0534550B1/en not_active Expired - Lifetime
- 1992-09-24 JP JP25469292A patent/JP3179204B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5373243A (en) | 1994-12-13 |
| JPH05218798A (ja) | 1993-08-27 |
| DE69212755T2 (de) | 1997-02-20 |
| DE69212755D1 (de) | 1996-09-19 |
| EP0534550A1 (en) | 1993-03-31 |
| EP0534550B1 (en) | 1996-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550512A (en) | Method for offset voltage trim for automatic gain controls | |
| JPH0553405B2 (ja) | ||
| US5394112A (en) | Differential transconductor with reduced temperature dependence | |
| US5818225A (en) | Sensor apparatus including compensating circuit for temperature effects | |
| JPH0525065B2 (ja) | ||
| KR830002445A (ko) | 증폭기 부하 교정 시스템 | |
| TW201823902A (zh) | 穩壓器 | |
| US4498053A (en) | Current amplifier | |
| JPS6214783B2 (ja) | ||
| JPH02174414A (ja) | 半導体集積回路装置 | |
| JP3179204B2 (ja) | インピーダンス変換回路 | |
| JP2545501B2 (ja) | 直流信号変換回路 | |
| US3958135A (en) | Current mirror amplifiers | |
| KR100785533B1 (ko) | 차동 쌍의 트랜스컨덕턴스를 축퇴시키는 축퇴 수단이 제공되는 차동 쌍과 보조 회로를 포함하는 전자 회로 | |
| KR20010075381A (ko) | 전압/전류 변환 방법 및 장치 | |
| JPH0722247B2 (ja) | 帰還増幅器 | |
| JPH051646B2 (ja) | ||
| US4169247A (en) | Gain control circuit in combination with a differential amplifier | |
| US5485124A (en) | Integrated amplifier with an accurately defined gain factor | |
| JPH0225286B2 (ja) | ||
| US4038566A (en) | Multiplier circuit | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| Fry | A MOST integrated differential amplifier | |
| JPS61295701A (ja) | 差動増幅回路型検波器 | |
| JPH0728468B2 (ja) | 静電型マイクロホン用インピ−ダンス変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |