JP3176964B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3176964B2 JP3176964B2 JP25914591A JP25914591A JP3176964B2 JP 3176964 B2 JP3176964 B2 JP 3176964B2 JP 25914591 A JP25914591 A JP 25914591A JP 25914591 A JP25914591 A JP 25914591A JP 3176964 B2 JP3176964 B2 JP 3176964B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- power supply
- crystal display
- circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、駆動回路部の残留電荷
に起因する表示むらの問題を解消して高画質な画像表示
を実現した液晶表示装置に関する。
に起因する表示むらの問題を解消して高画質な画像表示
を実現した液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、一般に液晶表示素子と
それを駆動するための液晶駆動回路とでその主要部が構
成されている。液晶駆動回路は、外部からロジック信号
として入力される画像信号を受けて液晶印加信号発生回
路部を制御するロジック回路部と、そのロジック回路部
に制御されて液晶印加信号を発生しこれを液晶表示素子
に印加する液晶印加信号発生回路部と、この液晶印加信
号発生回路部の印加電圧の基調となるバイアス電圧を発
生し供給するバイアス電圧発生回路部とを有している。
それを駆動するための液晶駆動回路とでその主要部が構
成されている。液晶駆動回路は、外部からロジック信号
として入力される画像信号を受けて液晶印加信号発生回
路部を制御するロジック回路部と、そのロジック回路部
に制御されて液晶印加信号を発生しこれを液晶表示素子
に印加する液晶印加信号発生回路部と、この液晶印加信
号発生回路部の印加電圧の基調となるバイアス電圧を発
生し供給するバイアス電圧発生回路部とを有している。
【０００３】このような液晶表示装置において、液晶表
示素子をオン状態からオフ状態にスイッチングすると
き、それまでのオン状態の間に前述の液晶駆動回路の各
回路部や配線部に蓄積された電荷は、オフ状態になった
後も残留する。この残留電荷が液晶印加信号発生回路部
の出力を介して最終的に液晶表示素子の画素電極等を帯
電させ見かけ上のしきい値電圧を変化させて、帯電した
画素と帯電していない画素との間での表示むらを発生さ
せてしまうという問題があった。
示素子をオン状態からオフ状態にスイッチングすると
き、それまでのオン状態の間に前述の液晶駆動回路の各
回路部や配線部に蓄積された電荷は、オフ状態になった
後も残留する。この残留電荷が液晶印加信号発生回路部
の出力を介して最終的に液晶表示素子の画素電極等を帯
電させ見かけ上のしきい値電圧を変化させて、帯電した
画素と帯電していない画素との間での表示むらを発生さ
せてしまうという問題があった。
【０００４】また、近年ますます高画素数化、高精細化
が進み、これに対応するために画像信号の処理速度の高
速化や配線の微細化が進んでいる。このため、前述のよ
うな液晶駆動回路の各回路部や配線部に蓄積された残留
電荷が画像信号などへ与えるノイズや波型なまりなどの
悪影響はさらに大きなものとなっている。そしてこれが
原因となって入力された画像信号波形に対する画像の忠
実な再現性が妨げられ、表示画像の画質がさらに低下し
てしまうという問題があった。
が進み、これに対応するために画像信号の処理速度の高
速化や配線の微細化が進んでいる。このため、前述のよ
うな液晶駆動回路の各回路部や配線部に蓄積された残留
電荷が画像信号などへ与えるノイズや波型なまりなどの
悪影響はさらに大きなものとなっている。そしてこれが
原因となって入力された画像信号波形に対する画像の忠
実な再現性が妨げられ、表示画像の画質がさらに低下し
てしまうという問題があった。
【０００５】
【発明が解決しようとする課題】本発明はこのような問
題を解消するために為されたもので、その目的は、液晶
駆動回路の各回路部や配線部に蓄積された残留電荷に起
因する液晶表示装置の画像の表示むらや画像の再現性の
低下の問題を解消して、高画質な画像表示を実現する液
晶表示装置を提供することにある。
題を解消するために為されたもので、その目的は、液晶
駆動回路の各回路部や配線部に蓄積された残留電荷に起
因する液晶表示装置の画像の表示むらや画像の再現性の
低下の問題を解消して、高画質な画像表示を実現する液
晶表示装置を提供することにある。
【０００６】
【課題を解決するための手段】 本発明の液晶表示装置
は、Ｘ電極およびＹ電極の形成された一対の基板間に液
晶を挟持させ前記各電極間に電位差を与えることにより
表示を行なう液晶表示素子と、前記各電極に液晶駆動用
信号を供給する液晶駆動回路部とを有する液晶表示装置
において、前記液晶駆動回路部が、電源配線およびグラ
ンド配線に接続され、制御信号を出力するロジック回路
部と、液晶駆動用電源配線および前記電源配線に接続さ
れ、バイアス信号を出力端に出力するバイアス電圧発生
回路部と、前記制御信号を入力し、前記バイアス電圧を
前記液晶駆動用信号に変換する液晶駆動信号発生回路部
と、一端が前記電源配線に接続され、他端が前記出力端
に接続された第１の抵抗と、一端が前記電源配線に接続
され、他端が前記グランド配線に接続された第２の抵抗
とを有することを特徴としている。
は、Ｘ電極およびＹ電極の形成された一対の基板間に液
晶を挟持させ前記各電極間に電位差を与えることにより
表示を行なう液晶表示素子と、前記各電極に液晶駆動用
信号を供給する液晶駆動回路部とを有する液晶表示装置
において、前記液晶駆動回路部が、電源配線およびグラ
ンド配線に接続され、制御信号を出力するロジック回路
部と、液晶駆動用電源配線および前記電源配線に接続さ
れ、バイアス信号を出力端に出力するバイアス電圧発生
回路部と、前記制御信号を入力し、前記バイアス電圧を
前記液晶駆動用信号に変換する液晶駆動信号発生回路部
と、一端が前記電源配線に接続され、他端が前記出力端
に接続された第１の抵抗と、一端が前記電源配線に接続
され、他端が前記グランド配線に接続された第２の抵抗
とを有することを特徴としている。
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】 なお、上記の抵抗としては、液晶表示素
子を駆動させる上で実質的に所要の電源電位を維持し、
かつ上記の各回路部の残留電荷を速やかに逃がすような
値に設定されたものを使用する。
子を駆動させる上で実質的に所要の電源電位を維持し、
かつ上記の各回路部の残留電荷を速やかに逃がすような
値に設定されたものを使用する。
【００１２】
【作用】液晶駆動回路の電源と液晶駆動回路のロジック
回路部との間や、液晶印加信号発生回路部との間や、バ
イアス電圧発生回路部との間に、抵抗がバイパスとして
接続される。
回路部との間や、液晶印加信号発生回路部との間や、バ
イアス電圧発生回路部との間に、抵抗がバイパスとして
接続される。
【００１３】この抵抗は、上記のように設定されている
ので、液晶表示素子の駆動には影響を与えることなく残
留電荷の画素電極等への帯電がなくなり液晶表示素子の
見かけ上のしきい値電圧が変化することもなくなり、表
示むらの発生の問題が解消される。
ので、液晶表示素子の駆動には影響を与えることなく残
留電荷の画素電極等への帯電がなくなり液晶表示素子の
見かけ上のしきい値電圧が変化することもなくなり、表
示むらの発生の問題が解消される。
【００１４】また、液晶駆動回路の各回路部や配線部に
蓄積された残留電荷が速やかに電源に帰還されるので、
各回路部や配線部における画像信号のノイズや波型なま
りに起因する画像の再現性の低下の問題も解消される。
蓄積された残留電荷が速やかに電源に帰還されるので、
各回路部や配線部における画像信号のノイズや波型なま
りに起因する画像の再現性の低下の問題も解消される。
【００１５】その結果、高画質な画像表示を実現でき
る。
る。
【００１６】
【実施例】以下、本発明の一実施例を図面に基づいて詳
細に説明する。
細に説明する。
【００１７】図１は本発明の液晶表示装置の構成を示す
ブロック図である。
ブロック図である。
【００１８】本発明の液晶表示装置は、液晶表示素子１
と、液晶駆動回路５とを具備している。
と、液晶駆動回路５とを具備している。
【００１９】この液晶表示素子１は、Ｘ基板に形成され
たＸ電極とＹ基板に形成されたＹ電極とが対面してＸ−
Ｙマトリックスを形成するように組合わされたＸ基板お
よびＹ基板の 2枚の基板と、これら 2枚の基板間に挟持
されるネマティック液晶と、上記各基板のそれぞれに貼
設される偏光板とを有し、液晶駆動回路５によりＸ電極
およびＹ電極に液晶駆動用パルスが印加される一般的な
ネマティック型液晶表示素子である。
たＸ電極とＹ基板に形成されたＹ電極とが対面してＸ−
Ｙマトリックスを形成するように組合わされたＸ基板お
よびＹ基板の 2枚の基板と、これら 2枚の基板間に挟持
されるネマティック液晶と、上記各基板のそれぞれに貼
設される偏光板とを有し、液晶駆動回路５によりＸ電極
およびＹ電極に液晶駆動用パルスが印加される一般的な
ネマティック型液晶表示素子である。
【００２０】また、液晶駆動回路５は、ロジック回路部
２とバイアス電圧発生回路部３と液晶駆動信号発生回路
部４と抵抗１１、１２、１３とを有し、液晶表示素子１
に液晶駆動信号（ＶCS）即ち液晶を駆動させる電圧パル
スを印加する。
２とバイアス電圧発生回路部３と液晶駆動信号発生回路
部４と抵抗１１、１２、１３とを有し、液晶表示素子１
に液晶駆動信号（ＶCS）即ち液晶を駆動させる電圧パル
スを印加する。
【００２１】この液晶駆動回路５の中のロジック回路部
２は、タイミングパルスや画像パルスなど各種のロジッ
ク信号（ＰL ）の入力を受けて液晶駆動信号を制御する
制御信号（ＰC ）を液晶駆動信号発生回路部４に送出す
る。このロジック回路部２は電源電圧（ＶDD）およびグ
ランド（ＧＮＤ）を電源系回路として機能する。
２は、タイミングパルスや画像パルスなど各種のロジッ
ク信号（ＰL ）の入力を受けて液晶駆動信号を制御する
制御信号（ＰC ）を液晶駆動信号発生回路部４に送出す
る。このロジック回路部２は電源電圧（ＶDD）およびグ
ランド（ＧＮＤ）を電源系回路として機能する。
【００２２】バイアス電圧発生回路部３は、液晶表示素
子１に印加される液晶駆動信号の基となるバイアス電圧
（ＶB ）を発生してこれを液晶駆動信号発生回路部４に
供給する。このバイアス電圧発生回路部３には電源電圧
（ＶDD）および液晶駆動用電源電圧（ＶEE）が供給され
る。
子１に印加される液晶駆動信号の基となるバイアス電圧
（ＶB ）を発生してこれを液晶駆動信号発生回路部４に
供給する。このバイアス電圧発生回路部３には電源電圧
（ＶDD）および液晶駆動用電源電圧（ＶEE）が供給され
る。
【００２３】液晶駆動信号発生回路部４は、ロジック回
路部２から入力された制御信号（ＰC ）に制御されて、
バイアス電圧発生回路部３から供給されるバイアス電圧
（ＶB ）を変換し液晶駆動信号（ＶCS）を発生させて、
これを液晶表示素子１に印加する。
路部２から入力された制御信号（ＰC ）に制御されて、
バイアス電圧発生回路部３から供給されるバイアス電圧
（ＶB ）を変換し液晶駆動信号（ＶCS）を発生させて、
これを液晶表示素子１に印加する。
【００２４】抵抗１１、１２、１３は、それぞれ電源
（ＶDD）とグランド（ＧＮＤ）との間、電源（ＶDD）と
液晶駆動用電源（ＶEE）との間、電源（ＶDD）とバイア
ス電圧出力（ＶB ）との間に接続される。
（ＶDD）とグランド（ＧＮＤ）との間、電源（ＶDD）と
液晶駆動用電源（ＶEE）との間、電源（ＶDD）とバイア
ス電圧出力（ＶB ）との間に接続される。
【００２５】これらの抵抗１１、１２、１３の抵抗値
は、この液晶駆動回路５および液晶表示素子１の駆動に
悪影響を与えない程度の範囲内で、液晶表示素子をオン
状態からオフ状態にスイッチングするときに各回路部や
配線部に蓄積されていた残留電荷が速やかに逃がして電
源（ＶDD）に帰還されるような値、例えば 50kΩから1M
Ω程度の値に設定されている。
は、この液晶駆動回路５および液晶表示素子１の駆動に
悪影響を与えない程度の範囲内で、液晶表示素子をオン
状態からオフ状態にスイッチングするときに各回路部や
配線部に蓄積されていた残留電荷が速やかに逃がして電
源（ＶDD）に帰還されるような値、例えば 50kΩから1M
Ω程度の値に設定されている。
【００２６】ここで、本実施例の装置の動作を説明す
る。
る。
【００２７】タイミングパルスや画像パルスなど各種の
ロジック信号（ＰL）が入力されると、ロジック回路部
２は、液晶駆動信号を制御する制御信号（ＰC ）を液晶
駆動信号発生回路部４に送出する。
ロジック信号（ＰL）が入力されると、ロジック回路部
２は、液晶駆動信号を制御する制御信号（ＰC ）を液晶
駆動信号発生回路部４に送出する。
【００２８】一方、バイアス電圧発生回路部３は、電源
電圧（ＶDD）および液晶駆動用電源電圧（ＶEE）の供給
を受けて、液晶表示素子１に印加される液晶駆動信号の
基となるバイアス電圧（ＶB ）を発生し、これを液晶駆
動信号発生回路部４に供給する。
電圧（ＶDD）および液晶駆動用電源電圧（ＶEE）の供給
を受けて、液晶表示素子１に印加される液晶駆動信号の
基となるバイアス電圧（ＶB ）を発生し、これを液晶駆
動信号発生回路部４に供給する。
【００２９】液晶駆動信号発生回路部４は、ロジック回
路部２から入力された制御信号（ＰC ）に制御されて、
バイアス電圧発生回路部３から供給されるバイアス電圧
（ＶB ）を変換し液晶駆動信号（ＶCS）を発生させる。
そしてこれを液晶表示素子１に印加する。
路部２から入力された制御信号（ＰC ）に制御されて、
バイアス電圧発生回路部３から供給されるバイアス電圧
（ＶB ）を変換し液晶駆動信号（ＶCS）を発生させる。
そしてこれを液晶表示素子１に印加する。
【００３０】すると液晶表示素子１は、印加されたこの
液晶駆動信号（ＶCS）により駆動されて所定の画像をそ
の画面に再現する。
液晶駆動信号（ＶCS）により駆動されて所定の画像をそ
の画面に再現する。
【００３１】ところで、液晶表示素子をオン状態にして
いる間に、前述の液晶駆動回路の各回路部や配線部には
電荷が蓄積され、それはオフ状態になった後も残留して
しまう。
いる間に、前述の液晶駆動回路の各回路部や配線部には
電荷が蓄積され、それはオフ状態になった後も残留して
しまう。
【００３２】そこで、各回路部やその配線部に蓄積され
た残留電荷を抵抗１１、１２、１３が電源へと逃がして
速やかに帰還させる。
た残留電荷を抵抗１１、１２、１３が電源へと逃がして
速やかに帰還させる。
【００３３】即ち、抵抗１１はロジック回路部２および
その配線中に蓄積される残留電荷を逃がして電源
（ＶDD）に帰還させ、抵抗１２はバイアス電圧発生回路
部３およびその配線中に蓄積される残留電荷を電源（Ｖ
DD）に帰還させ、抵抗１３は液晶駆動信号発生回路部４
およびその配線中に蓄積された残留電荷を電源（ＶDD）
に速やかに帰還させる。
その配線中に蓄積される残留電荷を逃がして電源
（ＶDD）に帰還させ、抵抗１２はバイアス電圧発生回路
部３およびその配線中に蓄積される残留電荷を電源（Ｖ
DD）に帰還させ、抵抗１３は液晶駆動信号発生回路部４
およびその配線中に蓄積された残留電荷を電源（ＶDD）
に速やかに帰還させる。
【００３４】本実施例では、この抵抗１１、１２、１３
の抵抗値が前述のような値に設定されていることで、蓄
積電荷の電源への速やかな帰還が実現される。
の抵抗値が前述のような値に設定されていることで、蓄
積電荷の電源への速やかな帰還が実現される。
【００３５】このように、これらの抵抗１１、１２、１
３は、液晶駆動回路５の各回路部や配線部に残留する電
荷を速やかに電源（ＶDD）に逃がすことで、この残留電
荷に起因する液晶表示素子の画素電極等への電荷の帯電
を抑制し液晶表示素子の見かけ上のしきい値電圧の変化
を抑制して表示むらの発生を抑制する。また、液晶駆動
回路５の各回路部や配線部に蓄積された残留電荷を速や
かに逃がして電源に帰還させるので、これに起因する各
回路部や配線部における画像信号のノイズや波型なまり
も抑制する。
３は、液晶駆動回路５の各回路部や配線部に残留する電
荷を速やかに電源（ＶDD）に逃がすことで、この残留電
荷に起因する液晶表示素子の画素電極等への電荷の帯電
を抑制し液晶表示素子の見かけ上のしきい値電圧の変化
を抑制して表示むらの発生を抑制する。また、液晶駆動
回路５の各回路部や配線部に蓄積された残留電荷を速や
かに逃がして電源に帰還させるので、これに起因する各
回路部や配線部における画像信号のノイズや波型なまり
も抑制する。
【００３６】実際にテストパターンを抵抗１１、１２、
１３を用いない液晶表示装置の画面に表示させたとき画
像の表示むらが顕著に見られたものが、本実施例の液晶
表示装置に同様のテストパターンを表示させ目視により
その画質を検証したところ、画像に表示むらや再現性の
低下は見られず、高画質な画像表示が実現されることが
確認された。
１３を用いない液晶表示装置の画面に表示させたとき画
像の表示むらが顕著に見られたものが、本実施例の液晶
表示装置に同様のテストパターンを表示させ目視により
その画質を検証したところ、画像に表示むらや再現性の
低下は見られず、高画質な画像表示が実現されることが
確認された。
【００３７】
【発明の効果】以上詳細に説明したように、本発明の液
晶表示装置は、液晶駆動回路の各回路部や配線部に蓄積
された残留電荷に起因する画像の表示むらや画像の再現
性の低下の問題を解消して、高画質な画像表示を実現し
ている。
晶表示装置は、液晶駆動回路の各回路部や配線部に蓄積
された残留電荷に起因する画像の表示むらや画像の再現
性の低下の問題を解消して、高画質な画像表示を実現し
ている。
【図１】本発明の液晶表示装置の構成を示すブロック
図。
図。
１…………………液晶表示素子 ２…………………ロジック回路部 ３…………………バイアス電圧発生回路部 ４…………………液晶駆動信号発生回路部 ５…………………液晶駆動回路 １１、１２、１３…抵抗
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−58219（ＪＰ，Ａ) 特開 平４−366892（ＪＰ，Ａ) 実開 平３−12220（ＪＰ，Ｕ) 実開 平２−45521（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580
Claims (2)
- 【請求項１】 Ｘ電極およびＹ電極の形成された一対の
基板間に液晶を挟持させ前記各電極間に電位差を与える
ことにより表示を行なう液晶表示素子と、前記各電極に
液晶駆動用信号を供給する液晶駆動回路部とを有する液
晶表示装置において、前記液晶駆動回路部が、 電源配線およびグランド配線に接続され、制御信号を出
力するロジック回路部と、 液晶駆動用電源配線および前記電源配線に接続され、バ
イアス信号を出力端に出力するバイアス電圧発生回路部
と、 前記制御信号を入力し、前記バイアス電圧を前記液晶駆
動用信号に変換する液晶駆動信号発生回路部と、 一端が前記電源配線に接続され、他端が前記出力端に接
続された第１の抵抗と、 一端が前記電源配線に接続され、他端が前記グランド配
線に接続された第２の抵抗とを有するこ とを特徴とする
液晶表示装置。 - 【請求項２】 一端が前記電源配線に接続され、他端が
前記液晶駆動用電源配線に接続された第３の抵抗をさら
に有することを特徴とする請求項１記載の液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25914591A JP3176964B2 (ja) | 1991-10-07 | 1991-10-07 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25914591A JP3176964B2 (ja) | 1991-10-07 | 1991-10-07 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05100627A JPH05100627A (ja) | 1993-04-23 |
| JP3176964B2 true JP3176964B2 (ja) | 2001-06-18 |
Family
ID=17329961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25914591A Expired - Fee Related JP3176964B2 (ja) | 1991-10-07 | 1991-10-07 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176964B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102496750B1 (ko) * | 2019-08-07 | 2023-02-07 | 대한민국 | 작물 재배용 이중구조 하우스 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5261337B2 (ja) * | 2009-09-28 | 2013-08-14 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置 |
-
1991
- 1991-10-07 JP JP25914591A patent/JP3176964B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102496750B1 (ko) * | 2019-08-07 | 2023-02-07 | 대한민국 | 작물 재배용 이중구조 하우스 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05100627A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0606763B1 (en) | A common electrode driving circuit for use in a display apparatus | |
| JP3173200B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4170666B2 (ja) | 液晶表示装置及びその駆動方法 | |
| KR20040053641A (ko) | 크기가 다른 공통 전압을 생성하는 액정 표시 장치 | |
| JPH11133379A (ja) | 液晶表示装置 | |
| JPS6083477A (ja) | 液昇表示装置の駆動回路 | |
| JP4536190B2 (ja) | 液晶表示装置 | |
| JP3176964B2 (ja) | 液晶表示装置 | |
| JP2001108966A (ja) | 液晶パネルの駆動方法および駆動装置 | |
| KR100229622B1 (ko) | 액정표시장치의 크로스-토크 보상회로 | |
| KR100483529B1 (ko) | 액정표시장치의공통전압발생회로 | |
| KR101186005B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
| JPH01239590A (ja) | 液晶表示装置 | |
| KR100233147B1 (ko) | 액정 표시 장치 | |
| JP3076480B2 (ja) | 電圧補正機能付き制御装置 | |
| JPS5834492A (ja) | 液晶表示素子の駆動回路 | |
| US6215465B1 (en) | Apparatus and method of displaying image by liquid crystal display device | |
| KR100992127B1 (ko) | 액정 표시 장치 | |
| JP2631595B2 (ja) | 液晶駆動装置およびレーザマーカ | |
| JP3128309B2 (ja) | 画像表示装置およびその駆動方法 | |
| KR20000002544A (ko) | 액정표시장치의 구동회로 | |
| KR19990010635A (ko) | 공통전극 전압 피드백을 이용한 킥백 보상회로를 갖는 액정 표시 장치 | |
| JP3328944B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2888389B2 (ja) | 投写型カラー液晶ディスプレイ装置 | |
| JP2023170026A (ja) | 液晶表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010321 |
|
| LAPS | Cancellation because of no payment of annual fees |