JP3170188U - 電源システム - Google Patents

Abstract

【課題】 従来よりも力率を改善し、トランスの小型化を図ることができる電源システムを提供することを目的とする。
【解決手段】 電源システム１００は、ＡＣ１００ＶをＡＣ２４Ｖに変換する電源トランス１１０と、電源トランス１１０に接続された複数の電源ユニット２００−１〜２００−ｎとを有する。電源ユニット２００−１は、ＡＣ２４Ｖを整流する整流回路２１０と、整流された電圧の力率を改善する力率改善回路２２０と、直流電圧を出力する出力回路２３０とを有する。力率改善回路２２０は、インダクタＬと、ＦＥＴ１と、ＦＥＴ２と、ＦＥＴ１およびＦＥＴ２のスイッチングを制御する制御回路２２２とを含み、制御回路２２２は、ＦＥＴ１とＦＥＴ２のデューテイ比を調整し、所望の直流電圧を出力回路２３０から出力させる。
【選択図】 図４

Description

本考案は、１つの交流電源から複数の電源ユニットに交流電力を供給する電源システムに関し、特に、電源ユニットにおける力率の改善に関する。

半導体装置や電子機器の小型化、複合化に伴い、それらの装置や機器に用いられる内部電源の駆動電圧が多様化している。例えば、ＣＰＵやメモリ等の半導体装置では、高密度集積化を図るために回路線幅が微細化し、それに伴い駆動電圧が５Ｖから３．３Ｖ、１．８Ｖへ低下している。また、携帯電話、コンピュータ、ＯＡ機器、車載用電子装置、遊技機等の電子機器では、液晶ディスプレイ、オーディオ装置、記録メディア、半導体装置等を駆動する駆動電圧がそれぞれ異なることがあり、内部電源として、例えば、２４Ｖ、１２Ｖ、５Ｖ、３．３Ｖ、１．８Ｖの駆動電圧を必要とする。

こうした背景から、電源装置には、多様な駆動電圧を供給することが要求される。商業用交流電圧または直流電圧から所望の直流電圧を生成する場合、スイッチング電源が広く利用されている。スイッチング電源は、入力された直流電圧をトランジスタのオン・オフのスイッチングのデューテイ比を調整するとで電力変換された直流電圧を生成するものである。

図１は、従来の降圧型のスイッチング電源装置の一例を示す回路図である。トランスＴの１次側にトランジスタＴｒが接続され、トランジスタＴｒのゲートにＰＷＭ駆動回路からの駆動信号Ｓが接続される。トランスTの２次側には、整流用および環流用ダイオードＤ１、Ｄ２、インダクタＬ、およびコンデンサＣが接続されている。入力された直流電圧Ｖｉｎは、トランジスタＴｒのオン／オフのデューティ比を調整することで、所望の直流電圧Ｖｏｕｔに変換される。

図１に示すようなスイッチング電源装置において、ダイオードＤ１、Ｄ２の順方向の電圧降下による電力損失を抑制するため、ダイオードＤ１、Ｄ２をスイッチング素子に置き換えた同期整流型電源が特許文献１に提案されている。これによれば、図２に示すように、変換トランスＴ１の２次側に設けた補助巻線４と、該補助巻線４の出力を受けて、前記変換トランス２次巻線間に配置された整流用ＦＥＴ２及び転流用ＦＥＴ３のゲートをオン／オフする信号を発生するＦＥＴゲート電圧保持回路３を含むフォワード型ＤＣ／ＤＣコンバータが開示されている。さらに特許文献２には、同期整流方式ＤＣ−ＤＣコンバータ電源装置において、１つの入力から異なる電圧、例えば３．３Ｖと１．８Ｖの出力を得る技術が開示されている。

特開２００４−１８０３８６号 特開２００４−２０８４９０号

上記したように、従来のスイッチング電源装置は、特許文献１や特許文献２に示すように、同期整流回路により電力損失を低減するものであるが、力率（ＰＦＣ：Power Factor Correction）の改善を十分に図るものではなかった。力率改善に同期整流が用いられなかった理由は、通常、ＡＣ１００Ｖ（国内）、またはＡＣ２２０Ｖ（欧州）が入力された場合、入力電圧は、波高値（入力電圧の約１．４倍）まで昇圧されるため、電流はさほど問題とならなかったためである。

しかしながら、交流電源を降圧した電源に接続された、電源ユニットは入力電流（トランスＴの２次側）が大きい電源装置または電源システムになり、力率の低下による皮相電力を無視することができなくなる。例えば、図３に示すように、ＡＣ１００Ｖの交流電源をＡＣ２４ボルトの交流電源に変換するトランス１０と、トランス１０により生成されたＡＣ２４Ｖの交流電源を入力する複数の電源ユニット２０〜２６を備える電源システムでは、各電源ユニット２０〜２６へ供給される電流Ｉｂは、ＡＣ１００Ｖ電源のときに流れる電流Iａと比較して約４倍（Ｉｂ＝４×Ｉａ）となり、力率が低ければ、有効に利用されない皮相電力の割合が高くなる。

整流回路における力率は、有効電力Ｗと皮相電力ＶＡの比、すなわち、Ｗ／ＶＡで表される。力率が低ければ、皮相電力ＶＡは、有効に利用されない無効電力を多く含むことになる。通常のコンデンサ・インプット型の整流では、力率は、約０．６である。このため、例えば、図３に示すような電源システムにおいて、効率を０．８５、力率を０．６、出力側の負荷の消費電力を１２Ｖ×５Ａとすると、トランス１０の皮相電力ＶＡは、式（１）に示すように、約１１７ＶＡとなる。

その結果、トランス１０の入力電流は、式（２）に示すように４．８７５Ａとなる。式（２）から明らかなように、力率が高くなればなるほど、トランス１０からの入力電流（トランス１０の２次側の電流）を小さくすることができる。

図３に示すような電源システムでは、トランス１０に複数の電源ユニットが接続されているため、トランス１０の入力電流は、電源ユニットの数だけ大きくなり、その結果、トランス１０の小型化を図ることが困難となり、コストが高くなってしまう。

一方、各電源ユニット２０〜２６の整流に用いられるダイオードＤは、順方向の電圧降下を生じさせる。仮に、その電圧降下が約０．９Ｖであるならば、０．９Ｖ×４Ｉａの電力が損失することになる。上記したように、力率改善がされていなければ、１つの電源ユニットにおいて、４．８７５Ａ×０．９Ｖ≒４．４Ｗの電力が損失することになり、全体の電源ユニットの電力損失もかなり大きくなってしまう。

本考案は、上記した従来の課題を解決するためになされたものであり、従来よりも力率を改善し、電源トランスの小型化、低コスト化を図ることができる電源システムを提供することを目的とする。

本考案に係る、複数の遊技台に利用される同期整流型電源システムは、第１の電圧を有する第１の交流電源を、第１の電圧よりも低い第２の電圧を有する第２の交流電源に変換するトランスと、トランスに接続され、トランスの第２の交流電源を入力する複数の電源ユニットとを含み、各電源ユニットは、トランスから供給された第２の交流電源の第２の交流電圧を整流し、整流された電圧を出力する整流回路と、整流回路に接続され、整流された電力の力率を改善する力率改善回路と、力率改善回路に接続され、直流電圧を出力する出力回路とを有し、前記力率改善回路は、整流回路の第１の電圧ラインに直列に接続されたインダクタと、インダクタに直列に接続された第１のトランジスタと、インダクタと第１のトランジスタとを接続するノードと整流回路の第２の電圧ラインとの間に接続された第２のトランジスタと、第１および第２のトランジスタのスイッチングを制御する制御回路とを含み、当該制御回路は、第２のトランジスタをオンさせるとき、第１のトランジスタをオフさせ、第２のトランジスタをオフさせるとき、第１のトランジスタをオンさせ、第１および第２のトランジスタはＭＯＳＦＥＴであり、第１のトランジスタのドレインがインダクタに接続され、第１のトランジスタのソースが出力回路に接続され、第２のトランジスタのドレインが第１のトランジスタのドレインに接続され、第２のトランジスタのソースが第２の電圧ラインに接続され、第１および第２のトランジスタの各ゲートが制御回路に接続され、前記複数の遊技台の各々が前記複数の電源ユニットの１つを備えており、前記第１の交流電源の第１の電圧は１００ボルトであり、第２の交流電源の第２の交流電圧は２４ボルトである。

好ましくは、第１のトランジスタ、第２のトランジスタおよび制御回路は、１つのパッケージ内に収容されている。好ましくは前記パッケージは、少なくとも３つの外部端子を含み、第１の外部端子は、第１のトランジスタのドレインに電気的に接続され、第２の外部端子は、第１のトランジスタのソースに電気的に接続され、第３の外部端子は、第２のトランジスタのソースに電気的に接続される。好ましくは前記パッケージはさらに、前記制御回路のオン／オフを切替えるための外部制御信号を前記制御回路へ供給する外部端子を含む。好ましくは前記パッケージはさらに、前記出力回路の直流電圧を前記制御回路に供給するための外部端子を含む。

本考案に係る電源システムは、第１の電圧を有する第１の交流電源を、第１の電圧よりも低い第２の電圧を有する第２の交流電源に変換するトランスと、トランスに接続され、トランスの第２の交流電源を入力する複数の電源ユニットとを含む。各電源ユニットは、トランスから供給された第２の交流電源の第２の交流電圧を整流し、整流された電圧を出力する整流回路と、整流回路に接続され、整流された電力の力率を改善する力率改善回路と、力率改善回路に接続され、直流電圧を出力する出力回路とを有し、前記力率改善回路は、整流回路の第１の電圧ラインに直列に接続されたインダクタと、インダクタに直列に接続された第１のトランジスタと、インダクタと第１のトランジスタとを接続するノードと整流回路の第２の電圧ラインとの間に接続された第２のトランジスタと、第１および第２のトランジスタのスイッチングを制御する制御回路とを含み、当該制御回路は、第２のトランジスタをオンさせるとき、第１のトランジスタをオフさせ、第２のトランジスタをオフさせるとき、第１のトランジスタをオンさせる。

好ましくは、第１および第２のトランジスタはＭＯＳＦＥＴであり、第１のトランジスタのドレインがインダクタに接続され、第１のトランジスタのソースが出力回路に接続され、第２のトランジスタのドレインが第１のトランジスタのドレインに接続され、第２のトランジスタのソースが第２の電圧ラインに接続され、第１および第２のトランジスタの各ゲートが制御回路に接続され、前記出力回路からは、第２の電圧より昇圧された直流電圧が出力される。

好ましくは、第１のトランジスタ、第２のトランジスタおよび制御回路は、１つのパッケージ内に収容されている。この場合、パッケージは、少なくとも３つの外部端子を含み、第１の外部端子は、第１のトランジスタのドレインに電気的に接続され、第２の外部端子は、第１のトランジスタのソースに電気的に接続され、第３の外部端子は、第２のトランジスタのソースに電気的に接続される。

さらに好ましくは、第１の交流電源の第１の電圧は１００ボルトであり、第２の交流電源の第２の交流電圧は２４ボルトであり、出力回路は、スイッチング回路により降圧された直流電圧を生成するＤＣ−ＤＣコンバータを含むことができる。

本考案によれば、力率改善回路において、スイッチング制御が可能な第１、第２のトランジスタを用いて第２の交流電源を直流電源に変換するようにしたので、力率を改善することができる。このため、トランスの入力電流を、従来と比較して小さくすることができ、その結果、トランスの小型化、低コスト化を図ることができる。さらに、電源ユニットにおけるトランジスタの電力消費をダイオードのそれと比較して低減させることで、電力システムの全体の電力損失を低減することができる。さらに、力率改善回路の第1および第２のトランジスタと、制御回路をパッケージ化したデバイスとすることにより、当該デバイスを、種々の電源ユニットに容易に適合させることができる。

本考案の最良の実施の形態について図面を参照して詳細に説明する。

図４は、本考案の実施例に係る電源システムの構成を示す図である。電源システム１００は、絶縁型の電源トランス１１０と、電源トランス１１０に接続された複数の電源ユニット２００−１〜２００−ｎ（ｎは自然数）とを備えている。絶縁型の電源トランス１１０は、好ましくは、商業用ＡＣ１００Ｖの交流電源を１次側に入力し、ＡＣ２４Ｖの交流電源を２次側に出力する。電源トランス１１０の２次側には、ｎ個の電源ユニット２００−１〜２００−ｎが接続され、各電源ユニット２００−１〜２００−ｎには、それぞれＡＣ２４Ｖの交流電源が供給される。このような電源システムは、例えば、パチンコ遊技場において使用され、各遊戯台が１つの電源ユニットを備えている。

複数の電源ユニット２００−１〜２００−ｎの内部構成は、それぞれ実質的に同一であるため、ここでは電源ユニット２００−１について説明する。電源ユニット２００−１は、ＡＣ２４Ｖの電源を整流する整流回路２１０と、整流回路２１０に接続された力率改善回路２２０と、力率改善回路２２０に接続された出力回路２３０とを含んで構成される。

整流回路２１０は、例えばダイオードブリッジ２１２を含み、ＡＣ２４Ｖの交流電圧を整流する。力率改善回路２２０は、インダクタＬ、ＦＥＴ１、ＦＥＴ２、および制御回路２２２を有する。インダクタＬは、整流回路２１２の正側の電源ラインに直列に接続される。ＦＥＴ１のドレインは、インダクタＬとノードＮ１で接続され、ＦＥＴ１のソースは出力回路２３０とノードＮ３で接続される。ＦＥＴ２のドレインは、ノードＮ１に接続され、ＦＥＴ２のソースは、グランドラインのノードＮ２に接続される。ＦＥＴ１およびＦＥＴ２のゲートには、制御回路２２２から出力される制御信号Ｓ１、Ｓ２が接続される。制御回路２２２は、好ましくは適切な周波数およびデューテイ比でＦＥＴ１およびＦＥＴ２のスイッチングを制御し、力率を１．０に近づける。

出力回路２３０は、ノードＮ３とグランドライン間に接続された電界コンデンサＣと、直流電圧を出力する出力端子Ｖｏｕｔとを含む。制御回路２２２のスイッチング制御により、出力端子Ｖｏｕｔからは約３４Ｖに昇圧された直流電圧が出力される。必要に応じて、出力回路２３０は、Ｖｏｕｔの直流電圧を降圧するＤＣ／ＤＣコンバータ２３２、２３４を含むことができ、コンバータ２３２、２３４により、出力電圧は、例えば１２Ｖ、５Ｖの直流電圧に変換される。

次に、電源システムの動作について説明する。電源トランス１１０によって変換された２４Ｖの交流電源が各電源ユニット２００−１〜２００−ｎに供給される。２４Ｖの交流電圧は、整流回路２１０によって整流され、整流された電力が力率改善回路２２０に入力される。

制御回路２２２は、制御信号Ｓ１、Ｓ２によりＦＥＴ１、ＦＥＴ２のデューテイ比を調整し、インダクタＬに電気エネルギーを蓄積させ、蓄積されたエネルギーをコンデンサＣに供給する。すなわち、制御回路２２２は、ＦＥＴ２をオンするとき、ＦＥＴ１をオフさせ、インダクタＬにエネルギーを蓄積する。次に、ＦＥＴ２をオフするとき、ＦＥＴ１をオンさせ、インダクタＬに蓄積されたエネルギーをコンデンサＣに出力する。これにより、出力端子Ｖｏｕｔからは約３２Ｖの直流電圧が出力される。

本実施例では、電源ユニット内に力率改善回路２２０を設け、力率を１．０に近づけることで、従来の式（１）で示した皮相電力ＶＡと比較すると、本実施例の皮相電力ＶＡは、式（３）に示すように、７０．５ＶＡとなる。そして、トランス１１０からの入力電流（２次側の電流）は、式（４）に示すように、２．９３７Ａとなる。

このように、力率改善回路２２０の挿入により、幾分、効率は低下するが、その反面、トランス１１０の入力電流を約半分に減らすことができ、トランス１１０の小型化、低コスト化を図ることができる。

また、従来の整流用ダイオードに代えて整流用トランジスタを用いることで、ダイオードによる電力損失（電圧降下が０，９Ｖ、電流が５Ａとしたとき、電力損失＝０．９Ｖ×５Ａ＝４．５Ｗ）に対して、トランジスタによる電力損失（オン抵抗が０．００５Ω、電流が５Ａとしたとき、電力損失＝０．００５Ω×５Ａ×５Ａ＝１．２５Ｗ）を低減させることができる。なお、ＦＥＴのソース・ドレイン間耐圧が小さいほど、オン抵抗が小さくなる傾向があるため、本実施例のように、その耐圧が約３４ボルト程度であれば、よりオン抵抗の小さなＦＥＴを用いることができる。

なお、力率改善回路２２０に含まれる制御回路２２２は、公知のＰＷＭ制御回路を用いることができ、例えば、ＦＥＴのスイッチング電流、出力電圧、出力電流等を監視することで、ＦＥＴ１、ＦＥＴ２の周波数およびデューテイ比を調整することができる。

次に、本考案の第２の実施例について説明する。図４に示す力率改善回路２００において、ＦＥＴ１、ＦＥＴ２のソース・ドレイン間電圧は、約３４Ｖ程度と小さいため、より耐圧の低いＦＥＴを用いることができ、ＦＥＴを小型化することが可能である。これにより、力率改善回路に用いられるＦＥＴ１、ＦＥＴ２、および制御回路２２２を１つの半導体装置にパッケージ化することが可能である。

図５は、力率改善回路の一部（インダクタＬを除く）をパッケージ化した半導体装置の構成例を示す図である。図５に示す半導体装置３００は、パッケージ本体３１０と、パッケージ本体３１０の下部から突出する３本の外部端子３２０、３２２、３２４と、ヒートシンク３３０とを有する。パッケージ本体３１０は、図４に示した制御回路２２２、ＦＥＴ１、およびＦＥＴ２をダイパッド上に載置し、これらを樹脂で封止している。外部端子３２０、３２２、３２４は、ボンディングワイヤ等によってダイパッド上の電極パッドに接続されている。これにより、外部端子３２０は、図４に示すノードＮ１に電気的に接続され、外部端子３２２は、ノードＮ２に電気的に接続され、外部端子３２４は、ノードＮ３に電気的に接続される。このように、力率改善回路を半導体装置３００にパッケージ化することで、力率改善回路を容易に電源システムに接続することができ、種々の電源システムの力率を容易に改善することができる。

図５には、３端子構造の半導体装置３００を示したが、図６(ａ)に示すように、半導体装置３０２は、外部端子３２６を含む４端子であってもよい。例えば、外部端子３２６は、制御回路２２２のオン／オフを切替えるための外部制御信号を制御回路２２２へ供給することができる。

さらに半導体装置３０４は、図６(ｂ)に示すように、外部端子３２８を含む５端子であってもよい。この場合、外部端子３２８は、出力電圧Ｖｏｕｔの電圧調整用として用いることができ、出力電圧Ｖｏｕｔを制御回路２２２へ供給するための外部端子として機能する。勿論、この電圧調整機能は、必ずしも５端子の半導体装置３０４において実行を要するものではなく、図６(ａ)に示すように、４端子の半導体装置３０２において実行されるようにしてもよい。

さらに、図５および図６（ａ）、（ｂ）に示す半導体装置３００、３０２、３０４は、外部端子が基板に直立する形で取り付けられるが、そのような形態に限らず、図７に示すように、外部端子３２０、３２２、３２４（３２６、３２８）を折り曲げ、回路基板等にパッケージ本体が接触するような表面実装可能なパッケージの構成であってもよい。

本考案に係る電源システムは、力率を改善した同期整流型電源装置において利用することができる。

従来のスイッチング電源装置の構成を示す図である。 従来の同期整流型のスイッチング電源装置の構成を示す図である。 従来のスイッチング電源装置の課題を説明する図である。 本考案の実施例に係る同期整流型電源システムの概略構成を示す図である。 本考案の第２の実施例に係る電源システムの力率改善回路をパッケージ化した半導体装置の構成例を示す図である。 図６(ａ)は、４端子の半導体装置の例を示し、図６（ｂ）は、５端子の半導体装置の例を示す図である。 半導体装置を表面実装する例を示す図である。

１００：電源システム
１１０：電源トランス
２００−１〜２００−ｎ：電源ユニット
２１０：整流回路
２２０：力率改善回路
２２２：制御回路
２３０：出力回路
３００、３０２、３０４：半導体装置
３１０：パッケージ本体
３２０、３２２、３２４、３２６、３２８：外部端子

Claims (6)

1. 複数の遊技台に利用される同期整流型電源システムであって、
   第１の電圧を有する第１の交流電源を、第１の電圧よりも低い第２の電圧を有する第２の交流電源に変換するトランスと、トランスに接続され、トランスの第２の交流電源を入力する複数の電源ユニットとを含み、
   各電源ユニットは、トランスから供給された第２の交流電源の第２の交流電圧を整流し、整流された電圧を出力する整流回路と、
   整流回路に接続され、整流された電力の力率を改善する力率改善回路と、
   力率改善回路に接続され、直流電圧を出力する出力回路とを有し、
   前記力率改善回路は、整流回路の第１の電圧ラインに直列に接続されたインダクタと、インダクタに直列に接続された第１のトランジスタと、インダクタと第１のトランジスタとを接続するノードと整流回路の第２の電圧ラインとの間に接続された第２のトランジスタと、第１および第２のトランジスタのスイッチングを制御する制御回路とを含み、当該制御回路は、第２のトランジスタをオンさせるとき、第１のトランジスタをオフさせ、第２のトランジスタをオフさせるとき、第１のトランジスタをオンさせ、
   第１および第２のトランジスタはＭＯＳＦＥＴであり、第１のトランジスタのドレインがインダクタに接続され、第１のトランジスタのソースが出力回路に接続され、第２のトランジスタのドレインが第１のトランジスタのドレインに接続され、第２のトランジスタのソースが第２の電圧ラインに接続され、第１および第２のトランジスタの各ゲートが制御回路に接続され、
   前記複数の遊技台の各々が前記複数の電源ユニットの１つを備えており、
   前記第１の交流電源の第１の電圧は１００ボルトであり、第２の交流電源の第２の交流電圧は２４ボルトである、電源システム。
2. 第１のトランジスタ、第２のトランジスタおよび制御回路は、１つのパッケージ内に収容されている、請求項１に記載の電源システム。
3. 前記パッケージは、少なくとも３つの外部端子を含み、第１の外部端子は、第１のトランジスタのドレインに電気的に接続され、第２の外部端子は、第１のトランジスタのソースに電気的に接続され、第３の外部端子は、第２のトランジスタのソースに電気的に接続される、請求項１または２に記載の電源システム。
4. 前記パッケージはさらに、前記制御回路のオン／オフを切替えるための外部制御信号を前記制御回路へ供給する外部端子を含む、請求項１ないし３いずれか１つに記載の電源システム。
5. 前記パッケージはさらに、前記出力回路の直流電圧を前記制御回路に供給するための外部端子を含む、請求項４に記載の電源システム。
6. 第１の電圧を有する第１の交流電源を、第１の電圧よりも低い第２の電圧を有する第２の交流電源に変換するトランスと、トランスに接続され、トランスの第２の交流電源を入力する複数の電源ユニットとを含み、
   各電源ユニットは、トランスから供給された第２の交流電源の第２の交流電圧を整流し、整流された電圧を出力する整流回路と、
   整流回路に接続され、整流された電力の力率を改善する力率改善回路と、
   力率改善回路に接続され、直流電圧を出力する出力回路とを有し、
   前記力率改善回路は、整流回路の第１の電圧ラインに直列に接続されたインダクタと、インダクタに直列に接続された第１のトランジスタと、インダクタと第１のトランジスタとを接続するノードと整流回路の第２の電圧ラインとの間に接続された第２のトランジスタと、第１および第２のトランジスタのスイッチングを制御する制御回路とを含み、当該制御回路は、第２のトランジスタをオンさせるとき、第１のトランジスタをオフさせ、第２のトランジスタをオフさせるとき、第１のトランジスタをオンさせる、電源システム。

Images