JP3169177B2 - Substrate for epitaxial growth and semiconductor light emitting device - Google Patents

Substrate for epitaxial growth and semiconductor light emitting device

Info

Publication number
JP3169177B2
JP3169177B2 JP30582397A JP30582397A JP3169177B2 JP 3169177 B2 JP3169177 B2 JP 3169177B2 JP 30582397 A JP30582397 A JP 30582397A JP 30582397 A JP30582397 A JP 30582397A JP 3169177 B2 JP3169177 B2 JP 3169177B2
Authority
JP
Japan
Prior art keywords
substrate
layer
epitaxial growth
semiconductor
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30582397A
Other languages
Japanese (ja)
Other versions
JPH11145563A (en
Inventor
雅芳 角野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30582397A priority Critical patent/JP3169177B2/en
Publication of JPH11145563A publication Critical patent/JPH11145563A/en
Application granted granted Critical
Publication of JP3169177B2 publication Critical patent/JP3169177B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、エピタキシャル成長用
基板とその製造法、及び、エピタキシャル成長用基板上
にエピタキシャル成長して形成した半導体発光素子に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate for epitaxial growth and a method of manufacturing the same, and a semiconductor light emitting device formed by epitaxial growth on the substrate for epitaxial growth.

【0002】[0002]

【従来の技術】高度情報処理社会において、映像情報な
どの大容量の情報を高速伝送し、記録媒体に記録する技
術は必須のものである。近年の光通信ネットワ−クや光
ディスク等の光情報処理技術の発展は目覚ましく、21
世紀のマルチメディア社会に向けてさらなる発展が期待
されている。半導体発光ダイオ−ド(LED)や半導体
レ−ザダイオ−ド(LD)などの半導体発光素子は、こ
れらの光技術における光源として優れた特徴を有するた
め、これまでに様々のタイプのものが研究開発されてき
た。
2. Description of the Related Art In an advanced information processing society, a technology for transmitting large-capacity information such as video information at a high speed and recording the information on a recording medium is essential. In recent years, the development of optical information processing technologies for optical communication networks and optical disks has been remarkable.
Further development is expected for the multimedia society of the 21st century. Semiconductor light emitting devices such as semiconductor light emitting diodes (LEDs) and semiconductor laser diodes (LDs) have excellent characteristics as light sources in these optical technologies. It has been.

【0003】半導体発光素子は、主に、レ−ザ光を生じ
る活性層と、キャリアを発光層に注入し、かつ、キャリ
アとレ−ザ光を発光層に閉じこめる働きをするクラッド
層から成る。クラッド層には活性層より禁制帯幅が大き
い半導体材料が用いられる。活性層とクラッド層の組
成、厚さ及びド−ピング濃度を最適な値に設定すること
により、高効率の発光特性を有する半導体発光素子が得
られる。
A semiconductor light emitting device mainly comprises an active layer for generating laser light, and a cladding layer for injecting carriers into the light emitting layer and confining carriers and laser light in the light emitting layer. A semiconductor material having a larger forbidden band width than the active layer is used for the cladding layer. By setting the composition, thickness, and doping concentration of the active layer and the cladding layer to optimal values, a semiconductor light emitting device having highly efficient light emitting characteristics can be obtained.

【0004】これらの半導体発光素子は、GaAsやI
nPなどの2元の化合物半導体基板の上に、AlGaA
sやInGaAsPなどの3元や4元の半導体混晶層を
エピタキシャル成長させて形成される。高品質の半導体
結晶を得るには、欠陥や転位など非発光再結合中心が少
ない結晶が望ましい。半導体発光素子では、欠陥や転位
などを防止するために、基本的に素子を構成するクラッ
ド層の格子定数を2元の化合物半導体基板の格子定数と
一致させている。このような格子整合条件を満たすた
め、クラッド層に用いられる半導体混晶の種類と構成元
素の組成は限られたものになる。
[0004] These semiconductor light emitting devices are made of GaAs or I
AlGaAs on a binary compound semiconductor substrate such as nP
It is formed by epitaxially growing a ternary or quaternary semiconductor mixed crystal layer of s or InGaAsP. In order to obtain a high-quality semiconductor crystal, a crystal having few non-radiative recombination centers such as defects and dislocations is desirable. In a semiconductor light emitting device, in order to prevent defects and dislocations, the lattice constant of a cladding layer constituting the device is basically made to match the lattice constant of a binary compound semiconductor substrate. In order to satisfy such a lattice matching condition, types of semiconductor mixed crystals and compositions of constituent elements used in the cladding layer are limited.

【0005】通信用LDの普及のためには、低価格であ
ること、及び、高い環境温度でも使用できることが望ま
しい。高い環境温度では活性層に注入された電子キャリ
アが活性層からクラッド層に溢れ出やすくなり、発光効
率が著しく低下する。このようなキャリアのオ−バ−フ
ロ−を抑制するためには、クラッド層として禁制帯幅の
大きい半導体混晶を用いることが効果的である。しかし
ながら、クラッド層に用いられる半導体混晶の種類と組
成は、クラッド層と基板の格子整合条件を満たす範囲に
制限されるため、高い環境温度でも使用できるLDを得
ることは容易ではない。
In order to spread the LD for communication, it is desirable that the LD be low in price and that it can be used even at a high ambient temperature. At a high environmental temperature, the electron carriers injected into the active layer easily overflow from the active layer to the cladding layer, and the luminous efficiency is significantly reduced. In order to suppress such carrier overflow, it is effective to use a semiconductor mixed crystal having a large forbidden band width as the cladding layer. However, since the kind and composition of the semiconductor mixed crystal used for the cladding layer are limited to a range that satisfies the lattice matching condition between the cladding layer and the substrate, it is not easy to obtain an LD that can be used even at a high ambient temperature.

【0006】光通信用LDは、通常、InP基板上にI
nPクラッド層を用いて形成される。GaAs基板上に
はAlGaAsやAlGaInPといったInPより禁
制帯幅の大きい材料を格子整合させることができるの
で、この様な材料をLDのクラッド層に用いれば、温度
特性の優れた光通信用LDが得られる可能性がある。し
かしながら、禁制帯幅の小さいInGaAsを活性層に
用いて、光通信に必要な1.3μm帯で発光するLDを
GaAs基板上に形成する場合には、InGaAs活性
層に強い歪が発生し、結晶品質が劣化して、高性能のL
Dを形成できないという問題がある。
[0006] An LD for optical communication usually has an IP on an InP substrate.
It is formed using an nP cladding layer. Since a material having a larger bandgap than InP, such as AlGaAs or AlGaInP, can be lattice-matched on the GaAs substrate, an optical communication LD having excellent temperature characteristics can be obtained by using such a material for the LD cladding layer. Could be However, when forming an LD emitting light in the 1.3 μm band required for optical communication on a GaAs substrate by using InGaAs having a small forbidden band width for the active layer, strong strain occurs in the InGaAs active layer, and the crystal is formed. Degraded quality, high performance L
There is a problem that D cannot be formed.

【0007】1997年のジャ−ナル・オブ・クリスタ
ル・グロウス誌の173巻の42ペ−ジから50ペ−ジ
に、「In0.25Ga0.75As結晶を種とした組成が徐々
に変化したInx Ga1-x As(X=0.05−0.3
0)単結晶のブリッヂマン成長」と題する液相結晶成長
により作製したInGa As3元基板に関する論文があ
る。これは、GaAsとInPの中間の格子定数を有す
るInGa As基板を新たに作製し、InGa As基板
上に高性能のLDを形成することを目的としている。I
nGa As基板上にはInPより禁制帯幅の大きいIn
AlAsを格子整合して形成でき、欠陥、転位のないI
nGaAs活性層が形成できるので、1.3μm帯で発
光する高性能のLDを得ることができる。
In Journal of Crystal Grouse, 1997, Vol. 173, p. 42, p. 50 to p. 50, "In x with composition gradually changed using In 0.25 Ga 0.75 As crystal as seed. Ga 1-x As (X = 0.05-0.3
0) There is a paper on an InGaAs ternary substrate produced by liquid phase crystal growth entitled "Bridgeman growth of single crystal". This aims at newly producing an InGaAs substrate having a lattice constant between GaAs and InP and forming a high-performance LD on the InGaAs substrate. I
On the nGa As substrate, In having a larger forbidden band width than InP is used.
AlAs can be formed with lattice matching and is free from defects and dislocations.
Since an nGaAs active layer can be formed, a high-performance LD that emits light in the 1.3 μm band can be obtained.

【0008】しかしながら、多くの化合物半導体基板が
2元であることから分かるように、InGa Asのよう
な3元の基板を作ることは熱力学的に難しい。なぜなら
ば、熱平衡に近い液相成長法ではInGa AsがInA
sとGa Asに相分離しやすいからである。1.3μm
帯で発光するLDを得るためには、少なくともIn組成
が0.25以上のIn0.25Ga0.75As基板が必要であ
るが、In組成を0.1以上に増やすと3元バルクの結
晶品質が著しく劣化するという問題がある。
However, as can be seen from the fact that many compound semiconductor substrates are binary, it is thermodynamically difficult to make a ternary substrate such as InGaAs. The reason for this is that in the liquid phase growth method close to thermal equilibrium, InGaAs is converted to InA.
This is because phase separation easily occurs between s and GaAs. 1.3 μm
In order to obtain an LD that emits light in the band, an In 0.25 Ga 0.75 As substrate having an In composition of at least 0.25 is required. However, increasing the In composition to at least 0.1 significantly deteriorates the ternary bulk crystal quality. There is a problem of deterioration.

【0009】一方、3元基板の開発には大きなコストが
かかるので、LDを低価格で供給できなくなり、結局L
Dが普及しなくなるという問題もある。近年、映像情報
やデ−タの記録及び記憶媒体として、光ディスクが脚光
をあびている。光ディスクからの情報の読み出しや光デ
ィスクへの情報の書き込みには半導体レ−ザが用いられ
る。光ディスクの記憶容量はレ−ザ光の波長の2乗に反
比例して増加するため、光ディスクの記憶容量を向上さ
せる上で半導体レ−ザの短波長化の意義は極めて大き
い。この観点から、従来の赤色域よりは緑色域さらには
青色域のレ−ザが強く求められている。また赤、緑、青
の三原色の半導体レ−ザが揃えば、表示装置やフルカラ
−プリンタ−などの多彩な光装置の発展と性能向上がも
たらされる。そのような背景の下でナイトライド系III
−V族化合物半導体を用いた次世代の青緑色の発光素子
の研究開発が活発に行われている。
On the other hand, since the development of a ternary substrate requires a large cost, it is impossible to supply LD at a low price.
There is also a problem that D will not spread. In recent years, optical disks have been in the limelight as recording and storage media for video information and data. A semiconductor laser is used for reading information from the optical disk and writing information to the optical disk. Since the storage capacity of an optical disk increases in inverse proportion to the square of the wavelength of laser light, shortening the wavelength of a semiconductor laser is extremely significant in improving the storage capacity of an optical disk. From this point of view, there is a strong demand for lasers in the green region and the blue region more than the conventional red region. If semiconductor lasers of three primary colors of red, green, and blue are provided, development and performance improvement of various optical devices such as a display device and a full-color printer can be brought about. Nitride III under such background
Research and development of a next-generation blue-green light-emitting element using a group V compound semiconductor are being actively conducted.

【0010】これらの青緑色の発光素子はサファイア基
板上にGaNバッファ層を成長させ、さらに、AlGa
Nクラッド層とInGaN発光層をエピタキシャル成長
させて作製される。青緑色のLD素子では、AlGaN
はクラッド層として最適であるが、GaNバッファ層と
格子不整合があるので、結晶品質を保ち、かつ、光を閉
じこめるために十分な厚さを有するように成長させなけ
ればならないが、それは困難である。また、サファイア
基板は屈折率が高いため、活性層への光閉じこめをさら
に弱くさせる傾向がある。
In these blue-green light emitting devices, a GaN buffer layer is grown on a sapphire substrate,
It is manufactured by epitaxially growing an N clad layer and an InGaN light emitting layer. For a blue-green LD element, AlGaN
Is optimal as a cladding layer, but because of lattice mismatch with the GaN buffer layer, it must be grown to have a sufficient thickness to maintain crystal quality and to confine light. is there. In addition, since the sapphire substrate has a high refractive index, light confinement in the active layer tends to be further weakened.

【0011】従ってAlGaNの3元混晶基板があれ
ば、青緑色のLD素子の高性能化が期待できる。しか
し、AlGaNの3元混晶基板はGaN基板と同様に、
液相成長によって、バルク結晶を得ることは非常に困難
である。加えて、AlGaNはGaNとは異なり、バッ
ファ層には適しない。その理由は、AlGaNは歪みに
よる組成の変動を引き起こしやすく、均一で平坦な厚膜
の成長が困難であるからである。この様にディスプレイ
や情報処理用の発光素子においても、3元基板の実現が
期待されている。
Therefore, if a ternary mixed crystal substrate of AlGaN is used, it is expected that a blue-green LD device will have higher performance. However, the ternary mixed crystal substrate of AlGaN is similar to the GaN substrate,
It is very difficult to obtain bulk crystals by liquid phase growth. In addition, AlGaN, unlike GaN, is not suitable for a buffer layer. The reason for this is that AlGaN easily causes a change in composition due to strain, and it is difficult to grow a uniform and flat thick film. As described above, a ternary substrate is expected to be realized in a display and a light emitting element for information processing.

【0012】近年、基板との格子整合の制約を超えたエ
ピタキシャル成長が報告されている。1997年のアプ
ライド・フィジックス・レタ−誌の71巻の776ペ−
ジに「GaAsコンプライント・ユニバ−サル基板上の
欠陥フリ−InSb成長」と題した論文がある。GaA
sコンプライント・ユニバ−サル基板(以下「CU基
板」と呼ぶ)とは、GaAs基板にGaAs薄膜を面内
の結晶方位を回転させて接合転写したGaAs基板であ
る。この報告は、GaAsのCU基板上に14%もの格
子不整合があるInSbバルク(層厚650nm)を無
欠陥かつ無転位でエピタキシャル成長させたというもの
である。
[0012] In recent years, there has been reported epitaxial growth beyond the constraint of lattice matching with a substrate. 1997 Applied Physics Letters, Volume 71, 776 pages
There is a paper entitled "Defect-Free InSb Growth on GaAs-Compliant Universal Substrate". GaAs
The s-compliant universal substrate (hereinafter referred to as “CU substrate”) is a GaAs substrate obtained by bonding and transferring a GaAs thin film to a GaAs substrate by rotating the in-plane crystal orientation. This report reports that InSb bulk (layer thickness: 650 nm) having a lattice mismatch of as much as 14% was grown epitaxially on a GaAs CU substrate without defects and without dislocations.

【0013】従来知られている基板接合は異種の材料間
の接合である。たとえ同種材料の接合であっても面内の
結晶方位を一致させて接合するものであり、エッチング
してさらにその上に結晶方位の異なるバルクを成長させ
ることは考えられていなかった。この論文では、欠陥フ
リ−成長のメカニズムについての詳しい記載はないが、
接合転写されたGaAs薄膜は、GaAs基板と、格子
定数の異なるInSbエピタキシャル層との間で緩衝層
の役目を果たしており、基板に垂直な方向に転位が形成
されることを防ぐ役割を果たしていると思われる。
A conventionally known substrate bonding is a bonding between different kinds of materials. Even if the bonding is made of the same kind of material, the bonding is performed by matching the crystal orientations in the plane, and it has not been considered to etch and further grow a bulk having a different crystal orientation thereon. This paper does not describe the mechanism of defect-free growth in detail,
The transferred GaAs thin film plays a role of a buffer layer between a GaAs substrate and an InSb epitaxial layer having a different lattice constant, and plays a role of preventing dislocations from being formed in a direction perpendicular to the substrate. Seem.

【0014】接合転写されたGaAs薄膜は面方位が異
なっているので、GaAs基板との結合が弱められてい
る。接合転写されたGaAs薄膜は、面方位を同じくす
るInSbエピタキシャル層と強く結合し、面内の格子
定数を大きくさせられても、基板との結合が弱められて
いるので、それが直接GaAs基板に伝えられず、基板
に垂直な方向に転位を形成することがないものと推測さ
れる。
Since the junction-transferred GaAs thin film has a different plane orientation, the bonding with the GaAs substrate is weakened. The junction-transferred GaAs thin film is strongly bonded to the InSb epitaxial layer having the same plane orientation, and even if the in-plane lattice constant is increased, the bonding with the substrate is weakened. It is presumed that no dislocation is formed in the direction perpendicular to the substrate.

【0015】図23は、従来のGaAsのCU基板の作
成方法の概念図である。まず、層厚350μmのn−G
aAs(100)基板2301上に、層厚1 μmのAl
Asエッチング停止層2302と層厚3nmのGaAs
薄膜層2303を順次成長させ、室温に冷却して外に取
り出す。次に水素雰囲気のアロイ炉中に、n−GaAs
(100)基板2301の成長表面であるGaAs薄膜
層2303とn−GaAs(100)基板2304の表
面とを、n−GaAs(100)基板2301の<01
1>方向2306と、n−GaAs(100)基板23
04の<011>方向2305とが約40゜の角度23
07をなすように、接触させる。この状態で、2つの基
板2301,2304を10MPaの圧力で押さえなが
ら、550°Cに加熱して、2つの基板2301,23
04を捻り接合面2308において、捻り接合させる。
FIG. 23 is a conceptual diagram of a conventional method of manufacturing a GaAs CU substrate. First, n-G having a layer thickness of 350 μm
a 1 μm layer of Al on an As (100) substrate 2301
As etching stop layer 2302 and 3 nm thick GaAs
A thin film layer 2303 is sequentially grown, cooled to room temperature, and taken out. Next, n-GaAs is placed in an alloy furnace in a hydrogen atmosphere.
The GaAs thin film layer 2303, which is the growth surface of the (100) substrate 2301, and the surface of the n-GaAs (100) substrate 2304 are set to <01 of the n-GaAs (100) substrate 2301.
1> direction 2306 and n-GaAs (100) substrate 23
An angle 23 of about 40 ° with the <011> direction 2305 of 04
07 so as to make contact. In this state, the two substrates 2301 and 2304 are heated to 550 ° C. while being held at a pressure of 10 MPa.
04 is torsionally joined on the torsion joint surface 2308.

【0016】次いで、層厚350μmのGaAs(10
0)基板2301と層厚1 μmのAlAsエッチング停
止層2302をエッチング除去して層厚3nmのGaA
s薄膜層2303面を露出させ、GaAsのCU基板を
得る。図24は従来例のCU基板の断面図である。従来
例のCU基板2204は、GaAs(100)基板22
01と、捻り接合界面2202を介して、GaAs(1
00) 基板2201上に積層されたGaAs層2203
から成る。
Next, GaAs (10
0) The substrate 2301 and the AlAs etching stop layer 2301 having a thickness of 1 μm are removed by etching to remove GaAs having a thickness of 3 nm.
The s thin film layer 2303 is exposed to obtain a GaAs CU substrate. FIG. 24 is a sectional view of a conventional CU substrate. The conventional CU substrate 2204 is a GaAs (100) substrate 22
01 and GaAs (1) through the torsion joint interface 2202.
00) GaAs layer 2203 laminated on substrate 2201
Consists of

【0017】[0017]

【発明が解決しようとする課題】CU基板の最表面層で
ある転写されたGaAs薄膜層の層厚は小さいほど、基
板に対して格子不整合の大きいエピタキシャル層を無欠
陥で成長させることができる傾向がある。このため、転
写すべきGaAs薄膜層の層厚を原子層オ−ダで制御す
ることが重要である。
As the thickness of the transferred GaAs thin film layer, which is the outermost layer of the CU substrate, is smaller, an epitaxial layer having a large lattice mismatch with the substrate can be grown without defects. Tend. For this reason, it is important to control the thickness of the GaAs thin film layer to be transferred on the atomic layer order.

【0018】例えば従来のCU基板の作成方法では、C
U基板は、GaAs/AlAs/GaAsの構造をなし
ている。GaAs/AlAs/GaAsの構造におい
て、GaAsをエッチングした際に、AlAsでそのエ
ッチングを止めるにはアンモニア系エッチャントなどを
用いればよい。しかしながら、GaAsをエッチングし
てAlAsでエッチングを止める選択エッチャントとし
ては塩酸(HCl)とフッ酸(HF)しか知られていな
い。強酸であるHClやHFで選択エッチングを行う
と、GaAs薄膜層の表面の鏡面性が失われ、転写すべ
きGaAs薄膜層の層厚を原子層オ−ダで制御すること
は困難になる。無理にHClやHFで選択エッチングを
行うと、転写すべきGaAs薄膜層がエッチングで除去
されてしまったり、その層厚が面内で不均一になったり
する。
For example, in a conventional method of manufacturing a CU substrate, C
The U substrate has a structure of GaAs / AlAs / GaAs. In a GaAs / AlAs / GaAs structure, when GaAs is etched, the etching may be stopped with AlAs by using an ammonia-based etchant or the like. However, only hydrochloric acid (HCl) and hydrofluoric acid (HF) are known as selective etchants for etching GaAs and stopping etching with AlAs. When selective etching is performed with HCl or HF, which is a strong acid, the surface of the GaAs thin film layer loses its specularity, and it is difficult to control the thickness of the GaAs thin film layer to be transferred by atomic layer order. If selective etching is performed with HCl or HF, the GaAs thin film layer to be transferred is removed by etching, or the thickness of the layer becomes uneven in the plane.

【0019】また、成長前にCU基板を加熱して、CU
基板のGaAs薄膜層の表面酸化膜を蒸発させる過程
で、GaAs薄膜層の層厚が変化してしまう。このよう
に、従来のCU基板の作成方法及び従来のCU基板で
は、転写されたGaAs薄膜層を十分な精度で制御でき
ないため、再現性よく一定のCU基板の効果が得られな
いといった問題点があった。
Further, the CU substrate is heated before the growth, and the CU substrate is heated.
In the process of evaporating the surface oxide film of the GaAs thin film layer of the substrate, the thickness of the GaAs thin film layer changes. As described above, in the conventional CU substrate manufacturing method and the conventional CU substrate, the transferred GaAs thin film layer cannot be controlled with sufficient accuracy, and therefore, there is a problem that a constant CU substrate effect cannot be obtained with good reproducibility. there were.

【0020】前述のように、転写されたGaAs薄膜層
がエッチングで除去される恐れがあるので、GaAs薄
膜層の層厚を数原子層程度にまで小さくすることはリス
クが大きい。しかしながら、逆に、転写されたGaAs
薄膜層の層厚を5nm以上に大きくすると、基板に対し
て格子不整合の大きいバルクのエピタキシャル層が無欠
陥で成長できなくなるといった問題点があった。
As described above, since the transferred GaAs thin film layer may be removed by etching, reducing the thickness of the GaAs thin film layer to about several atomic layers has a large risk. However, conversely, the transferred GaAs
When the thickness of the thin film layer is increased to 5 nm or more, there is a problem that a bulk epitaxial layer having a large lattice mismatch with the substrate cannot be grown without any defect.

【0021】一般に、従来のCU基板上であっても、基
板と格子定数の異なる3元混晶を成長させることは難し
い。なぜならば、基板との格子不整合がある場合、3元
混晶は、2元結晶と異なり、歪みによる組成の変動を引
き起こしやすく、均一で平坦な成長が困難であるからで
ある。CU基板上の成長で0.5%の格子定数不整合を
有する3元混晶の臨界膜厚が増大する事例が報告されて
いるが、以上の理由で1%以上の格子定数不整合を有
し、層厚が1μm以上の3元混晶を無欠陥かつ平坦に形
成したという報告はない。
Generally, even on a conventional CU substrate, it is difficult to grow a ternary mixed crystal having a lattice constant different from that of the substrate. This is because, when there is a lattice mismatch with the substrate, the ternary mixed crystal is different from the binary crystal in that the composition tends to fluctuate due to strain, and it is difficult to grow uniformly and flatly. It has been reported that the critical film thickness of a ternary mixed crystal having a lattice constant mismatch of 0.5% is increased by growth on a CU substrate. However, there is no report that a ternary mixed crystal having a layer thickness of 1 μm or more was formed defect-free and flat.

【0022】また、特開平8−162715号公報は張
り合わせた基板を用いた半導体発光素子を開示してい
る。具体的には、張り付けにより面方位が異なる領域を
有する成長基板を用いて、結晶成長領域の面方位依存性
を利用して、この異面方位領域にセルフアラインで所望
の膜厚分布を実現させ、光閉じ込めを少なくさせるとい
うものである。しかしながら、根本的には、この半導体
発光素子においても、上述の問題は依然として解決され
ていない。
Japanese Patent Application Laid-Open No. 8-162715 discloses a semiconductor light emitting device using a bonded substrate. Specifically, by using a growth substrate having a region having a different plane orientation by bonding, a desired film thickness distribution is realized in a self-aligned manner in the different plane orientation region by utilizing the plane orientation dependence of the crystal growth region. , To reduce light confinement. However, fundamentally, the above-mentioned problem has not been solved even in this semiconductor light emitting device.

【0023】本発明は、以上のような従来例の問題点に
鑑みてなされたものであり、転写されたGaAs薄膜層
の層厚を十分な精度をもって制御することができるとと
もに、基板に対して格子不整合の大きいバルクのエピタ
キシャル層を無欠陥かつ平坦に成長させることができる
エピタキシャル成長用基板及びその作製方法を提供する
ことを目的とする。
The present invention has been made in view of the above-mentioned problems of the conventional example, and can control the thickness of the transferred GaAs thin film layer with sufficient accuracy, and can reduce the thickness of the substrate. An object of the present invention is to provide a substrate for epitaxial growth capable of growing a bulk epitaxial layer having a large lattice mismatch without defects and flat, and a method for manufacturing the same.

【0024】[0024]

【課題を解決するための手段】この目的を達成するた
め、本発明のうち、請求項1は、母体結晶基板に1つ以
上の半導体層が積層された構造を有するエピタキシャル
成長用基板において、エピタキシャル成長させる最表面
の半導体層が3種類以上の構成元素からなり、前記最表
面の半導体層とは異なる少なくとも1組の隣接する2つ
の半導体層又は前記母体結晶基板と前記最表面の半導体
層とは異なる1つの半導体層が同一の結晶構造を有し、
前記2つの半導体層又は前記母体結晶基板と1つの半導
体層が相互に接合する接合面の面方位が等しく、前記2
つの半導体層又は前記母体結晶基板と1つの半導体層が
前記接合面に垂直な方向を軸として相対的に一定の角度
だけ回転した状態で接合され、前記2つの半導体層又は
前記母体結晶基板と1つの半導体層の前記接合面内の結
晶方位の方向が異なることを特徴とするエピタキシャル
成長用基板を提供する。
In order to achieve the above object, according to the present invention, an epitaxial growth is performed on a substrate for epitaxial growth having a structure in which one or more semiconductor layers are stacked on a base crystal substrate. The outermost semiconductor layer is made of three or more types of constituent elements, and at least one pair of adjacent two semiconductor layers different from the outermost semiconductor layer or the mother crystal substrate and the different from the outermost semiconductor layer are different from each other. Two semiconductor layers have the same crystal structure,
The two semiconductor layers or the host crystal substrate and one semiconductor layer have the same plane orientation of a bonding surface where they are bonded to each other.
One semiconductor layer or the mother crystal substrate and one semiconductor layer are joined while being rotated by a fixed angle relatively about an axis perpendicular to the joining surface as an axis, and the two semiconductor layers or the mother crystal substrate and one semiconductor layer are joined together. There is provided a substrate for epitaxial growth, characterized in that directions of crystal orientations in the junction plane of two semiconductor layers are different.

【0025】前記母体結晶基板を構成する結晶は、請求
項2に記載されているように、2種類以下の構成元素か
らなる半導体結晶であることが好ましい。基板全体は、
請求項3に記載されているように、単一の導電型である
ことが好ましい。請求項4は、請求項1、2又は3に記
載のエピタキシャル成長用基板において、前記最表面の
半導体層の格子定数a1(nm)と、前記母体結晶基板
又は前記母体結晶基板に隣接する半導体層の格子定数a
2(nm)とから求めた格子不整合度X(%)が次式を
満足することを特徴とするエピタキシャル成長用基板を
提供する。
Preferably, the crystal constituting the host crystal substrate is a semiconductor crystal comprising two or less types of constituent elements. The whole board is
As described in claim 3, it is preferable that the semiconductor device is of a single conductivity type. According to a fourth aspect of the present invention, in the epitaxial growth substrate according to the first, second or third aspect, the lattice constant a1 (nm) of the outermost semiconductor layer and the lattice constant of the mother crystal substrate or a semiconductor layer adjacent to the mother crystal substrate are determined. Lattice constant a
Provided is a substrate for epitaxial growth, wherein the degree of lattice mismatch X (%) determined from 2 (nm) satisfies the following expression.

【0026】0.2≦|X|≦30 X=(a1−a2)×100/a2 請求項5は、請求項1、2、3又は4記載のエピタキシ
ャル成長用基板において、前記接合面内の結晶方位の方
向が異なる隣接2つの半導体層又は前記母体結晶基板と
一つの半導体層の内で最表面の3元半導体層又は当該3
元半導体層に近い方の半導体層の層厚が5nm以下であ
ることを特徴とするエピタキシャル成長用基板を提供す
る。
0.2 ≦ | X | ≦ 30 X = (a1−a2) × 100 / a2. In the substrate for epitaxial growth according to claim 1, 2, 3 or 4, the crystal within the bonding plane is provided. Two adjacent semiconductor layers having different azimuthal directions or the ternary semiconductor layer on the outermost surface of the mother crystal substrate and one semiconductor layer or the three semiconductor layers.
Provided is a substrate for epitaxial growth, wherein the thickness of the semiconductor layer closer to the source semiconductor layer is 5 nm or less.

【0027】また、請求項6は、請求項1、2、3、4
又は5記載のエピタキシャル成長用基板において、前記
2つの半導体層又は前記母体結晶基板と1つの半導体層
が同一の構成元素及び同一の組成からなることを特徴と
するエピタキシャル成長用基板を提供する。前記最表面
の半導体層の層厚H(nm)は、請求項7に記載されて
いるように、次式を満足することが好ましい。
[0027] Claim 6 is Claim 1, 2, 3, 4
6. The substrate for epitaxial growth according to claim 5, wherein the two semiconductor layers or the mother crystal substrate and one semiconductor layer have the same constituent elements and the same composition. It is preferable that the layer thickness H (nm) of the outermost semiconductor layer satisfies the following expression.

【0028】1≦H≦(15/|X|) 請求項8は、請求項1、2、3、4、5、6又は7記載
のエピタキシャル成長用基板において、前記2つの半導
体層又は前記母体結晶基板と1つの半導体層の内の1つ
が最表面の半導体層であることを特徴とするエピタキシ
ャル成長用基板を提供する。
1 ≦ H ≦ (15 / | X |) In the substrate for epitaxial growth according to claim 1, the two semiconductor layers or the host crystal A substrate for epitaxial growth is provided, wherein one of the substrate and one of the semiconductor layers is an outermost semiconductor layer.

【0029】請求項9に記載されているように、前記接
合面を挟む両側の半導体層は同一種類の半導体層である
ことが好ましい。また、請求項10に記載されているよ
うに、前記同一種類の半導体層は3元半導体層であるこ
とが好ましい。請求項11は、請求項1、2、3、4、
5、6、7、8、9又は10記載のエピタキシャル成長
用基板において、前記接合面は(100)面方位であ
り、前記2つの半導体層又は前記母体結晶基板と1つの
半導体層の<011>結晶方位のなす角度θが次の条件
を満足するθ1又はθ2の何れかであることを特徴とす
るエピタキシャル成長用基板を提供する。
As described in claim 9, it is preferable that the semiconductor layers on both sides of the bonding surface are of the same kind. Further, as described in claim 10, the same type of semiconductor layer is preferably a ternary semiconductor layer. Claim 11 is Claim 1, 2, 3, 4,
11. The substrate for epitaxial growth according to 5, 6, 7, 8, 9 or 10, wherein the bonding surface has a (100) plane orientation, and the <011> crystal of the two semiconductor layers or the base crystal substrate and one semiconductor layer Provided is a substrate for epitaxial growth, characterized in that the angle θ formed by the azimuth is either θ1 or θ2 satisfying the following condition.

【0030】θ1−0.5°≦θ≦θ1+0.5° θ2−0.5°≦θ≦θ2+0.5° θ1、θ2は、前記格子不整合度X(%)に対して、 |(1+X/100)2−(k2+m2)/n2| が最小となる1≦k≦m≦n≦100なる自然数の組
(k,m,n)に対し、 tan(θ1)=k/m tan(θ2)=m/k を満たす。
Θ1−0.5 ° ≦ θ ≦ θ1 + 0.5 ° θ2−0.5 ° ≦ θ ≦ θ2 + 0.5 ° θ1 and θ2 are expressed as | (1 + X) with respect to the lattice mismatch X (%). / 100) 2- (k2 + m2) / n2 | For a set of natural numbers (k, m, n) that satisfies 1 ≦ k ≦ m ≦ n ≦ 100, tan (θ1) = k / m tan (θ2) = M / k.

【0031】前記最表面の半導体層は、請求項12に記
載されているように、InX1Ga1- X1As層(0<X1
<1)又はInX2Ga1-X1P層(0<X2<1)である
ことが好ましい。また、請求項13に記載されているよ
うに、前記最表面の半導体層であるIn X1Ga1-X1As
層のIn組成X1が0.28≦X1≦0.36であり、
又は、InX2Ga1-X2P層のIn組成X2が0.76≦
X2≦0.84であることが好ましい。
According to a twelfth aspect of the present invention, the outermost semiconductor layer is
As noted, InX1Ga1- X1As layer (0 <X1
<1) or InX2Ga1-X1P layer (0 <X2 <1)
Is preferred. Also, it is described in claim 13.
As described above, the outermost semiconductor layer In X1Ga1-X1As
The In composition X1 of the layer is 0.28 ≦ X1 ≦ 0.36,
Or InX2Ga1-X2When the In composition X2 of the P layer is 0.76 ≦
It is preferable that X2 ≦ 0.84.

【0032】請求項14に記載されているように、前記
最表面の半導体層はAlY Ga1-YN層(0<Y<1)
又はInZ Ga1-Z N層(0<Z<1)であることが好
ましい。請求項15は、請求項1乃至14の何れか一項
に記載のエピタキシャル成長用基板と、前記エピタキシ
ャル成長用基板の最表面の半導体層と格子整合した半導
体からなるクラッド層と、を備える半導体発光素子を提
供する。この半導体発光素子においては、請求項16に
記載されているように、前記クラッド層がInWAl
1-W Asからなり、In組成W が0.28≦W≦0.36
であることが好ましい。
According to a fourteenth aspect of the present invention, the outermost semiconductor layer is an Al Y Ga 1 -Y N layer (0 <Y <1).
Or In Z Ga 1-Z N layer is preferably (0 <Z <1). According to a fifteenth aspect, there is provided a semiconductor light emitting device comprising: the epitaxial growth substrate according to any one of the first to fourteenth aspects; and a cladding layer made of a semiconductor lattice-matched to a semiconductor layer on the outermost surface of the epitaxial growth substrate. provide. In this semiconductor light emitting device, the cladding layer may be made of In W Al.
1-W As, In composition W is 0.28 ≦ W ≦ 0.36
It is preferred that

【0033】請求項17に記載されているように、この
半導体発光素子は波長2.7μmで発振することを特徴
とする。請求項18は、請求項1乃至14の何れかに記
載のエピタキシャル成長用基板の作製方法であって、最
表面の3元半導体層を成長させたエピタキシャル基板と
母体基板とを真空内で接合する過程と、前記母体基板と
前記エピタキシャル基板とを、それらの面内結晶方位が
なす角度を回転制御して、相互に接触させる過程と、室
温で2つの基板表面を接触させた後、室温から200°
C以上の温度まで増大させて、これら2つの基板を接合
する過程と、を有することを特徴とするエピタキシャル
成長用基板の作製方法を提供する。
According to a seventeenth aspect, the semiconductor light emitting device oscillates at a wavelength of 2.7 μm. An eighteenth aspect of the present invention is the method for manufacturing a substrate for epitaxial growth according to any one of the first to fourteenth aspects, wherein the epitaxial substrate on which the outermost ternary semiconductor layer is grown and the mother substrate are joined in a vacuum. And controlling the angle between the in-plane crystal orientations of the mother substrate and the epitaxial substrate so that they are in contact with each other, and after contacting the two substrate surfaces at room temperature, 200 ° from room temperature.
Bonding the two substrates by increasing the temperature to a temperature equal to or higher than C and providing a method for manufacturing a substrate for epitaxial growth.

【0034】この方法の実施に際しては、請求項19に
記載されているように、分子線エピタキシャル成長装置
を用いることが好ましい。請求項20は、請求項1乃至
14の何れかに記載のエピタキシャル成長用基板の作製
方法であって、GaAs基板上に最表面の3元半導体層
とAl0.5 Ga0. 5 As層を隣接させて成長させたエピ
タキシャル基板と、GaAs母体基板とを接合させる過
程と、NH4 OHとH2 2 を一定の体積比で混合して
作製したエッチング溶液で選択的に前記GaAs基板を
除去する過程と、HClとH3 PO 4 を一定の体積比で
混合して作製したエッチング溶液で選択的に前記Al
0.5 Ga0.5 As層を除去する過程と、を備えることを
特徴とするエピタキシャル成長用基板の作製方法を提供
する。
In carrying out this method, claim 19
As described, molecular beam epitaxial growth equipment
It is preferable to use Claim 20 is Claim 1 or Claim 2
14. Fabrication of the substrate for epitaxial growth according to any one of 14.
A ternary semiconductor layer on a GaAs substrate on the outermost surface
And Al0.5Ga0. FiveEpi grown with adjacent As layer
The process of joining the GaAs substrate with the taxi substrate
About, NHFourOH and HTwoOTwoMixed at a constant volume ratio
The GaAs substrate is selectively formed with the prepared etching solution.
Removal process, HCl and HThreePO FourAt a constant volume ratio
The above-mentioned Al is selectively formed using an etching solution prepared by mixing.
0.5Ga0.5Removing the As layer.
Provides a method for manufacturing a substrate for epitaxial growth, which is a feature
I do.

【0035】請求項21は、請求項1乃至12の何れか
に記載のエピタキシャル成長用基板の作製方法であっ
て、GaAs基板上に最表面の3元半導体層とIn0.5
Ga0. 5 P層を隣接させて成長させたエピタキシャル基
板と、GaAs母体基板とを接合させる過程と、H3
4 とH2 2 とH2 Oを一定の体積比で混合して作製
したエッチング溶液で選択的に前記GaAs基板を除去
する過程と、HCl溶液で選択的に前記In0.5 Ga
0.5 P層を除去する過程と、を備えることを特徴とする
エピタキシャル成長用基板の作製方法を提供する。
[0035] Claim 21, claims 1 to an epitaxial growth substrate manufacturing method according to 12 any one of ternary semiconductor layer of the outermost surface on a GaAs substrate and the In 0.5
Ga 0. epitaxial substrate where the 5 P layer is grown by adjacent, the steps for bonding the GaAs base board, H 3 P
Selectively removing the GaAs substrate with an etching solution prepared by mixing O 4 , H 2 O 2, and H 2 O at a constant volume ratio, and selectively removing the In 0.5 Ga with an HCl solution.
And a step of removing the 0.5 P layer.

【0036】[0036]

【作用】例えば、GaAs系の本発明のエピタキシャル
成長用基板では、GaAs系CU基板のGaAs薄膜層
の上にInGaAsなどの3元半導体層が形成されてい
る。これらのエピタキシャル層はMBE法などの結晶成
長法で成長し形成されるので、エピタキシャル層の層厚
は原子層オ−ダで制御することができる。
For example, in a GaAs-based epitaxial growth substrate of the present invention, a ternary semiconductor layer such as InGaAs is formed on a GaAs thin film layer of a GaAs-based CU substrate. Since these epitaxial layers are grown and formed by a crystal growth method such as the MBE method, the thickness of the epitaxial layers can be controlled by the atomic layer order.

【0037】本発明に係るエピタキシャル成長用基板を
作製する場合は、母体基板とエピタキシャル基板の結晶
方位が一致した状態から一定の角度をなす状態にエピタ
キシャル基板を母体基板に対して面内で回転させてから
接合させた後、エピタキシャル層を残し、エピタキシャ
ル基板を化学エッチングで除去する。その化学エッチン
グは3元半導体層の表面まで行われ、GaAs薄膜層に
及ばないので、本発明に係るエピタキシャル成長用基板
のGaAs薄膜層の層厚は均一に保たれる。
In manufacturing the substrate for epitaxial growth according to the present invention, the epitaxial substrate is rotated in a plane with respect to the base substrate so that the base substrate and the epitaxial substrate form a certain angle from a state in which the crystal orientations match. After the bonding, the epitaxial substrate is removed by chemical etching, leaving the epitaxial layer. Since the chemical etching is performed up to the surface of the ternary semiconductor layer and does not reach the GaAs thin film layer, the thickness of the GaAs thin film layer of the epitaxial growth substrate according to the present invention is kept uniform.

【0038】また、本発明に係るエピタキシャル成長用
基板では、転写されたGaAs薄膜層がエッチングで除
去される恐れがないので、GaAs薄膜層の層厚を非常
に小さくすることができる。また、成長前に本発明に係
るエピタキシャル成長用基板を加熱して、基板表面の3
元半導体層の表面酸化膜を蒸発させても、GaAs薄膜
層の層厚は影響を受けない。従って、本発明に係るエピ
タキシャル成長用基板とその作製方法によれば、3元半
導体層がGaAs薄膜層を保護する作用により、原子層
オ−ダでGaAs薄膜の層厚が制御することができる。
このため、再現性よく母体基板と格子不整合の大きいバ
ルクのエピタキシャル層を均一に無欠陥で成長できる。
In the substrate for epitaxial growth according to the present invention, since the transferred GaAs thin film layer is not likely to be removed by etching, the thickness of the GaAs thin film layer can be made very small. In addition, the substrate for epitaxial growth according to the present invention is heated before the growth, so that the surface of the substrate 3
Even if the surface oxide film of the original semiconductor layer is evaporated, the thickness of the GaAs thin film layer is not affected. Therefore, according to the substrate for epitaxial growth and the method of manufacturing the same according to the present invention, the thickness of the GaAs thin film can be controlled on the atomic layer order by the action of protecting the GaAs thin film layer by the ternary semiconductor layer.
Therefore, a bulk epitaxial layer having a large lattice mismatch with the base substrate can be grown uniformly and defect-free with good reproducibility.

【0039】さらに、本発明に係るエピタキシャル成長
用基板では3元半導体層が表面に形成されているので、
それと格子整合する3元半導体バルク層を均一に無欠陥
で成長させやすい。具体的に、第1の従来例である表面
層を3元混晶にした基板及び第2の従来例であるCU基
板と本発明に係るエピタキシャル用成長基板について、
それらの基板上の成長様式の違いを比較して、本発明の
作用を説明する。
Further, in the epitaxial growth substrate according to the present invention, since the ternary semiconductor layer is formed on the surface,
It is easy to grow a ternary semiconductor bulk layer lattice-matched to it uniformly without defects. Specifically, a first conventional example of a substrate in which a surface layer is made of a ternary mixed crystal, a second conventional example of a CU substrate, and an epitaxial growth substrate according to the present invention,
The operation of the present invention will be described by comparing the difference in the growth mode on those substrates.

【0040】図25は、第1の従来例の基板とその上の
成長状態を示す断面図である。この基板1908は、n
−GaAs(100) 基板1901上に、層厚100n
mのn−GaAsバッファ層1902と、層厚8nmの
n−In0.32Ga0.68As層1903をエピタキシャル
成長して作製した基板である。この基板上にn−In
0.32Ga0.68As層1904をMBE成長させた場合、
成長の初期にはn−In 0.32Ga0.68As層1904は
成長方向1906に平坦に成長する。しかし、n−In
0.32Ga0.68As層1904とn−GaAs(100)
基板1901との間に1.5%もの格子不整合があるた
め、n−In0.32Ga0.68As層層1904はやがて臨
界膜厚(10nm)を超えると、結晶が緩和して非平坦
な成長面1905に変化し、基板からエピタキシャル層
に貫通転位1907が生じてしまう。
FIG. 25 shows a substrate of the first conventional example and a substrate thereon.
It is sectional drawing which shows a growth state. This substrate 1908 has n
A layer thickness of 100 n on a GaAs (100) substrate 1901
m-n-GaAs buffer layer 1902 and a layer thickness of 8 nm.
n-In0.32Ga0.68Epitaxial As layer 1903
It is a substrate that has been grown and manufactured. On this substrate, n-In
0.32Ga0.68When the As layer 1904 is grown by MBE,
N-In at the beginning of growth 0.32Ga0.68As layer 1904
It grows flat in the growth direction 1906. However, n-In
0.32Ga0.68As layer 1904 and n-GaAs (100)
There was a lattice mismatch of as much as 1.5% with the substrate 1901.
N-In0.32Ga0.68The As layer 1904 will soon be
If the thickness exceeds the boundary thickness (10 nm), the crystal relaxes and becomes non-flat.
Changes into a growth surface 1905,
Threading dislocations 1907 occur.

【0041】図26は、第2の従来例の基板とその上の
成長状態を示す断面図である。このGaAsのCU基板
2009は、n−GaAs(100)基板2001と、
捻り接合界面2002を介してn−GaAs(100)
基板2001と接合している層厚数nmのn−GaAs
層2003とから成る。GaAsのCU基板2009上
にn−In0.32Ga0.68As成長層2004をMBE成
長させた場合、CU基板の作用により基板からエピタキ
シャル層に貫通転位は生じない。すなわち、当初は無転
位のエピタキシャル層2006が成長するが、成長初期
において、格子不整合歪みによる組成の変動を引き起こ
し、3次元成長2007が生じやすく、平坦な成長が阻
害される。
FIG. 26 is a sectional view showing a second conventional example substrate and a growth state thereon. The GaAs CU substrate 2009 includes an n-GaAs (100) substrate 2001,
N-GaAs (100) through torsional junction interface 2002
N-GaAs having a thickness of several nm bonded to the substrate 2001
And a layer 2003. When the n-In 0.32 Ga 0.68 As growth layer 2004 is grown by MBE on the GaAs CU substrate 2009, no threading dislocation occurs from the substrate to the epitaxial layer due to the function of the CU substrate. That is, the dislocation-free epitaxial layer 2006 grows initially, but in the early growth stage, the composition changes due to lattice mismatch strain, so that three-dimensional growth 2007 is likely to occur, and flat growth is hindered.

【0042】図1は、本発明に係るエピタキシャル成長
基板とその上の成長状態を示す断面図である。本発明の
基板2108は、n−GaAs(100) 基板210
1、捻り接合界面2102を介してn−GaAs(10
0) 基板2101と接合している層厚2nmのn−Ga
As層2103、層厚8nmのn−In0.32Ga0.68
s層2104からなる。基板2108上にn−In0.32
Ga0.68As成長層2105をMBE成長させた場合、
CU基板の作用により、基板からエピタキシャル層に貫
通転位は生じない。この基板2108においては、n−
In0.32Ga0.68As層2104とn−In0.32Ga
0.68As成長層2105が格子整合しているため、成長
初期において組成の変動が引き起されず、平坦な成長面
2107を有する無転位のエピタキシャル層2106が
成長方向2109に成長する。
FIG. 1 is a sectional view showing an epitaxial growth substrate according to the present invention and a growth state thereon. The substrate 2108 of the present invention is an n-GaAs (100) substrate 210
1. n-GaAs (10
0) n-Ga having a thickness of 2 nm bonded to the substrate 2101
As layer 2103, n-In 0.32 Ga 0.68 A having a thickness of 8 nm
The s layer 2104 is formed. N-In 0.32 on the substrate 2108
When the Ga 0.68 As growth layer 2105 is grown by MBE,
No threading dislocation occurs from the substrate to the epitaxial layer due to the function of the CU substrate. In this substrate 2108, n-
In 0.32 Ga 0.68 As layer 2104 and n-In 0.32 Ga
Since the 0.68 As growth layer 2105 is lattice-matched, the composition does not fluctuate in the initial stage of growth, and the dislocation-free epitaxial layer 2106 having the flat growth surface 2107 grows in the growth direction 2109.

【0043】本発明に係るエピタキシャル成長基板の作
用を詳しく述べると、接合転写されたn−GaAs層2
103はn−GaAs(100)基板2101と格子定
数の異なるn−In0.32Ga0.68As成長層2105と
の間で緩衝層の役目を果たしており、基板に垂直な方向
に転位が形成されるのを防ぐ役割を果たしている。接合
転写されたn−GaAs層2103は、接合面内の結晶
方位がn−GaAs(100)基板2101とは異なっ
ているので、n−GaAs(100)基板2101との
結合が弱められている。接合転写されたn−In0.32
0.68As層2104/n−GaAs層2103からな
るヘテロ薄膜は、結晶方位を同じくするn−In0.32
0.68As成長層2105と強く結合し、それによっ
て、面内の格子定数が大きくなっても、n−GaAs
(100)基板2101との結合が弱められているの
で、それが直接n−GaAs(100)基板2101に
伝えられず、n−GaAs(100) 基板2101に
垂直な方向に転位を形成することがない。
The action of the epitaxial growth substrate according to the present invention will be described in detail. The junction-transferred n-GaAs layer 2
103 serves as a buffer layer between an n-GaAs (100) substrate 2101 and an n-In 0.32 Ga 0.68 As growth layer 2105 having a different lattice constant, and serves to prevent dislocations from being formed in a direction perpendicular to the substrate. Plays a role in preventing. Since the junction-transferred n-GaAs layer 2103 has a different crystal orientation in the bonding plane from that of the n-GaAs (100) substrate 2101, the bond with the n-GaAs (100) substrate 2101 is weakened. Junction-transferred n-In 0.32 G
The hetero thin film composed of a 0.68 As layer 2104 / n-GaAs layer 2103 has n-In 0.32 G having the same crystal orientation.
a 0.68 As is strongly coupled to the As growth layer 2105, so that even if the in-plane lattice constant increases, n-GaAs
Since the bond with the (100) substrate 2101 is weakened, it is not transmitted directly to the n-GaAs (100) substrate 2101, and dislocations may be formed in a direction perpendicular to the n-GaAs (100) substrate 2101. Absent.

【0044】[0044]

【発明の実施の形態】図2は本発明の第1の実施形態に
係るエピタキシャル成長用基板の断面図である。第1の
実施形態に係るエピタキシャル成長用基板は、層厚35
0μmのn−GaAs(100) 基板101、捻り接合
界面102を介してn−GaAs(100) 基板101
と接合している層厚2nmのn−GaAs層103、層
厚8nmのn−In0.32Ga0.68As層104からな
る。n−GaAs(100) 基板101のn型の不純物
にはS 、n−GaAs層103、n−In0.32Ga0.68
As層104のn型の不純物にはSiが用いられている。
ド−ピング濃度は1×10 18cm-3である。n−GaA
s層103とn−In0.32Ga0.68As層104は、n
−GaAs(100) 基板101と同じ(100) 面方
位を有する。n−GaAs層103とn−In0.32Ga
0.68As層104の面内の<011>結晶方位の方向は
一致しており、この<011>方向とn−GaAs(1
00) 基板101の面内の<011>結晶方向のなす角
度は39.3゜である。n−GaAs層103とn−I
0.32Ga0.68As層104は、n−GaAs(10
0) 基板101に対して、捻り接合界面102におい
て、基板面に垂直な<100>方向を軸に39.3゜の
角度だけ回転して接合して形成されている。
FIG. 2 shows a first embodiment of the present invention.
It is a sectional view of such an epitaxial growth substrate. First
The substrate for epitaxial growth according to the embodiment has a layer thickness of 35.
0 μm n-GaAs (100) substrate 101, twisted junction
N-GaAs (100) substrate 101 through interface 102
N-GaAs layer 103 having a layer thickness of 2 nm,
8 nm thick n-In0.32Ga0.68From the As layer 104
You. n-type impurity of n-GaAs (100) substrate 101
, N-GaAs layer 103, n-In0.32Ga0.68
Si is used as the n-type impurity of the As layer 104.
Doping concentration is 1 × 10 18cm-3It is. n-GaAs
s layer 103 and n-In0.32Ga0.68As layer 104 has n
-GaAs (100) Same (100) face as substrate 101
Have a rank. n-GaAs layer 103 and n-In0.32Ga
0.68The direction of the <011> crystal orientation in the plane of the As layer 104 is
The <011> direction and n-GaAs (1
00) Angle between <011> crystal direction in plane of substrate 101
The degree is 39.3 ゜. n-GaAs layer 103 and n-I
n0.32Ga0.68The As layer 104 is made of n-GaAs (10
0) At the torsion bonding interface 102 with respect to the substrate 101
And the angle <39.3 ° around the <100> direction perpendicular to the substrate surface.
It is formed by rotating and joining by an angle.

【0045】本実施形態に係るエピタキシャル成長用基
板の最表面の半導体層であるn−In0.32Ga0.68As
層104は、In、Ga、Asの3種類の構成元素から
なる。n−GaAs(100) 基板101とそれに隣接
するn−GaAs層103は接合面が同じ(100) 面
方位を有し、かつ、面内の結晶方向、例えば、基板のオ
リフラに垂直な方向である<011>方向が異なってい
る。
N-In 0.32 Ga 0.68 As which is the outermost semiconductor layer of the substrate for epitaxial growth according to this embodiment.
The layer 104 is composed of three types of constituent elements, In, Ga, and As. The n-GaAs (100) substrate 101 and the adjacent n-GaAs layer 103 have the same (100) plane orientation at the bonding surface and have an in-plane crystal direction, for example, a direction perpendicular to the orientation flat of the substrate. <011> Direction is different.

【0046】また、本実施形態のエピタキシャル成長用
基板の母体結晶基板であるn−GaAs(100) 基板
101は、GaとAsの2種類の構成元素からなるとと
もに、全体が単一のn型の導電型である。本実施形態の
エピタキシャル成長用基板においては、最表面の半導体
層であるn−In0.32Ga0.68As層104の格子定数
a1(nm)と母体基板n−GaAs(100) 基板1
01の格子定数a2(nm)から求めた格子不整合度X
は、 X=(a1−a2)×100/a2=1.5 であり、0.2≦|X|≦30の条件は満足されてい
る。
The n-GaAs (100) substrate 101, which is the base crystal substrate of the epitaxial growth substrate of the present embodiment, is composed of two types of constituent elements, Ga and As, and is entirely a single n-type conductive element. Type. In the substrate for epitaxial growth of the present embodiment, the lattice constant a1 (nm) of the n-In 0.32 Ga 0.68 As layer 104 which is the outermost semiconductor layer and the base substrate n-GaAs (100) substrate 1
Lattice mismatch X determined from lattice constant a2 (nm) of 01
X = (a1−a2) × 100 / a2 = 1.5, and the condition of 0.2 ≦ | X | ≦ 30 is satisfied.

【0047】また、本実施形態に係るエピタキシャル成
長用基板においては、接合面内の結晶方位が異なり、か
つ、隣接する2つの半導体層であるn−GaAs(10
0)基板101とn−GaAs層103とのうちで最表
面の3元半導体層104に近い方の半導体層であるn−
GaAs層103の層厚が5nm以下に設定されてい
る。
In the substrate for epitaxial growth according to the present embodiment, the crystal orientation in the junction plane is different, and two adjacent semiconductor layers of n-GaAs (10
0) n- which is a semiconductor layer closer to the outermost ternary semiconductor layer 104 between the substrate 101 and the n-GaAs layer 103;
The thickness of the GaAs layer 103 is set to 5 nm or less.

【0048】さらに、本実施例に係るエピタキシャル成
長用基板においては、接合面内の結晶方位が異なり、か
つ、隣接する2つの半導体層であるn−GaAs(10
0)基板101とn−GaAs層103が同一の構成元
素及び同一の組成からなっている。本実施形態に係るエ
ピタキシャル成長用基板は、最表面の半導体層n−In
0. 32Ga0.68As層104の層厚H(nm)が1≦H≦
10=(15/1.5)なる条件を満たしている。
Further, in the substrate for epitaxial growth according to the present embodiment, the crystal orientation in the junction plane is different, and n-GaAs (10
0) The substrate 101 and the n-GaAs layer 103 are made of the same constituent elements and the same composition. The substrate for epitaxial growth according to the present embodiment has a semiconductor layer n-In on the outermost surface.
0. 32 Ga 0.68 As layer 104 having a thickness of H (nm) is 1 ≦ H ≦
10 = (15 / 1.5).

【0049】本実施形態に係るエピタキシャル成長用基
板は、n−GaAs層103とn−In0.32Ga0.68
s層104の<110>方向と、n−GaAs(10
0)基板101の<110>方向のなす角度θが39.
3゜である。接合時のθ=39.3°の捻り角は、n−
In0.32Ga0.68As層104とn−GaAs(10
0)基板101の格子不整合度X=1.5%に対して、 |(1+1.5/100)2−(k2+m2)/n2| が最小となる1≦k≦m≦n≦100なる自然数の組
(k,m,n)=(9,11,14)に対し、tan
(θ1)=9/11、tan(θ2)=11/9を満た
す2つの角度θ1=39.3、θ2=50.7の内の1
つである。このとき、n−GaAs(100)基板10
1とn−GaAs層103及びn−In0.32Ga0.68
s層104とは比較的安定に捻り接合される。
The substrate for epitaxial growth according to the present embodiment comprises an n-GaAs layer 103 and n-In 0.32 Ga 0.68 A
The <110> direction of the s layer 104 and n-GaAs (10
0) The angle θ between the <110> direction of the substrate 101 is 39.
3 ゜. The twist angle of θ = 39.3 ° at the time of joining is n-
In 0.32 Ga 0.68 As layer 104 and n-GaAs (10
0) A natural number satisfying 1 ≦ k ≦ m ≦ n ≦ 100 where | (1 + 1.5 / 100) 2- (k2 + m2) / n2 | For the set (k, m, n) = (9, 11, 14), tan
(Θ1) = 9/11, tan (θ2) = 11/9 Two angles θ1 = 39.3 and θ2 = 50.7 satisfying 11/9
One. At this time, the n-GaAs (100) substrate 10
1 and n-GaAs layer 103 and n-In 0.32 Ga 0.68 A
The s layer 104 is relatively stably twisted and joined.

【0050】以下に、第1の実施形態に係るエピタキシ
ャル成長用基板の作製方法を説明する。作製時の結晶成
長法としては、分子線エピタキシ(MBE)法、ガスソ
−ス分子線エピタキシ(GSMBE)法もしくは有機金
属気相成長(MOVPE)法などを用いる。
Hereinafter, a method for manufacturing the substrate for epitaxial growth according to the first embodiment will be described. As a crystal growth method at the time of fabrication, a molecular beam epitaxy (MBE) method, a gas source molecular beam epitaxy (GSMBE) method, a metal organic chemical vapor deposition (MOVPE) method, or the like is used.

【0051】GaAsの成長温度は600°C〜650
°C、Asのガス圧は各成長法で異なる。GSMBE法
では、流量3sccmのAsH3(アルシン)を100
0°Cで熱分解させ、As2 分子線で基板に供給する。
成長室の圧力は1×10-5Torr程度である。III族
原料にはIn、Ga、Alのメタル原料を用い、るつぼ
に入れて800°C〜900°Cに加熱して分子線で基
板に供給する。成長層の層厚はIII族の分子線強度と成
長時間とから決まる。GSMBE法では、反射高エネル
ギ電子線回折(RHEED)装置で成長中のエピタキシ
ャル層の原子レベルの膜厚変化を観測できるので、1分
子層のエピタキシャル層の層厚を制御できる。
The growth temperature of GaAs is 600 ° C. to 650 ° C.
The gas pressures of ° C and As are different for each growth method. In the GSMBE method, AsH3 (arsine) having a flow rate of 3 sccm is supplied for 100 times.
It is thermally decomposed at 0 ° C. and supplied to the substrate with an As 2 molecular beam.
The pressure in the growth chamber is about 1 × 10 −5 Torr. As a group III raw material, a metal raw material of In, Ga, or Al is used. The thickness of the growth layer is determined by the group III molecular beam intensity and the growth time. In the GSMBE method, a change in the thickness of the epitaxial layer at the atomic level of the growing epitaxial layer can be observed by a reflection high energy electron diffraction (RHEED) apparatus, so that the thickness of the monolayer epitaxial layer can be controlled.

【0052】図3は第1の実施形態に係るエピタキシャ
ル成長用基板の作製方法を示す概念図である。まず、層
厚350μmのn−GaAs(100)基板2400上
に、層厚100nmのn−Al0.5 Ga0.5 Asエッチ
ング停止層2401と層厚8nmのn−In0.32Ga
0.68As層2402と層厚2nmのn−GaAs薄膜層
2403を順次成長させ、室温で冷却し、エピタキシャ
ル基板2506を得る。
FIG. 3 is a conceptual diagram showing a method of manufacturing a substrate for epitaxial growth according to the first embodiment. First, an n-Al 0.5 Ga 0.5 As etching stop layer 2401 having a thickness of 100 nm and n-In 0.32 Ga having a thickness of 8 nm are formed on an n-GaAs (100) substrate 2400 having a thickness of 350 μm.
A 0.68 As layer 2402 and an n-GaAs thin film layer 2403 having a thickness of 2 nm are sequentially grown and cooled at room temperature to obtain an epitaxial substrate 2506.

【0053】図4は基板接合装置の概念図である。以
下、図4を用いて、基板の接合方法を説明する。真空ポ
ンプ2501とゲ−トバルブ2502を介して接続され
ている真空装置2503中で、図3に示したエピタキシ
ャル基板2506が貼り付けてある基板ホルダ2505
を加熱ステ−ジ2504に取り付けている。n−GaA
s(100)基板2404(図3参照)すなわち母体基
板2508が貼り付けてある基板ホルダ2507をトラ
ンスファ−ロッド2509で掴み、トランスファ−ロッ
ド2509の周囲に取り付けられている磁石2510を
方向2511に回転させ、捻り角2407(図3参照)
を決定する。
FIG. 4 is a conceptual diagram of the substrate bonding apparatus. Hereinafter, a method of bonding substrates will be described with reference to FIG. In a vacuum device 2503 connected to a vacuum pump 2501 via a gate valve 2502, a substrate holder 2505 to which the epitaxial substrate 2506 shown in FIG.
Is attached to a heating stage 2504. n-GaAs
The s (100) substrate 2404 (see FIG. 3), that is, the substrate holder 2507 to which the mother substrate 2508 is attached is gripped by the transfer rod 2509, and the magnet 2510 attached around the transfer rod 2509 is rotated in the direction 2511. , Twist angle 2407 (see FIG. 3)
To determine.

【0054】すなわち、n−GaAs(100)基板2
404の表面とn−GaAs薄膜層2403の表面を、
n−GaAs(100)基板2404の<110>方向
2405と、n−GaAs(100)基板2400の<
110>方向2406のなす角度が39.3゜の捻り角
2407になるようにトランスファ−ロッド2509の
周囲に取り付けられている磁石2510を回転させる。
That is, the n-GaAs (100) substrate 2
The surface of 404 and the surface of n-GaAs thin film layer 2403 are
<110> direction 2405 of n-GaAs (100) substrate 2404 and <110> direction of n-GaAs (100) substrate 2400
The magnet 2510 attached around the transfer rod 2509 is rotated so that the angle formed by the 110> direction 2406 becomes a twist angle 2407 of 39.3 °.

【0055】さらに、磁石2510を方向2512に並
進させ、2つの基板2404、2506の表面が向かい
合わせになるようにして室温で接触させ、磁石2510
を押さえて圧力をかけた状態を保持する。徐々に基板を
加熱しn−GaAs(100)基板2404の酸化膜が
蒸発する温度650°Cまで昇温し、650°Cに10
分間保った後に加熱を中止し、室温まで冷却する。この
操作により、2つの基板2404、2506は捻り接合
される。
Further, the magnet 2510 is translated in the direction 2512 and brought into contact at room temperature such that the surfaces of the two substrates 2404 and 2506 face each other, and the magnet 2510 is moved.
And hold the pressure applied. The substrate is gradually heated to a temperature at which the oxide film of the n-GaAs (100) substrate 2404 evaporates to 650 ° C.
After holding for 1 minute, stop heating and cool to room temperature. By this operation, the two substrates 2404 and 2506 are torsionally joined.

【0056】このようにして接合された二つの基板24
04、2506を大気中に取り出し、ガラス板の上にワ
ックスでn−GaAs(100)基板2404を下にし
て埋め込み、NH4 OH:H2 2 =1:20(体積
比)の選択エッチング溶液(25°Cでのエッチング速
度は144μm/時間)に2.5時間浸して、n−Ga
As(100)基板2400を除去し、水洗する。加熱
したヒ−タにガラス板を乗せて、ワックスを溶かした
後、基板2404、2506をガラス板から外し、さら
に、剥離液でワックスを除去し、基板2404、250
6を有機洗浄及び水洗して、窒素を吹き付けて水滴を除
去する。
The two substrates 24 bonded in this manner are
04,2506 was taken out into the atmosphere, embedding the n-GaAs (100) substrate 2404 with wax on a glass plate facing down, NH 4 OH: H 2 O 2 = 1: 20 selective etching solution (volume ratio) (Etching rate at 25 ° C. is 144 μm / hour) for 2.5 hours, and n-Ga
The As (100) substrate 2400 is removed and washed with water. After the glass plate is placed on the heated heater to dissolve the wax, the substrates 2404 and 2506 are removed from the glass plate, and the wax is removed with a stripping solution.
6 is washed with water and organic, and nitrogen is blown to remove water droplets.

【0057】エピタキシャル成長の直前に、HCl:H
3 PO4 =1:1(体積比)の選択エッチング溶液(5
0°Cでのエッチング速度は300nm/分)で25秒
〜30秒間エッチングし、層厚100nmのn−Al
0.5 Ga0.5 Asエッチング停止層2401を除去す
る。エッチングの際、表面の干渉光の色が変化し、安定
化することを確認する。基板を2分間水洗し、窒素を吹
き付けて水滴を除去し、速やかに真空成長装置に入れ
る。こうして第1の実施形態に係るエピタキシャル成長
基板を得る。
Immediately before epitaxial growth, HCl: H
3 PO 4 = 1: 1 (volume ratio) selective etching solution (5
Etching at 0 ° C. at an etching rate of 300 nm / min) for 25 to 30 seconds, and n-Al having a layer thickness of 100 nm
The 0.5 Ga 0.5 As etching stop layer 2401 is removed. It is confirmed that the color of the interference light on the surface changes and becomes stable during etching. The substrate is washed with water for 2 minutes, sprayed with nitrogen to remove water droplets, and immediately put into a vacuum growth apparatus. Thus, the epitaxial growth substrate according to the first embodiment is obtained.

【0058】HCl:H3 PO4 =1:1(体積比)の
選択エッチング溶液を用いてエッチングを行うと、エッ
チング面が常に鏡面になるという特徴がある。以上述べ
たように、本実施形態に係るエピタキシャル成長基用板
の作製方法は、分子線エピタキシャル成長装置を用いる
こと、最表面に3元半導体層を成長させたエピタキシャ
ル基板と母体基板とを真空装置内部で接合すること、母
体基板とエピタキシャル基板の面内結晶方位とがなす角
度を精密に回転制御して接触させること、室温で2つの
基板表面を接触させた状態で室温から200°C以上の
温度まで増大させて接合することを特徴とするものであ
る。
When etching is performed using a selective etching solution of HCl: H 3 PO 4 = 1: 1 (volume ratio), there is a feature that the etched surface is always a mirror surface. As described above, the manufacturing method of the base plate for epitaxial growth according to the present embodiment uses a molecular beam epitaxial growth apparatus, and the epitaxial substrate having the ternary semiconductor layer grown on the outermost surface and the base substrate are placed inside the vacuum apparatus. Bonding, making precise rotation control of the angle between the mother substrate and the in-plane crystal orientation of the epitaxial substrate to make contact, and from room temperature to a temperature of 200 ° C or more with the two substrate surfaces in contact at room temperature It is characterized in that it is increased and joined.

【0059】さらには、本実施形態に係るエピタキシャ
ル成長用基板の作製方法は、基板およびエッチング停止
層を除去するために、GaAs基板上の最表面に3元半
導体層とAl0.5 Ga0.5 As層を隣接させて成長させ
たエピタキシャル基板と、GaAs母体基板とを接合し
た後、NH4 OHとH2 2 を一定の体積比で混合して
作製したエッチング溶液で選択的にGaAs基板を除去
すること、及び、HClとH3 PO4 を一定の体積比で
混合して作製したエッチング溶液で選択的にAl0.5
0.5 As層を除去することを特徴とする。
Further, in the method of manufacturing a substrate for epitaxial growth according to the present embodiment, in order to remove the substrate and the etching stop layer, the ternary semiconductor layer and the Al 0.5 Ga 0.5 As layer are adjacent to the outermost surface on the GaAs substrate. After joining the epitaxial substrate grown and grown and the GaAs base substrate, selectively removing the GaAs substrate with an etching solution prepared by mixing NH 4 OH and H 2 O 2 at a constant volume ratio; And an etching solution prepared by mixing HCl and H 3 PO 4 at a constant volume ratio to selectively form Al 0.5 G
a 0.5 As layer is removed.

【0060】エッチング停止層2401には層厚100
nmのn−In0.5 Ga0.5 P を用いることもでき
る。その場合は、GaAs基板2400を除去する選択
エッチャントとして、H3 PO4 :H2 2 :H2 O=
1:1:10(体積比)(25°Cでのエッチング速度
は600nm/分)を用いる。また、n−In0.5 Ga
0.5 P エッチング停止層2401のエッチングには濃
塩酸等を用いる。
The etching stop layer 2401 has a thickness of 100
nm n-In0.5Ga0.5P can also be used
You. In that case, the GaAs substrate 2400 is selectively removed.
H as an etchantThreePOFour: HTwoOTwo: HTwoO =
1: 1:10 (volume ratio) (etching rate at 25 ° C)
Is 600 nm / min). Also, n-In0.5Ga
0.5P The etching of the etching stop layer 2401
Use hydrochloric acid or the like.

【0061】以下、基板を比較的安定に接合させる捻り
角の大きさについて説明する。二つの基板2506、2
404接合時の39.3°の捻り角2407は、n−I
0. 32Ga0.68As層2402とn−GaAs(10
0)基板2404の格子不整合度X=1.5%に対し
て、 |(1+1.5/100)2−(k2+m2)/n2| が最小となる1≦k≦m≦n≦100なる自然数の組
(k,m,n)=(9,11,14)に対し、tan
(θ1)=9/11、tan(θ2)=11/9を満た
す2つの角度θ1=39.3、θ2=50.7の内の1
つである。このとき、2つの基板2506、2404は
比較的安定に捻り接合される。
The size of the twist angle for joining the substrates relatively stably will be described below. Two substrates 2506, 2
The twist angle 2407 of 39.3 ° at the time of 404 bonding is n−I
n 0. 32 Ga 0.68 As layer 2402 and the n-GaAs (10
0) A natural number satisfying 1 ≦ k ≦ m ≦ n ≦ 100 where | (1 + 1.5 / 100) 2- (k2 + m2) / n2 | For the set (k, m, n) = (9, 11, 14), tan
(Θ1) = 9/11, tan (θ2) = 11/9 Two angles θ1 = 39.3 and θ2 = 50.7 satisfying 11/9
One. At this time, the two substrates 2506 and 2404 are relatively stably joined.

【0062】図5は捻り接合角の説明図である。図5は
母体基板上に三元半導体層を含む層が接合転写されたエ
ピタキシャル基板表面を上から見た時の原子配列の一部
の関係概念図である。母体基板は三元半導体層に対し3
9.3°の捻り角で接合されている。3元半導体層の格
子定数は母体基板の格子定数より1.5%大きいので原
子間隔も1.5%大きくなっている。そのため、母体基
板の表面原子11個2600、母体基板の表面原子9個
2601、3元半導体原子14個2603は、頂角が3
9.3°の捻り角2604である直角三角形を形成す
る。母体基板の表面原子2600と接するGaAs薄膜
層の原子は、3元半導体と同じ格子定数になるまで引張
られており、14個に1個の割合で最もエネルギの小さ
い位置に収まる。3元半導体層の格子定数が母体基板の
格子定数より1.5%大きい場合は、39.3°の捻り
角は2つの基板を比較的安定に接合させる角度である。
FIG. 5 is an explanatory diagram of the twist joint angle. FIG. 5 is a conceptual view showing a partial relationship of the atomic arrangement when the surface of the epitaxial substrate on which the layer including the ternary semiconductor layer is bonded and transferred onto the base substrate is viewed from above. The base substrate is 3 with respect to the ternary semiconductor layer.
They are joined at a twist angle of 9.3 °. Since the lattice constant of the ternary semiconductor layer is 1.5% larger than the lattice constant of the mother substrate, the atomic spacing is also increased by 1.5%. Therefore, 11 surface atoms 2600 of the base substrate, 9 surface atoms 2601 of the base substrate, and 14 ternary semiconductor atoms 2603 have an apex angle of 3
Form a right triangle with a twist angle 2604 of 9.3 °. The atoms of the GaAs thin film layer that are in contact with the surface atoms 2600 of the base substrate are stretched until they have the same lattice constant as the ternary semiconductor, and fall into the position having the lowest energy at a ratio of one in fourteen. When the lattice constant of the ternary semiconductor layer is 1.5% larger than the lattice constant of the base substrate, the twist angle of 39.3 ° is an angle at which the two substrates are relatively stably joined.

【0063】図6は本発明の第2の実施形態としての光
通信用の半導体レ−ザの断面層構造図である。第2の実
施形態は、第1の実施形態に係るエピタキシャル成長用
基板215上に形成された半導体レーザーダイオード
(LD)に関する。本実施形態に係る半導体レーザーダ
イオードは、n型基板201、層厚350μmのn−G
aAs(100)基板202、捻り接合界面203、層
厚2nmのn−GaAs層204、層厚8 nm のn−
In0.32Ga0.68As層205、層厚100nmのn−
In0.32Ga0.34Al0.34As層206、層厚1μmの
n−In0.32Ga 0.68Asクラッド層207、層厚20
0nmのn−In0.43Ga0.23Al0.34As光閉じ込め
層208、多重量子井戸活性層209、層厚200nm
のp−In 0.43Ga0.23Al0.34As光閉じ込め層21
0、層厚1μmのp−In0.32Ga 0.68Asクラッド層
211、層厚100nmのp−In0.32Ga0.34Al
0.34As層212、p−In0.32Ga0.68As層21
3、p型電極214からなる。
FIG. 6 shows a light beam according to a second embodiment of the present invention.
FIG. 2 is a sectional layer structure diagram of a semiconductor laser for communication. Second fruit
The embodiment is for the epitaxial growth according to the first embodiment.
Semiconductor laser diode formed on substrate 215
(LD). Semiconductor laser diode according to the present embodiment
The ion is n-type substrate 201, n-G with a layer thickness of 350 μm.
aAs (100) substrate 202, torsional bonding interface 203, layer
2 nm thick n-GaAs layer 204, 8 nm thick n-GaAs layer
In0.32Ga0.68As layer 205, 100 nm thick n-
In0.32Ga0.34Al0.34As layer 206, 1 μm thick
n-In0.32Ga 0.68As clad layer 207, layer thickness 20
0 nm n-In0.43Ga0.23Al0.34As light confinement
Layer 208, multiple quantum well active layer 209, layer thickness 200 nm
P-In 0.43Ga0.23Al0.34As light confinement layer 21
0, p-In with a layer thickness of 1 μm0.32Ga 0.68As cladding layer
211, p-In with a layer thickness of 100 nm0.32Ga0.34Al
0.34As layer 212, p-In0.32Ga0.68As layer 21
3. Consisting of a p-type electrode 214.

【0064】図7に多重量子井戸活性層209の断面構
造図を示す。多重量子井戸活性層209は、層厚10n
mのIn0.43Ga0.23Al0.34Asバリア層301と層
厚7nmのIn0.54Ga0.46Asウエル層302を交互
に2組組み合わせた層303、304とIn0.43Ga
0.23Al0.34Asバリア層305から成る。図6に示し
た半導体ダイオードにおいて、n−GaAs(100)
基板202のn型の不純物にはS 、他のn型エピタキシ
ャル層の不純物にはSiが用いられている。ド−ピング
濃度は1×1018cm-3である。p型エピタキシャル層
の不純物にはBeが用いられている。ド−ピング濃度は
5×1017cm-3である。n−GaAs層204より上
のエピタキシャル層は全て同一の結晶方位を有してお
り、n−GaAs(100)基板202に対して、基板
面に垂直な<100>方向を軸に39.3゜の角度だけ
回転した結晶方位を有している。半導体LDの共振器は
劈開およびドライエッチング等で形成する。
FIG. 7 is a sectional structural view of the multiple quantum well active layer 209. The multiple quantum well active layer 209 has a layer thickness of 10 n.
m of In 0.43 Ga 0.23 Al 0.34 As barrier layer 301 and the layer thickness 7nm In 0.54 Ga 0.46 As well layer 302 a layer 303, 304 combines two pairs alternately and an In 0.43 Ga
It consists of a 0.23 Al 0.34 As barrier layer 305. In the semiconductor diode shown in FIG. 6, n-GaAs (100)
S is used as an n-type impurity of the substrate 202, and Si is used as an impurity of the other n-type epitaxial layers. The doping concentration is 1 × 10 18 cm −3 . Be is used as an impurity of the p-type epitaxial layer. The doping concentration is 5 × 10 17 cm −3 . The epitaxial layers above the n-GaAs layer 204 all have the same crystallographic orientation, and are 39.3 ° with respect to the n-GaAs (100) substrate 202 with the <100> direction perpendicular to the substrate plane as the axis. Has a crystal orientation rotated by an angle of. The resonator of the semiconductor LD is formed by cleavage and dry etching.

【0065】本実施形態に係る光通信用の半導体レ−ザ
は、請求項13に記載の半導体発光素子に対応する。す
なわち、p−In0.32Ga0.68Asクラッド層211
が、エピタキシャル成長用基板の最表面の半導体層であ
るn−In0.32Ga0.68As層205と格子整合した半
導体であることを特徴としている。さらに、請求項14
に対応して、p−In0.32Ga0.68Asクラッド層21
1が、0.28≦W≦0.36なるIn組成wを有するInw
1-W Asであることを特徴とする。
The semiconductor laser for optical communication according to the present embodiment corresponds to the semiconductor light emitting device according to the present invention. That is, the p-In 0.32 Ga 0.68 As cladding layer 211
Is a semiconductor lattice-matched to the n-In 0.32 Ga 0.68 As layer 205 which is the outermost semiconductor layer of the substrate for epitaxial growth. Claim 14
Corresponding to the p-In 0.32 Ga 0.68 As cladding layer 21
1 is In w A having an In composition w such that 0.28 ≦ W ≦ 0.36
l 1-W As.

【0066】層厚1μmのp−In0.32Ga0.68Asク
ラッド層211は、III−V族化合物半導体中で、ガン
マ点の伝導帯下端のエネルギ準位が最も大きい材料であ
り、In0.54Ga0.46Asウエル層302との伝導帯下
端のエネルギ準位差ΔEcは室温で1.05eVという
大きな値を示す。環境温度が100°Cに高くなって
も、有効質量の小さい電子が活性層からオ−バ−フロ−
し難いので、本半導体レーザーダイオードの閾電流値の
変化は小さい。一方、両者の価電子帯下端のエネルギ準
位差ΔEvは0.12eVと小さいため、有効質量の大
きいホ−ルが多重量子井戸に均一に分布し、本半導体レ
ーザーダイオードの閾値を低く抑えることができる。結
局、本実施形態に係る半導体レーザーダイオードは優れ
た温度特性を有し得る。
The p-In 0.32 Ga 0.68 As cladding layer 211 having a thickness of 1 μm is a material having the largest energy level at the lower end of the conduction band at the gamma point among III-V compound semiconductors, and is formed of In 0.54 Ga 0.46 As. The energy level difference ΔEc at the bottom of the conduction band from the well layer 302 shows a large value of 1.05 eV at room temperature. Even when the ambient temperature rises to 100 ° C., electrons having a small effective mass overflow from the active layer.
Therefore, the change of the threshold current value of the present semiconductor laser diode is small. On the other hand, since the energy level difference ΔEv at the bottom of the valence band of both is as small as 0.12 eV, holes having a large effective mass are uniformly distributed in the multiple quantum well, and the threshold value of the present semiconductor laser diode can be kept low. it can. As a result, the semiconductor laser diode according to the present embodiment may have excellent temperature characteristics.

【0067】層厚100nmのn−In0.32Ga0.34
0.34As層206は、n−In0. 32Ga0.68As層2
05とn−In0.32Al0.68Asクラッド層207の中
間の禁制帯幅を持ち、バンド障壁を緩和して電子のクラ
ッド層への注入を容易にし動作電圧を低く保つ効果を有
する。第1の実施形態に係るエピタキシャル成長用基板
215の表面層であるn−In0.32Ga0.68As層20
5にはAlが含まれていない。このため、成長開始時に
表面の酸化膜が蒸発しやすく、高品質のエピタキシャル
層を成長させることができるという利点がある。
N-In 0.32 Ga 0.34 A having a thickness of 100 nm
l 0.34 As layer 206, n-In 0. 32 Ga 0.68 As layer 2
05 and n-In 0.32 Al 0.68 As cladding layer 207 has an intermediate bandgap, has the effect of relaxing the band barrier, facilitating injection of electrons into the cladding layer, and keeping the operating voltage low. The n-In 0.32 Ga 0.68 As layer 20 which is a surface layer of the epitaxial growth substrate 215 according to the first embodiment
5 does not contain Al. Therefore, there is an advantage that the oxide film on the surface easily evaporates at the start of the growth, and a high-quality epitaxial layer can be grown.

【0068】図8は本発明の第3の実施形態に係るエピ
タキシャル成長用基板の断面図である。本実施形態に係
るエピタキシャル成長用基板は、層厚350μmのn−
InP(100)基板401、捻り接合界面402を介
してn−InP(100)基板401と接合している層
厚2nmのn−InP層403、層厚8nmで引張歪を
有するn−In0.32Ga0.68As層404からなる。
FIG. 8 is a sectional view of an epitaxial growth substrate according to a third embodiment of the present invention. The substrate for epitaxial growth according to the present embodiment has an n-
InP (100) substrate 401, n-InP layer 403 having a thickness of 2 nm bonded to n-InP (100) substrate 401 through torsion bonding interface 402, and n-In 0.32 Ga having a thickness of 8 nm and having tensile strain. It is composed of a 0.68 As layer 404.

【0069】n−InP(100)基板401のn型の
不純物にはS、n−InP層403、n−In0.32Ga
0.68As層404のn型の不純物にはSiが用いられて
いる。ド−ピング濃度は1×1018cm-3である。n−
InP層403とn−In0. 32Ga0.68As層404
は、n−InP(100)基板401と同じ(100)
面方位を有する。n−InP層403とn−In0.32
0.68As層404の面内の<110>結晶方位の方向
は一致しており、この<110>方向とn−InP(1
00)基板401の面内の<110>結晶方向とは3
9.3゜の角度をなしている。n−InP層403とn
−In0.32Ga0.68As層404は、n−InP(10
0)基板401に対して捻り接合界面402で、基板面
に垂直な<100>方向を軸に39.3゜の角度だけ回
転して接合して形成されている。
The n-type impurities of the n-InP (100) substrate 401 include S, n-InP layer 403, n-In 0.32 Ga
Si is used as the n-type impurity of the 0.68 As layer 404. The doping concentration is 1 × 10 18 cm −3 . n-
InP layer 403 and the n-In 0. 32 Ga 0.68 As layer 404
Is the same as the n-InP (100) substrate 401 (100)
It has a plane orientation. n-InP layer 403 and n-In 0.32 G
The direction of the <110> crystal orientation in the plane of the a 0.68 As layer 404 coincides, and the <110> direction and n-InP (1
00) The <110> crystal direction in the plane of the substrate 401 is 3
The angle is 9.3 °. n-InP layer 403 and n
The -In 0.32 Ga 0.68 As layer 404 is formed of n-InP (10
0) It is formed by being rotated at an angle of 39.3 ° around a <100> direction perpendicular to the substrate surface at a twist bonding interface 402 with respect to the substrate 401.

【0070】n−In0.32Ga0.68As層404とn−
InP(100)基板401の格子不整合は−1.5%
程度であり、層厚8nmのn−In0.32Ga0.68As層
404は臨界膜厚以下の層厚を有する。第3の実施形態
に係るエピタキシャル成長用基板はInP基板同士を接
合させたものであり、酸化膜の蒸発温度がGaAs基板
の場合より低いため、GaAs基板より接合が容易であ
るという特徴を有する。また、第3の実施形態に係るエ
ピタキシャル成長用基板上に第2の実施形態に係る光通
信用の半導体レ−ザのエピタキシャル層部分を成長させ
ることによって、InP基板上の高温度特性のレーザー
ダイオードが得られる。
The n-In 0.32 Ga 0.68 As layer 404 and the n-
Lattice mismatch of InP (100) substrate 401 is -1.5%
The n-In 0.32 Ga 0.68 As layer 404 having a thickness of about 8 nm has a layer thickness equal to or less than the critical thickness. The substrate for epitaxial growth according to the third embodiment is obtained by bonding InP substrates to each other, and has a feature that bonding is easier than that of a GaAs substrate because the evaporation temperature of an oxide film is lower than that of a GaAs substrate. Further, by growing the epitaxial layer portion of the semiconductor laser for optical communication according to the second embodiment on the substrate for epitaxial growth according to the third embodiment, a laser diode having high temperature characteristics on an InP substrate can be obtained. can get.

【0071】図9は本発明の第4の実施形態に係るエピ
タキシャル成長用基板の断面図である。第4の実施形態
に係るエピタキシャル成長用基板は、層厚350μmの
n−InP(100)基板501、捻り接合界面502
を介してn−InP(100)基板501と接合してい
る層厚2nmのn−InP層503、層厚8nmの圧縮
歪を有するn−In0.75Ga0.25As層504からな
る。不純物と不純物濃度は上記第3の実施形態と同じで
ある。捻り接合界面502は捻り接合界面402と同様
にして形成することができる。n−In0.75Ga0.25
s層504とn−InP(100)基板501の格子不
整合は+1.5%程度であり、層厚8nmのn−In
0.75Ga0.25As層504は臨界膜厚以下の層厚を有す
る。
FIG. 9 is a sectional view of an epitaxial growth substrate according to a fourth embodiment of the present invention. The substrate for epitaxial growth according to the fourth embodiment includes an n-InP (100) substrate 501 having a layer thickness of 350 μm, a torsional junction interface 502.
, An n-InP layer 503 having a thickness of 2 nm and an n-In 0.75 Ga 0.25 As layer 504 having a compressive strain of 8 nm in thickness, which are joined to an n-InP (100) substrate 501 through the substrate. The impurities and the impurity concentrations are the same as in the third embodiment. The torsional joint interface 502 can be formed in the same manner as the torsional joint interface 402. n-In 0.75 Ga 0.25 A
The lattice mismatch between the s layer 504 and the n-InP (100) substrate 501 is about + 1.5%, and the n-In
The 0.75 Ga 0.25 As layer 504 has a thickness less than the critical thickness.

【0072】図10は本発明の第5の実施形態としての
医療用の半導体レ−ザの断面層構造図である。第5の実
施形態としての医療用半導体レ−ザは図9に記載した第
4の実施形態に係るエピタキシャル成長用基板上に形成
されたレーザーダイオードである。本実施形態に係る医
療用半導体レ−ザは、図9記載のエピタキシャル成長用
基板と同じ構造である基板613、層厚200nmのn
−In0.75Ga0.25Asバッファ層605、層厚1μm
のn−In0.75Al0.25Asクラッド層606、層厚2
00nmのn−In0.75Ga0.25As光閉じこめ層60
7、多重量子井戸活性層608、層厚200nmのp−
In0.75Ga0.25As光閉じこめ層609、層厚1μm
のp−In0.75Al0.25Asクラッド層610、層厚2
00nmのp−In0.75Ga0.25As層611、p型電
極612からなる。
FIG. 10 is a sectional view showing a layer structure of a medical semiconductor laser according to a fifth embodiment of the present invention. The medical semiconductor laser according to the fifth embodiment is a laser diode formed on the substrate for epitaxial growth according to the fourth embodiment shown in FIG. The medical semiconductor laser according to the present embodiment has a substrate 613 having the same structure as the epitaxial growth substrate shown in FIG.
-In 0.75 Ga 0.25 As buffer layer 605, layer thickness 1 μm
N-In 0.75 Al 0.25 As clad layer 606, layer thickness 2
00 nm n-In 0.75 Ga 0.25 As optical confinement layer 60
7, multiple quantum well active layer 608, 200 nm p-type
In 0.75 Ga 0.25 As optical confinement layer 609, thickness 1 μm
P-In 0.75 Al 0.25 As clad layer 610, layer thickness 2
It comprises a p-In 0.75 Ga 0.25 As layer 611 of 00 nm and a p-type electrode 612.

【0073】図11に多重量子井戸活性層608の断面
構造図を示す。多重量子井戸活性層608は、層厚10
nmのIn0.75Ga0.25Asバリア層701と層厚7n
mのInAsウエル層702を交互に2層組み合わせた
層703、704と層厚10nmのIn0.75Ga0.25
sバリア層705から成る。In0.75Ga0.25Asバリ
ア層701とInAsウエル層702の格子不整合は
1.5%程度であり、層厚7nmのInAsウエル層7
02は臨界膜厚以下の層厚を有する。
FIG. 11 is a sectional view showing the structure of the multiple quantum well active layer 608. The multiple quantum well active layer 608 has a thickness of 10
nm In 0.75 Ga 0.25 As barrier layer 701 and layer thickness 7 n
layers 703 and 704 in which two InAs well layers 702 are alternately combined, and In 0.75 Ga 0.25 A having a thickness of 10 nm.
The s barrier layer 705 is formed. The lattice mismatch between the In 0.75 Ga 0.25 As barrier layer 701 and the InAs well layer 702 is about 1.5%, and the InAs well layer 7 has a thickness of 7 nm.
02 has a layer thickness equal to or less than the critical thickness.

【0074】図10に示した第5の実施形態に係る半導
体レ−ザは波長2.7μmで発振する特性を有する。波
長2.7μm帯は最大の水の吸収波長帯があり、生体は
水を多量に含むため、波長2.7μm帯のレ−ザはレ−
ザメス等の医療器具への応用が可能である。通常、In
P基板上にレーザーダイオードを形成する場合は、ウエ
ル層の臨界膜厚による制限のため、波長2.1μmが限
界であるが、本発明に係るエピタキシャル成長用基板上
にレーザーダイオードを形成することによって、従来と
同じ材料で波長2.7μm帯の半導体レ−ザをInP基
板上に実現できる。InP基板上のレーザーダイオード
は光閉じこめが大きく、キャリア濃度の制御も容易であ
るという特徴を有する。
The semiconductor laser according to the fifth embodiment shown in FIG. 10 has a characteristic of oscillating at a wavelength of 2.7 μm. The 2.7 μm wavelength band has a maximum water absorption wavelength band, and a living body contains a large amount of water. Therefore, the 2.7 μm wavelength laser is a laser.
It can be applied to medical instruments such as Zames. Usually In
When a laser diode is formed on a P substrate, the wavelength is limited to 2.1 μm because of the limitation due to the critical thickness of the well layer. However, by forming the laser diode on the epitaxial growth substrate according to the present invention, A semiconductor laser having a wavelength band of 2.7 μm can be realized on an InP substrate by using the same material as that of the related art. The laser diode on the InP substrate has characteristics that light confinement is large and carrier concentration can be easily controlled.

【0075】本発明の第6の実施形態は、上記記載の第
5の実施形態に係る医療用の半導体レ−ザの活性層部分
のみを変えた医療用の半導体レ−ザに関する。図12
は、第6の実施形態に係る半導体レ−ザの多重量子井戸
活性層部分の断面図である。第6の実施形態における多
重量子井戸活性層810は、層厚10nmのIn0. 75
0.25Asバリア層801と層厚5nmのInAs0.99
0.01ウエル層802とを交互に4組組み合わせた層8
03、804、805、806、807、808と、層
厚10nmのIn0.75Ga0.25Asバリア層809から
成る。In0. 75Ga0.25Asバリア層801とInAs
0.990.01ウエル層802の格子不整合は1.4%程度
であり、多重量子井戸活性層810の歪量と層厚は臨界
膜厚以下である。InAsウエル層の替わりに、より禁
制帯幅の小さいInAs0.99 0.01ウエル層802を用
いることで、発振波長を2.7μmに固定したまま量子
井戸のウエル層厚を5nmに減らし、ウエル層数を4層
に増やすことができる。ウエル層数を増やすことによ
り、レーザーダイオードの特性温度は向上する。
The sixth embodiment of the present invention is the sixth embodiment of the present invention.
Active Layer Portion of Medical Semiconductor Laser According to Fifth Embodiment
The present invention relates to a semiconductor laser for medical use in which only the semiconductor laser is changed. FIG.
Is a multiple quantum well of a semiconductor laser according to a sixth embodiment.
It is sectional drawing of an active layer part. In the sixth embodiment,
The quantum well active layer 810 has a 10 nm thick In layer.0. 75G
a0.25As barrier layer 801 and 5 nm thick InAs0.99
N0.01Layer 8 in which four sets of well layers 802 are alternately combined
03, 804, 805, 806, 807, 808, and layers
10 nm thick In0.75Ga0.25From the As barrier layer 809
Become. In0. 75Ga0.25As barrier layer 801 and InAs
0.99N0.01The lattice mismatch of the well layer 802 is about 1.4%.
The strain amount and the layer thickness of the multiple quantum well active layer 810 are critical.
It is less than the film thickness. Forbidden instead of InAs well layer
InAs with small band width0.99N 0.01Using well layer 802
The quantum wavelength while keeping the oscillation wavelength fixed at 2.7 μm.
Reduce the well layer thickness of the well to 5 nm and reduce the number of well layers to 4
Can be increased. By increasing the number of well layers
As a result, the characteristic temperature of the laser diode is improved.

【0076】ウエル層数を2層にして、ウエル層厚とN
組成を増やして、3μm以上の波長で発振するレーザー
ダイオードを作ることも可能である。図13は本発明の
第7の実施形態に係るエピタキシャル成長用基板の断面
図である。第7の実施形態に係るエピタキシャル成長用
基板は、層厚350μmのn−GaAs(100)基板
901、捻り接合界面902を介してn−GaAs(1
00)基板901と接合している層厚2nmのn−Ga
As層903、層厚1nmのn−GaN層904、層厚
2nmのn−Al0.30Ga0.70N層905からなる。不
純物と不純物濃度は上記第3の実施形態と同じく、1×
1018cm-3である。捻り接合界面902は、捻り接合
界面502と同様に、接合界面で結晶方位を回転させて
形成される。
The number of well layers is set to two, and the well layer thickness and N
By increasing the composition, a laser diode that oscillates at a wavelength of 3 μm or more can be produced. FIG. 13 is a sectional view of a substrate for epitaxial growth according to the seventh embodiment of the present invention. The substrate for epitaxial growth according to the seventh embodiment includes an n-GaAs (100) substrate 901 having a layer thickness of 350 μm, and an n-GaAs (1)
00) n-Ga having a thickness of 2 nm bonded to the substrate 901
An As layer 903, an n-GaN layer 904 having a thickness of 1 nm, and an n-Al 0.30 Ga 0.70 N layer 905 having a thickness of 2 nm. The impurity and the impurity concentration are 1 × as in the third embodiment.
It is 10 18 cm -3 . The torsional bonding interface 902 is formed by rotating the crystal orientation at the bonding interface, similarly to the torsional bonding interface 502.

【0077】以下、第7の実施形態に係るエピタキシャ
ル成長用基板の作製方法について説明する。GSMBE
成長法を用いて、サファイアC面上にn型GaN低温バ
ッファ層を400°Cの低温で100nm成長させた
後、成長温度を700°Cにしてn型GaNバッファ層
を3μm成長させる。このGaN低温バッファ層の効果
により、表面は鏡面になる。N源には窒素を高周波プラ
ズマで分解したラジカル窒素を用いる。GSMBE成長
では低温でGaNが成長でき、その結晶構造はGaAs
と同様の閃亜鉛鉱型になる。
Hereinafter, a method of manufacturing the substrate for epitaxial growth according to the seventh embodiment will be described. GSMBE
After growing an n-type GaN low-temperature buffer layer on a sapphire C-plane at a low temperature of 400 ° C. by 100 nm by using the growth method, the n-type GaN buffer layer is grown to 3 μm at a growth temperature of 700 ° C. Due to the effect of the GaN low-temperature buffer layer, the surface becomes a mirror surface. As the N source, radical nitrogen obtained by decomposing nitrogen by high-frequency plasma is used. In GSMBE growth, GaN can be grown at a low temperature, and its crystal structure is GaAs.
It becomes the same sphalerite type as.

【0078】さらに、層厚2nmのn−Al0.30Ga
0.70N層905、層厚1nmのn−GaN層904を成
長させ、基板温度を650°Cに下げ層厚1nmのn−
GaAs層903を成長させる。nド−パントにはS
i、pド−パントにはBeを用いる。このエピタキシャ
ル基板を真空中でn−GaAs(100)基板901と
捻り接合する。サファイア基板とn型GaNバッファ層
とをエッチングで除去することにより、n−Al0.30
0.70N層905を表面層とする本実施形態に係るエピ
タキシャル成長用基板を得ることができる。
Further, a 2 nm thick n-Al 0.30 Ga
A 0.70 N layer 905 and a 1 nm thick n-GaN layer 904 are grown, the substrate temperature is reduced to 650 ° C., and a 1 nm thick n-GaN layer 904 is grown.
A GaAs layer 903 is grown. S for n-punt
Be is used for i and p dopants. This epitaxial substrate is torsionally bonded to an n-GaAs (100) substrate 901 in a vacuum. By removing the sapphire substrate and the n-type GaN buffer layer by etching, n-Al 0.30 G
The substrate for epitaxial growth according to the present embodiment having the a 0.70 N layer 905 as the surface layer can be obtained.

【0079】第7の実施形態に係るエピタキシャル成長
用基板は請求項12記載のエピタキシャル成長用基板に
対応しており、最表面の半導体層がAlY Ga1-Y
(0<Y<1)であることを特徴としている。図14は
本発明の第8の実施形態としての光情報処理用の青色半
導体レ−ザの断面層構造図である。光情報処理用の青色
半導体レ−ザは光ディスクの読み出し用又は書き込み用
の光源として用いられる。本実施形態に係る光情報処理
用青色半導体レ−ザは図13記載の第7の実施形態に係
るエピタキシャル成長用基板上に形成されたレーザーダ
イオードである。
The substrate for epitaxial growth according to the seventh embodiment corresponds to the substrate for epitaxial growth according to claim 12, wherein the semiconductor layer on the outermost surface is Al Y Ga 1 -YN.
(0 <Y <1). FIG. 14 is a sectional layer structure diagram of a blue semiconductor laser for optical information processing according to an eighth embodiment of the present invention. A blue semiconductor laser for optical information processing is used as a light source for reading or writing on an optical disk. The blue semiconductor laser for optical information processing according to the present embodiment is a laser diode formed on the substrate for epitaxial growth according to the seventh embodiment shown in FIG.

【0080】本実施形態に係る光情報処理用青色半導体
レ−ザは、図13に記載のエピタキシャル成長用基板と
同じ構造である基板1014、層厚1μmのn−Al
0.30Ga0.70Nクラッド層1006、層厚100nmの
n−GaN光閉じこめ層1007、多重量子井戸活性層
1008、層厚100nmのp−GaN光閉じこめ層1
009、層厚0.8μmのp−Al0.30Ga0.70Nクラ
ッド層1010、層厚200nmのp−Al0.10Ga
0.90N層1011、層厚400nmのp−GaN層10
12、p型電極1013からなる。
The blue semiconductor laser for optical information processing according to the present embodiment has a substrate 1014 having the same structure as the substrate for epitaxial growth shown in FIG.
0.30 Ga 0.70 N cladding layer 1006, 100 nm-thick n-GaN optical confinement layer 1007, multiple quantum well active layer 1008, 100 nm-thick p-GaN optical confinement layer 1
009, p-Al 0.30 Ga 0.70 N cladding layer 1010 having a thickness of 0.8 μm, p-Al 0.10 Ga having a thickness of 200 nm
0.90 N layer 1011, 400 nm-thick p-GaN layer 10
12, a p-type electrode 1013.

【0081】図15は、第8の実施形態に係る半導体レ
−ザの多重量子井戸活性層1008の断面図である。多
重量子井戸活性層1008は、層厚5nmのIn0.05
0. 95Nバリア層1101と層厚2.5nmのIn0.20
Ga0.80Nウエル層1102を交互に4組組み合わせた
層1103、1104、1105、1106、110
7、1108と層厚5nmのIn0.05Ga0.95Nバリア
1109からなる。
FIG. 15 is a sectional view of a multiple quantum well active layer 1008 of the semiconductor laser according to the eighth embodiment. The multiple quantum well active layer 1008 is made of In 0.05 G having a thickness of 5 nm.
an In 0.20 of a 0. 95 N barrier layer 1101 and the layer thickness 2.5nm
Layers 1103, 1104, 1105, 1106, 110 in which four sets of Ga 0.80 N well layers 1102 are alternately combined
7 and 1108 and an In 0.05 Ga 0.95 N barrier 1109 having a layer thickness of 5 nm.

【0082】本実施形態に係る青色半導体レ−ザは、本
発明に係る3元基板1014の上に形成されているた
め、高品質のLD結晶を成長させることができる。その
レーザーダイオードの結晶構造はGaAsと同様の閃亜
鉛鉱型になり、活性層のホ−ルの質量が小さくなる傾向
があるため、レーザーダイオードの閾電流値の低減に効
果的である。
Since the blue semiconductor laser according to this embodiment is formed on the ternary substrate 1014 according to the present invention, a high-quality LD crystal can be grown. The crystal structure of the laser diode becomes a zinc-blende type similar to that of GaAs, and the mass of the hole in the active layer tends to be small, which is effective in reducing the threshold current value of the laser diode.

【0083】本実施形態において用いられる基板101
4はn型の伝導型を有するので、図14に示すように、
基板1014の裏面にn型電極1000を形成できる。
本実施形態に係る青色半導体レ−ザのp型電極1013
側をダイヤモンド・ヒ−トシンクに融着することによ
り、放熱性に優れた青色レーザーダイオードを提供する
ことができる。また、基板として安価なGaAsを用い
ることができるという利点がある。
The substrate 101 used in this embodiment
4 has an n-type conductivity type, as shown in FIG.
An n-type electrode 1000 can be formed on the back surface of the substrate 1014.
Blue semiconductor laser p-type electrode 1013 according to this embodiment
By fusing the side to a diamond heat sink, a blue laser diode having excellent heat dissipation can be provided. Further, there is an advantage that inexpensive GaAs can be used as the substrate.

【0084】図16は本発明の第9の実施形態に係るエ
ピタキシャル成長用基板の断面図である。本実施形態に
係るエピタキシャル成長用基板は、層厚350μmのサ
ファイア基板1201、GaNバッファ層1202、捻
り接合界面1203を介してGaNバッファ層1202
と接合している層厚1nmのn−GaN層1204、層
厚2nmのn−Al0.30Ga0.70N層1205からな
る。
FIG. 16 is a sectional view of a substrate for epitaxial growth according to a ninth embodiment of the present invention. The substrate for epitaxial growth according to the present embodiment includes a sapphire substrate 1201 having a thickness of 350 μm, a GaN buffer layer 1202, and a GaN buffer layer 1202 through a twisted junction interface 1203.
And a 1 nm thick n-GaN layer 1204 and a 2 nm thick n-Al 0.30 Ga 0.70 N layer 1205.

【0085】不純物と不純物濃度は上記第3の実施例と
同様である。捻り接合界面1203は、捻り接合界面1
002と同様に、接合界面で結晶方位を回転させて形成
される。本実施形態に係るエピタキシャル成長用基板は
通常のサファイア基板上の青色LEDを提供するための
基板である。図17は本発明の第10の実施形態に係る
エピタキシャル成長用基板の断面図である。第10の実
施形態に係るエピタキシャル成長用基板は、層厚350
μmのサファイア基板1301、GaNバッファ層13
02、捻り接合界面1303を介してGaNバッファ層
1302と接合している層厚1nmのn−GaN層13
04、層厚2nmのn−In0.70Ga0.30N層1305
からなる。
The impurities and the impurity concentrations are the same as in the third embodiment. The torsional bonding interface 1203 is the torsional bonding interface 1
Similarly to 002, it is formed by rotating the crystal orientation at the bonding interface. The substrate for epitaxial growth according to the present embodiment is a substrate for providing a blue LED on a normal sapphire substrate. FIG. 17 is a sectional view of the substrate for epitaxial growth according to the tenth embodiment of the present invention. The substrate for epitaxial growth according to the tenth embodiment has a layer thickness of 350
μm sapphire substrate 1301, GaN buffer layer 13
02, n-GaN layer 13 having a thickness of 1 nm which is bonded to GaN buffer layer 1302 via torsional bonding interface 1303
04, 2 nm thick n-In 0.70 Ga 0.30 N layer 1305
Consists of

【0086】不純物と不純物濃度は上記第3の実施形態
と同様である。捻り接合界面1203は捻り接合界面1
002と同様に接合界面で結晶方位を回転させて形成さ
れる。本実施形態に係るエピタキシャル成長用基板はサ
ファイア基板上の赤色LEDを提供するための基板であ
る。本実施形態に係るエピタキシャル成長用基板上にn
−In0.70Ga0.30N層1305と格子整合するn型又
はp型のIn0.70Al0.30Nクラッド層とn−InN層
を発光層として用いれば、高輝度赤色発光ダイオード
(LED)を形成することができる。波長については発
光層にSiをド−ピングすることにより、不純物準位で
発光するため、赤色発光が得られる。これにより赤、
青、緑の三原色がGaN系LEDで形成できる。赤、
青、緑の三原色が揃うことで、カラ−プリンタやディス
プレイに大きな需要をもつ応用が開ける。
The impurities and the impurity concentrations are the same as in the third embodiment. The torsional bonding interface 1203 is the torsional bonding interface 1
Similar to 002, it is formed by rotating the crystal orientation at the bonding interface. The substrate for epitaxial growth according to the present embodiment is a substrate for providing a red LED on a sapphire substrate. On the substrate for epitaxial growth according to the present embodiment, n
By using an n-type or p-type In 0.70 Al 0.30 N cladding layer and an n-InN layer which are lattice-matched with the -In 0.70 Ga 0.30 N layer 1305 as a light emitting layer, a high-luminance red light emitting diode (LED) can be formed. it can. Regarding the wavelength, doping of Si into the light emitting layer causes light emission at the impurity level, so that red light emission is obtained. This makes it red,
Three primary colors of blue and green can be formed by the GaN-based LED. Red,
The availability of the three primary colors of blue and green opens applications that have great demand for color printers and displays.

【0087】図18は、本発明の第11の実施形態に係
るエピタキシャル成長用基板の断面図である。本実施形
態に係るエピタキシャル成長用基板は、層厚350μm
のn−Si基板1401、捻り接合界面1402を介し
てn−Si基板1401と接合している層厚1nmのn
−Si層1403、層厚2nmのn−GaN層140
4、層厚2nmのn−Al0.30Ga0.70N層1405か
らなる。
FIG. 18 is a sectional view of an epitaxial growth substrate according to an eleventh embodiment of the present invention. The epitaxial growth substrate according to this embodiment has a layer thickness of 350 μm.
N-Si substrate 1401, n having a layer thickness of 1 nm bonded to n-Si substrate 1401 via torsional bonding interface 1402
-Si layer 1403, n-GaN layer 140 having a thickness of 2 nm
4. An n-Al 0.30 Ga 0.70 N layer 1405 having a thickness of 2 nm.

【0088】本実施形態に係るエピタキシャル成長用基
板は、n−Si基板上のレーザーダイオードを提供する
ためのエピタキシャル成長用基板である。n−Si基板
は安価であり、SiのLSI技術と光素子との融合デバ
イスが実現できる。例えば、LSIボ−ド間の光インタ
コネクション等に応用することができる。図19は、本
発明の第12の実施形態に係るエピタキシャル成長用基
板の断面図である。本実施形態に係るエピタキシャル成
長用基板は、層厚350μmのn−GaAs(100)
基板1501、捻り接合界面1502を介してn−Ga
As(100)基板1501と接合している層厚2nm
のn−In0.32Ga0.68As層1503からなる。
The substrate for epitaxial growth according to the present embodiment is a substrate for epitaxial growth for providing a laser diode on an n-Si substrate. Since the n-Si substrate is inexpensive, a fusion device of the LSI technology of Si and the optical element can be realized. For example, the present invention can be applied to optical interconnection between LSI boards and the like. FIG. 19 is a sectional view of the substrate for epitaxial growth according to the twelfth embodiment of the present invention. The substrate for epitaxial growth according to the present embodiment is made of n-GaAs (100) having a layer thickness of 350 μm.
N-Ga via the substrate 1501 and the torsional joint interface 1502
Layer thickness 2 nm bonded to As (100) substrate 1501
Of the n-In 0.32 Ga 0.68 As layer 1503.

【0089】本実施形態に係るエピタキシャル成長用基
板は、請求項8に対応するものであり、接合面内の結晶
方位の方向が異なる隣接する2つの半導体層又は基板と
一つの半導体層の内の1つが最表面の3元半導体層n−
In0.32Ga0.68As層1503であることを特徴とす
るものである。図20は、本発明の第13の実施形態に
係るエピタキシャル成長用基板の断面図である。本実施
形態に係るエピタキシャル成長用基板は、層厚350μ
mのn−GaAs(100)基板1601、捻り接合界
面1602を介してn−GaAs(100)基板160
1と接合している層厚2nmのn−In0.80Ga0.20
層1603からなる。本実施形態は請求項8および請求
項11に対応するものである。
The substrate for epitaxial growth according to the present embodiment corresponds to claim 8, wherein two adjacent semiconductor layers or substrates having different crystal orientations in the junction plane and one of the one semiconductor layer are included. One is the outermost ternary semiconductor layer n−
It is characterized by being an In 0.32 Ga 0.68 As layer 1503. FIG. 20 is a sectional view of the substrate for epitaxial growth according to the thirteenth embodiment of the present invention. The substrate for epitaxial growth according to this embodiment has a layer thickness of 350 μm.
m-n-GaAs (100) substrate 1601, n-GaAs (100) substrate 160 via torsional junction interface 1602
N-In 0.80 Ga 0.20 P with a layer thickness of 2 nm joined to
The layer 1603 is formed. This embodiment corresponds to claims 8 and 11.

【0090】すなわち、接合面内の結晶方位の方向が異
なる隣接する2つの半導体層1601、1603の内の
1つが最表面の3元半導体層n−In0.80Ga0.20P層
1603であるとともに、最表面の半導体層であるIn
X2Ga1-X2P層1603のIn組成X2が0.76≦X
2≦0.84であることを特徴とするものである。本実
施形態における層厚2nmのn−In0.80Ga0.20P層
1603はn−In0. 32Ga0.68As層やn−In0.32
Al0.68As層と格子整合するので、第2の実施形態に
おけるn−In0.32Ga0.68As層211をクラッド層
とする、温度特性に優れたレーザーダイオードを成長で
きる。
That is, one of two adjacent semiconductor layers 1601 and 1603 having different crystal orientations in the junction plane is the outermost ternary semiconductor layer n-In 0.80 Ga 0.20 P layer 1603 and In which is a semiconductor layer on the surface
X2 an In composition X2 of the Ga 1-X2 P layer 1603 0.76 ≦ X
It is characterized in that 2 ≦ 0.84. N-In 0.80 Ga 0.20 P layer 1603 having a thickness of 2nm in this embodiment n-In 0. 32 Ga 0.68 As layer and n-an In 0.32
Since the lattice matching is performed with the Al 0.68 As layer, a laser diode having excellent temperature characteristics can be grown using the n-In 0.32 Ga 0.68 As layer 211 of the second embodiment as a cladding layer.

【0091】図21は、本発明の第14の実施形態に係
るエピタキシャル成長用基板の断面図である。本実施形
態に係るエピタキシャル成長用基板は、層厚350μm
のn−InP(100)基板1701、n−In0.32
0.68As層1702、捻り接合界面1703を介して
n−In0.32Ga0.68As層1702と接合している層
厚2nmのn−In0.32Ga0.68As層1704からな
る。本実施形態は請求項8に対応する。本実施形態に係
るエピタキシャル成長用基板においては、捻り接合界面
1703を挟む両側の半導体層が同じ3元半導体層であ
ることを特徴とする。このため、捻り接合界面の両側の
半導体層の接合が容易になるという特徴を有する。
FIG. 21 is a sectional view of an epitaxial growth substrate according to a fourteenth embodiment of the present invention. The epitaxial growth substrate according to this embodiment has a layer thickness of 350 μm.
N-InP (100) substrate 1701, n-In 0.32 G
An a 0.68 As layer 1702 and a 2 nm thick n-In 0.32 Ga 0.68 As layer 1704 joined to the n-In 0.32 Ga 0.68 As layer 1702 via the torsional junction interface 1703. This embodiment corresponds to claim 8. The substrate for epitaxial growth according to the present embodiment is characterized in that the semiconductor layers on both sides of the torsional junction interface 1703 are the same ternary semiconductor layer. For this reason, there is a feature that the bonding of the semiconductor layers on both sides of the torsional bonding interface is facilitated.

【0092】図22は、本発明の第15の実施形態に係
るエピタキシャル成長用基板の断面図である。本実施形
態に係るエピタキシャル成長用基板は、層厚350μm
のn−Si基板1801、捻り接合界面1802を介し
てn−Si基板1801と接合している層厚1nmのn
−Si層1803、層厚2nmのn−SiGe層180
4、層厚2nmのn−CSiGe層1805からなる。
本実施形態に係るエピタキシャル成長用基板は、n−S
i基板上に形成されるSiGe系半導体発光素子を提供
するためのエピタキシャル成長用基板である。本実施形
態に係るエピタキシャル成長用基板は、最表面が3元半
導体n−CSiGe層1805であるとともに、捻り接
合界面1802を挟む両側の半導体n−Si基板180
1、n−Si層1803が同じ種類の半導体層であるこ
とを特徴とする。このため、捻り接合界面の両側の半導
体層の接合が容易であるという利点を有する。n−Si
基板は安価であり、SiのLSI技術と光素子との融合
デバイスが実現できる。
FIG. 22 is a sectional view of an epitaxial growth substrate according to a fifteenth embodiment of the present invention. The epitaxial growth substrate according to this embodiment has a layer thickness of 350 μm.
N-Si substrate 1801, n-layer having a thickness of 1 nm bonded to n-Si substrate 1801 via torsional bonding interface 1802
-Si layer 1803, n-SiGe layer 180 having a thickness of 2 nm
4. An n-CSiGe layer 1805 having a thickness of 2 nm.
The substrate for epitaxial growth according to the present embodiment has n-S
This is a substrate for epitaxial growth for providing a SiGe-based semiconductor light emitting device formed on an i-substrate. In the substrate for epitaxial growth according to the present embodiment, the outermost surface is a ternary semiconductor n-CSiGe layer 1805, and the semiconductor n-Si substrates 180 on both sides sandwiching the torsional junction interface 1802.
1. The feature is that the n-Si layer 1803 is a semiconductor layer of the same kind. For this reason, there is an advantage that the bonding of the semiconductor layers on both sides of the torsional bonding interface is easy. n-Si
The substrate is inexpensive, and a fusion device of Si LSI technology and an optical element can be realized.

【0093】[0093]

【発明の効果】本発明に係るエピタキシャル成長用基板
上に形成された光通信用半導体レ−ザは、GaN系窒化
物を除くIII−V族化合物半導体の中では最も伝導電子
帯下端のエネルギ準位が大きい高品質のIn0.32Al
0.68As層をクラッド層として有しており、In0.54
0.46As層を量子井戸活性層のウエル層として有して
いる。両者の伝導電子帯下端のエネルギ準位の差ΔEc
は1.05eVと大きく、価電子帯上端のエネルギ準位
の差ΔEvは0.12eVと小さい。
The semiconductor laser for optical communication formed on the substrate for epitaxial growth according to the present invention has the lowest energy level at the lower end of the conduction electron band among the III-V compound semiconductors excluding GaN-based nitride. High quality In 0.32 Al
It has a 0.68 As layer as a cladding layer and has an In 0.54 G
a It has a 0.46 As layer as a well layer of the quantum well active layer. The difference ΔEc between the energy levels at the bottom of the conduction band of the two.
Is as large as 1.05 eV, and the difference ΔEv between the energy levels at the upper end of the valence band is as small as 0.12 eV.

【0094】本発明に係るエピタキシャル成長用基板に
格子整合したIn0.32Al0.68As/In0.32Ga0.68
Asヘテロ界面のΔEcは0.77eVである。一方、
従来のレーザーダイオードが形成されるInP基板に格
子整合したIn0.52Al0.48As/InPヘテロ界面の
ΔEcは0.27eVである。本発明のΔEcの方が約
3倍大きい。
In 0.32 Al 0.68 As / In 0.32 Ga 0.68 lattice-matched to the epitaxial growth substrate according to the present invention.
ΔEc at the As hetero interface is 0.77 eV. on the other hand,
ΔEc of the In 0.52 Al 0.48 As / InP hetero interface lattice-matched to the InP substrate on which the conventional laser diode is formed is 0.27 eV. ΔEc of the present invention is about three times larger.

【0095】本発明に係る光通信用半導体発光素子は、
ΔEcが光通信用半導体発光素子の中では最も大きいた
め、電子の閉じこめ効率が高く、キャリアのオ−バ−フ
ロ−がほとんど生じない。そのため、環境温度に対する
発光素子の閾電流値の変化が小さく、室温において15
0Kを越える特性温度が期待できる。ΔEvが小さいた
め、一部のウエル層へのホ−ルの局在が生じないので、
安定した波長と低閾電流値を有し、かつ、変調特性に優
れた半導体発光素子を得ることができる。
The semiconductor light emitting device for optical communication according to the present invention comprises:
Since ΔEc is the largest among the semiconductor light emitting devices for optical communication, the electron trapping efficiency is high, and carrier overflow hardly occurs. Therefore, the change in the threshold current value of the light emitting element with respect to the ambient temperature is small,
A characteristic temperature exceeding 0K can be expected. Since ΔEv is small, no localization of holes occurs in some of the well layers.
A semiconductor light emitting device having a stable wavelength and a low threshold current value and having excellent modulation characteristics can be obtained.

【0096】本発明に係る半導体発光素子においては、
成長層を構成するV族元素としてはAsしか用いないの
で、界面はIII族元素の切り替えだけで成長させること
ができる。このため、急峻な界面のレーザーダイオード
構造を容易に作製することができる。本発明のエピタキ
シャル成長用基板により、波長2.7μmで発振する医
療応用半導体レ−ザをInP基板上に実現させることが
できる。InP基板上のレーザーダイオードは光閉じこ
めが大きく、キャリア濃度の制御も容易であるという利
点を有する。
In the semiconductor light emitting device according to the present invention,
Since only As is used as the group V element constituting the growth layer, the interface can be grown only by switching the group III element. Therefore, a laser diode structure having a steep interface can be easily manufactured. By using the substrate for epitaxial growth of the present invention, a medical application semiconductor laser oscillating at a wavelength of 2.7 μm can be realized on an InP substrate. The laser diode on the InP substrate has an advantage that light confinement is large and carrier concentration can be easily controlled.

【0097】本発明に係る半導体発光素子を用いて形成
した青色半導体レ−ザは、本発明に係る3元基板上に形
成されているため、高品質のレーザーダイオード結晶を
成長させることができる。そのレーザーダイオードの結
晶構造はGaAsと同様の閃亜鉛鉱型になり、活性層の
ホ−ルの質量が小さくなる傾向があるため、レーザーダ
イオードの閾電流値の低減に効果的である。
Since the blue semiconductor laser formed by using the semiconductor light emitting device according to the present invention is formed on the ternary substrate according to the present invention, a high-quality laser diode crystal can be grown. The crystal structure of the laser diode becomes a zinc-blende type similar to that of GaAs, and the mass of the hole in the active layer tends to be small, which is effective in reducing the threshold current value of the laser diode.

【0098】また、本発明に係るエピタキシャル成長用
基板はn型の伝導型を有するので基板裏面にn型電極を
形成でき、ダイヤモンド・ヒ−トシンクにp型電極側を
融着することにより、放熱性に優れた青色レーザーダイ
オードを作製することができる。また、基板として安価
なGaAsやSiを用いることができるという点があ
る。
Further, since the epitaxial growth substrate according to the present invention has an n-type conductivity type, an n-type electrode can be formed on the back surface of the substrate, and heat dissipation can be achieved by fusing the p-type electrode side to a diamond heat sink. It is possible to produce a blue laser diode excellent in quality. Further, there is a point that inexpensive GaAs or Si can be used as the substrate.

【0099】本発明に係るエピタキシャル成長用基板を
3元基板として形成した場合には、基板上に、GaN系
の高輝度赤色発光ダイオードを形成することができる。
これにより、赤、青、緑の三原色をGaN系発光ダイオ
ードで形成でき、カラ−プリンタやディスプレイに大き
な需要をもつ応用が開ける。本発明は、比較的容易にあ
らゆる組成の3元基板を提供できるので、材料の選択の
自由度が広がり、従来では不可能な波長帯で発光する高
性能のレーザーダイオードや発光ダイオードを実現する
ことができる。
When the substrate for epitaxial growth according to the present invention is formed as a ternary substrate, a GaN-based high-brightness red light emitting diode can be formed on the substrate.
Thereby, the three primary colors of red, blue and green can be formed by the GaN-based light emitting diodes, which opens applications that have great demand for color printers and displays. According to the present invention, a ternary substrate having any composition can be provided relatively easily, so that the degree of freedom in material selection is widened, and a high-performance laser diode or light-emitting diode that emits light in a wavelength band that has been impossible in the past can be realized. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る基板とその上の成長を示す断面図
である。
FIG. 1 is a cross-sectional view showing a substrate according to the present invention and growth thereon.

【図2】第1の実施形態に係るエピタキシャル成長用基
板の断面図である。
FIG. 2 is a cross-sectional view of the substrate for epitaxial growth according to the first embodiment.

【図3】本発明の第1の実施形態に係るエピタキシャル
成長用基板の作製方法を示す概念図である。
FIG. 3 is a conceptual diagram illustrating a method for manufacturing an epitaxial growth substrate according to the first embodiment of the present invention.

【図4】第1の実施形態に係るエピタキシャル成長用基
板の作製に用いる基板接合装置の概念図である。
FIG. 4 is a conceptual diagram of a substrate bonding apparatus used for manufacturing an epitaxial growth substrate according to the first embodiment.

【図5】捻り接合角度の説明図である。FIG. 5 is an explanatory diagram of a twist joint angle.

【図6】第2の実施形態としての光通信用の半導体レ−
ザの断面層構造図である。
FIG. 6 is a semiconductor laser for optical communication according to a second embodiment.
It is a sectional layer structure figure of the.

【図7】第2の実施形態における多重量子井戸活性層の
断面構造図である。
FIG. 7 is a sectional structural view of a multiple quantum well active layer in a second embodiment.

【図8】第3の実施形態に係るエピタキシャル成長用基
板の断面図である。
FIG. 8 is a cross-sectional view of an epitaxial growth substrate according to a third embodiment.

【図9】第4の実施形態に係るエピタキシャル成長用基
板の断面図である。
FIG. 9 is a sectional view of a substrate for epitaxial growth according to a fourth embodiment.

【図10】第5の実施形態としての医療用の半導体レ−
ザの断面層構造図である。
FIG. 10 shows a medical semiconductor laser as a fifth embodiment.
It is a sectional layer structure figure of the.

【図11】第5の実施形態における多重量子井戸活性層
の断面構造図である。
FIG. 11 is a sectional structural view of a multiple quantum well active layer according to a fifth embodiment.

【図12】第6の実施形態に係る半導体レ−ザの多重量
子井戸活性層の断面図である。
FIG. 12 is a sectional view of a multiple quantum well active layer of a semiconductor laser according to a sixth embodiment.

【図13】第7の実施形態に係るエピタキシャル成長用
基板の断面図である。
FIG. 13 is a sectional view of a substrate for epitaxial growth according to a seventh embodiment.

【図14】第8の実施形態としての光情報処理用の青色
半導体レ−ザの断面層構造図である。
FIG. 14 is a sectional layer structure diagram of a blue semiconductor laser for optical information processing according to an eighth embodiment.

【図15】第8の実施形態における多重量子井戸活性層
の断面図である。
FIG. 15 is a sectional view of a multiple quantum well active layer in an eighth embodiment.

【図16】第9の実施形態に係るエピタキシャル成長用
基板の断面図である。
FIG. 16 is a cross-sectional view of an epitaxial growth substrate according to a ninth embodiment.

【図17】第10の実施形態に係るエピタキシャル成長
用基板の断面図である。
FIG. 17 is a sectional view of a substrate for epitaxial growth according to a tenth embodiment.

【図18】第11の実施形態に係るエピタキシャル成長
用基板の断面図である。
FIG. 18 is a sectional view of an epitaxial growth substrate according to an eleventh embodiment.

【図19】第12の実施形態に係るエピタキシャル成長
用基板の断面図である。
FIG. 19 is a sectional view of an epitaxial growth substrate according to a twelfth embodiment.

【図20】第13の実施形態に係るエピタキシャル成長
用基板の断面図である。
FIG. 20 is a sectional view of an epitaxial growth substrate according to a thirteenth embodiment.

【図21】第14の実施形態に係るエピタキシャル成長
用基板の断面図である。
FIG. 21 is a sectional view of an epitaxial growth substrate according to a fourteenth embodiment.

【図22】第15の実施形態に係るエピタキシャル成長
用基板の断面図である。
FIG. 22 is a sectional view of an epitaxial growth substrate according to a fifteenth embodiment.

【図23】従来例のCU基板の作製方法を示す概念図で
ある。
FIG. 23 is a conceptual diagram illustrating a method for manufacturing a conventional CU substrate.

【図24】従来例のCU基板の断面図である。FIG. 24 is a cross-sectional view of a conventional CU substrate.

【図25】他の従来例の基板の断面とその上の成長を示
す断面図である。
FIG. 25 is a cross-sectional view showing a cross section of another conventional substrate and a growth thereon.

【図26】他の従来例の基板の断面とその上の成長を示
す断面図である。
FIG. 26 is a cross-sectional view showing a cross section of a substrate of another conventional example and growth thereon.

【符号の説明】[Explanation of symbols]

101 n−GaAs(100)基板 102 捻り接合界面 103 n−GaAs層 104 n−In0.32Ga0.68As層 201 n型基板 202 n−GaAs(100)基板 203 捻り接合界面 204 n−GaAs層 205 n−In0.32Ga0.68As層 206 n−In0.32Ga0.34Al0.34As層 207 n−In0.32Ga0.68Asクラッド層 208 n−In0.43Ga0.23Al0.34As光閉じ込め
層 209 多重量子井戸活性層 210 p−In0.43Ga0.23Al0.34As光閉じこめ
層 211 p−In0.32Ga0.68Asクラッド層 212 p−In0.32Ga0.34Al0.34As層 213 p−In0.32Ga0.68As層 214 p型電極 301、303、305 In0.43Ga0.23Al0.34
sバリア層 302、304 In0.54Ga0.46Asウエル層 401 n−InP(100)基板 402 捻り接合界面 403 n−InP層 404、504 n−In0.32Ga0.68As層 501 n−InP(100)基板 502 捻り接合界面 503 n−InP層 600 n電極 601 n−InP(100)基板 602 捻り接合界面 603 n−InP層 604 n−In0.75Ga0.25As層 605 n−In0.75Ga0.25Asバッファ層 606 n−In0.75Ga0.25Asクラッド層 607 n−In0.75Ga0.25As光閉じこめ層 608 多重量子井戸活性層 609 p−In0.75Ga0.25As光閉じこめ層 610 p−In0.75Ga0.25Asクラッド層 611 p−In0.75Ga0.25As層 612 p型電極 701、703、705 In0.75Ga0.25Asバリア
層 702、704 InAsウエル層 801、803、805、807、809 In0.75
0.25Asバリア層 802、804、806、808 In0.990.01ウエ
ル層 810 多重量子井戸活性層 1201 サファイア基板 1202 GaNバッファ層 1203 捻り接合界面 1204 n−GaN層 1205 n−Al0.30Ga0.70N層 1301 サファイア基板 1302 GaNバッファ層 1303 捻り接合界面 1304 n−GaN層 1305 n−In0.70Ga0.30N層 1901 n−GaAs(100)基板 1902 n−GaAsバッファ層 1903、1904 n−In0.32Ga0.68As層 1905 非平坦な成長面 1907 エピタキシャル層の転位 2001 n−GaAs(100)基板 2002 捻り接合界面 2003 n−GaAs層 2004 n−In0.32Ga0.68As成長層 2006 無転位のエピタキシャル層 2007 歪みによる3次元成長 2301 GaAs(100)基板 2302 AlAsエッチング停止層 2303 GaAs薄膜層 2304 GaAs(100)基板 2305 <011>方向 2306 <011>方向 2307 θ=40°の捻り角 2501 真空ポンプ 2502 ゲ−トバルブ 2503 真空装置 2504 加熱ステ−ジ 2505 基板ホルダ 2506 エピタキシャル基板 2507 基板ホルダ 2508 母体基板 2509 トランスファ−ロッド 2510 磁石 2601 母体基板の表面原子11個 2602 母体基板の表面原子9個 2603 3元半導体原子14個 2604 39.3°の捻り角
101 n-GaAs (100) substrate 102 torsional junction interface 103 n-GaAs layer 104 n-In 0.32 Ga 0.68 As layer 201 n-type substrate 202 n-GaAs (100) substrate 203 torsional junction interface 204 n-GaAs layer 205 n- In 0.32 Ga 0.68 As layer 206 n-In 0.32 Ga 0.34 Al 0.34 As layer 207 n-In 0.32 Ga 0.68 As cladding layer 208 n-In 0.43 Ga 0.23 Al 0.34 As Optical confinement layer 209 Multiple quantum well active layer 210 p-In 0.43 Ga 0.23 Al 0.34 As Optical confinement layer 211 p-In 0.32 Ga 0.68 As cladding layer 212 p-In 0.32 Ga 0.34 Al 0.34 As layer 213 p-In 0.32 Ga 0.68 As layer 214 p-type electrode 301, 303, 305 In 0.43 Ga 0.23 Al 0.34 A
s barrier layer 302, 304 In 0.54 Ga 0.46 As well layer 401 n-InP (100) substrate 402 torsional junction interface 403 n-InP layer 404, 504 n-In 0.32 Ga 0.68 As layer 501 n-InP (100) substrate 502 Twist junction interface 503 n-InP layer 600 n electrode 601 n-InP (100) substrate 602 twist junction interface 603 n-InP layer 604 n-In 0.75 Ga 0.25 As layer 605 n-In 0.75 Ga 0.25 As buffer layer 606 n- In 0.75 Ga 0.25 As cladding layer 607 n-In 0.75 Ga 0.25 As optical confinement layer 608 Multiple quantum well active layer 609 p-In 0.75 Ga 0.25 As optical confinement layer 610 p-In 0.75 Ga 0.25 As cladding layer 611 p-In 0.75 Ga 0.25 As layer 612 p-type electrode 701, 703, 705 In 0.75 Ga 0.25 As barrier layer 702, 704 InAs well layer 801, 803, 805, 807, 809 In 0.75 G
a 0.25 As barrier layer 802, 804, 806, 808 In 0.99 N 0.01 well layer 810 Multiple quantum well active layer 1201 Sapphire substrate 1202 GaN buffer layer 1203 Twisted junction interface 1204 n-GaN layer 1205 n-Al 0.30 Ga 0.70 N layer 1301 Sapphire substrate 1302 GaN buffer layer 1303 twisted junction interface 1304 n-GaN layer 1305 n-In 0.70 Ga 0.30 N layer 1901 n-GaAs (100) substrate 1902 n-GaAs buffer layer 1903, 1904 n-In 0.32 Ga 0.68 As layer 1905 dislocation 2001 n-GaAs non-flat growth surface 1907 epitaxial layer (100) substrate 2002 twisting junction interface 2003 n-GaAs layer 2004 n-in 0.32 Ga 0.68 as grown layer 2006 epitaxial layer of dislocation-free 007 Three-dimensional growth by strain 2301 GaAs (100) substrate 2302 AlAs etching stop layer 2303 GaAs thin film layer 2304 GaAs (100) substrate 2305 <011> direction 2306 <011> direction 2307 Twist angle of θ = 40 ° 2501 Vacuum pump 2502 Ge -Valve 2503 Vacuum device 2504 Heating stage 2505 Substrate holder 2506 Epitaxial substrate 2507 Substrate holder 2508 Base substrate 2509 Transfer rod 2510 Magnet 2601 11 surface atoms of base substrate 2602 9 surface atoms of base substrate 2603 3 ternary semiconductor atoms 14 2604 39.3 ° twist angle

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 Applied Physics L etters 70[13](1997)p. 1754−1756 Applied Physics L etters 71[10](1997)p. 1344−1346 1996 IEEE LEOS ANNU AL MEETING Vol.2 (1996)p.352−353 (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 H01L 21/203 H01L 21/205 H01L 33/00 JICSTファイル(JOIS)──────────────────────────────────────────────────続 き Continued on the front page (56) References Applied Physics Letters 70 [13] (1997) pp. 1754-1756 Applied Physics Letters 71 [10] (1997) pp. 1344-1346 1996 IEEE LEOS ANNUAL MEETING Vol. 2 (1996) p. 352-353 (58) Field surveyed (Int. Cl. 7 , DB name) H01S 5/00-5/50 H01L 21/203 H01L 21/205 H01L 33/00 JICST file (JOIS)

Claims (21)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 母体結晶基板に1つ以上の半導体層が積
層された構造を有するエピタキシャル成長用基板におい
て、 エピタキシャル成長させる最表面の半導体層が3種類以
上の構成元素からなり、 前記最表面の半導体層とは異なる少なくとも1組の隣接
する2つの半導体層又は前記母体結晶基板と前記最表面
の半導体層とは異なる1つの半導体層が同一の結晶構造
を有し、 前記2つの半導体層又は前記母体結晶基板と1つの半導
体層が相互に接合する接合面の面方位が等しく、 前記2つの半導体層又は前記母体結晶基板と1つの半導
体層が前記接合面に垂直な方向を軸として相対的に一定
の角度だけ回転した状態で接合され、 前記2つの半導体層又は前記母体結晶基板と1つの半導
体層の前記接合面内の結晶方位の方向が異なることを特
徴とするエピタキシャル成長用基板。
1. An epitaxial growth substrate having a structure in which one or more semiconductor layers are stacked on a mother crystal substrate, wherein the outermost semiconductor layer to be epitaxially grown is made of three or more types of constituent elements, At least one set of two adjacent semiconductor layers different from each other or the mother crystal substrate and one semiconductor layer different from the outermost semiconductor layer have the same crystal structure, and the two semiconductor layers or the mother crystal The plane orientation of the bonding surface where the substrate and the one semiconductor layer are bonded to each other is equal, and the two semiconductor layers or the mother crystal substrate and the one semiconductor layer are relatively constant with respect to an axis perpendicular to the bonding surface. The two semiconductor layers or the mother crystal substrate and one semiconductor layer are bonded in a state rotated by an angle, and directions of crystal orientations in the bonding plane are different from each other. Epitaxial growth substrate to be.
【請求項2】(2) 前記母体結晶基板を構成する結晶が2種Two kinds of crystals constituting the host crystal substrate
類以下の構成元素からなる半導体結晶であることを特徴It is a semiconductor crystal composed of the following elements
とする請求項1記載のエピタキシャル成長用基板。2. The substrate for epitaxial growth according to claim 1, wherein
【請求項3】(3) 基板全体が単一の導電型であることを特Specially, the entire substrate is of a single conductivity type.
徴とする請求項1又は2記載のエピタキシャル成長用基The substrate for epitaxial growth according to claim 1 or 2,
板。Board.
【請求項4】(4) 前記最表面の半導体層の格子定数a1The lattice constant a1 of the outermost semiconductor layer
(nm)と、前記母体結晶基板又は前記母体結晶基板に(Nm) and the host crystal substrate or the host crystal substrate
隣接する半導体層の格子定数a2(nm)とから求めたDetermined from the lattice constant a2 (nm) of the adjacent semiconductor layer
格子不整合度X(%)が次式を満足することを特徴とすThe lattice mismatch X (%) satisfies the following expression.
る請求項1、2又は3に記載のエピタキシャル成長用基4. A substrate for epitaxial growth according to claim 1, 2 or 3.
板。Board. 0.2≦│X│≦300.2 ≦ │X│ ≦ 30 X=(a1−a2)×100/a2X = (a1−a2) × 100 / a2
【請求項5】(5) 前記接合面内の結晶方位の方向が異なるThe direction of the crystal orientation in the bonding plane is different
隣接2つの半導体層又は前記母体結晶基板と一つの半導Two adjacent semiconductor layers or the host crystal substrate and one semiconductor
体層の内で最表面の3元半導体層又は当該3元半導体層The outermost ternary semiconductor layer in the body layer or the ternary semiconductor layer
に近い方の半導体層の層厚が5nm以下であることを特The thickness of the semiconductor layer closer to the layer is 5 nm or less.
徴とする請求項1、2、3又は4記載のエピタキシャルThe epitaxial layer according to claim 1, 2, 3, or 4,
成長用基板。Growth substrate.
【請求項6】6. 前記2つの半導体層又は前記母体結晶基The two semiconductor layers or the base crystal group
板と1つの半導体層が同一の構成元素及び同一の組成かWhether the plate and one semiconductor layer have the same constituent elements and the same composition
らなることを特徴とする請求項1、2、3、4又は5記6. The method of claim 1, 2, 3, 4, or 5, wherein
載のエピタキシャル成長用基板。Substrate for epitaxial growth.
【請求項7】7. 前記最表面の半導体層の層厚H(nm)Layer thickness H (nm) of the outermost semiconductor layer
が次式を満足することを特徴とする請求項1、2、3、Satisfies the following expression:
4、5又は6記載のエピタキシャル成長用基板。7. The substrate for epitaxial growth according to 4, 5, or 6. 1≦H≦(15/│X│)1 ≦ H ≦ (15 / │X│)
【請求項8】Claim 8. 前記2つの半導体層又は前記母体結晶基The two semiconductor layers or the base crystal group
板と1つの半導体層の内の1つが最表面の半導体層であOne of the plate and one semiconductor layer is the outermost semiconductor layer.
ることを特徴とする請求項1、2、3、4、5、6又はClaim 1, 2, 3, 4, 5, 6 or
7記載のエピタキシャル成長用基板。8. The substrate for epitaxial growth according to 7.
【請求項9】9. 前記接合面を挟む両側の半導体層が同一The semiconductor layers on both sides sandwiching the bonding surface are the same
種類の半導体層であることを特徴とする請求項1、2、3. The semiconductor device according to claim 1, wherein
3、4、5、6、7又は8記載のエピタキシャル成長用For epitaxial growth according to 3, 4, 5, 6, 7 or 8
基板。substrate.
【請求項10】10. 前記同一種類の半導体層は3元半導体The semiconductor layer of the same type is a ternary semiconductor
層であることを特徴とする請求項9に記載のエピタキシEpitaxy according to claim 9, characterized in that it is a layer.
ャル成長用基板。Substrate for cell growth.
【請求項11】11. 前記接合面は(100)面方位であThe bonding surface has a (100) plane orientation.
り、And 前記2つの半導体層又は前記母体結晶基板と1つの半導The two semiconductor layers or the host crystal substrate and one semiconductor
体層の<011>結晶方位のなす角度θが次の条件を満The angle θ formed by the <011> crystal orientation of the body layer satisfies the following condition.
足するθ1又はθ2の何れかであることを特徴とする請The characteristic is either θ1 or θ2 to be added.
求項1、2、3、4、5、6、7、8、9又は10記載Claim 1, 2, 3, 4, 5, 6, 7, 8, 9, or 10
のエピタキシャル成長用基板。Substrate for epitaxial growth. θ1−0.5°≦θ≦θ1+0.5°θ1-0.5 ° ≦ θ ≦ θ1 + 0.5 ° θ2−0.5°≦θ≦θ2+0.5°θ2-0.5 ° ≦ θ ≦ θ2 + 0.5 ° θ1、θ2は、前記格子不整合度X(%)に対して、θ1 and θ2 are calculated based on the lattice mismatch X (%). │(1+X/100)2−(k2+m2)/n2│| (1 + X / 100) 2- (k2 + m2) / n2 | が最小となる1≦k≦m≦n≦100なる自然数の組Of natural numbers such that 1 ≦ k ≦ m ≦ n ≦ 100 that minimizes
(k,m,n)に対し、For (k, m, n), tan(θ1)=k/mtan (θ1) = k / m tan(θ2)=m/ktan (θ2) = m / k を満たす。Meet.
【請求項12】12. 前記最表面の半導体層がInThe topmost semiconductor layer is In. X1X1 GaGa 1-X11-X1 AsAs
層(0<X1<1)又はInLayer (0 <X1 <1) or In X2X2 GaGa 1-X21-X2 P層(0<X2<1)であることを特The P layer (0 <X2 <1)
徴とする請求項1、2、3、4、5、6、7、8、9、Claims 1, 2, 3, 4, 5, 6, 7, 8, 9,
10又は11記載のエピタキシャル成長用基板。12. The substrate for epitaxial growth according to 10 or 11.
【請求項13】Claim 13 前記最表面の半導体層であるInIn which is the semiconductor layer on the outermost surface X1X1 GaGa
1-X11-X1 As層のIn組成X1が0.28≦X1≦0.36であり、In composition X1 of the As layer is 0.28 ≦ X1 ≦ 0.36,
又は、InOr In X2X2 GaGa 1-X21-X2 P層のIn組成X2が0.76≦X2≦0.When the In composition X2 of the P layer is 0.76 ≦ X2 ≦ 0.
84であることを特徴とする請求項12記載のエピタキThe epitaxy according to claim 12, wherein the number is 84.
シャル成長用基板。Substrate for char growth.
【請求項14】14. 前記最表面の半導体層がAlThe outermost semiconductor layer is Al YY GaGa 1-Y1-Y N層N layer
(0<Y<1)又はIn(0 <Y <1) or In ZZ GaGa 1-Z1-Z N層(0<Z<1)であることを特徴Features N layers (0 <Z <1)
とする請求項1、2、3、4、5、6、7、8、9、1Claims 1, 2, 3, 4, 5, 6, 7, 8, 9, 1
0又は11記載のエピタキシャル成長用基板。12. The substrate for epitaxial growth according to 0 or 11.
【請求項15】15. 請求項1乃至14の何れかに記載のエ15. The method according to claim 1, wherein
ピタキシャル成長用基板と、A substrate for epitaxial growth; 前記エピタキシャル成長用基板の最表面の半導体層と格The same as the semiconductor layer on the outermost surface of the substrate for epitaxial growth.
子整合した半導体からなるクラッド層と、A cladding layer made of semiconductors that are を備える半導体発光素子。A semiconductor light emitting device comprising:
【請求項16】16. 前記クラッド層がInThe cladding layer is In WW AlAl 1-W1-W AsからなAs
り、In組成Wが0.28≦W≦0.36であることを特徴And the In composition W is 0.28 ≦ W ≦ 0.36
とする請求項14記載の半導体発光素子。The semiconductor light emitting device according to claim 14, wherein
【請求項17】17. 波長2.7μmで発振することを特徴It oscillates at a wavelength of 2.7 μm.
とする請求項15又は16記載の半導体発光素子。17. The semiconductor light emitting device according to claim 15, wherein:
【請求項18】18. 請求項1乃至14の何れかに記載のエ15. The method according to claim 1, wherein
ピタキシャル成長用基板の作製方法であって、A method for producing a substrate for epitaxial growth, comprising: 最表面の3元半導体層を成長させたエピタキシャル基板Epitaxial substrate on which the outermost ternary semiconductor layer is grown
と母体基板とを真空内で接合し、And the mother substrate in a vacuum, 前記母体基板と前記エピタキシャル基板とを、それらのThe mother substrate and the epitaxial substrate,
面内結晶方位がなす角度を回転制御して、相互に接触さThe angle between the in-plane crystal orientations is controlled by rotation so that
せ、Let 室温で2つの基板表面を接触させた後、室温から200After bringing the two substrate surfaces into contact at room temperature,
℃以上の温度まで増大させて、これら2つの基板を接合Join these two substrates by increasing the temperature to over ℃
する、Do ことを特徴とするエピタキシャル成長用基板の作製方Method for producing substrate for epitaxial growth characterized by the following:
法。Law.
【請求項19】(19) 分子線エピタキシャル成長装置を用いUsing molecular beam epitaxial growth equipment
ることを特徴とする請求項18に記載のエピタキシャル19. The epitaxial layer according to claim 18, wherein
成長用基板の作製方法。Manufacturing method of growth substrate.
【請求項20】20. 請求項1乃至14の何れかに記載のエ15. The method according to claim 1, wherein
ピタキシャル成長用基板の作製方法であって、A method for producing a substrate for epitaxial growth, comprising: GaAs基板上に最表面の3元半導体層とAlThe outermost ternary semiconductor layer and Al on a GaAs substrate 0.50.5 GaGa 0.50.5 AsAs
層を隣接させて成長させたエピタキシャル基板と、GaAn epitaxial substrate grown with adjacent layers;
As母体基板とを接合させ、Bonding with the As mother substrate, NHNH 4Four OHとHOH and H 2Two OO 2Two を一定の体積比で混合して作製したエッチMade by mixing at a constant volume ratio
ング溶液で選択的に前記GaAs基板を除去し、Selectively removing the GaAs substrate with a polishing solution, HClとHHCl and H 3Three POPO 4Four を一定の体積比で混合して作製したエッチンMade by mixing with a fixed volume ratio
グ溶液で選択的に前記AlSolution with the Al solution 0.50.5 GaGa 0.50.5 As層を除去する、Remove the As layer, ことを特徴とするエピタキシャル成長用基板の作製方Method for producing substrate for epitaxial growth characterized by the following:
法。Law.
【請求項21】21. 請求項1乃至14の何れかに記載のエ15. The method according to claim 1, wherein
ピタキシャル成長用基板の作製方法であって、A method for producing a substrate for epitaxial growth, comprising: GaAs基板上に最表面の3元半導体層とInOn the GaAs substrate, the outermost ternary semiconductor layer and In 0.50.5 GaGa 0.50.5 PP
層を隣接させて成長させたエピタキシャル基板と、GaAn epitaxial substrate grown with adjacent layers;
As母体基板とを接合させ、Bonding with the As mother substrate, HH 3Three POPO 4Four とHAnd H 2Two OO 2Two とHAnd H 2Two Oを一定の体積比で混合して作製したエO prepared by mixing O at a certain volume ratio
ッチング溶液で選択的に前記GaAs基板を除去し、Selectively removing the GaAs substrate with a etching solution; HCl溶液で選択的に前記InSelective In with HCl solution 0.50.5 GaGa 0.50.5 P層を除去する、Remove the P layer, ことを特徴とするエピタキシャル成長用基板の作製方Method for producing substrate for epitaxial growth characterized by the following:
法。Law.
JP30582397A 1997-11-07 1997-11-07 Substrate for epitaxial growth and semiconductor light emitting device Expired - Fee Related JP3169177B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30582397A JP3169177B2 (en) 1997-11-07 1997-11-07 Substrate for epitaxial growth and semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30582397A JP3169177B2 (en) 1997-11-07 1997-11-07 Substrate for epitaxial growth and semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JPH11145563A JPH11145563A (en) 1999-05-28
JP3169177B2 true JP3169177B2 (en) 2001-05-21

Family

ID=17949808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30582397A Expired - Fee Related JP3169177B2 (en) 1997-11-07 1997-11-07 Substrate for epitaxial growth and semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3169177B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4638000B2 (en) * 2000-06-27 2011-02-23 京セラ株式会社 Manufacturing method of semiconductor substrate
JP2005159071A (en) * 2003-11-27 2005-06-16 Ricoh Co Ltd Semiconductor device, its manufacturing method and optical transmission system
JP6978241B2 (en) * 2017-07-21 2021-12-08 株式会社サイオクス GaN substrate

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
1996 IEEE LEOS ANNUAL MEETING Vol.2(1996)p.352−353
Applied Physics Letters 70[13](1997)p.1754−1756
Applied Physics Letters 71[10](1997)p.1344−1346

Also Published As

Publication number Publication date
JPH11145563A (en) 1999-05-28

Similar Documents

Publication Publication Date Title
US5625202A (en) Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
US8686466B2 (en) Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
JP2809690B2 (en) Compound semiconductor material, semiconductor device using the same, and method of manufacturing the same
US8664688B2 (en) Nitride semiconductor light-emitting chip, method of manufacture thereof, and semiconductor optical device
JP2828002B2 (en) Semiconductor light emitting device and method of manufacturing the same
WO1997011518A1 (en) Semiconductor material, method of producing the semiconductor material, and semiconductor device
JP3153153B2 (en) Gallium nitride based semiconductor laser and method of manufacturing the same
US20060172513A1 (en) Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type iii-v group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
JPH10135576A (en) Semiconductor light-emitting element, optical semiconductor element, light-emitting diode, and display
JP2000232238A (en) Nitride semiconductor light-emitting element and manufacture thereof
US6462354B1 (en) Semiconductor device and semiconductor light emitting device
JP4097232B2 (en) Semiconductor laser element
JPH10341060A (en) Crystal growth method of nitride compound semiconductor and gallium nitride light-emitting diode
JP3252779B2 (en) Semiconductor light emitting element and semiconductor light emitting device
JP3169177B2 (en) Substrate for epitaxial growth and semiconductor light emitting device
JP3192560B2 (en) Semiconductor light emitting device
JPH10303505A (en) Gallium nitride semiconductor light emitting device and its manufacture
JP3716395B2 (en) Semiconductor light emitting device
JP2000261037A (en) Semiconductor light emitting device
JP3344189B2 (en) Semiconductor device having distributed Bragg reflection mirror multilayer film
JP2000332365A (en) Semiconductor luminous element and its manufacture
JP2876543B2 (en) Semiconductor device and manufacturing method thereof
JP2002094186A (en) Semiconductor-laminated structure and light emitting element
JP2003309331A (en) Semiconductor device
JPH08181386A (en) Semiconductor optical element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080316

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees