JP2002094186A - Semiconductor-laminated structure and light emitting element - Google Patents

Semiconductor-laminated structure and light emitting element

Info

Publication number
JP2002094186A
JP2002094186A JP2000279471A JP2000279471A JP2002094186A JP 2002094186 A JP2002094186 A JP 2002094186A JP 2000279471 A JP2000279471 A JP 2000279471A JP 2000279471 A JP2000279471 A JP 2000279471A JP 2002094186 A JP2002094186 A JP 2002094186A
Authority
JP
Japan
Prior art keywords
substrate
layer
semiconductor
iii nitride
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000279471A
Other languages
Japanese (ja)
Inventor
Hirokazu Iwata
浩和 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000279471A priority Critical patent/JP2002094186A/en
Publication of JP2002094186A publication Critical patent/JP2002094186A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor-laminated structure in which a III nitride semiconductor laminated structure can be put to crystal growth and which is formed on a conductive substrate. SOLUTION: The laminated-laminated structure uses the conductive substrate 100 which has been difficult to be used in the conventional example by using a strontium titanate(SrTiO3) single-crystal substrate having electric conductivity as a single-crystal substrate. Consequently, the electrical communication between the substrate 100 and a III nitride semiconductor layer 101 can be realized and, at the same time, a light emitting element having a laminated structure can be put to crystal growth on the semiconductor layer 101. Therefore, a light emitting element having such a structure that an electrode is formed on the substrate side can be realized unlike the conventional example in which an insulating substrate, such as the sapphire substrate, etc., is used and, accordingly, the structure is not able to be realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、各種光源、例えば
DVDやCD等の光ピックアップ用光源、LEDラン
プ、光プリント用光源、光通信用光源等に適用可能な半
導体積層構造及びこれを用いた発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laminated structure applicable to various light sources, for example, a light source for an optical pickup such as a DVD or a CD, an LED lamp, a light source for an optical print, a light source for an optical communication, and the like. It relates to a light emitting element.

【0002】[0002]

【従来の技術】従来、青色のLEDは赤色や緑色に比べ
て輝度が小さく実用化に難点があったが、近年、一般式
InAlGaNで表されるIII族窒化物半導体におい
て、低温AlNバッファ層或いは低温GaNバッファ層
を用いることによる結晶成長技術の向上と、Mgをドー
パントとした低抵抗のp型半導体層が得られたことによ
り、高輝度青色LEDが実用化され、さらには、低出力
ではあるが寿命が1万時間を超す、室温連続発振する半
導体レーザが実現された。
2. Description of the Related Art Conventionally, blue LEDs have lower luminance than red and green and have been difficult to put into practical use. In recent years, a low-temperature AlN buffer layer or a III-nitride semiconductor represented by the general formula InAlGaN has been used. Improvement in crystal growth technology by using a low-temperature GaN buffer layer, and the provision of a low-resistance p-type semiconductor layer using Mg as a dopant, enable practical use of a high-brightness blue LED, and furthermore, have a low output. However, a semiconductor laser having a lifetime exceeding 10,000 hours and continuously oscillating at room temperature has been realized.

【0003】InAlGaN系レーザの開発当初は、サ
ファイア等の異種基板上の結晶の高品質化、光共振器端
面の形成、電極形成、実装形態等が課題として挙げられ
ていた。
At the beginning of the development of the InAlGaN-based laser, problems such as improvement of the quality of crystals on a heterogeneous substrate such as sapphire, formation of an end face of an optical resonator, formation of electrodes, and mounting form were mentioned as problems.

【0004】このうち、結晶品質は、低温バッファや、
選択成長、ラテラル成長技術により、GaNとの格子不
整合16.1%もあり、熱膨張係数差が大きいサファイ
ア基板にも高品質の結晶が成長できるようになった。
[0004] Among them, the crystal quality is determined by the low temperature buffer,
By selective growth and lateral growth techniques, high-quality crystals can be grown even on a sapphire substrate having a lattice mismatch with GaN of 16.1% and a large difference in thermal expansion coefficient.

【0005】また、半導体レーザを作製する上で必須と
なる光共振器端面形成も、ドライエッチングや、サファ
イア基板を薄く研磨し、基板をへき開して、III族窒化
物結晶を割るなどの方法で形成できるようになった。
[0005] In addition, the formation of an optical cavity facet, which is indispensable for manufacturing a semiconductor laser, is performed by dry etching, sapphire substrate polishing, substrate cleavage, and group III nitride crystal cracking. Can be formed.

【0006】しかるに、電極形成と実装形態の課題は依
然として未解決のままである。即ち、絶縁体であるサフ
ァイア基板では、基板裏面に電極を形成することは困難
である。従って、AlGaAs系レーザのような従来の
実装形態、即ち、発光部側をヒートシンクに直接実装す
る形態が取れない。このことは、発光部での発熱を熱伝
導性の悪いサファイア基板を介して放熱するしかないた
め、半導体レーザの温度上昇は余儀なくされ、大出力動
作時の寿命を著しく短くする原因となっている。
[0006] However, the problems of electrode formation and mounting form still remain unsolved. That is, it is difficult to form an electrode on the back surface of a sapphire substrate that is an insulator. Therefore, a conventional mounting mode such as an AlGaAs laser, that is, a mode in which the light emitting unit side is directly mounted on the heat sink cannot be obtained. This means that the heat generated in the light emitting portion must be radiated through the sapphire substrate having poor thermal conductivity, so that the temperature of the semiconductor laser is inevitably increased, and the life of the semiconductor laser at the time of high output operation is significantly shortened. .

【0007】また、p型、n型に対応する電極は素子表
面に形成されるため、電極のスペースの分、チップサイ
ズを大きくしている。さらに、n側の電極形成のため
に、n型層を露出するためのドライエッチングが必要と
されるので、レーザ素子作製工程が複雑化している。
Further, since the electrodes corresponding to the p-type and the n-type are formed on the element surface, the chip size is increased by the space of the electrodes. Furthermore, since dry etching for exposing the n-type layer is required for forming the n-side electrode, the laser element manufacturing process is complicated.

【0008】これらの問題を解決すべくサファイア基板
に代わるものとして、SiC基板、Si基板、GaAs
基板、ZnO基板等が検討されているが、各々の基板
で、長所・短所を有し、半導体レーザが作製できるまで
の結晶成長が可能となっているのは、SiC基板のみで
ある。
To solve these problems, SiC substrates, Si substrates, GaAs
Substrates, ZnO substrates, and the like have been studied, but only SiC substrates have the advantages and disadvantages of each substrate and allow crystal growth until a semiconductor laser can be manufactured.

【0009】しかしながら、SiC基板上に作製された
半導体レーザは、いまだ寿命が短く実用化には程遠い。
また、SiC基板は、基板自体にマイクロパイプ等の結
晶欠陥の問題が残されている。
However, the semiconductor laser fabricated on the SiC substrate has a short lifetime and is far from practical use.
Further, the SiC substrate has a problem of crystal defects such as micropipes on the substrate itself.

【0010】従って、電気伝導を有し、サファイア基板
と置き換えることのできる程度にすぐれた基板は、未だ
提案されておらず、高出力動作で、寿命の長い半導体レ
ーザも実現されていない。
Therefore, a substrate having electrical conductivity and excellent enough to replace a sapphire substrate has not yet been proposed, and a semiconductor laser having a high output operation and a long life has not been realized.

【0011】これら異種基板を利用する方法に対し、G
aN基板を作製する試みも行われている。これは大別し
て、GaNバルク単結晶を作製する方法と、厚膜成長に
よるGaN厚膜単結晶を作製する方法の2種類が行われ
ている。
[0011] For the method using these different kinds of substrates, G
Attempts have been made to fabricate aN substrates. This is roughly divided into two types: a method of producing a GaN bulk single crystal and a method of producing a GaN thick film single crystal by thick film growth.

【0012】しかしながら、現在、GaNバルク単結晶
は、いまだに数ミリ程度のものしか得られていないのが
実状であり、実用化には程遠い状態である。
However, at present, only a few millimeters of a GaN bulk single crystal have been obtained, and it is far from practical use.

【0013】一方、低欠陥密度の高品質GaN厚膜によ
ってGaN基板を作製する技術は、いくつか開示されて
いる。
On the other hand, several techniques for manufacturing a GaN substrate from a high-quality GaN thick film having a low defect density have been disclosed.

【0014】例えば、特開平10−326912号公
報、特開平10−326751号公報、特開平10−3
12971号公報、特開平11−4048号公報には、
異種基板上にマスクを用いてGaNを選択成長し、さら
に結晶成長を続けることで、マスクを埋め込み、基板全
面に平坦なGaN厚膜を形成する技術が開示されてい
る。
For example, JP-A-10-326912, JP-A-10-326751, and JP-A-10-3
No. 12971, Japanese Patent Application Laid-Open No. 11-4048,
A technique has been disclosed in which GaN is selectively grown on a heterogeneous substrate using a mask and crystal growth is continued to embed the mask to form a flat GaN thick film over the entire surface of the substrate.

【0015】図16に特開平10−312971号公報
に開示されたGaN厚膜基板の作製方法を示す。まず、
図16(a)に示すように、サファイア等の異種基板1
1に、GaN等のIII-V族化合物半導体膜12を積層
し、その上に、SiO2等からなる数μm幅のマスク1
4を作製し、GaN等のIII-V族化合物半導体を選択成
長させる成長領域13を形成する。
FIG. 16 shows a method of manufacturing a GaN thick film substrate disclosed in Japanese Patent Application Laid-Open No. 10-312971. First,
As shown in FIG. 16A, a heterogeneous substrate 1 such as sapphire is used.
1, a III-V compound semiconductor film 12 such as GaN is laminated, and a mask 1 of several μm width made of SiO 2 or the like is formed thereon.
Then, a growth region 13 for selectively growing a III-V group compound semiconductor such as GaN is formed.

【0016】ついで、図16(b)に示すように、成長
領域13にGaN等のIII-V族化合物半導体を選択成長
させファセット構造15を作製する。
Next, as shown in FIG. 16B, a facet structure 15 is manufactured by selectively growing a III-V compound semiconductor such as GaN in the growth region 13.

【0017】成長をさらに続けると、図16(c)に示
すように、ファセット構造15は横方向にラテラル成長
し、マスク14上を覆う。
When the growth is further continued, the facet structure 15 laterally grows in the lateral direction and covers the mask 14 as shown in FIG.

【0018】さらに成長を続けると、図16(d)に示
すように、隣接するIII-V族化合物半導体15は合体
し、溝が埋まる。
When the growth is further continued, as shown in FIG. 16D, the adjacent group III-V compound semiconductors 15 are united and the trench is filled.

【0019】さらに成長を続けると、図16(e)に示
すように、III-V族化合物半導体15表面は平坦化し、
基板11全面に平坦なIII-V族化合物半導体厚膜が形成
される。
As the growth continues, the surface of the group III-V compound semiconductor 15 is flattened as shown in FIG.
A flat group III-V compound semiconductor thick film is formed on the entire surface of the substrate 11.

【0020】これらの技術によれば、異種基板上に選択
成長した部分の結晶層には、基板界面で発生した貫通転
位が高密度で存在するが、マスク上を横方向にラテラル
成長した部分では貫通転位の密度は激減し、高品質の結
晶となっている。さらにこの上に選択成長とラテラル成
長を繰り返すことで、ウエハ全面で転位の少ない高品質
のGaN厚膜を形成することができる。また、この技術
によれば、100μm以上と厚いGaNを成長しても、
基板との熱膨張係数差に起因するクラックが入らないの
で、異種基板を除去しても基板として利用できる厚さの
GaN厚膜を成長させることができる。
According to these techniques, threading dislocations generated at the substrate interface are present at a high density in the crystal layer of the portion selectively grown on the heterogeneous substrate, but in the portion laterally grown on the mask in the lateral direction. The density of threading dislocations has been drastically reduced, resulting in high quality crystals. Further, by repeating the selective growth and the lateral growth thereon, a high-quality GaN thick film with few dislocations can be formed on the entire surface of the wafer. Further, according to this technique, even when GaN as thick as 100 μm or more is grown,
Since a crack due to a difference in thermal expansion coefficient from the substrate does not occur, a GaN thick film having a thickness that can be used as a substrate can be grown even if a heterogeneous substrate is removed.

【0021】そして、光共振器端面、電極形成、放熱性
の問題の解決のため、最終的に、異種基板とマスクを除
去し、GaN基板を形成している。異種基板とマスク材
料の除去は、研磨或いは熱衝撃を利用する方法によって
いる。
Then, in order to solve the problems of the end face of the optical resonator, the formation of the electrodes, and the heat dissipation, the heterogeneous substrate and the mask are finally removed to form a GaN substrate. The removal of the heterogeneous substrate and the mask material depends on a method utilizing polishing or thermal shock.

【0022】その他のGaN厚膜基板作製技術として
は、例えば特開平7−202265号公報、特開平7−
165498号公報に、サファイア基板の上にZnOよ
りなるバッファ層を形成し、その上にIII族窒化物半導
体を成長させた後、バッファ層を溶解除去し、基板とII
I族窒化物半導体を分離して作製する方法が開示されて
いる。
Other techniques for producing a GaN thick film substrate include, for example, Japanese Patent Application Laid-Open No. 7-202265 and
JP-A-165498 discloses that a buffer layer made of ZnO is formed on a sapphire substrate, a group III nitride semiconductor is grown thereon, and then the buffer layer is dissolved and removed.
A method for separating and manufacturing a group I nitride semiconductor is disclosed.

【0023】また、特開平10−229218号公報に
は、第1の基板上にIII族窒化物半導体が成長された第
1のウエハと第2の基板上にIII族窒化物半導体が成長
された第2のウエハとを用意し、第1,第2のウエハを
各々のIII族窒化物半導体同士が密着するようにして接
着した後、第1の基板と第2の基板とを研磨除去する方
法が開示されている。
Japanese Patent Application Laid-Open No. Hei 10-229218 discloses that a group III nitride semiconductor is grown on a first wafer on which a group III nitride semiconductor is grown on a first substrate and a group III nitride semiconductor is grown on a second substrate. A method of preparing a second wafer, bonding the first and second wafers so that the respective group III nitride semiconductors are in close contact with each other, and polishing and removing the first substrate and the second substrate. Is disclosed.

【0024】特開平10−312971号公報、特開平
11−4048号公報には、異種基板とマスク材料を除
去したGaN基板上に、レーザ構造を積層して作製した
III族窒化物半導体レーザが開示されている。
JP-A-10-312971 and JP-A-11-4048 disclose that a laser structure is formed by laminating a heterogeneous substrate and a GaN substrate from which a mask material has been removed.
A group III nitride semiconductor laser is disclosed.

【0025】図17は特開平11−4048号公報に開
示された半導体レーザの構成例を示す。窒化物半導体基
板40は、サファイア基板上に選択成長マスクを介して
SiをドーピングしたGaNを厚く成長させた後、サフ
ァイア基板、選択成長マスクを研磨して除去し、Siド
ープGaN層のみとし、GaN基板を作製している。こ
のGaN基板40の上にレーザ構造となる窒化物半導体
層を成長させている。
FIG. 17 shows a configuration example of a semiconductor laser disclosed in Japanese Patent Application Laid-Open No. 11-4048. The nitride semiconductor substrate 40 is formed by growing a Si-doped GaN thickly on a sapphire substrate via a selective growth mask, and then polishing and removing the sapphire substrate and the selective growth mask to form only a Si-doped GaN layer. The substrate is being manufactured. On this GaN substrate 40, a nitride semiconductor layer having a laser structure is grown.

【0026】レーザの積層構造は、n型GaNよりなる
第2のバッファ層41、n型In0. 1Ga0.9Nよりなる
クラック防止層42、n型Al0.2Ga0.8N/GaN超
格子よりなるn側クラッド層43、n型GaNよりなる
n側光ガイド層44、In0. 05Ga0.95N/In0.2
0.8N多重量子井戸構造の活性層45、p型Al0.3
0.7Nよりなるp側キャップ層46、p型GaNから
なるp側光ガイド層47、p型Al0.2Ga0.8N/Ga
N超格子よりなるp側クラッド層48、p型GaNから
なるp側コンタクト層49を順次積層して形成されてい
る。
[0026] Laser laminate structure is made of the second buffer layer 41, n-type In 0. 1 Ga 0.9 crack preventing layer 42 consisting of N, n-type Al 0.2 Ga 0.8 N / GaN superlattice of n-type GaN n-side cladding layer 43, n-type GaN of n-side optical guide layer 44, In 0. 05 Ga 0.95 n / In 0.2 G
a 0.8 N active layer 45 having a multiple quantum well structure, p-type Al 0.3 G
a p-side cap layer 46 of a 0.7 N, a p-side light guide layer 47 of p-type GaN, p-type Al 0.2 Ga 0.8 N / Ga
A p-side cladding layer 48 of N superlattice and a p-side contact layer 49 of p-type GaN are sequentially laminated.

【0027】そして、p側コンタクト層49、p側クラ
ッド層48の一部をドライエッチングして、幅4μmの
リッジストライプを形成する。リッジストライプを形成
する位置は、選択成長マスクがあった直上の結晶部分で
ある。この位置合わせは、サファイア基板と選択成長マ
スクが除去されているため、窒化物半導体素子の積層構
造の成長前に起点となる目印をGaN基板側に入れて行
っている。リッジストライプ上にはNi/Auよりなる
p側電極が形成され、n型GaN基板裏面には、Ti/
Alよりなるn側電極が形成されている。レーザ共振器
端面はn型GaN基板のM面をへき開することで形成さ
れている。
Then, a part of the p-side contact layer 49 and a part of the p-side cladding layer 48 are dry-etched to form a ridge stripe having a width of 4 μm. The position where the ridge stripe is formed is the crystal portion immediately above the selective growth mask. Since the sapphire substrate and the selective growth mask have been removed, this alignment is performed by placing a mark serving as a starting point on the GaN substrate side before growing the stacked structure of the nitride semiconductor device. A p-side electrode made of Ni / Au is formed on the ridge stripe, and Ti /
An n-side electrode made of Al is formed. The end face of the laser resonator is formed by cleaving the M-plane of the n-type GaN substrate.

【0028】[0028]

【発明が解決しようとする課題】前述のように、SiC
基板、Si基板、GaAs基板、ZnO基板、GaN基
板等の導電性基板を使用する技術が研究されているが、
いまだに実用化されていない。
As described above, as described above, SiC
Technology using conductive substrates such as a substrate, a Si substrate, a GaAs substrate, a ZnO substrate, and a GaN substrate has been studied,
It has not been put to practical use yet.

【0029】特開平10−326912号公報、特開平
10−326751号公報、特開平10−312971
号公報、特開平11−4048号公報に開示されたGa
N基板の作製方法では、厚いGaNを成長してもクラッ
クは発生しないが、GaNと異種基板との熱膨張係数差
によりウエハに反りが生じる。このため、直径2インチ
程度の異種基板を全面均一に研磨することは困難であ
り、たとえ、直径2インチ基板上に高品質のGaN厚膜
を成長しても、異種基板研磨のためには、10mm2
度に分割する必要が有り、大型のGaN基板は作製でき
なかった。
JP-A-10-326912, JP-A-10-326751, JP-A-10-312971
Gazette disclosed in Japanese Unexamined Patent Publication No. 11-4048
In the method of manufacturing an N substrate, cracks do not occur even when thick GaN is grown, but the wafer is warped due to a difference in thermal expansion coefficient between GaN and a heterogeneous substrate. For this reason, it is difficult to uniformly polish a heterogeneous substrate having a diameter of about 2 inches over the entire surface. Even if a high-quality GaN thick film is grown on a 2-inch diameter substrate, it is difficult to polish a heterogeneous substrate. It was necessary to divide the substrate into about 10 mm 2 , and a large GaN substrate could not be manufactured.

【0030】即ち、従来のような基板の研磨除去の方法
では、大面積のGaN基板を作製することは困難であっ
た。また、この反りのために異種基板研磨の過程で、G
aN層に欠陥が導入されるなどして、結晶性が悪くな
り、その上に作製した半導体レーザのしきい電流密度が
増加するなど、半導体レーザの特性は必ずしも良いもの
ではなかった。
That is, it is difficult to manufacture a large-area GaN substrate by the conventional method of polishing and removing the substrate. Also, due to this warpage, in the process of polishing different kinds of substrates, G
The characteristics of the semiconductor laser were not always good, such as the introduction of defects into the aN layer, the deterioration of crystallinity, and the increase in the threshold current density of the semiconductor laser fabricated thereon.

【0031】また、特開平10−229218号公報に
開示されている、第1と第2のウエハとを各々のIII族
窒化物半導体同士が密着するようにして接着した後、第
1の基板と第2の基板とを除去する方法では、基板とII
I族窒化物半導体との熱膨張係数の違いによってGaN
を厚く成長するとウエハが反るため、大面積のウエハで
は、ウエハ全面でIII族窒化物半導体同士が完全に密着
しないこともある。また、密着の過程でクラックが入る
場合もある。さらに、第1の基板と第2の基板を研磨除
去するため、1枚のGaN基板を作製するのに2枚の高
価な基板を使うことになり高コストになるなどの問題も
あった。
Further, the first and second wafers disclosed in Japanese Patent Application Laid-Open No. 10-229218 are bonded to each other so that the respective group III nitride semiconductors come into close contact with each other, and then the first substrate and the second substrate are bonded to each other. In the method of removing the second substrate, the substrate and II
GaN due to the difference in thermal expansion coefficient from Group I nitride semiconductor
When the substrate is grown to a large thickness, the wafer is warped, so that in a large-area wafer, the group III nitride semiconductors may not completely adhere to each other over the entire surface of the wafer. In addition, cracks may occur in the process of close contact. Further, since the first substrate and the second substrate are polished and removed, two expensive substrates are used for manufacturing one GaN substrate, which causes a problem of high cost.

【0032】また、異種基板の研磨除去を要しないでG
aN基板を作製する技術として開示されている特開平7
−202265号公報、特開平7−165498号公報
では、薄膜のZnOよりなるバッファ層を溶解除去する
のは非常に長時間を要し、実用は難しかった。
In addition, G can be used without polishing and removing a heterogeneous substrate.
Japanese Unexamined Patent Publication No. Hei 7 (Japanese Unexamined Patent Publication No.
In JP-A-202265 and JP-A-7-165498, it takes a very long time to dissolve and remove the thin-film buffer layer made of ZnO, and practical use has been difficult.

【0033】一方、熱衝撃を利用して異種基板を分離す
る方法においても、GaN層と基板との結合強度が強い
ため、熱衝撃による欠陥の導入の問題は研磨の場合と同
様であり、高品質のGaN基板を作製することは困難で
あった。
On the other hand, in the method of separating different kinds of substrates using thermal shock, the problem of introducing defects due to thermal shock is the same as in polishing, since the bonding strength between the GaN layer and the substrate is strong. It has been difficult to produce a quality GaN substrate.

【0034】そこで、本発明の目的は、III族窒化物半
導体積層構造を結晶成長できる導電性基板上に形成され
た半導体積層構造を提供し、基板裏面に電極を形成でき
るIII族窒化物半導体層による半導体積層構造及びこれ
を用いた発光素子を提供することにある。
Accordingly, an object of the present invention is to provide a semiconductor multilayer structure formed on a conductive substrate capable of crystal-growing a group III nitride semiconductor multilayer structure, and to provide a group III nitride semiconductor layer capable of forming an electrode on the back surface of the substrate. And a light-emitting device using the same.

【0035】より具体的には、導電性基板を有する半導
体積層構造を提供する。
More specifically, a semiconductor laminated structure having a conductive substrate is provided.

【0036】また、導電性基板上に積層された六方晶系
のIII族窒化物半導体層による半導体積層構造を提供す
る。
Further, the present invention provides a semiconductor laminated structure composed of a hexagonal group III nitride semiconductor layer laminated on a conductive substrate.

【0037】また、金属伝導に匹敵する導電性を有する
基板上に積層された六方晶系のIII族窒化物半導体層に
よる半導体積層構造を提供する。
Further, the present invention provides a semiconductor laminated structure including a hexagonal group III nitride semiconductor layer laminated on a substrate having conductivity comparable to metal conduction.

【0038】また、導電性基板上に積層された表面が平
坦なIII族窒化物半導体層による半導体積層構造を提供
する。
Further, there is provided a semiconductor laminated structure comprising a group III nitride semiconductor layer having a flat surface laminated on a conductive substrate.

【0039】また、導電性基板上に積層された発光素子
を提供する。
Further, the present invention provides a light emitting device laminated on a conductive substrate.

【0040】また、従来のフェースダウン実装技術が容
易に使用可能なIII族窒化物半導体発光素子を提供す
る。
Further, the present invention provides a group III nitride semiconductor light emitting device which can easily use the conventional face-down mounting technology.

【0041】さらには、従来のフェースダウン実装技術
が容易に使用可能なIII族窒化物半導体レーザ素子を提
供する。
Further, there is provided a group III nitride semiconductor laser device which can easily use the conventional face-down mounting technology.

【0042】[0042]

【課題を解決するための手段】請求項1記載の発明の半
導体積層構造は、電気伝導を有するチタン酸ストロンチ
ウム(SrTiO3)単結晶基板と、このチタン酸スト
ロンチウム(SrTiO3)単結晶基板上に結晶成長に
より積層させた少なくとも1層以上のAl,B,Ga,
Inのうちの1元素以上とNとを含むIII族窒化物半導
体層とを備えることを特徴とする。
According to a first aspect of the present invention, there is provided a semiconductor laminated structure comprising a strontium titanate (SrTiO 3 ) single crystal substrate having electric conductivity and a strontium titanate (SrTiO 3 ) single crystal substrate. At least one or more layers of Al, B, Ga,
A group III nitride semiconductor layer containing at least one element of In and N is provided.

【0043】従って、従来、困難であった導電性基板を
有する半導体積層構造となっており、この結果、基板と
III族窒化物積層構造との間の電気的導通を実現できる
とともに、この半導体積層構造の上に発光素子の積層構
造を結晶成長することが可能であり、従来サファイア基
板等の絶縁基板では実現不可能であった基板側に電極が
形成された構造の発光素子を実現することができる。
Therefore, a semiconductor laminated structure having a conductive substrate, which has been difficult in the past, is obtained.
It is possible to realize electrical conduction with the group III nitride laminated structure, and it is possible to crystal-grow a light emitting element laminated structure on this semiconductor laminated structure, which cannot be realized with an insulating substrate such as a conventional sapphire substrate. A light emitting element having a structure in which an electrode is formed on a substrate side, which has been possible, can be realized.

【0044】請求項2記載の発明は、請求項1記載の半
導体積層構造において、前記チタン酸ストロンチウム
(SrTiO3)単結晶基板は、電気抵抗率が0.5Ω
cm以下であることを特徴とする。
According to a second aspect of the present invention, in the semiconductor laminated structure according to the first aspect, the strontium titanate (SrTiO 3 ) single crystal substrate has an electrical resistivity of 0.5Ω.
cm or less.

【0045】従って、例えば室温連続発振する半導体レ
ーザを作製可能な半導体積層構造となる。
Accordingly, for example, a semiconductor laminated structure capable of manufacturing a semiconductor laser which continuously oscillates at room temperature is obtained.

【0046】請求項3記載の発明は、請求項1又は2記
載の半導体積層構造において、前記III族窒化物半導体
層は、六方晶の単結晶であることを特徴とする。
According to a third aspect of the present invention, in the semiconductor laminated structure of the first or second aspect, the group III nitride semiconductor layer is a hexagonal single crystal.

【0047】従って、III族窒化物の安定層である六方
晶の単結晶が積層された結晶性の良い半導体積層構造と
なっており、請求項1又は2記載の発明の作用効果に加
えて、導電性基板上に積層された高品質な結晶性を有す
るIII族窒化物積層構造を使用した発光素子を形成する
ことができる。
Accordingly, a semiconductor laminated structure having good crystallinity in which a hexagonal single crystal, which is a stable layer of a group III nitride, is laminated, has the effect of the first or second aspect of the present invention. A light-emitting element using a group III nitride stacked structure having high crystallinity stacked on a conductive substrate can be formed.

【0048】請求項4記載の発明は、請求項1,2又は
3記載の半導体積層構造において、前記チタン酸ストロ
ンチウム(SrTiO3)単結晶基板は、(111)面
を主面とすることを特徴とする。
According to a fourth aspect of the present invention, in the semiconductor multilayer structure according to the first, second or third aspect, the strontium titanate (SrTiO 3 ) single crystal substrate has a (111) plane as a main surface. And

【0049】従って、請求項1,2又は3記載の発明の
作用効果に加えて、チタン酸ストロンチウム(SrTi
3)の(111)面は六方晶系結晶の(0001)面
に類似した構造を有しているので、六方晶系のIII族窒
化物半導体単結晶の(0001)面がエピタキシャル成
長しやすく、また、例えば六方晶GaNの(0001)
面とSrTiO3の(111)面との格子不整合は、Δ
a=15.5%であり、サファイアの(0001)面
や、SrTiO3の(001)面や(110)面を使用
した場合に比べて小さいので、これらの基板に六方晶G
aNを成長した場合よりも(111)面に成長した方
が、格子不整合による欠陥の導入を抑制でき、高品質の
GaN結晶を成長させることができる。
Therefore, in addition to the functions and effects of the first, second or third aspect of the present invention, strontium titanate (SrTi
Since the (111) plane of O 3 ) has a structure similar to the (0001) plane of a hexagonal crystal, the (0001) plane of a hexagonal group III nitride semiconductor single crystal easily grows epitaxially, Further, for example, (0001) of hexagonal GaN
Lattice mismatch between the (111) plane and the SrTiO 3 plane is Δ
a = 15.5%, which is smaller than the case where the (0001) plane of sapphire or the (001) plane or (110) plane of SrTiO 3 is used.
The growth on the (111) plane can suppress the introduction of defects due to lattice mismatch, and can grow a high-quality GaN crystal when grown on the (111) plane than when grown on aN.

【0050】請求項5記載の発明は、請求項1ないし4
の何れか一に記載の半導体積層構造において、前記チタ
ン酸ストロンチウム(SrTiO3)単結晶基板は、L
aがドーピングされていることを特徴とする。
The fifth aspect of the present invention provides the first to fourth aspects.
In the semiconductor multilayer structure according to any one of the above, the strontium titanate (SrTiO 3 ) single crystal substrate may
a is doped.

【0051】従って、Laのドーピングによって、電荷
密度を1.2×1021cmの金属伝導に匹敵する程度ま
で高められ、抵抗率を約0.0006Ωcmまで下げる
ことができる。この値はAlGaInP系等の半導体レ
ーザで使用されている基板の抵抗率と同等又はそれ以下
の値であるので、Laをドーピングしたチタン酸ストロ
ンチウム(SrTiO3)単結晶基板にIII族窒化物積層
構造を形成した半導体積層構造では、基板抵抗をAlG
aInP系等の半導体レーザで使用されている基板の抵
抗率と同等又はそれ以下まで下げることが可能であり、
半導体レーザのような大電流が必要とされる発光素子を
作製することができる。
Therefore, by doping La, the charge density can be increased to a level comparable to the metal conduction of 1.2 × 10 21 cm, and the resistivity can be reduced to about 0.0006 Ωcm. Since this value is equal to or less than the resistivity of a substrate used in an AlGaInP-based semiconductor laser or the like, a group III nitride laminated structure is formed on a La-doped strontium titanate (SrTiO 3 ) single crystal substrate. In the semiconductor laminated structure in which
It is possible to lower the resistivity of the substrate used in semiconductor lasers such as aInP system to the same or less,
A light-emitting element requiring a large current, such as a semiconductor laser, can be manufactured.

【0052】請求項6記載の発明は、請求項1ないし5
の何れか一に記載の半導体積層構造において、前記チタ
ン酸ストロンチウム(SrTiO3)単結晶基板上に堆
積された電気伝導性を有する少なくとも1層のバッファ
層を有し、このバッファ層上に前記バッファ層の堆積温
度よりも高温で結晶成長させた少なくとも1層の前記II
I族窒化物半導体層を有することを特徴とする。
The invention according to claim 6 is the invention according to claims 1 to 5
5. The semiconductor multilayer structure according to claim 1, further comprising at least one electrically conductive buffer layer deposited on the strontium titanate (SrTiO 3 ) single crystal substrate, wherein the buffer layer is formed on the buffer layer. At least one layer of said II grown at a temperature higher than the deposition temperature of the layer.
It has a group I nitride semiconductor layer.

【0053】従って、基板と半導体層との間の導電性が
損なわれない半導体積層構造を提供できる。
Therefore, it is possible to provide a semiconductor laminated structure in which the conductivity between the substrate and the semiconductor layer is not impaired.

【0054】請求項7記載の発明は、請求項6記載の半
導体積層構造において、前記バッファ層と前記III族窒
化物半導体層との間に、前記バッファ層と同一の電気伝
導型を有して前記バッファ層の堆積温度より高くて前記
III族窒化物半導体層の成長温度より低い温度で結晶成
長させた少なくとも1層の中間層を有することを特徴と
する。
According to a seventh aspect of the present invention, in the semiconductor laminated structure according to the sixth aspect, the same electrical conductivity type as that of the buffer layer is provided between the buffer layer and the group III nitride semiconductor layer. Above the deposition temperature of the buffer layer and
It has at least one intermediate layer grown at a temperature lower than the growth temperature of the group III nitride semiconductor layer.

【0055】従って、MOCVD法等で結晶成長を行う
場合に、バッファ層で覆われていない露出した基板表面
が高温で還元雰囲気に曝されて分解されることを抑制で
き、中間層を積層することによって、表面の平坦化や、
結晶性の改善を見込むことができ、また、中間層と、高
温層の組成を変えることで、その界面での転位の伝播を
抑制し、より結晶性の良い高温層を成長させることがで
き、さらには、中間層とバッファ層は同一の電気伝導型
を有するので、基板と高温層との間の導通のある半導体
積層構造を提供できる。
Therefore, when crystal growth is performed by MOCVD or the like, the exposed substrate surface not covered with the buffer layer can be prevented from being exposed to a reducing atmosphere at a high temperature and decomposed, and the intermediate layer can be laminated. Depending on the surface flattening,
Improvement in crystallinity can be expected.Also, by changing the composition of the intermediate layer and the high-temperature layer, propagation of dislocations at the interface can be suppressed, and a high-temperature layer with better crystallinity can be grown. Further, since the intermediate layer and the buffer layer have the same electric conductivity type, a semiconductor laminated structure having conduction between the substrate and the high-temperature layer can be provided.

【0056】請求項8記載の発明は、請求項6又は7記
載の半導体積層構造において、前記バッファ層は六方晶
系のn型ZnOであることを特徴とする。
According to an eighth aspect of the present invention, in the semiconductor laminated structure according to the sixth or seventh aspect, the buffer layer is made of hexagonal n-type ZnO.

【0057】従って、n型ZnOは、キャリア濃度が
(4〜6)×1018cm-3を超えると、電気伝導機構が
金属伝導を起こすため、高密度のキャリア濃度のn型Z
nOをバッファ層に使用することでIII族窒化物積層構
造と基板との導通性を良くすることができ、また、結晶
系もIII族窒化物の安定層と同じ六方晶系であり、III族
窒化物とは格子定数も近く、In0.22Ga0.78Nとは格
子整合するので、III族窒化物のバッファ層を使用した
場合と同様に、高品質のIII族窒化物単結晶積層構造を
結晶成長させることができる。
Therefore, when the carrier concentration exceeds (4 to 6) × 10 18 cm −3 , the electric conduction mechanism causes metal conduction, so that the n-type ZnO has a high carrier concentration.
By using nO for the buffer layer, the conductivity between the group III nitride laminated structure and the substrate can be improved, and the crystal system is the same hexagonal system as the group III nitride stable layer, and the group III Since the lattice constant is close to that of nitride and is lattice-matched to In 0.22 Ga 0.78 N, a high-quality group III nitride single crystal multilayer structure is grown as in the case of using a group III nitride buffer layer. Can be done.

【0058】請求項9記載の発明の発光素子は、請求項
1ないし8の何れか一に記載の半導体積層構造と、少な
くとも1層のp型層と、少なくとも1層のn型層とによ
る積層構造を備える。
According to a ninth aspect of the present invention, there is provided a light emitting device comprising the semiconductor laminated structure according to any one of the first to eighth aspects, at least one p-type layer, and at least one n-type layer. With structure.

【0059】従って、基板を導電性にすることによっ
て、従来は困難であった基板に電極を形成することが可
能となる。
Therefore, by making the substrate conductive, it is possible to form electrodes on the substrate, which has been difficult in the past.

【0060】請求項10記載の発明は、請求項9記載の
発光素子において、積層構造の両面に各々電極が形成さ
れている。
According to a tenth aspect of the present invention, in the light emitting device according to the ninth aspect, electrodes are formed on both surfaces of the laminated structure.

【0061】従って、基板を導電性にすることによっ
て、従来は困難であった基板裏面側に電極を形成するこ
とが可能となり、これによって、従来の実装方法が可能
となる他、発光素子側をヒートシンク材に実装するフェ
ースダウン実装が容易になり、大出力動作時における放
熱効率を高くすることができ、従って、高温、大出力動
作が可能な発光素子を実現できる。
Therefore, by making the substrate conductive, it is possible to form electrodes on the back surface of the substrate, which has been difficult in the past, thereby enabling the conventional mounting method and the light emitting element side. Face-down mounting on a heat sink material is facilitated, heat radiation efficiency during high-output operation can be increased, and a light-emitting element capable of high-temperature, high-output operation can be realized.

【0062】請求項11記載の発明は、請求項10記載
の発光素子が半導体レーザである。
According to an eleventh aspect of the present invention, the light emitting device according to the tenth aspect is a semiconductor laser.

【0063】従って、基板を導電性にすることによっ
て、従来は困難であった基板裏面側に電極を形成するこ
とが可能となり、これによって、半導体レーザ側をヒー
トシンク材に実装するフェースダウン実装が容易にな
り、大出力動作時における放熱効率を高くすることがで
き、結果として、高温、大出力動作が可能な半導体レー
ザを実現できる。
Accordingly, by making the substrate conductive, it is possible to form electrodes on the back surface of the substrate, which has been difficult in the past, thereby facilitating face-down mounting in which the semiconductor laser side is mounted on a heat sink material. Therefore, the heat radiation efficiency at the time of large output operation can be increased, and as a result, a semiconductor laser capable of high temperature and large output operation can be realized.

【0064】[0064]

【発明の実施の形態】本発明の第一の実施の形態を図1
ないし図8に基づいて説明する。図1は、本実施の形態
の基本的な半導体積層構造例を示す断面図である。概略
的には、チタン酸ストロンチウム(SrTiO3)単結
晶基板100の(111)面上に、III族窒化物半導体
層として六方晶系のAl0.15Ga0.85N層101を積層
させた構造である。
FIG. 1 shows a first embodiment of the present invention.
This will be described with reference to FIG. FIG. 1 is a cross-sectional view showing an example of a basic semiconductor laminated structure of the present embodiment. Schematically, the structure is such that a hexagonal Al 0.15 Ga 0.85 N layer 101 is stacked as a group III nitride semiconductor layer on a (111) plane of a strontium titanate (SrTiO 3 ) single crystal substrate 100.

【0065】以下に詳細について説明する。The details will be described below.

【0066】基板100上に積層されるIII族窒化物半
導体層は、単結晶であっても多結晶であっても差し支え
ないが、特に、III族窒化物がエピタキシャル成長した
単結晶積層構造とすれば、従来サファイア基板等の絶縁
基板では実現不可能であった基板側に電極が形成された
構造の半導体レーザが実現可能なものとなる。
The group III nitride semiconductor layer laminated on the substrate 100 may be either single crystal or polycrystal. Particularly, if the group III nitride has a single crystal laminated structure in which the group III nitride is epitaxially grown, Thus, a semiconductor laser having a structure in which electrodes are formed on the substrate side, which cannot be realized with an insulating substrate such as a sapphire substrate, can be realized.

【0067】本実施の形態の半導体積層構造を構成する
SrTiO3結晶について考察する。チタン酸ストロン
チウム(SrTiO3)単結晶は、図2に示すような立
方晶系ペロブスカイト型結晶構造(格子定数a=3.9
05Å)をもち、III族窒化物半導体のエピタキシャル
成長用基板として次に挙げるような幾つかの有益な特徴
を有している。
The SrTiO 3 crystal constituting the semiconductor laminated structure of the present embodiment will be considered. The strontium titanate (SrTiO 3 ) single crystal has a cubic perovskite crystal structure (lattice constant a = 3.9) as shown in FIG.
05Å), and has several beneficial features as a substrate for epitaxial growth of a group III nitride semiconductor as follows.

【0068】1.後述するように、或る特定の結晶面に
おける結晶構造の格子定数が、サファイア基板よりも六
方晶III族窒化物のものに近い。 2.後述するように、或る特定の結晶面における結晶構
造が六方晶III族窒化物のものに類似している。 3.融点が2080℃という高い温度であり、融点から
110Kまでの温度範囲では相転位は観測されない。 4.不純物をドーピングすることにより、高い電気伝導
性を示す。
1. As described later, the lattice constant of the crystal structure on a specific crystal plane is closer to that of a hexagonal group III nitride than to a sapphire substrate. 2. As will be described later, the crystal structure at a specific crystal plane is similar to that of hexagonal group III nitride. 3. The melting point is as high as 2080 ° C., and no phase transition is observed in the temperature range from the melting point to 110K. 4. High electrical conductivity is obtained by doping with impurities.

【0069】従って、不純物がドーピングされたチタン
酸ストロンチウム(SrTiO3)基板100は、その上
にIII族窒化物を結晶成長させることが可能で有り、さ
らにはサファイア等の絶縁性基板にはない電気伝導性を
兼ねそろえた導電性基板となる。
Therefore, the strontium titanate (SrTiO 3 ) substrate 100 doped with impurities can be used to grow a group III nitride crystal thereon, and furthermore, it has an electric conductivity not found in an insulating substrate such as sapphire. It becomes a conductive substrate which also has conductivity.

【0070】まず、(111)SrTiO3結晶につい
て考察する。 [1](111)SrTiO3結晶について。 SrTiO3の(111)面の結晶は、図3及び図4に
示す構造を有している。SrTiO3の(111)面の
結晶は、図3に示すようにSrとOの各原子が混在する
A面と、図4に示すようにTi原子だけが存在するB面
との2種類の面が、ABABABA…の順に積層してい
る。
First, the (111) SrTiO 3 crystal will be considered. [1] (111) SrTiO 3 crystal. The (111) crystal of SrTiO 3 has the structure shown in FIGS. The (111) plane crystal of SrTiO 3 has two types of planes, an A plane in which Sr and O atoms are mixed as shown in FIG. 3 and a B plane in which only Ti atoms are present as shown in FIG. Are stacked in the order of ABABABA.

【0071】ここではA面に注目する。A面上のSr原
子とO原子は、図3に示すように、六角形を形成する。
この六角形の辺の長さを見積もると、a=2.76Åと
なる。
Here, attention is paid to the side A. Sr atoms and O atoms on the A plane form a hexagon as shown in FIG.
When the length of the side of this hexagon is estimated, a = 2.76 °.

【0072】一方、六方晶III族窒化物の例として、G
aNの(0001)面上には、Ga原子(若しくは、N
原子)が六角形を形成しており、a=3.189Åとな
っている。
On the other hand, as an example of hexagonal group III nitride, G
On the (0001) plane of aN, Ga atoms (or N
Atoms) form a hexagon, and a = 3.189 °.

【0073】これらのSrTiO3結晶とGaN結晶と
を比較すると、同じ六角形をなし、また、その辺の長さ
も近似している。そこで、SrTiO3(111)A面
上で六角形を形成するSr原子とO原子が、III族窒化
物の(0001)面上のGa原子若しくはN原子と結合
することを考えると、このときの格子不整の大きさΔa
を、 Δa=〔a(GaN)−a(基板)〕/a(基板) (ここで、a(GaN)はGaN結晶の格子定数、a
(基板)は基板の格子定数) で定義すると、SrTiO3(111)の格子定数aに
対して、Δa=15.5%となる。
When the SrTiO 3 crystal and the GaN crystal are compared, they form the same hexagon, and the lengths of the sides are similar. Considering that Sr atoms and O atoms forming a hexagon on the SrTiO 3 (111) A plane are bonded to Ga atoms or N atoms on the (0001) plane of the group III nitride, Lattice irregularity Δa
Δa = [a (GaN) −a (substrate)] / a (substrate) (where a (GaN) is the lattice constant of the GaN crystal and a
When (substrate) is defined by the lattice constant of the substrate, Δa = 15.5% with respect to the lattice constant a of SrTiO 3 (111).

【0074】この格子不整は、前述したGaNとサファ
イア基板との格子不整の16.1%に比較して小さい値
を示している。従って、この(111)SrTiO3
晶面に六方晶GaNが容易に結晶成長する。
This lattice mismatch shows a smaller value than 16.1% of the lattice mismatch between the GaN and the sapphire substrate described above. Therefore, hexagonal GaN easily grows on the (111) SrTiO 3 crystal plane.

【0075】 [2](001)SrTiO3結晶について。 SrTiO3の(001)面の結晶は、図5及び図6に
示すような構造を有している。即ち、Sr原子とO原子
とが混在するA面と、Ti原子とO原子とが混在するB
面との2種類の面が、ABABA…の順に積み重なって
いる。このときA面に注目すると、Sr原子とO原子と
が六角形を形成していることが分かる。B面に注目する
と、Ti原子とO原子とが六角形を形成していることが
分かる。
[2] Regarding (001) SrTiO 3 crystal. The (001) crystal of SrTiO 3 has a structure as shown in FIGS. That is, the A surface where Sr atoms and O atoms are mixed, and the B surface where Ti atoms and O atoms are mixed.
.. Are stacked in the order of ABABA. Attention is paid to the surface A at this time, and it is understood that the Sr atoms and the O atoms form a hexagon. Focusing on the B-plane, it can be seen that Ti atoms and O atoms form a hexagon.

【0076】この六角形は、図5及び図6に示したよう
に歪んでおり、この六角形の辺の長さを見積もると、a
1=3.905Å,a2=2.76Åとなる。
The hexagon is distorted as shown in FIGS. 5 and 6, and when the length of the side of the hexagon is estimated, a
1 = 3.905 ° and a2 = 2.76 °.

【0077】従って、SrTiO3(001)面と、六
方晶GaN(0001)面の格子不整の大きさは、前述
の定義式を用いると、SrTiO3(001)の格子定
数a1に対して、Δa=−18.3%、SrTiO
3(001)の格子定数a2に対してのΔa=15.5
%である。a1はサファイア基板と比較して大きいが、
これらは、格子不整の向きが反対であり、その大きさが
同程度であることから、サファイア基板上のGaNの場
合の格子不整の大きさが等方的でΔa=16.1%であ
ることと比較すると、基板とGaN結晶面の歪みは緩和
される可能性が示されている。
[0077] Thus, a SrTiO 3 (001) plane, the size of the lattice mismatch of the hexagonal GaN (0001) plane, using the above-described defining equation, with respect to the lattice constant a1 of SrTiO 3 (001), Δa = -18.3%, SrTiO
3 Δa = 15.5 for lattice constant a2 of (001)
%. a1 is larger than the sapphire substrate,
Since the directions of the lattice irregularities are opposite to each other and the magnitudes thereof are substantially the same, the magnitude of the lattice irregularity in the case of GaN on the sapphire substrate is isotropic and Δa = 16.1%. This indicates that the strain between the substrate and the GaN crystal plane may be reduced.

【0078】 [3](110)SrTiO3結晶について。 SrTiO3の(110)面の結晶は、図7及び図8に
示すような構造を有している。即ち、Sr原子とTi原
子とO原子とが混在するA面と、O原子のみのB面との
2種類の面が、ABABA…の順に積み重なっている。
このときのA面に注目すると、Sr原子とTi原子とが
六角形を形成していることが分かる。
[3] Regarding (110) SrTiO 3 crystal. The crystal of the (110) plane of SrTiO 3 has a structure as shown in FIGS. That is, two types of planes, that is, an A plane in which Sr atoms, Ti atoms, and O atoms are mixed, and a B plane including only O atoms are stacked in the order of ABABA.
Focusing on the surface A at this time, it can be seen that the Sr atoms and the Ti atoms form a hexagon.

【0079】この六角形は歪んでいて、この六角形の辺
の長さを見積もると、a1=3.905Å,a2=3.
382Åとなる。
This hexagon is distorted, and when the lengths of the sides of the hexagon are estimated, a1 = 3.905 ° and a2 = 3.
382Å.

【0080】従って、SrTiO3(110)面と、六
方晶GaN(0001)面の格子不整の大きさは、前述
の定義式を用いると、SrTiO3(110)の格子定
数a1に対して、Δa=−18.3%、SrTiO
3(110)の格子定数a2に対して、Δa=−5.7
%である。格子定数a1の格子不整はサファイア基板に
比べると大きいが、格子定数a2の格子不整は−5.7
%と小さく、結晶成長することが可能である。
[0080] Thus, a SrTiO 3 (110) plane, the size of the lattice mismatch of the hexagonal GaN (0001) plane, using the above-described defining equation, with respect to the lattice constant a1 of SrTiO 3 (110), Δa = -18.3%, SrTiO
3 For a lattice constant a2 of (110), Δa = -5.7
%. Although the lattice irregularity of the lattice constant a1 is larger than that of the sapphire substrate, the lattice irregularity of the lattice constant a2 is -5.7.
%, And it is possible to grow crystals.

【0081】なお、ここでは、六方晶系のIII族窒化物
としてGaNを例にとって考察したが、BN(a=3.
905Å),AlN(a=3.111Å),InN(a
=3.533Å)や、これらの混晶結晶でも同様に結晶
成長が可能である。
Here, GaN was considered as an example of hexagonal group III nitride, but BN (a = 3.
905), AlN (a = 3.111), InN (a
= 3.533 °), and the mixed crystal can be similarly grown.

【0082】また、立方晶系のIII族窒化物の場合は、
例えば、立方晶GaNの格子定数が約4.5Åであるの
で、SrTiO3の格子定数3.905Åとの格子不整
合はΔa=15%となる。この値を、GaAs基板やS
i基板と比較すると、GaAsが格子定数が5.653
Åで格子不整がΔa=−20.4%、Siが格子定数が
5.4309Åで格子不整がΔa=−16.5%であ
り、SrTiO3の方が小さい。従って、立方晶GaN
を結晶成長することが可能である。その他の立方晶III
族窒化物の結晶成長も同様に行うことが可能である。
In the case of cubic group III nitride,
For example, since the lattice constant of cubic GaN is about 4.5 °, the lattice mismatch with the lattice constant of 3.905 ° of SrTiO 3 is Δa = 15%. This value is used for the GaAs substrate or S
Compared with the i-substrate, GaAs has a lattice constant of 5.653.
Å, the lattice irregularity is Δa = -20.4%, Si has a lattice constant of 5.4309 °, the lattice irregularity is Δa = 16-16.5%, and SrTiO 3 is smaller. Therefore, cubic GaN
Can be grown as a crystal. Other cubic crystals III
Crystal growth of group nitride can be performed similarly.

【0083】SrTiO3の電気導電性に関しては、S
rTiO3に不純物をドーピングしたものは電気伝導性
を示す。例えば、Nbを0.05wt%ドーピングした
ものの抵抗率は0.08Ωcm、0.5wt%ドーピン
グしたものの抵抗率は0.0065Ωcmとなる。ま
た、Laを5.0at%ドーピングしたものは1.2×1
21cm3の高電荷密度を有し、金属伝導に匹敵する導
電性を示す。
SrTiOThreeWith respect to the electrical conductivity of
rTiOThreeDoped with impurities has electrical conductivity
Is shown. For example, 0.05 wt% of Nb is doped.
The resistivity is 0.08Ωcm, 0.5wt%
The resistivity of the material becomes 0.0065 Ωcm. Ma
In addition, the one doped with 5.0 at% of La is 1.2 × 1
0 twenty onecmThreeHigh charge density and conductivity comparable to metal conduction
Shows conductivity.

【0084】次に、本実施の実施の形態で好ましい例と
して、チタン酸ストロンチウム(SrTiO3)単結晶
基板100の電気抵抗率を0.5Ωcm以下としてい
る。
Next, as a preferred example in the present embodiment, the strontium titanate (SrTiO 3 ) single crystal substrate 100 has an electric resistivity of 0.5 Ωcm or less.

【0085】チタン酸ストロンチウム(SrTiO3
に、例えばNbを約0.001wt%以上ドーピングし
たものや、Laを約0.04wt%以上ドーピングした
ものが、抵抗率が0.5Ωcm以下になる。
Strontium titanate (SrTiO 3 )
Further, for example, those doped with about 0.001 wt% or more of Nb and those doped with about 0.04 wt% or more of La have a resistivity of 0.5 Ωcm or less.

【0086】本実施の形態のIII族窒化物半導体積層構
造を発光素子に適用する場合を考える。素子の抵抗は、
サファイア等の基板に作製されたものはIII族窒化物半
導体積層構造と電極の抵抗が素子の抵抗になる。しか
し、基板裏面に電極を形成する素子の場合には、基板の
電気抵抗も素子抵抗に含まれる。従って、基板の電気抵
抗が高い場合には、基板での電圧降下が無視できなくな
り、動作電圧の増加につながる。また、基板抵抗が高い
場合には基板での発熱により素子性能を著しく損なう結
果となる。従って、基板の抵抗は低い方が良い。従来の
絶縁基板上に作製されたIII族窒化物半導体レーザで、
室温連続発振している素子の抵抗は現状では数Ω〜十数
Ω程度である。
The case where the group III nitride semiconductor multilayer structure of the present embodiment is applied to a light emitting device will be considered. The resistance of the element is
In a device fabricated on a substrate such as sapphire, the resistance of the group III nitride semiconductor laminated structure and the resistance of the electrode become the resistance of the element. However, in the case of an element in which an electrode is formed on the back surface of the substrate, the electric resistance of the substrate is also included in the element resistance. Therefore, when the electric resistance of the substrate is high, the voltage drop at the substrate cannot be ignored, which leads to an increase in the operating voltage. Also, when the substrate resistance is high, the heat generated by the substrate significantly deteriorates the element performance. Therefore, the lower the resistance of the substrate, the better. A group III nitride semiconductor laser fabricated on a conventional insulating substrate,
At present, the resistance of an element that continuously oscillates at room temperature is about several Ω to about ten and several Ω.

【0087】半導体レーザを構成する積層構造の電気抵
抗は数Ω程度であるので、室温連続発振を実現するため
には、基板の抵抗は数Ω以下、具体的には約5Ω以下、
望ましくは1Ω以下、さらに望ましくは0.1Ω以下に
する必要がある。
Since the electrical resistance of the laminated structure constituting the semiconductor laser is about several Ω, the resistance of the substrate is several Ω or less, specifically, about 5 Ω or less in order to realize continuous oscillation at room temperature.
Desirably, it should be 1 Ω or less, more preferably 0.1 Ω or less.

【0088】抵抗率ρは、基板抵抗をR、基板面積を
S、基板厚さをlとすると、ρ=R・S/lと表され
る。
The resistivity ρ is expressed as ρ = R · S / l, where R is the substrate resistance, S is the substrate area, and l is the substrate thickness.

【0089】通常、基板の厚さは100μm〜300μ
m程度であるので、素子面積を300×300μm2
度とし、R=5Ωとすると、抵抗率ρはρ=0.5Ωc
m程度になる。R=1Ωでは、ρ=0.03〜0.09
Ωcm程度、R=0.1Ωでは、ρ=0.003〜0.
009Ωcm程度となる。
Usually, the thickness of the substrate is 100 μm to 300 μm.
m, so that the element area is about 300 × 300 μm 2 and R = 5Ω, the resistivity ρ is ρ = 0.5Ωc
m. For R = 1Ω, ρ = 0.03 to 0.09
For about Ωcm and R = 0.1Ω, ρ = 0.003 to 0.
It becomes about 009 Ωcm.

【0090】従って、本実施の形態の好適例のように、
抵抗率ρをρ=0.5Ωcm以下としたチタン酸ストロ
ンチウム(SrTiO3)単結晶基板100を用いるこ
とで、室温連続発振する半導体レーザが作製可能な半導
体積層構造となる。
Therefore, as in the preferred example of this embodiment,
By using a strontium titanate (SrTiO 3 ) single crystal substrate 100 having a resistivity ρ of 0.5Ωcm or less, a semiconductor laminated structure capable of manufacturing a semiconductor laser that continuously oscillates at room temperature is obtained.

【0091】また、本実施の形態の好適例としては、II
I族窒化物半導体は単結晶であり、結晶系は六方晶とさ
れている。
As a preferred example of the present embodiment, II
The group I nitride semiconductor is a single crystal, and the crystal system is hexagonal.

【0092】III族窒化物半導体は結晶成長させる基板
構造によって、閃亜鉛鉱型構造を有する立方晶系とウル
ツ鉱型構造を有する六方晶系の結晶が成長する。このう
ち、立方晶系は、準安定構造であり、結晶成長条件によ
っては、六方晶系の結晶が混在する場合が多い。ウルツ
鉱型構造を有する六方晶系は安定層であり、結晶性の良
い高品質の半導体積層構造が形成可能となる。このよう
に安定層である六方晶III族窒化物単結晶層を、電気伝
導性を有するチタン酸ストロンチウム(SrTiO3
単結晶基板100上に少なくとも1層積層させた構造と
することが好ましい。
In the group III nitride semiconductor, a cubic crystal having a zinc blende structure and a hexagonal crystal having a wurtzite structure grow depending on the substrate structure on which the crystal is grown. Among them, the cubic system has a metastable structure, and hexagonal crystals are often mixed depending on crystal growth conditions. The hexagonal system having a wurtzite structure is a stable layer, and a high-quality semiconductor laminated structure with good crystallinity can be formed. As described above, the hexagonal group III nitride single crystal layer, which is a stable layer, is formed from strontium titanate (SrTiO 3 ) having electrical conductivity.
A structure in which at least one layer is stacked over the single crystal substrate 100 is preferable.

【0093】また、本実施の好適例では、単結晶基板は
(111)面を主面とする電気伝導性を有するチタン酸
ストロンチウム(SrTiO3)とされる。
In the preferred embodiment of the present invention, the single crystal substrate is made of strontium titanate (SrTiO 3 ) having a (111) plane as a main surface and having electrical conductivity.

【0094】前述したように、チタン酸ストロンチウム
(SrTiO3)の(111)面は六方晶系結晶の(0
001)面に類似した構造を有しているので、六方晶系
のIII族窒化物半導体単結晶の(0001)面がエピタ
キシャル成長しやすい。また、例えば六方晶GaNの
(0001)面とSrTiO3の(111)面との格子
不整合は、Δa=15.5%であり、サファイアの(0
001)面や、SrTiO3の(001)面や(11
0)面を使用した場合に比べて小さい。従って、これら
の基板に六方晶GaNを成長した場合よりも格子不整合
による欠陥の導入が抑制され、高品質のGaN結晶を成
長させることができる。
As described above, the (111) plane of strontium titanate (SrTiO 3 ) has a hexagonal crystal (0
Since it has a structure similar to the (001) plane, the (0001) plane of the hexagonal group III nitride semiconductor single crystal is easily epitaxially grown. For example, the lattice mismatch between the (0001) plane of hexagonal GaN and the (111) plane of SrTiO 3 is Δa = 15.5%, and the (0)
(001) plane, (001) plane of SrTiO 3 or (11) plane.
0) Smaller than when using a plane. Therefore, the introduction of defects due to lattice mismatch is suppressed more than when hexagonal GaN is grown on these substrates, and a high-quality GaN crystal can be grown.

【0095】さらに、本実施の形態の好適例としては、
チタン酸ストロンチウム(SrTiO3)単結晶基板1
00は、Laをドーピングしたチタン酸ストロンチウム
(SrTiO3)とされる。
Further, as a preferred example of the present embodiment,
Strontium titanate (SrTiO 3 ) single crystal substrate 1
00 is strontium titanate (SrTiO 3 ) doped with La.

【0096】チタン酸ストロンチウム(SrTiO3
に不純物をドーピングすると電気伝導性を示す。一般的
な不純物としては、Nbが挙げられる。Nbをドーピン
グしたものは約0.001wt%のドーピングで、抵抗
率は約0.5Ωcm、約1wt%のドーピングで、抵抗
率は約0.003Ωcmまで下げることができる。この
値はAlGaInP系等の半導体レーザで使用されてい
る基板の抵抗率とほぼ同等である。
Strontium titanate (SrTiO 3 )
Shows electrical conductivity when doped with impurities. A typical impurity is Nb. The Nb doping is about 0.001 wt% doping, the resistivity is about 0.5 Ωcm, and the doping about 1 wt% can reduce the resistivity to about 0.003 Ωcm. This value is substantially equal to the resistivity of a substrate used in a semiconductor laser such as an AlGaInP system.

【0097】これに対し、本実施の形態で使用するLa
をドーピングしたチタン酸ストロンチウム(SrTiO
3)は、Nbをドーピングしたものよりもさらに抵抗率
を下げることが可能である。Laを約0.04wt%ド
ーピングしたもので抵抗率は約0.5Ωcm、約3.7
3wt%(5.0at%)のドーピングで電荷密度は1.
2×1021cmの金属伝導に匹敵し、抵抗率は約0.0
006Ωcmまで下がる。
On the other hand, La used in the present embodiment
Doped strontium titanate (SrTiO
3 ) can reduce the resistivity further than that doped with Nb. La is doped with about 0.04 wt% and has a resistivity of about 0.5 Ωcm and about 3.7
With a doping of 3 wt% (5.0 at%), the charge density becomes 1.
Equivalent to metal conduction of 2 × 10 21 cm, resistivity is about 0.0
006 Ωcm.

【0098】この値はAlGaInP系等の半導体レー
ザで使用されている基板の抵抗率と同等又はそれ以下の
値である。前述したようにIII族窒化物半導体レーザを
室温連続発振させるには基板の抵抗率は約0.5Ωcm
以下にする必要がある。従って、Laのドーピング量は
約0.04wt%以上、望ましくは、約0.1wt%
(約0.1Ωcm)以上、さらに望ましくは、約0.5
wt%(約0.01Ωcm)以上、さらに望ましくは、
約1.0w%(約0.003Ωcm)以上が良い。
This value is equal to or less than the resistivity of a substrate used in a semiconductor laser such as an AlGaInP-based semiconductor laser. As described above, the resistivity of the substrate is about 0.5 Ωcm in order to continuously oscillate the group III nitride semiconductor laser at room temperature.
It must be: Therefore, the doping amount of La is about 0.04 wt% or more, preferably about 0.1 wt%.
(About 0.1 Ωcm) or more, more preferably about 0.5
wt% (about 0.01 Ωcm), more desirably,
It is preferably about 1.0 w% (about 0.003 Ωcm) or more.

【0099】従って、Laをドーピングしたチタン酸ス
トロンチウム(SrTiO3)単結晶基板100にIII族
窒化物積層構造を形成した半導体積層構造では、基板抵
抗をAlGaInP系等の半導体レーザで使用されてい
る基板の抵抗率と同等又はそれ以下まで下げることが可
能であり、半導体レーザのような大電流が必要とされる
発光素子を作製する上での効果が大きい。
Therefore, in a semiconductor multilayer structure in which a group III nitride multilayer structure is formed on a strontium titanate (SrTiO 3 ) single crystal substrate 100 doped with La, the substrate resistance is changed to a substrate used in a semiconductor laser of AlGaInP type or the like. Can be reduced to a value equal to or less than the resistivity of the light emitting element, and the effect in manufacturing a light emitting element requiring a large current, such as a semiconductor laser, is great.

【0100】これらの好適例を網羅した構成例を図1を
参照して説明する。本実施の形態の半導体積層構造は、
Laを5.0at%ドーピングしたSrTiO3基板10
0の(111)面上に、III族窒化物半導体層として六
方晶系のAl0.15Ga0.85N層101が1層積層された
構造を有する。Al0.15Ga0.85N層101はC軸がS
rTiO3基板100主面に対して垂直になるように成
長し、(0001)面が主面となって積層された単結晶
である。Al0.15Ga0.85N層101にはSiがドーピ
ングされており、n型の電気伝導性を有している。
A configuration example covering these preferred examples will be described with reference to FIG. The semiconductor laminated structure of the present embodiment
SrTiO 3 substrate 10 doped with 5.0 at% of La
It has a structure in which a single layer of a hexagonal Al 0.15 Ga 0.85 N layer 101 is stacked as a group III nitride semiconductor layer on the (111) plane of 0. The C axis of the Al 0.15 Ga 0.85 N layer 101 is S
The single crystal is grown so as to be perpendicular to the main surface of the rTiO 3 substrate 100, and the (0001) plane is the main surface. The Al 0.15 Ga 0.85 N layer 101 is doped with Si and has n-type electric conductivity.

【0101】Al0.15Ga0.85N層101表面とSrT
iO3基板100の裏面に電極を形成して、電圧を印加
すると電流が流れ導通があることが確認されたものであ
る。
The surface of Al 0.15 Ga 0.85 N layer 101 and SrT
It was confirmed that when an electrode was formed on the back surface of the iO 3 substrate 100 and a voltage was applied, a current flowed and there was continuity.

【0102】本実施の形態の半導体積層構造は、さらに
この上に発光素子の積層構造を結晶成長させることが可
能であり、発光素子の電極を基板裏面に形成することも
可能である。
In the semiconductor laminated structure of the present embodiment, a laminated structure of a light emitting element can be further grown thereon, and electrodes of the light emitting element can be formed on the back surface of the substrate.

【0103】なお、Al0.15Ga0.85N層101はMB
E法で成長させた。
Note that the Al 0.15 Ga 0.85 N layer 101
It was grown by the E method.

【0104】本発明の第二の実施の形態を図9に基づい
て説明する。本実施の形態は、第一の実施の形態で説明
したような半導体積層構造において、チタン酸ストロン
チウム(SrTiO3)単結晶基板200上に堆積され
た電気伝導性を有する少なくとも1層のバッファ層20
1を有し、このバッファ層201上にバッファ層201
の堆積温度よりも高温で結晶成長させた少なくとも1層
のIII族窒化物半導体層202を有する半導体積層構造
である。
A second embodiment of the present invention will be described with reference to FIG. In the present embodiment, at least one electrically conductive buffer layer 20 deposited on a strontium titanate (SrTiO 3 ) single crystal substrate 200 in the semiconductor multilayer structure described in the first embodiment is used.
1 and the buffer layer 201
Is a semiconductor laminated structure having at least one group III nitride semiconductor layer 202 grown by crystal growth at a temperature higher than the deposition temperature.

【0105】バッファ層201はアモルファス、多結
晶、微結晶等で堆積されても、その上に積層される高温
層が単結晶となるものであれば良く、また、必ずしもII
I族窒化物である必要もない。また、バッファ層201
は電気伝導性を有するので、基板200と半導体層20
2の間の電気伝導性が損なわれない。
The buffer layer 201 may be deposited as amorphous, polycrystalline, microcrystalline, or the like, as long as the high-temperature layer laminated thereon becomes a single crystal.
It does not need to be a Group I nitride. Also, the buffer layer 201
Has electrical conductivity, the substrate 200 and the semiconductor layer 20
The electrical conductivity between the two is not impaired.

【0106】より具体的な構成例について説明する。本
実施の形態の半導体積層構造は、Laを5.0at%ドー
ピングしたSrTiO3基板200の(111)面上
に、n型Al0.07Ga0.93Nバッファ層201、III族
窒化物半導体層として六方晶系のn型GaN層202が
1層積層された構造を有する。
A more specific configuration example will be described. The semiconductor laminated structure of the present embodiment has a structure in which an n-type Al 0.07 Ga 0.93 N buffer layer 201 and a group III nitride semiconductor layer are formed on a (111) plane of a SrTiO 3 substrate 200 doped with 5.0 at% of La. It has a structure in which a single n-type GaN layer 202 is stacked.

【0107】GaN層202はC軸が基板主面に対して
垂直になるように成長し、(0001)面が主面となっ
て積層された単結晶である。
The GaN layer 202 is a single crystal grown so that the C axis is perpendicular to the main surface of the substrate and the (0001) plane is the main surface.

【0108】積層構造は、MOCVD法で積層させた。
バッファ層は520℃で、GaN層202は1050℃
で積層させた。また、Al0.07Ga0.93Nバッファ層2
01、GaN層202にはSiがドーピングされてお
り、n型の電気伝導性を有している。
The laminated structure was laminated by the MOCVD method.
The buffer layer is at 520 ° C. and the GaN layer 202 is at 1050 ° C.
Was laminated. In addition, Al 0.07 Ga 0.93 N buffer layer 2
01, the GaN layer 202 is doped with Si and has n-type electrical conductivity.

【0109】このような構成において、GaN層202
表面とSrTiO3基板200の裏面に電極を形成し
て、電圧を印加すると電流が流れ、導通があることが確
認されたものである。
In such a configuration, the GaN layer 202
It was confirmed that when electrodes were formed on the front surface and the back surface of the SrTiO 3 substrate 200 and a voltage was applied, a current flowed and there was continuity.

【0110】本実施の形態の半導体積層構造は、さらに
この上に発光素子の積層構造を結晶成長することが可能
であり、発光素子の電極を基板裏面に形成することも可
能である。
In the semiconductor laminated structure of the present embodiment, it is possible to crystal-grow a laminated structure of a light emitting element thereon, and it is also possible to form electrodes of the light emitting element on the back surface of the substrate.

【0111】本発明の第三の実施の形態を図10に基づ
いて説明する。本実施の形態は、第二の実施の形態で説
明したような半導体積層構造において、バッファ層30
1とIII族窒化物半導体層303との間に、バッファ層
301と同一の電気伝導型を有してバッファ層301の
堆積温度より高くてIII族窒化物半導体層303の成長
温度より低い温度で結晶成長させた少なくとも1層の中
間層302を有する半導体積層構造である。
A third embodiment of the present invention will be described with reference to FIG. In the present embodiment, the buffer layer 30 in the semiconductor laminated structure described in the second embodiment is used.
1 and the group III nitride semiconductor layer 303, having the same electrical conductivity type as the buffer layer 301, at a temperature higher than the deposition temperature of the buffer layer 301 and lower than the growth temperature of the group III nitride semiconductor layer 303. This is a semiconductor multilayer structure having at least one intermediate layer 302 grown by crystal.

【0112】中間層302は、MOCVD法等で結晶成
長を行う場合に、バッファ層301で覆われていない露
出した基板300表面が、高温で還元雰囲気にさらされ
て分解することを抑制することが目的の一つである。中
間層302を積層することによって、表面の平坦化や結
晶性の改善が見込まれる。
The intermediate layer 302 prevents the exposed surface of the substrate 300 which is not covered with the buffer layer 301 from being decomposed by exposure to a reducing atmosphere at a high temperature when crystal growth is performed by MOCVD or the like. One of the purposes. By laminating the intermediate layer 302, flattening of the surface and improvement of crystallinity are expected.

【0113】中間層302の組成は、特に限定するもの
ではないが、低温で結晶成長可能なInGaNであれば
結晶性の良い中間層が成長可能である。また、中間層3
02と高温層の組成を変えることで、その界面での転位
の伝播が抑制され、より結晶性の良い高温層が成長す
る。
Although the composition of the intermediate layer 302 is not particularly limited, an intermediate layer having good crystallinity can be grown using InGaN which can grow a crystal at a low temperature. Also, the middle layer 3
By changing the composition of the high-temperature layer to 02, the propagation of dislocations at the interface is suppressed, and a high-temperature layer with better crystallinity grows.

【0114】より具体的な構成例について説明する。本
実施の形態の半導体積層構造は、Laを5.0at%ドー
ピングしたSrTiO3基板300の(111)面上
に、n型Al0.07Ga0.93Nバッファ層301、中間層
として六方晶系のIn0.1Ga0 .9N層302が1層積層
され、さらにその上に六方晶系のGaN層303が1層
積層された構造を有する。
A more specific configuration example will be described. The semiconductor laminated structure of the present embodiment has an n-type Al 0.07 Ga 0.93 N buffer layer 301 on a (111) plane of a SrTiO 3 substrate 300 doped with 5.0 at% of La, and a hexagonal In 0.1 as an intermediate layer. Ga 0 .9 N layer 302 are stacked one layer further GaN layer 303 of hexagonal thereon has one layer stacked structure.

【0115】結晶成長はMOCVDで行った。Al0.07
Ga0.93Nバッファ層301は520℃で、In0.1
0.9N層302は800℃で、GaN層303は10
50℃で積層した。GaN層303はC軸が基板主面に
対して垂直になるように成長し、(0001)面が主面
となって積層された単結晶である。表面モフォロジーは
凹凸が少なく平坦である。Al0.07Ga0.93Nバッファ
層301、In0.1Ga0 .9N層302、GaN層303
にはSiがドーピングされており、n型の電気伝導性を
有している。
The crystal growth was performed by MOCVD. Al 0.07
The Ga 0.93 N buffer layer 301 has an In 0.1 G
The a 0.9 N layer 302 is at 800 ° C. and the GaN layer 303 is at 10 ° C.
Lamination was performed at 50 ° C. The GaN layer 303 is a single crystal grown so that the C-axis is perpendicular to the main surface of the substrate, and the (0001) plane is the main surface. The surface morphology is flat with few irregularities. Al 0.07 Ga 0.93 N buffer layer 301, In 0.1 Ga 0 .9 N layer 302, GaN layer 303
Is doped with Si and has n-type electrical conductivity.

【0116】このような構成において、GaN層303
表面とSrTiO3基板300の裏面に電極を形成し
て、電圧を印加すると電流が流れ、導通があることが確
認されたものである。
In such a configuration, the GaN layer 303
It was confirmed that an electrode was formed on the front surface and the back surface of the SrTiO 3 substrate 300, and when a voltage was applied, a current flowed and there was continuity.

【0117】本実施の形態の半導体積層構造は、さらに
この上に発光素子の積層構造を結晶成長することが可能
であり、発光素子の電極を基板裏面に形成することも可
能である。
In the semiconductor laminated structure of the present embodiment, it is possible to crystal-grow a laminated structure of a light emitting element thereon, and it is also possible to form an electrode of the light emitting element on the back surface of the substrate.

【0118】本発明の第四の実施の形態を図11に基づ
いて説明する。本実施の形態では、第二又は第三の実施
の形態のような積層構造において、バッファ層を六方晶
系のn型ZnOとしている。
A fourth embodiment of the present invention will be described with reference to FIG. In the present embodiment, in the laminated structure as in the second or third embodiment, the buffer layer is made of hexagonal n-type ZnO.

【0119】n型ZnOは、キャリア濃度が(4〜6)
×1018 cm-3を超えると、電気伝導機構が金属伝導
を起こすため、高密度のキャリア濃度のn型ZnOをバ
ッファ層に使用するとIII族窒化物積層構造と基板との
導通性が良くなる。キャリア濃度が1×1019cm-3
上のZnOも容易に堆積させることが可能であり、スパ
ッタ法等で容易に堆積させることが可能である。
The n-type ZnO has a carrier concentration of (4 to 6)
If it exceeds × 10 18 cm -3 , the electric conduction mechanism causes metal conduction, so that the conductivity between the group III nitride laminated structure and the substrate is improved when n-type ZnO having a high carrier concentration is used for the buffer layer. . ZnO having a carrier concentration of 1 × 10 19 cm −3 or more can be easily deposited, and can be easily deposited by a sputtering method or the like.

【0120】また、結晶系もIII族窒化物の安定層と同
じ六方晶系であり、III族窒化物とは格子定数も近く、
In0.22Ga0.78Nとは格子整合するので、III族窒化
物のバッファ層を使用した場合と同様に、高品質のIII
族窒化物単結晶積層構造を結晶成長させることができ
る。
The crystal system is also the same hexagonal system as the group III nitride stable layer, and has a lattice constant close to that of the group III nitride.
Since lattice matching is achieved with In 0.22 Ga 0.78 N, high-quality III
A group nitride single crystal laminated structure can be crystal-grown.

【0121】本実施の形態の具体的構成例を図11を参
照して説明する。本実施の形態の半導体積層構造は、L
aを5.0at%ドーピングしたSrTiO3基板400
の(111)面上に、n型ZnOバッファ層401、中
間層として六方晶系のIn0. 1Ga0.9N層402が1層
積層され、さらにその上に六方晶系のGaN層403が
1層積層された構造を有する。GaN層403はC軸が
基板主面に対して垂直になるように成長し、(000
1)面が主面となって積層されている。
A specific configuration example of the present embodiment will be described with reference to FIG. The semiconductor laminated structure of the present embodiment is represented by L
SrTiO 3 substrate 400 doped with 5.0 at% a
The n-type ZnO buffer layer 401 and one hexagonal In 0.1 Ga 0.9 N layer 402 as an intermediate layer are stacked on the (111) plane, and a hexagonal GaN layer 403 is further formed thereon. It has a laminated structure. The GaN layer 403 is grown such that the C axis is perpendicular to the main surface of the substrate, and (000
1) The surface is laminated with the main surface.

【0122】さらに、GaN層403上にはSiO2
らなる選択成長マスク404が形成されており、その上
にGaN層405が形成されている。選択成長マスク4
04は、10μm周期でストライプ状に形成されてお
り、幅3μmの開口部が形成されている。
Further, a selective growth mask 404 made of SiO 2 is formed on the GaN layer 403, and a GaN layer 405 is formed thereon. Selective growth mask 4
04 is formed in a stripe pattern at a period of 10 μm, and has an opening having a width of 3 μm.

【0123】GaN層405は、選択成長マスク404
の開口部で露出したGaN層403の表面に選択成長
し、選択成長マスク404表面を横方向にラテラル成長
して、隣接した結晶同士が合体し、さらに結晶成長を続
けることで表面の平坦なGaN層405になっている。
GaN層405は約20μm成長させた。
The GaN layer 405 has a selective growth mask 404.
Selective growth on the surface of the GaN layer 403 exposed at the opening of the substrate, laterally growing the surface of the selective growth mask 404 laterally, the adjacent crystals are united, and the crystal growth is continued, so that the flat GaN surface is obtained. It is a layer 405.
The GaN layer 405 was grown by about 20 μm.

【0124】なお、ZnOはスパッタでキャリア濃度が
1×1019cm-3のものを堆積させた。III族窒化物の
結晶成長はMOCVDで行った。In0.1Ga0.9N層4
02は800℃で、その他のIII族窒化物は1050℃
で積層させた。また、In0.1Ga0.9N層402とGa
N層403とGaN層405にはSiがドーピングされ
ており、n型の電気伝導性を有している。
Incidentally, ZnO having a carrier concentration of 1 × 10 19 cm −3 was deposited by sputtering. The group III nitride crystal was grown by MOCVD. In 0.1 Ga 0.9 N layer 4
02 is 800 ° C, other group III nitrides are 1050 ° C
Was laminated. In addition, the In 0.1 Ga 0.9 N layer 402 and the Ga
The N layer 403 and the GaN layer 405 are doped with Si and have n-type electric conductivity.

【0125】SiO2からなる選択成長マスク404上
に形成されたGaN層405は、他の分の転位密度が1
10cm-2程度であるのに対し、107cm-2程度に減
少していた。また、GaN層405表面とSrTiO3
基板400の裏面に電極を形成して、電圧を印加すると
電流が流れ、導通があることが確認されたものである。
The GaN layer 405 formed on the selective growth mask 404 made of SiO 2 has another dislocation density of 1
While it was about 0 10 cm -2 , it was reduced to about 10 7 cm -2 . Also, the surface of the GaN layer 405 and SrTiO 3
When an electrode was formed on the back surface of the substrate 400 and a voltage was applied, current flowed, and it was confirmed that there was continuity.

【0126】本発明の第五の実施の形態を図12に基づ
いて説明する。本実施の形態は、前述した第一ないし第
四の実施の形態のような半導体積層構造を含み、p型層
及びn型層を各々少なくとも1層具備する半導体積層構
造からなる発光素子への適用例である。
A fifth embodiment of the present invention will be described with reference to FIG. The present embodiment is applied to a light emitting element having a semiconductor multilayer structure including the semiconductor multilayer structure as in the first to fourth embodiments described above and including at least one p-type layer and at least one n-type layer. It is an example.

【0127】本実施の形態の発光素子は、発光ダイオー
ド、半導体レーザ、スーパールミネッセントダイオード
等どのような発光素子であっても差し支えなく、発光素
子のp型層、n型層に対応した電極に電流が印加される
と、p−n接合に電流が注入され、キャリアの再結合に
よって、発光するものであれば良い。
The light-emitting element of this embodiment may be any light-emitting element such as a light-emitting diode, a semiconductor laser, and a superluminescent diode, and the electrodes corresponding to the p-type layer and the n-type layer of the light-emitting element. When a current is applied to the pn junction, any current may be injected into the pn junction and light may be emitted by recombination of carriers.

【0128】その構造に関しても、特に限定するもので
はなく、発光素子を構成する積層構造が、p型層及びn
型層を各々少なくとも1層具備するIII族窒化物半導体
積層構造からなり、少なくとも一つのp−n接合を有
し、このp−n接合に電流が注入され、キャリアの再結
合によって、発光する構造であれば、ホモ接合、シング
ルヘテロ接合、ダブルヘテロ接合、量子井戸構造、多重
量子井戸構造、その他どのような構造であっても差し支
えない。
The structure of the light emitting device is not particularly limited.
A group III nitride semiconductor multilayer structure having at least one mold layer, at least one pn junction, a current is injected into the pn junction, and light is emitted by recombination of carriers. If so, a homojunction, a single heterojunction, a double heterojunction, a quantum well structure, a multiple quantum well structure, or any other structure may be used.

【0129】本実施の形態の具体的な構成例を図12を
参照して説明する。この具体例は、発光素子として発光
ダイオードの構成例を示すもので、図12は当該発光ダ
イオードの基板に垂直な面での断面図を示している。こ
の発光ダイオードの構造は、Laを5.0at%ドーピン
グしたSrTiO3基板500の(111)面上に、n
型Al0.07Ga0.93Nバッファ層501、中間層として
六方晶系のn型In0. 1Ga0.9N層502が1層積層さ
れ、さらにその上にn型クラッド層となる六方晶系のn
型Al0.15Ga0.85N層503、活性層となるIn0.15
Ga0.85N層504、p型クラッド層となるp型Al
0.15Ga0.85N層505、p型コンタクト層となるp型
GaN層506を順次積層した構造を有する。
A specific configuration example of the present embodiment will be described with reference to FIG. This specific example shows a configuration example of a light emitting diode as a light emitting element, and FIG. 12 is a cross-sectional view of the light emitting diode taken along a plane perpendicular to a substrate. The structure of this light-emitting diode is such that n is formed on a (111) plane of a SrTiO 3 substrate 500 doped with 5.0 at% of La.
-Type Al 0.07 Ga 0.93 N buffer layer 501, n-type In 0. 1 Ga 0.9 N layer 502 of hexagonal are laminated one layer as an intermediate layer, further n hexagonal as the n-type cladding layer thereon
Type Al 0.15 Ga 0.85 N layer 503 and In 0.15 serving as an active layer
Ga 0.85 N layer 504, p-type Al serving as p-type cladding layer
It has a structure in which a 0.15 Ga 0.85 N layer 505 and a p-type GaN layer 506 to be a p-type contact layer are sequentially laminated.

【0130】積層構造は、C軸が基板500主面に対し
て垂直になるように成長し、(0001)面が主面とな
って積層されている。積層構造の上部のp型GaN層5
06の上にはp側オーミック電極507が形成されてい
る。そして、積層構造をストライプ状に残して基板50
0までドライエッチングし、露出した基板500表面に
n側オーミック電極508が形成されている。
The stacked structure is grown so that the C axis is perpendicular to the main surface of the substrate 500, and the (0001) plane is the main surface. P-type GaN layer 5 on the top of the stacked structure
On p. 06, a p-side ohmic electrode 507 is formed. Then, leaving the laminated structure in a stripe shape,
The n-side ohmic electrode 508 is formed on the exposed surface of the substrate 500 by dry etching to 0.

【0131】なお、発光ダイオードとなる積層構造はM
OCVDによって結晶成長させた。また、n側オーミッ
ク電極508としてはTi/Alを基板表面に蒸着して
形成し、p側オーミック電極507としてはNi/Au
をp-GaNに蒸着して形成させた。
Note that the laminated structure to be a light emitting diode is M
The crystal was grown by OCVD. The n-side ohmic electrode 508 is formed by evaporating Ti / Al on the substrate surface, and the p-side ohmic electrode 507 is formed of Ni / Au.
Was formed by vapor deposition on p-GaN.

【0132】発光ダイオードは、p側のオーミック電極
507とn側のオーミック電極508に電流を注入する
ことによって、活性層にキャリアが注入され発光する。
In the light emitting diode, by injecting a current into the p-side ohmic electrode 507 and the n-side ohmic electrode 508, carriers are injected into the active layer to emit light.

【0133】本実施の形態の特有の効果としては、基板
500が導電性で抵抗が低いので、従来必要とされてい
たn型コンタクト層を形成することがなく基板500に
直接電極を形成することができる。そのため、n型コン
タクト層を積層する分の原料とプロセス時間を削減する
ことができる。
A specific effect of this embodiment is that, since the substrate 500 is conductive and has low resistance, an electrode is formed directly on the substrate 500 without forming a conventionally required n-type contact layer. Can be. Therefore, it is possible to reduce the amount of raw material and process time required for laminating the n-type contact layer.

【0134】本発明の第六の実施の形態を図13に基づ
いて説明する。本実施の形態は、前述した第五の実施の
形態のような発光素子に関して、電極を、積層構造の両
面、即ち、基板上に積層された積層構造表面と、基板裏
面とに形成した発光素子への適用例を示す。
A sixth embodiment of the present invention will be described with reference to FIG. This embodiment relates to a light-emitting element such as the above-described fifth embodiment, in which electrodes are formed on both surfaces of the laminated structure, that is, on the surface of the laminated structure laminated on the substrate and the back surface of the substrate. Here is an example of application to

【0135】本実施の形態の発光素子も、発光ダイオー
ド、半導体レーザ、スーパールミネッセントダイオード
等どのような発光素子であっても差し支えなく、発光素
子のp型,n型層に対応した電極に電流が印加される
と、p−n接合に電流が注入され、キャリアの再結合に
よって、発光するものであれば良い。
The light-emitting element of this embodiment may be any light-emitting element such as a light-emitting diode, a semiconductor laser, and a superluminescent diode. When a current is applied, a current is injected into the pn junction, and light may be emitted as a result of recombination of carriers.

【0136】その層構造に関しても、特に限定するもの
ではなく、発光素子を構成する積層構造が、p型層及び
n型層を各々少なくとも1層具備するIII族窒化物半導
体積層構造からなり、少なくとも一つのp−n接合を有
し、このp−n接合に電流が注入され、キャリアの再結
合によって、発光する構造であれば、ホモ接合、シング
ルヘテロ接合、ダブルヘテロ接合、量子井戸構造、多重
量子井戸構造、その他どのような構造であっても差し支
えない。
The layer structure is not particularly limited either, and the laminated structure forming the light emitting device is a group III nitride semiconductor laminated structure having at least one p-type layer and at least one n-type layer. If the structure has one pn junction, a current is injected into the pn junction, and light is emitted by recombination of carriers, a homojunction, a single heterojunction, a double heterojunction, a quantum well structure, a multiple A quantum well structure or any other structure may be used.

【0137】本実施の形態の具体的な構成例を図13を
参照して説明する。この具体例は、発光素子として発光
ダイオードの構成例を示すもので、図13は当該発光ダ
イオードの基板に垂直な面での断面図を示している。本
実施の形態の発光ダイオードの構造は、Laを5.0at
%ドーピングしたSrTiO3基板600の(111)
面上に、n型Al0.07Ga0.93Nバッファ層601、中
間層として六方晶系のn型In0.1Ga0.9N層602が
1層積層され、さらにその上にn型クラッド層となる六
方晶系のn型Al0.15Ga0.85N層603、活性層とな
るIn0.15Ga 0.85N層604、p型クラッド層となる
p型Al0.15Ga0.85N層605、p型コンタクト層と
なるp型GaN層606を順次積層した構造を有する。
FIG. 13 shows a specific configuration example of this embodiment.
It will be described with reference to FIG. In this specific example, the light emitting element emits light.
FIG. 13 shows a configuration example of a diode, and FIG.
FIG. 4 shows a cross-sectional view of a plane perpendicular to the substrate of the iodine. Book
In the structure of the light emitting diode of the embodiment, La is 5.0 at.
% Doped SrTiOThree(111) of the substrate 600
N-type Al0.07Ga0.93N buffer layer 601, middle
Hexagonal n-type In as interlayer0.1Ga0.9N layer 602
One layer is laminated, and an n-type clad layer is further formed thereon.
Orthogonal n-type Al0.15Ga0.85N layer 603, active layer
In0.15Ga 0.85N layer 604, becomes p-type cladding layer
p-type Al0.15Ga0.85N layer 605, p-type contact layer
Has a structure in which p-type GaN layers 606 are sequentially stacked.

【0138】積層構造は、C軸が基板主面に対して垂直
になるように成長し、(0001)面が主面となって積
層されている。積層構造の上部のp型GaN層606の
上にはp側オーミック電極607が、また、基板600
裏面にはn側オーミック電極608が形成されている。
発光ダイオードの寸法は300μm(縦)×300μm
(横)×200μm(高さ)である。
The stacked structure is grown so that the C axis is perpendicular to the main surface of the substrate, and the (0001) plane is the main surface. A p-side ohmic electrode 607 is provided on the p-type GaN layer 606 above the stacked structure,
An n-side ohmic electrode 608 is formed on the back surface.
The dimensions of the light emitting diode are 300 μm (vertical) x 300 μm
(Width) × 200 μm (height).

【0139】なお、発光ダイオードとなる積層構造はM
OCVDによって結晶成長させた。また、n側オーミッ
ク電極608としてはTi/Alを基板表面に蒸着して
形成し、p側オーミック電極607としてはNi/Au
をp-GaNに蒸着して形成させた。
[0139] The layered structure of the light emitting diode is M
The crystal was grown by OCVD. The n-side ohmic electrode 608 is formed by evaporating Ti / Al on the substrate surface, and the p-side ohmic electrode 607 is formed of Ni / Au.
Was formed by vapor deposition on p-GaN.

【0140】発光ダイオードは、p側のオーミック電極
607とn側のオーミック電極608に電流を注入する
ことによって、活性層にキャリアが注入され発光する。
In the light emitting diode, by injecting a current into the p-side ohmic electrode 607 and the n-side ohmic electrode 608, carriers are injected into the active layer to emit light.

【0141】本実施の形態の特有の効果としては、基板
600の抵抗率が約0.0006Ωcmであるので、基
板抵抗Rは約0.013Ωと非常に小さい。そのため、
基板600裏面に電極608を形成しても基板600で
の電圧降下はほとんどなく低消費電力で高出力動作が可
能である。また、従来のフェイスダウン実装も可能であ
る。
As a special effect of the present embodiment, the substrate resistance R is as small as about 0.013 Ω because the resistivity of the substrate 600 is about 0.0006 Ωcm. for that reason,
Even if the electrode 608 is formed on the back surface of the substrate 600, there is almost no voltage drop in the substrate 600, and high output operation can be performed with low power consumption. Conventional face-down mounting is also possible.

【0142】本発明の第七の実施の形態を図14に基づ
いて説明する。本実施の形態は、前述した第一ないし第
四の実施の形態のような半導体積層構造を含み、p型層
及びn型層を各々少なくとも1層具備する半導体積層構
造からなる発光素子として半導体レーザへの適用例であ
る。
A seventh embodiment of the present invention will be described with reference to FIG. This embodiment includes a semiconductor laser as a light emitting device having a semiconductor multilayer structure including the semiconductor multilayer structure as in the above-described first to fourth embodiments and including at least one p-type layer and at least one n-type layer. It is an example of application to

【0143】本実施の形態の、半導体レーザは、電極が
各々、基板の表側、裏側に形成されている。この半導体
レーザは、p型、n型層に対応した電極に電流が印加さ
れると、活性層に電流が注入され、キャリアの再結合に
よって発光し、レーザ共振器面によって、光の反射と増
幅が起り、誘導放出光が外部に取り出される。
In the semiconductor laser of this embodiment, the electrodes are formed on the front side and the back side of the substrate, respectively. In this semiconductor laser, when a current is applied to the electrodes corresponding to the p-type and n-type layers, the current is injected into the active layer, light is emitted by recombination of carriers, and light is reflected and amplified by the laser resonator surface. Occurs, and stimulated emission light is extracted to the outside.

【0144】半導体レーザの層構造に関しては、特に限
定するものではなく、半導体レーザを構成する積層構造
が、p型層及びn型層を各々少なくとも1層具備するII
I族窒化物半導体積層構造からなり、活性層を有し、こ
の活性層に電流が注入され、キャリアの再結合によって
発光し、レーザ共振器面によって光の反射と増幅が起
り、誘導放出光が外部に取り出される構造であれば、ホ
モ接合、シングルヘテロ接合、ダブルヘテロ接合、量子
井戸構造、多重量子井戸構造、その他どのような構造で
あっても差し支えない。
The layer structure of the semiconductor laser is not particularly limited, and the laminated structure forming the semiconductor laser has at least one p-type layer and at least one n-type layer.
It has a layered structure of group I nitride semiconductor and has an active layer.Current is injected into this active layer, light is emitted by recombination of carriers, light reflection and amplification are caused by the laser cavity surface, and stimulated emission light is generated. As long as the structure can be taken out, a homojunction, a single heterojunction, a double heterojunction, a quantum well structure, a multiple quantum well structure, or any other structure may be used.

【0145】本実施の形態の半導体レーザの具体的な構
成例を図14及び図15を参照して説明する。図14は
当該半導体レーザの斜視図、図15はその光出射方向に
垂直な面での断面図である。
A specific configuration example of the semiconductor laser according to the present embodiment will be described with reference to FIGS. FIG. 14 is a perspective view of the semiconductor laser, and FIG. 15 is a cross-sectional view taken along a plane perpendicular to the light emission direction.

【0146】本実施の形態の半導体レーザは、第四の実
施の形態で作製した半導体積層構造の上に形成されてい
る。即ち、Laを5.0at%ドーピングしたSrTiO
3基板700の(111)面上に、n型ZnOバッファ
層701、中間層のn型In 0.1Ga0.9N層702、高
温層のn型GaN層703を順次積層し、さらにその上
に、SiO2からなる選択成長マスク704を形成し、
選択成長マスク704の開口部で露出したGaN層70
3の表面に選択成長と選択成長マスク704表面をラテ
ラル成長して形成したn型GaN層705からなる半導
体積層構造の上に半導体レーザ積層構造を作製してい
る。
The semiconductor laser according to the present embodiment is the fourth embodiment.
Formed on the semiconductor multilayer structure manufactured in the embodiment.
You. That is, SrTiO doped with 5.0 at% of La
ThreeOn the (111) plane of the substrate 700, an n-type ZnO buffer
Layer 701, n-type In of intermediate layer 0.1Ga0.9N layer 702, high
An n-type GaN layer 703 of a thermal layer is sequentially laminated, and further
And SiOTwoForming a selective growth mask 704 made of
GaN layer 70 exposed at the opening of selective growth mask 704
Selective growth and surface of selective growth mask 704
Semiconductor consisting of n-type GaN layer 705 formed by Lall growth
Semiconductor laser stacked structure is fabricated on
You.

【0147】半導体レーザ構造は、n型Al0.2Ga0.8
Nクラッド層706、n型GaN光ガイド層707、I
0.05Ga0.95N/In0.15Ga0.85N量子井戸活性層
708、p型GaN光ガイド層709、p型Al0.2Ga
0.8Nクラッド層710、p型GaNキャップ層711か
らなる積層構造7000を、p型GaNキャップ層71
1から、p型Al0.2Ga0.8Nクラッド層710の途中
までをストライプ状に残してエッチングし、電流狭窄リ
ッジ導波路構造720を作製している。この電流狭窄リ
ッジ導波路構造720は選択成長マスク704上にマス
クのストライプ方向に沿って形成されている。
The semiconductor laser structure has an n-type Al 0.2 Ga 0.8
N clad layer 706, n-type GaN light guide layer 707, I
n 0.05 Ga 0.95 N / In 0.15 Ga 0.85 N quantum well active layer 708, p-type GaN light guide layer 709, p-type Al 0.2 Ga
The stacked structure 7000 including the 0.8 N cladding layer 710 and the p-type GaN cap layer 711 is combined with the p-type GaN cap layer 71.
A portion of the p-type Al 0.2 Ga 0.8 N cladding layer 710 is etched while leaving it in the form of a stripe to form a current-confined ridge waveguide structure 720. The current constriction ridge waveguide structure 720 is formed on the selective growth mask 704 along the stripe direction of the mask.

【0148】積層構造の表面にはSiO2からなる絶縁
膜712が形成されている。リッジ720上の絶縁膜7
12には開口部が形成されている。この開口部で露出し
たp型GaNキャップ層711表面に、p側のオーミッ
ク電極713が形成されている。SrTiO3基板70
0の裏面にはn側のオーミック電極714が形成されて
いる。
An insulating film 712 made of SiO 2 is formed on the surface of the laminated structure. Insulating film 7 on ridge 720
12 has an opening. A p-side ohmic electrode 713 is formed on the surface of the p-type GaN cap layer 711 exposed at the opening. SrTiO 3 substrate 70
An n-side ohmic electrode 714 is formed on the back surface of the zero.

【0149】リッジ720と活性層708に垂直に光共
振器面7001,7002が形成されている。光共振器
面7001,7002は電流狭窄リッジ導波路構造72
0に垂直かつ活性層に概ね垂直に積層構造7000をド
ライエッチングすることによって形成されている。
Optical resonator surfaces 7001 and 7002 are formed perpendicular to the ridge 720 and the active layer 708. The optical resonator surfaces 7001 and 7002 have a current constriction ridge waveguide structure 72.
It is formed by dry-etching the laminated structure 7000 perpendicularly to 0 and substantially perpendicular to the active layer.

【0150】なお、レーザ構造となる積層構造7000
はMOCVDによって結晶成長させた。また、n側オー
ミック電極714はTi/Alを基板裏面に蒸着して形
成し、p側オーミック電極713はNi/Auをp-G
aNに蒸着して形成した。
It is to be noted that a laminated structure 7000 serving as a laser structure is provided.
Was grown by MOCVD. Further, the n-side ohmic electrode 714 is formed by evaporating Ti / Al on the back surface of the substrate, and the p-side ohmic electrode 713 is formed of Ni-Au by p-G
It was formed by vapor deposition on aN.

【0151】このような構成において、p側のオーミッ
ク電極713とn側のオーミック電極714に電流を注
入することによって、活性層708にキャリアが注入さ
れ、発光、光の増幅が起り、光共振器面7001,70
02から、レーザ光7101,7102が出射される。
In such a configuration, by injecting current into the p-side ohmic electrode 713 and the n-side ohmic electrode 714, carriers are injected into the active layer 708, light emission and light amplification occur, and the optical resonator Faces 7001, 70
02, laser beams 7101 and 7102 are emitted.

【0152】本実施の形態の特有の効果としては、基板
700の抵抗率が約0.0006Ωcmであるので、基
板抵抗Rは約0.0013Ωと非常に小さい。そのた
め、基板700裏面に電極714を形成しても基板70
0での電圧降下はほとんどなく低消費電力で高出力動作
が可能である。また、半導体レーザ側をヒートシンクに
実装する従来のフェイスダウン実装も可能であるので、
放熱特性が向上し、大出力動作が可能である。
As a special effect of the present embodiment, since the resistivity of the substrate 700 is about 0.0006 Ωcm, the substrate resistance R is very small at about 0.0013 Ω. Therefore, even if the electrode 714 is formed on the back surface of the substrate 700,
There is almost no voltage drop at 0, and high output operation is possible with low power consumption. In addition, since conventional face-down mounting in which the semiconductor laser side is mounted on a heat sink is also possible,
The heat radiation characteristics are improved, and high output operation is possible.

【0153】[0153]

【発明の効果】請求項1記載の発明の半導体積層構造に
よれば、電気伝導を有するチタン酸ストロンチウム(S
rTiO3)単結晶基板を用いているので、従来、困難
であった導電性基板を有する半導体積層構造となってお
り、この結果、基板とIII族窒化物積層構造との間の電
気的導通を実現できるとともに、この半導体積層構造の
上に発光素子の積層構造を結晶成長することが可能であ
り、従来サファイア基板等の絶縁基板では実現不可能で
あった基板側に電極が形成された構造の発光素子を実現
することができる。
According to the semiconductor laminated structure according to the first aspect of the present invention, strontium titanate (S) having electrical conductivity is provided.
Since a single crystal substrate of rTiO 3 ) is used, a semiconductor laminated structure having a conductive substrate, which has been difficult in the past, is obtained. As a result, electrical conduction between the substrate and the group III nitride laminated structure is reduced. It is possible to crystallize a stacked structure of a light emitting element on this semiconductor stacked structure, and it is possible to realize a structure in which electrodes are formed on the substrate side, which cannot be realized with an insulating substrate such as a sapphire substrate. A light-emitting element can be realized.

【0154】請求項2記載の発明によれば、例えば室温
連続発振する半導体レーザを作製可能な半導体積層構造
となる。
According to the second aspect of the present invention, for example, a semiconductor laminated structure capable of manufacturing a semiconductor laser which continuously oscillates at room temperature is obtained.

【0155】請求項3記載の発明によれば、III族窒化
物の安定層である六方晶の単結晶が積層された結晶性の
良い半導体積層構造となっており、請求項1又は2記載
の発明の作用効果に加えて、導電性基板上に積層された
高品質な結晶性を有するIII族窒化物積層構造を使用し
た発光素子を形成することができる。
According to the third aspect of the present invention, a semiconductor laminated structure having good crystallinity in which hexagonal single crystals, which are stable layers of a group III nitride, are laminated, is provided. In addition to the effects of the invention, a light-emitting element using a group III nitride laminated structure having high quality crystallinity laminated on a conductive substrate can be formed.

【0156】請求項4記載の発明によれば、請求項1,
2又は3記載の発明の作用効果に加えて、チタン酸スト
ロンチウム(SrTiO3)の(111)面は六方晶系
結晶の(0001)面に類似した構造を有しているの
で、六方晶系のIII族窒化物半導体単結晶の(000
1)面がエピタキシャル成長しやすく、また、例えば六
方晶GaNの(0001)面とSrTiO3の(11
1)面との格子不整合は、Δa=15.5%であり、サ
ファイアの(0001)面や、SrTiO3の(00
1)面や(110)面を使用した場合に比べて小さいの
で、これらの基板に六方晶GaNを成長した場合よりも
(111)面に成長した方が、格子不整合による欠陥の
導入を抑制でき、高品質のGaN結晶を成長させること
ができる。
According to the invention described in claim 4, according to claim 1,
In addition to the functions and effects of the invention described in 2 or 3, the (111) plane of strontium titanate (SrTiO 3 ) has a structure similar to the (0001) plane of the hexagonal crystal. Group III nitride semiconductor single crystal (000
1) The plane is easily epitaxially grown, and for example, the (0001) plane of hexagonal GaN and the (11) plane of SrTiO 3
1) The lattice mismatch with the plane is Δa = 15.5%, and the (0001) plane of sapphire and the (00) plane of SrTiO 3
Since growth is smaller than when 1) or (110) planes are used, growing crystals on the (111) plane suppresses the introduction of defects due to lattice mismatching when growing hexagonal GaN on these substrates. GaN crystals of high quality can be grown.

【0157】請求項5記載の発明によれば、請求項1な
いし4の何れか一に記載の半導体積層構造において、L
aのドーピングによって、電荷密度を1.2×1021
mの金属伝導に匹敵する程度まで高められ、抵抗率を約
0.0006Ωcmまで下げることができる。この値は
AlGaInP系等の半導体レーザで使用されている基
板の抵抗率と同等又はそれ以下の値であるので、Laを
ドーピングしたチタン酸ストロンチウム(SrTi
3)単結晶基板にIII族窒化物積層構造を形成した半導
体積層構造では、基板抵抗をAlGaInP系等の半導
体レーザで使用されている基板の抵抗率と同等又はそれ
以下まで下げることが可能であり、半導体レーザのよう
な大電流が必要とされる発光素子を作製することができ
る。
According to the fifth aspect of the present invention, in the semiconductor laminated structure according to any one of the first to fourth aspects, L
The charge density is 1.2 × 10 21 c by doping a.
m can be increased to a level comparable to metal conduction, and the resistivity can be reduced to about 0.0006 Ωcm. Since this value is equal to or lower than the resistivity of a substrate used in a semiconductor laser such as an AlGaInP-based semiconductor laser, La-doped strontium titanate (SrTi
In a semiconductor multilayer structure in which a group III nitride multilayer structure is formed on an O 3 ) single crystal substrate, the substrate resistance can be reduced to a value equal to or lower than the resistivity of a substrate used in a semiconductor laser such as an AlGaInP system. In addition, a light-emitting element requiring a large current, such as a semiconductor laser, can be manufactured.

【0158】請求項6記載の発明によれば、請求項1な
いし5の何れか一に記載の半導体積層構造に関して、基
板と半導体層との間の導電性が損なわれない半導体積層
構造を提供することができる。
According to the sixth aspect of the present invention, there is provided the semiconductor laminated structure according to any one of the first to fifth aspects, wherein the conductivity between the substrate and the semiconductor layer is not impaired. be able to.

【0159】請求項7記載の発明によれば、請求項6記
載の半導体積層構造に関して、MOCVD法等で結晶成
長を行う場合に、バッファ層で覆われていない露出した
基板表面が高温で還元雰囲気に曝されて分解されること
を抑制でき、中間層を積層することによって、表面の平
坦化や、結晶性の改善を見込むことができ、また、中間
層と、高温層の組成を変えることで、その界面での転位
の伝播を抑制し、より結晶性の良い高温層を成長させる
ことができ、さらには、中間層とバッファ層は同一の電
気伝導型を有するので、基板と高温層との間の導通のあ
る半導体積層構造を提供できる。
According to the seventh aspect of the present invention, in the semiconductor laminated structure according to the sixth aspect, when crystal growth is performed by MOCVD or the like, the exposed substrate surface not covered with the buffer layer is exposed to a reducing atmosphere at a high temperature. Decomposition due to exposure to water can be suppressed, and by laminating the intermediate layer, surface flattening and improvement in crystallinity can be expected, and by changing the composition of the intermediate layer and the high-temperature layer, It is possible to suppress the propagation of dislocations at the interface and grow a high-temperature layer with better crystallinity. Further, since the intermediate layer and the buffer layer have the same electric conduction type, the substrate and the high-temperature layer It is possible to provide a semiconductor laminated structure having conduction between them.

【0160】請求項8記載の発明によれば、請求項6又
は7記載の半導体積層構造に関して、n型ZnOは、キ
ャリア濃度が(4〜6)×1018cm-3を超えると、電
気伝導機構が金属伝導を起こすため、高密度のキャリア
濃度のn型ZnOをバッファ層に使用することでIII族
窒化物積層構造と基板との導通性を良くすることがで
き、また、結晶系もIII族窒化物の安定層と同じ六方晶
系であり、III族窒化物とは格子定数も近く、In0.22
Ga0.78Nとは格子整合するので、III族窒化物のバッ
ファ層を使用した場合と同様に、高品質のIII族窒化物
単結晶積層構造を結晶成長させることができる。
According to the eighth aspect of the present invention, in the semiconductor laminated structure according to the sixth or seventh aspect, the n-type ZnO has an electric conduction property when the carrier concentration exceeds (4 to 6) × 10 18 cm −3. Since the mechanism causes metal conduction, the conductivity between the group III nitride laminated structure and the substrate can be improved by using n-type ZnO having a high carrier concentration for the buffer layer. It has the same hexagonal system as the stable layer of group nitride, has a lattice constant close to that of group III nitride, and has an In 0.22
Since lattice matching is achieved with Ga 0.78 N, a high-quality group-III nitride single crystal laminated structure can be grown as in the case of using a group III nitride buffer layer.

【0161】請求項9記載の発明の発光素子によれば、
請求項1ないし8の何れか一に記載の半導体積層構造
と、少なくとも1層のp型層と、少なくとも1層のn型
層とによる積層構造を備えており、基板を導電性にする
ことによって、従来は困難であった基板に電極を形成す
ることが可能となる。
According to the light emitting device of the ninth aspect,
A semiconductor laminated structure according to any one of claims 1 to 8, a laminated structure including at least one p-type layer and at least one n-type layer, wherein the substrate is made conductive. In addition, it is possible to form an electrode on a substrate, which has been difficult in the past.

【0162】請求項10記載の発明によれば、請求項9
記載の発光素子に関して、基板を導電性にすることによ
って、従来は困難であった基板裏面側に電極を形成する
ことが可能となり、これによって、従来の実装方法が可
能となる他、発光素子側をヒートシンク材に実装するフ
ェースダウン実装が容易になり、大出力動作時における
放熱効率を高くすることができ、従って、高温、大出力
動作が可能な発光素子を実現できる。
According to the tenth aspect, the ninth aspect is provided.
Regarding the light emitting device described, by making the substrate conductive, it is possible to form electrodes on the back surface side of the substrate, which was difficult in the past, thereby enabling the conventional mounting method and the light emitting device side. This facilitates face-down mounting of the light-emitting device on a heat sink material, increases the heat dissipation efficiency during high-output operation, and can realize a light-emitting element capable of high-temperature and high-output operation.

【0163】請求項11記載の発明によれば、基板を導
電性にすることによって、従来は困難であった基板裏面
側に電極を形成することが可能となり、これによって、
半導体レーザ側をヒートシンク材に実装するフェースダ
ウン実装が容易になり、大出力動作時における放熱効率
を高くすることができ、結果として、高温、大出力動作
が可能な半導体レーザを実現できる。
According to the eleventh aspect, by making the substrate conductive, it is possible to form an electrode on the back surface of the substrate, which has been difficult in the prior art.
Face-down mounting, in which the semiconductor laser side is mounted on a heat sink material, is facilitated, and the radiation efficiency during high-power operation can be increased. As a result, a semiconductor laser capable of high-temperature, high-power operation can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第一の実施の形態の半導体積層構造の
基板に垂直な面を示す断面図である。
FIG. 1 is a sectional view showing a plane perpendicular to a substrate of a semiconductor multilayer structure according to a first embodiment of the present invention.

【図2】そのSrTiO3の結晶構造図である。FIG. 2 is a crystal structure diagram of the SrTiO 3 .

【図3】SrTiO3の(111)結晶のA面の原子の
配列を示す図である。
FIG. 3 is a view showing an arrangement of atoms on an A-plane of a (111) crystal of SrTiO 3 .

【図4】SrTiO3の(111)結晶のB面の原子の
配列を示す図である。
FIG. 4 is a diagram showing an arrangement of atoms on a B-plane of a (111) crystal of SrTiO 3 .

【図5】SrTiO3の(001)結晶のA面の原子の
配列を示す図である。
FIG. 5 is a view showing the arrangement of atoms on the A-plane of the (001) crystal of SrTiO 3 .

【図6】SrTiO3の(001)結晶のB面の原子の
配列を示す図である。
FIG. 6 is a diagram showing an arrangement of atoms on a B-plane of a (001) crystal of SrTiO 3 .

【図7】SrTiO3の(110)結晶のA面の原子の
配列を示す図である。
FIG. 7 is a diagram showing the arrangement of atoms on the A-plane of the (110) crystal of SrTiO 3 .

【図8】SrTiO3の(110)結晶のB面の原子の
配列を示す図である。
FIG. 8 is a diagram showing an arrangement of atoms on a B-plane of a (110) crystal of SrTiO 3 .

【図9】本発明の第二の実施の形態を示す半導体積層構
造の基板に垂直な面の断面図である。
FIG. 9 is a cross-sectional view of a plane perpendicular to a substrate having a semiconductor multilayer structure according to a second embodiment of the present invention.

【図10】本発明の第三の実施の形態を示す半導体積層
構造の基板に垂直な面の断面図である。
FIG. 10 is a cross-sectional view of a plane perpendicular to a substrate having a semiconductor multilayer structure according to a third embodiment of the present invention.

【図11】本発明の第四の実施の形態を示す半導体積層
構造の基板に垂直な面の断面図である。
FIG. 11 is a cross-sectional view of a plane perpendicular to a substrate having a semiconductor multilayer structure according to a fourth embodiment of the present invention.

【図12】本発明の第五の実施の形態を示す発光素子の
基板に垂直な面の断面図である。
FIG. 12 is a cross-sectional view of a light-emitting element according to a fifth embodiment of the present invention, taken along a plane perpendicular to a substrate.

【図13】本発明の第六の実施の形態を示す発光素子の
基板に垂直な面の断面図である。
FIG. 13 is a cross-sectional view of a plane perpendicular to a substrate of a light-emitting element according to a sixth embodiment of the present invention.

【図14】本発明の第七の実施の形態を示す半導体レー
ザの斜視図である。
FIG. 14 is a perspective view of a semiconductor laser according to a seventh embodiment of the present invention.

【図15】その半導体レーザの光出射方向に垂直な面で
の断面図である。
FIG. 15 is a cross-sectional view taken along a plane perpendicular to the light emission direction of the semiconductor laser.

【図16】従来のGaN厚膜基板の作製方法を示す工程
図である。
FIG. 16 is a process chart showing a conventional method for manufacturing a GaN thick film substrate.

【図17】従来の半導体レーザを示すその光出射方向に
垂直な面での断面図である。
FIG. 17 is a cross-sectional view of a conventional semiconductor laser taken along a plane perpendicular to the light emission direction.

【符号の説明】[Explanation of symbols]

100,200,300,400,500,600,7
00 SrTiO3基板 201,301,401,501,601,701
バッファ層 202,302,303,402,403,405,5
02,504,602,603,604,605,70
2,703,705,706,710,711III族窒
化物半導体層 503 n型層 505 p型層 507,607,713 電極 508,608,714 電極
100, 200, 300, 400, 500, 600, 7
00 SrTiO 3 substrate 201, 301, 401, 501, 601, 701
Buffer layer 202, 302, 303, 402, 403, 405, 5
02,504,602,603,604,605,70
2,703,705,706,710,711 Group III nitride semiconductor layer 503 N-type layer 505 P-type layer 507,607,713 Electrode 508,608,714 Electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 CA34 CA40 CA41 CA46 CA48 CA57 CA65 CA82 CA92 DA04 FF16 5F045 AA04 AA19 AB14 AB17 AB22 AD09 AD12 AD14 AF01 CA12 DA53 DA54 DA55 DA63 DA64 5F073 AA13 AA45 AA55 AA73 CA07 CB05 CB07 CB22 DA05  ──────────────────────────────────────────────────続 き Continued from the front page F term (reference) 5F041 CA34 CA40 CA41 CA46 CA48 CA57 CA65 CA82 CA92 DA04 FF16 5F045 AA04 AA19 AB14 AB17 AB22 AD09 AD12 AD14 AF01 CA12 DA53 DA54 DA55 DA63 DA64 5F073 AA13 AA45 AA55 AA73 CB05

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 電気伝導を有するチタン酸ストロンチウ
ム(SrTiO3)単結晶基板と、このチタン酸ストロ
ンチウム(SrTiO3)単結晶基板上に結晶成長によ
り積層させた少なくとも1層以上のAl,B,Ga,I
nのうちの1元素以上とNとを含むIII族窒化物半導体
層とを備えることを特徴とする半導体積層構造。
1. A strontium titanate (SrTiO 3 ) single crystal substrate having electrical conductivity, and at least one or more Al, B, Ga layers laminated on the strontium titanate (SrTiO 3 ) single crystal substrate by crystal growth. , I
A semiconductor multilayer structure comprising: a group III nitride semiconductor layer containing at least one element of n and N.
【請求項2】 前記チタン酸ストロンチウム(SrTi
3)単結晶基板は、電気抵抗率が0.5Ωcm以下で
あることを特徴とする請求項1記載の半導体積層構造。
2. The strontium titanate (SrTi)
2. The semiconductor multilayer structure according to claim 1, wherein the O 3 ) single crystal substrate has an electric resistivity of 0.5 Ωcm or less.
【請求項3】 前記III族窒化物半導体層は、六方晶の
単結晶であることを特徴とする請求項1又は2記載の半
導体積層構造。
3. The semiconductor multilayer structure according to claim 1, wherein said group III nitride semiconductor layer is a hexagonal single crystal.
【請求項4】 前記チタン酸ストロンチウム(SrTi
3)単結晶基板は、(111)面を主面とすることを
特徴とする請求項1,2又は3記載の半導体積層構造。
4. The strontium titanate (SrTi)
4. The semiconductor multilayer structure according to claim 1, wherein the O 3 ) single crystal substrate has a (111) plane as a main surface.
【請求項5】 前記チタン酸ストロンチウム(SrTi
3)単結晶基板は、Laがドーピングされていること
を特徴とする請求項1ないし4の何れか一に記載の半導
体積層構造。
5. The strontium titanate (SrTi)
5. The semiconductor multilayer structure according to claim 1, wherein the O 3 ) single crystal substrate is doped with La.
【請求項6】 前記チタン酸ストロンチウム(SrTi
3)単結晶基板上に堆積された電気伝導性を有する少
なくとも1層のバッファ層を有し、このバッファ層上に
前記バッファ層の堆積温度よりも高温で結晶成長させた
少なくとも1層の前記III族窒化物半導体層を有するこ
とを特徴とする請求項1ないし5の何れか一に記載の半
導体積層構造。
6. The strontium titanate (SrTi)
O 3 ) at least one electrically conductive buffer layer deposited on a single-crystal substrate, and at least one of the at least one layer of crystals grown on the buffer layer at a temperature higher than the deposition temperature of the buffer layer. 6. The semiconductor multilayer structure according to claim 1, further comprising a group III nitride semiconductor layer.
【請求項7】 前記バッファ層と前記III族窒化物半導
体層との間に、前記バッファ層と同一の電気伝導型を有
して前記バッファ層の堆積温度より高くて前記III族窒
化物半導体層の成長温度より低い温度で結晶成長させた
少なくとも1層の中間層を有することを特徴とする請求
項6記載の半導体積層構造。
7. The group III nitride semiconductor layer between the buffer layer and the group III nitride semiconductor layer, having the same electrical conductivity type as the buffer layer and higher than the deposition temperature of the buffer layer. 7. The semiconductor multilayer structure according to claim 6, further comprising at least one intermediate layer formed by crystal growth at a temperature lower than the growth temperature.
【請求項8】 前記バッファ層は六方晶系のn型ZnO
であることを特徴とする請求項6又は7記載の半導体積
層構造。
8. The buffer layer is made of hexagonal n-type ZnO.
The semiconductor multilayer structure according to claim 6, wherein:
【請求項9】 請求項1ないし8の何れか一に記載の半
導体積層構造と、少なくとも1層のp型層と、少なくと
も1層のn型層とによる積層構造を備えることを特徴と
する発光素子。
9. A light-emitting device comprising a semiconductor laminated structure according to claim 1, a laminated structure comprising at least one p-type layer and at least one n-type layer. element.
【請求項10】 積層構造の両面に各々電極が形成され
ていることを特徴とする請求項9記載の発光素子。
10. The light emitting device according to claim 9, wherein electrodes are formed on both surfaces of the laminated structure.
【請求項11】 半導体レーザであることを特徴とする
請求項10記載の発光素子。
11. The light emitting device according to claim 10, wherein the light emitting device is a semiconductor laser.
JP2000279471A 2000-09-14 2000-09-14 Semiconductor-laminated structure and light emitting element Pending JP2002094186A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000279471A JP2002094186A (en) 2000-09-14 2000-09-14 Semiconductor-laminated structure and light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000279471A JP2002094186A (en) 2000-09-14 2000-09-14 Semiconductor-laminated structure and light emitting element

Publications (1)

Publication Number Publication Date
JP2002094186A true JP2002094186A (en) 2002-03-29

Family

ID=18764470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000279471A Pending JP2002094186A (en) 2000-09-14 2000-09-14 Semiconductor-laminated structure and light emitting element

Country Status (1)

Country Link
JP (1) JP2002094186A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071933A (en) * 2002-08-08 2004-03-04 Canon Inc Actuator, liquid jet head and its manufacturing method
JP2004266057A (en) * 2003-02-28 2004-09-24 Sharp Corp Oxide semiconductor light emitting element and manufacturing method therefor
WO2010050501A1 (en) * 2008-10-29 2010-05-06 パナソニック電工株式会社 Semiconductor light-emitting element, manufacturing method, and light-emitting device
CN107909931A (en) * 2017-12-29 2018-04-13 西安智盛锐芯半导体科技有限公司 Virtual LED display module and 6 times of frequency displaying methods based on three vitta shape LED chips
CN108230927A (en) * 2017-12-29 2018-06-29 西安智盛锐芯半导体科技有限公司 Virtual LED display module and 3 times of frequency displaying methods based on three vitta shape LED chips

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071933A (en) * 2002-08-08 2004-03-04 Canon Inc Actuator, liquid jet head and its manufacturing method
JP2004266057A (en) * 2003-02-28 2004-09-24 Sharp Corp Oxide semiconductor light emitting element and manufacturing method therefor
WO2010050501A1 (en) * 2008-10-29 2010-05-06 パナソニック電工株式会社 Semiconductor light-emitting element, manufacturing method, and light-emitting device
US8395173B2 (en) 2008-10-29 2013-03-12 Panasonic Corporation Semiconductor light-emitting element, method of manufacturing same, and light-emitting device
CN107909931A (en) * 2017-12-29 2018-04-13 西安智盛锐芯半导体科技有限公司 Virtual LED display module and 6 times of frequency displaying methods based on three vitta shape LED chips
CN108230927A (en) * 2017-12-29 2018-06-29 西安智盛锐芯半导体科技有限公司 Virtual LED display module and 3 times of frequency displaying methods based on three vitta shape LED chips

Similar Documents

Publication Publication Date Title
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP5014967B2 (en) Light emitting device and method for manufacturing light emitting device
JP2000323417A (en) Manufacture for iii group nitride semiconductor and light emitting element thereof
JP4204163B2 (en) Manufacturing method of semiconductor substrate
JP2005311374A (en) Strain-controlled iii-nitride light-emitting device
JP2001313259A (en) Method for producing iii nitride based compound semiconductor substrate and semiconductor element
JP2006313845A (en) Nitride semiconductor element and its fabrication process
JP3460581B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
US20040079994A1 (en) Semiconductor device and method for manufacturing the same
JP2005209925A (en) Lamination semiconductor substrate
JPH0888441A (en) Gan series compound semiconductor laser element and its manufacturing method
JP2003046201A (en) Semiconductor laser element and method of manufacturing the same
JP3951973B2 (en) Nitride semiconductor device
JP4873116B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP2004179457A (en) Method for manufacturing group iii nitride compound semiconductor element
JP2000114599A (en) Semiconductor light emitting element
JPH08255929A (en) Fabrication of semiconductor light emitting element
JPH0955536A (en) Group iii nitride based compound semiconductor light emitting element and its manufacture
JP2002094186A (en) Semiconductor-laminated structure and light emitting element
JPH11330622A (en) Nitride semiconductor element
JP3566476B2 (en) Method for manufacturing semiconductor light emitting device
JP2002009003A (en) Semiconductor substrate, its manufacturing method, and light emitting device
JP2000174343A (en) Manufacture of nitride semiconductor and light-emitting element
JP4481385B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2003283057A (en) Nitride semiconductor light emitting element and its fabricating method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040929