JP3167873B2 - 画像入力装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は画像入力装置に関し、
特にパソコンやワードプロセッサなどに使用される表示
一体型タブレット装置などの画像入力装置に関する。

【０００２】

【従来の技術】手書き文字や図形をコンピュータやワー
ドプロセッサなどに入力する手段として、たとえば液晶
ディスプレイと静電誘導型タブレットを積層して我々が
紙に筆記用具で書く感覚で文字や図形を静電誘導型タブ
レットに入力できるようにした表示部一体型タブレット
装置が特開昭６２−１３５９６６において開示されてい
る。しかしながらこの表示部一体型タブレット装置で
は、タブレット内の電極のある部分とない部分とで反射
率や透過率が異なるために表示画面上に格子状の電極が
見え、液晶表示の質を落としていた。

【０００３】そこでこのような欠点をなくしたタブレッ
トとして、特願平３−４６７５１において図１９に示さ
れる表示一体型タブレット装置が開示されている。

【０００４】この表示一体型タブレット装置は、液晶デ
ィスプレイの表示電極と静電容量型タブレット装置の座
標検出電極とを兼ねたものである。そして図２０に示さ
れるように１フレームの処理時間中にタブレット上の指
示座標を検出する座標検出期間と画像を表示する表示期
間とを設けて、座標検出と画像表示とを時分割で行なう
ようにしている。座標検出期間にはＸ座標を検出するＸ
座標検出期間と、Ｙ座標を検出するＹ座標検出期間とが
含まれる。

【０００５】図１９を参照して表示一体型タブレット装
置は、直交して配列されたコモン電極とセグメント電極
との間に液晶を封入した液晶パネル１と、コモン電極を
駆動するためのコモン駆動回路２と、セグメント電極を
駆動するためのセグメント駆動回路３と、表示制御およ
び検出制御の切換を行なう切換回路４と、画像の表示制
御を行なう表示制御回路５と、指示されている座標を検
出する検出制御回路６と、表示制御回路５や検出制御回
路６等を制御する制御回路７と、液晶パネル１上の任意
の点を指示することにより座標データを入力する検出ペ
ン８と、検出ペン８からの信号を増幅するアンプ９と、
アンプ９により増幅された信号に基づいてＸ座標を検出
するＸ座標検出回路１０と、アンプ９で増幅された信号
に基づいてＹ座標を検出するＹ座標検出回路１１と、回
路に電流を供給する直流電源回路１２とから構成され
る。

【０００６】液晶パネル１は互いに直交されて配列され
たコモン電極Ｙ₁ 〜Ｙ_n （以下任意のコモン電極をＹと
記載する）とセグメント電極Ｘ₁ 〜Ｘ_m （以下任意のセ
グメント電極をＸと記載する）との間に液晶を封入して
構成されており、各コモン電極Ｙと各セグメント電極Ｘ
とが交差する領域で各画素を構成している。つまり液晶
パネル１にはｎ×ｍドットの画素がマトリックス状に配
列されていることになる。

【０００７】この表示一体型タブレット装置は、液晶デ
ィスプレイ上に静電容量型タブレットを積層した装置と
比較して、表示画面上に格子状の電極パターンが見える
ことがなくなり液晶表示が見やすくなるといった利点の
他に、液晶ディスプレイおよび静電容量型タブレットの
電極や駆動回路を兼用している部分が多いため、コスト
ダウンや小型軽量化が容易になるといった利点がある。

【０００８】図１９の表示一体型タブレット装置は以下
のように動作する。すなわちコモン電極Ｙを駆動するた
めのコモン駆動回路２と、セグメント電極Ｘを駆動する
ためのセグメント駆動回路３とは切換回路４を介して表
示制御回路５および検出制御回路６に接続されている。
切換回路４は制御回路７によって制御され、表示期間に
は表示制御回路５からの出力信号をコモン駆動回路２お
よびセグメント駆動回路３に出力する。一方切換回路４
は座標検出期間には検出制御回路６からの出力をコモン
駆動回路２およびセグメント駆動回路３に出力する。

【０００９】表示期間においては表示制御回路５のシフ
トデータ出力端子Ｓからシフトデータｓが出力され、反
転信号出力端子ＦＲから反転信号ｆｒが出力され、クロ
ック出力端子ＣＰ１からクロック信号ｃｐ１が出力さ
れ、クロック出力端子ＣＰ２からクロック信号ｃｐ２が
出力され、データ出力端子Ｄ０〜Ｄ３から表示データＤ
₀ 〜Ｄ₃ が出力される。

【００１０】クロック信号ｃｐ１は１行分の画素を表示
する期間を周期とするクロック信号であり、切換回路４
の出力端子ＣＰ１Ｏを介してクロック信号ｃｐ１ｏとし
てコモン駆動回路２のクロック信号入力端子ＹＣＫと、
セグメント駆動回路３のラッチパルス入力端子ＸＬＰと
に入力される。また特定のコモン電極Ｙを選択するため
のパルス信号であるシフトデータｓは切換回路４の出力
端子ＳＯを介してシフトデータｓｏとしてコモン駆動回
路２のシフトデータ入力端子ＤＩＯ１にクロック信号ｃ
ｐ１ｏと同期して入力される。

【００１１】コモン駆動回路２にシフトデータｓｏが入
力されるとこのシフトデータｓｏのパルス位置がシフト
レジスタによってクロック信号ｃｐ１ｏに同期してシフ
トされ、そのシフト位置に対応するコモン駆動回路２の
出力端子Ｏ１〜Ｏｎから液晶パネル１のコモン電極Ｙ₁
〜Ｙ_n にコモン電極駆動信号の駆動パルスが印加され
る。このコモン電極駆動信号は直流電源回路１２から供
給されるバイアス電源Ｖ ₀ 〜Ｖ₅ に基づいて生成され
る。

【００１２】クロック信号ｃｐ２は１行分の画素を表示
する期間を数分割した期間を周期とするクロック信号で
あり、切換回路４の出力端子ＣＰ２Ｏを介してクロック
信号ｃｐ２ｏとしてセグメント駆動回路３のクロック入
力端子ＸＣＫに入力される。

【００１３】表示データＤ₀ 〜Ｄ₃ は切換回路４の出力
端子Ｄ０Ｏ〜Ｄ３Ｏを介して表示データＤ₀ ｏ〜Ｄ₃ ｏ
としてセグメント駆動回路３の入力端子ＸＤ０〜ＸＤ３
に入力され、クロック信号ｃｐ２ｏに同期してセグメン
ト駆動回路３内のレジスタに順次取込まれる。そして１
行分の画素に対応する表示データがすべて取込まれる
と、この取込まれた表示データはラッチパルス入力端子
ＸＬＰに入力されるクロック信号ｃｐ１ｏのタイミング
でラッチされ、各表示データに対応するセグメント電極
駆動信号の駆動パルスがセグメント駆動回路３の出力端
子Ｏ１〜Ｏｍから液晶パネル１のセグメント電極Ｘ₁ 〜
Ｘ_m に印加される。このセグメント駆動信号も直流電源
回路１２から供給されるバイアス電源Ｖ₀ 〜Ｖ₅ に基づ
いて生成される。

【００１４】なお反転信号ｆｒは表示期間において液晶
に印加する電圧の印加方向を周期的に反転させて液晶の
電気分解による劣化を防止するための信号であり、切換
回路４の反転信号出力端子ＦＲＯを介して反転信号ｆｒ
ｏとしてコモン駆動回路２の反転信号入力端子ＹＦＲと
セグメント駆動回路３の反転信号入力端子ＸＦＲとに入
力される。

【００１５】こうしてコモン駆動回路２およびセグメン
ト駆動回路３の動作によって液晶パネル１の画素マトリ
ックスがその行順序に従って駆動されて、表示データＤ
₀ 〜Ｄ₃ に応じた画像が液晶パネル１に表示される。

【００１６】一方座標検出期間においては、検出制御回
路６のシフトデータ出力端子Ｓｄからシフトデータｓｄ
が出力され、反転信号出力端子ＦＲｄから反転信号ｆｒ
ｄが出力され、クロック出力端子ＣＰ１ｄからクロック
信号ｃｐ１ｄが出力され、クロック出力端子ＣＰ２ｄか
らクロック信号ｃｐ２ｄが出力され、データ出力端子Ｄ
０ｄ〜Ｄ３ｄから駆動データＤ₀ ｄ〜Ｄ₃ ｄが出力され
る。

【００１７】クロック信号ｃｐ１では１本のコモン電極
Ｙを走査する走査期間を周期とするクロック信号であ
り、切換回路４の出力端子ＣＰ１Ｏを介してクロック信
号ｃｐ１ｏとしてコモン駆動回路２のクロック入力端子
ＹＣＫとセグメント駆動回路３のラッチパルス入力端子
ＸＬＰに入力される。また特定のコモン電極Ｙを選択す
るためのパルス信号であるシフトデータｓｄは切換回路
４の出力端子ＳＯを介してシフトデータｓｏとしてコモ
ン駆動回路２のシフトデータ入力端子ＤＩＯ１にクロッ
ク信号ｃｐ１ｄと同期して入力される。

【００１８】すると上述した表示期間の場合と同様に、
シフトデータｓｏのパルス位置がコモン駆動回路２のシ
フトレジスタによってクロック信号ｃｐ１ｏに同期して
シフトされ、そのシフト位置に対応する出力端子Ｏ１〜
Ｏｎからコモン電極Ｙ₁ 〜Ｙ _n にコモン電極走査信号ｙ
₁ 〜ｙ_n （以下任意のコモン電極走査信号をｙと記載す
る）の走査パルスが順次印加される。このコモン電極走
査信号ｙは直流電源回路１２から供給されるバイアス電
源Ｖ₀ 〜Ｖ₅ に基づいて生成される。

【００１９】クロック信号ｃｐ２ｄはセグメント電極Ｘ
を走査する走査期間を周期とするクロック信号であり、
切換回路４の出力端子ＣＰ２Ｏを介してクロック信号ｃ
ｐ２ｏとしてセグメント駆動回路３のクロック入力端子
ＸＣＫに入力される。

【００２０】駆動データＤ₀ ｄ〜Ｄ₃ ｄは切換回路４の
出力端子Ｄ０Ｏ〜Ｄ３Ｏを介して駆動データＤ₀ ｏ〜Ｄ
₃ ｏとしてセグメント駆動回路３の入力端子ＸＤ０〜Ｘ
Ｄ３に入力され、セグメント駆動回路３内のレジスタに
クロック信号ｃｐ２ｏと同期して順次取込まれる。そし
て上記駆動データに対応するセグメント電極走査信号ｘ
₁ 〜ｘ_m （以下任意のセグメント電極走査信号をｘと記
載する）の走査パルスがセグメント駆動回路３の出力端
子Ｏ１〜Ｏｍからセグメント電極Ｘ₁ 〜Ｘ_m に出力され
る。このセグメント電極走査信号ｘも直流電源回路１２
から供給されるバイアス電源Ｖ₀ 〜Ｖ₅ に基づいて生成
される。

【００２１】図２１は図１９の表示一体型タブレット装
置の座標検出期間における各走査信号のタイミングチャ
ートである。

【００２２】座標検出期間はｘ座標検出期間とそれに続
くｙ座標検出期間に分かれており、Ｘ座標検出期間には
セグメント電極Ｘにパルス電圧信号であるセグメント電
極走査信号ｘが順次印加される一方、ｙ座標検出期間に
はコモン電極Ｙにパルス電圧信号であるコモン電極走査
信号ｙが順次印加される。

【００２３】パルス電圧信号の印加により、セグメント
電極Ｘあるいはコモン電極Ｙと検出ペン（指示座標検出
ペン）８の先端電極との間の浮遊容量によって検出ペン
８に電圧が誘起される。検出ペン８に生じた誘起電圧は
アンプ９で増幅された後ｘ座標検出回路１０およびｙ座
標検出回路１１に入力される。

【００２４】ｘ座標検出回路１０およびｙ座標検出回路
１１は、アンプ９からの出力信号と制御回路７からのタ
イミング信号とに基づいて、パルス電圧信号が印加され
てから誘起電圧が最高値になるまでの時間を検出するこ
とにより、検出ペン８が指示する位置のｘ座標あるいは
ｙ座標を検出する。

【００２５】

【発明が解決しようとする課題】しかしながら従来の表
示一体型タブレット装置には以下のような問題点があっ
た。

【００２６】図２２は従来の表示一体型タブレット装置
における問題点を示す図である。図におけるグラフの横
軸は検出ペンにより指示されたｘ座標を示し、縦軸は検
出されたｘ座標を示す。

【００２７】指示されたｘ座標と検出されるｘ座標は点
線で示されるようにリニアな関係であることが望まし
い。ところが液晶パネルの上下端に近い部分において
は、指示されたｘ座標と検出されるｘ座標の関係は実線
に示されるように周期的な振動を持つ曲線となる。この
振動の振幅は検出される座標が液晶パネルの上下端に近
づくほどに大きくなる。

【００２８】つまり画面の上下端に近い部分においては
正しい検出座標値を得ることができない。

【００２９】図２６は従来の表示一体型タブレット装置
において検出ペンにより縦方向に等間隔に直線画像を入
力したときの表示を示す図である。

【００３０】図示されるように実際に入力される図形が
直線であっても、上述のように画面の端部１００付近で
は検出されるｘ座標に周期的な誤差が生じる。誤差は画
面の端部１００に近づくほどに大きくなる。図２６にお
いて誤差の生じているｘ座標〜の位置はそれぞれ図
２２の〜の位置に対応する。

【００３１】この誤差の生じる原因は以下の点にある。
すなわち図２３に示されるように液晶パネルに含まれる
走査電極（この場合セグメント電極）は画面１０２内で
は平行に配列されているが、画面１０２外ではドライバ
ＩＣ（集積回路）１０４ａ，１０４ｂに向かって収束す
る。そのため画面１０２の外においては電極の分布に粗
密が生じる。

【００３２】図２４（ａ）に示されるように電極の分布
に粗密がない場合（たとえば液晶パネル中央部）で走査
電極に走査方向順に電圧が順次印加されていったときに
は、図２４（ｂ）に示されるように検出ペンに誘起され
る電圧は、電圧の印加される電極が検出ペンの指示位置
に近づくほど大きくなり、検出ペンの指示している電極
に電圧が印加されたとき最大となる。電圧の印加される
電極が検出ペンの指示位置から遠ざかるほどに誘起電圧
は低下していく。

【００３３】以上のように電極の分布に粗密がない場合
では、誘起電圧が最大になる点と検出ペンの指示位置は
一致する。

【００３４】ところが図２５（ａ）に示されるように走
査電極の分布に粗密がある部分（“Ａ”で示される部
分）の周辺では、“Ａ”の部分に印加された電圧の影響
を検出ペンが受けてしまうため、図２５（ｂ）に示され
ように検出ペンの指示位置と誘起電圧の最大となる点は
一致せずに、誘起電圧の最大となる点は“Ａ”の部分の
電極の密度の小さい側（図に対して左側）にずれてしま
う。検出ペンの指示する位置が“Ａ”の部分に近づけば
近づくほどこの検出誤差は大きくなる。

【００３５】以上のような検出誤差を補正するため画面
の上下端に近い部分の画素の各々に対応させた補正値を
記憶させ、検出された座標に補正を行なう方法が考えら
れるが、この方法では補正に時間がかかり、特開昭６２
−１３５９６６に開示されているデジタル信号で座標値
を読取るタブレット装置のように信号の即座な処理を行
なうことができない。

【００３６】それゆえにこの発明は表示領域外の電極分
布の粗密の影響による座標誤差を迅速に補正することの
できる画像入力装置を提供することを目的とする。

【００３７】

【課題を解決するための手段】上記目的を達成するため
この発明のある局面に従うと、画像入力装置は、指示範
囲に含まれる複数の電極に印加される電圧により指示範
囲の少なくとも一部を指示する指示装置に誘起される電
圧を検出し、指示装置の指示する位置を検出座標として
認識する画像入力装置であって、複数の電極に接続され
る指示範囲外の外部電極の配置によって生じる検出され
た位置と指示する位置との間のずれの特徴に基づいて、
指示範囲のずれの生じる範囲を２以上の画素より構成さ
れる複数の補正領域に分割して、さらに複数の補正領域
のうち、検出座標のずれが所定値以上の補正領域を第１
補正領域として、ずれが所定値未満の補正領域を第２補
正領域として区別して複数記憶する第１記憶手段と、第
１記憶手段に記憶された複数の第１補正領域に含まれる
検出座標それぞれに対応した補正座標からなる補正情報
と、複数の第２補正領域のそれぞれに対応した補正式か
らなる補正情報とを記憶する第２記憶手段と、指示装置
により指示された位置の検出座標が、複数の第１補正領
域に含まれるか、第２補正領域に含まれるかを判定する
判定手段と、判定手段で判定された補正領域に対応した
補正情報を第２記憶手段から読出し、該補正情報に基づ
いて検出座標を補正する補正手段とを備えており、補正
手段は、検出座標が複数の第１補正領域のいずれかに含
まれる場合には、検出座標を該当する補正座標に置換え
るとともに、検出座標が第２補正領域のいずれかに含ま
れる場合には、検出座標を該当する補正式を用いて補正
することを特徴とする。

【００３８】好ましくは第２記憶手段は、外部電極と補
正領域の各々との相対位置関係が一致する補正領域の各
々のための共通補正情報を記憶することを特徴とする。

【００３９】

【００４０】

【作用】この発明に係る画像入力装置は、指示範囲を、
第１補正領域と第２補正領域とに区別して記憶し、第１
および第２補正領域のそれぞれに対応させて補正情報を
記憶する。指示装置により指示された位置の検出座標
が、第１補正領域に含まれるか、第２補正領域に含まれ
るかが判定され、判定された補正領域に対応した補正情
報を用いて検出座標が補正される。また、第１補正領域
に対応した補正情報は、検出座標それぞれに対応した補
正座標からなり、第２の補正領域に対応した補正情報
は、補正式を含む。

【００４１】また、外部電極と補正領域の各々との相対
位置関係が一致する補正領域の各々のための共通補正情
報が記憶手段に記憶される。

【００４２】

【００４３】

【実施例】図２は本発明の第１の実施例における画像入
力装置の装置構成を示すブロック図である。

【００４４】本ブロック図が従来技術である図１９に示
されるブロック図と異なるのは、図１９のｘ座標信号を
出力するｘ座標検出回路１０およびｙ座標信号を出力す
るｙ座標検出回路１１の代わりに、図２では座標を処理
する座標処理回路５０が設けられている点である。

【００４５】座標処理回路５０はｘ，ｙ座標を検出する
座標検出回路５１と、座標に補正処理を行なう補正処理
回路１３とから構成される。補正処理回路１３は補正さ
れたｘ，ｙ座標信号を出力する。

【００４６】他の部分は従来技術である図１９に示され
るブロック図と実質的に同一であるのでここでの説明を
繰返さない。

【００４７】図３は図２の座標処理回路５０の具体的構
成を示すブロック図である。図を参照して座標処理回路
５０は座標検出回路５１と補正処理回路１３とから構成
される。

【００４８】座標検出回路５１は増幅器（アンプを含
む）１４によって増幅された検出ペン８の信号をしきい
値と比較し２値化パルスに変換する比較器１５と、比較
器１５からの出力の立上がりおよび立下がりのクロック
数をカウントするカウンタ１６と、ｘ座標検出時の２値
化パルスの立上がりのカウント値Ｘｒを記録するＸｒ用
ラッチ１７と、ｘ座標検出時の２値化パルスの立下がり
のカウント値Ｘｇを記録するＸｇ用ラッチ１８と、ｙ座
標検出時の２値化パルスの立上がりのカウント値Ｙｒを
記録するＹｒ用ラッチ１９と、ｙ座標検出時の２値化パ
ルスの立下がりのカウント値Ｙｇを記録するＹｇ用ラッ
チ２０とから構成される。

【００４９】補正処理回路１３は各々のラッチ１７〜２
０に記録されているカウント値を選択し出力するマルチ
プレクサ２２と、カウント値などの演算を行なう演算回
路２１と、カウント値や演算結果を記憶するメモリ２３
とから構成される。

【００５０】演算回路２１はカウント値に対して補正演
算を行なう補正演算部２１ａを含む。

【００５１】図４は本実施例における液晶パネルの座標
について説明するための図である。図を参照して液晶パ
ネルは横方向中央および縦方向中央の点を原点とし、左
方向をｘ座標のプラス方向、下方向をｙ座標のプラス方
向として座標系が設定されている。

【００５２】図５は本実施例において演算回路２１が行
なう座標検出処理を示すフローチャートである。

【００５３】ステップＳ１０１において検出ペン８が液
晶パネル１の面に押当てられ、検出ペン８内のペンスイ
ッチが“オン”となることにより座標検出処理は開始さ
れる。またステップＳ１０１において検出ペン８が検出
した誘起電圧の処理が以下に示されるように行なわれ
る。

【００５４】ｘ座標検出期間においてセグメント電極の
各々Ｘ₁ 〜Ｘ_m に印加される電圧により検出ペン８には
誘起電圧が生じ、生じた誘起電圧は増幅器１４により増
幅された後、図６（ａ）に示される曲線を描いて比較器
１５に入力される。図６（ｂ）のように比較器１５にお
いて誘起電圧が所定のしきい値を超える部分は“１”と
判定され、誘起電圧が所定のしきい値以下の部分は
“０”と判定される。この“０”から“１”へ変化する
点がｘ座標の出力の立上がり点、“１”から“０”へ変
化する点がｘ座標の出力の立下がり点と判定される。

【００５５】ｘ座標の出力の立上がり点におけるクロッ
クのカウント値はＸｒとして、立下がり点におけるクロ
ックのカウント値はＸｇとして各々ラッチ１７，１８に
記録される。

【００５６】一方ｙ座標検出期間においても同様にして
ｙ座標の出力の立上がり点、立下がり点が求められ、立
上がり点におけるクロックのカウント値はＹｒとして、
立下がり点におけるクロックのカウント値はＹｇとして
各々ラッチ１９，２０に記録される。

【００５７】ステップＳ１０２において、演算回路２１
はマルチプレクサ２２を用いて各々のラッチ１７〜２０
に記録されているカウント値をメモリ２３に読込む。

【００５８】ステップＳ１０３において、演算回路２１
はｘ，ｙ座標各々の立上がりと立下がり点におけるカウ
ント値の平均を求める。この平均はｘ，ｙ座標各々の立
上がり点のカウント値と立下がり点のカウント値を足し
合わせたものを２で割った数値が用いられる。この平均
値が図６に示されるように誘起電圧のピーク位置として
用いられる。

【００５９】ステップＳ１０４において、演算回路２１
は算出された平均値から液晶パネル上の座標を求め補正
前の座標（ｘ，ｙ）とする。

【００６０】ステップＳ１０５において、補正前の座標
（ｘ，ｙ）はメモリ２３に記録される。

【００６１】次に補正前の座標（ｘ，ｙ）を補正する処
理について説明する。図１は本実施例において座標の補
正を行なう領域を説明するための図である。

【００６２】この実施例ではセグメント電極群は座標ｙ
＝０の位置（画面中央横方向のライン）で上下に分割さ
れている。ドライバＩＣは画面の上下に配設されており
上のドライバＩＣは画面上半分のセグメント電極を制御
し、下のドライバＩＣは画面下半分のセグメント電極を
制御する。

【００６３】本実施例における表示一体型タブレット装
置は、ドライバＩＣ付近の電極分布の粗密による影響を
大きく受ける表示領域を分割し、各々の領域で異なる補
正を行なうことを特徴とする。

【００６４】図を参照してｘ軸方向で座標ずれの最も大
きい点（図２２，図２６における，の点）がｘ座標
境界値Ｘ（１）〜Ｘ（Ｍ−１）として設定され、この位
置を境界としてＸ方向の補正領域は分割される。

【００６５】また座標のずれはドライバＩＣと指示され
る座標との距離（Ｙ軸方向の距離）が離れると小さくな
っていくため、Ｙ軸方向に応じた補正量を設定すること
が必要である。そのためＹ軸方向については測定を行な
った結果により検出ｘ座標のずれが６ドット以上，５ド
ット以上６ドット未満，４ドット以上５ドット未満…と
いったように検出座標ｘの座標ずれの大きさに応じて領
域が分割されるようにｙ座標境界値±Ｙ（１）〜±Ｙ
（Ｎ）が設定され、この位置を境界としてＹ軸方向の補
正領域の分割が行なわれる。

【００６６】液晶パネル上下のドライバＩＣの位置関係
は上下対称であることから、電極分布の粗密による影響
も上下対称となるので、上側の分割された領域と下側の
分割された領域は上下対称となるように設定される。以
上のように分割された領域に説明の便宜上、図示される
ように上側の領域には１−（１）からＮ−（Ｍ）までの
符号を、下側の領域には１′−（１）からＮ′−（Ｍ）
までの符号を付す。

【００６７】補正処理は分割された各々の領域毎に行な
われる。図７は本実施例の補正処理において演算回路２
１が行なう処理を示すフローチャートである。

【００６８】ステップＳ２０１において、図５のステッ
プＳ１０５でメモリ２３に格納された検出座標が表示領
域上側の補正領域内であるか判定するため、Ｙ軸方向に
Ｎ分割された領域の中で検出ペン８が指示している領域
を判定するためのカウンタＰ ₁ に数値Ｎが代入される。

【００６９】ステップＳ２０２において、ｙ＜−Ｙ（Ｐ
₁ ）の関係を満たすか判定され、ＹＥＳのとき検出座標
は上側の補正領域であるのでステップＳ２０３に進む。

【００７０】ステップＳ２０３においてカウンタＰ₁ は
１デクリメント（減算）される。ステップＳ２０４にお
いてｙ＞−Ｙ（Ｐ₁ ）の関係を満たすか判定され、ＹＥ
ＳとなるまでステップＳ２０３からの処理が繰返され
る。

【００７１】ステップＳ２０４でＹＥＳであればＰ₁ の
値は分割された領域の上側のＹ方向の何番目の領域であ
るか示すデータとなるので、ステップＳ２０５において
その領域の補正を行なう補正式が格納されているメモリ
２３中の先頭アドレスＡ_Y が設定される。

【００７２】補正式はメモリ２３内において図８に示さ
れるように格納されている。すなわち、先頭アドレスを
Ａ_Y1′として１′−（１）の領域の補正式からＸ方向に
対して順に１′−（２），１′−（３）…１′−（Ｍ）
の領域の補正式が記録される。次に先頭アドレスを
Ａ_Y2′として２′−（１）から２′−（Ｍ）までの領域
の補正式が記憶されている。同様にＮ′−（Ｍ）の領域
までの補正式が順に記憶されている。

【００７３】次に先頭アドレスをＡ_Y1として同様に１−
（１）の領域の補正式からＮ−（Ｍ）までの領域の補正
式が記憶されている。

【００７４】つまり、検出された座標の含まれる領域の
Ｙ方向の位置により、対応する先頭アドレスを設定し、
検出された座標の含まれる領域のＸ方向の位置により、
該先頭アドレス内の相対アドレスを設定することによ
り、所望の補正式を呼出すことができる。

【００７５】ステップＳ２０６において、図５のステッ
プＳ１０５でメモリ２３に格納された検出座標がＸ方向
に分割された領域のどの領域に相当するかの判定を行な
うためのカウンタＰ₂ に数値Ｍが代入される。

【００７６】ステップＳ２０７において、カウンタＰ₁
は１デクリメントされる。ステップＳ２０８において、
ｘ＜Ｘ（Ｐ₂ ）の関係が満たされるか判別され、ステッ
プＳ２０８においてＹＥＳになるまでステップＳ２０７
からの処理が繰返される。

【００７７】ステップＳ２０８においてＹＥＳであれば
ステップＳ２０９において、カウンタＰ₂ の値からＸ方
向の領域が識別され、メモリ２３に図８のように格納さ
れた補正式の中で該当する補正式を呼出すための相対ア
ドレスＡ_X が設定される。

【００７８】ステップＳ２１０においてステップＳ２０
５で設定されたＡ_Y とステップＳ２０９で設定されたＡ
_X とを足合わせる演算が行なわれ、補正式の格納アドレ
スＡが計算される。

【００７９】ステップＳ２１１においてアドレスＡに格
納されている補正式ｆ（ｘ）が呼出される。

【００８０】ステップＳ２１２において呼出されたｆ
（ｘ）を用いて検出座標ｘの補正演算処理が行なわれ
る。

【００８１】ステップＳ２１３においてステップＳ２１
２で求められた補正座標（ｘ，ｙ）は表示用座標データ
としてメモリ２３に格納される。

【００８２】ステップＳ２０２でＮＯのときは、ステッ
プＳ２１４においてｙ＞Ｙ（Ｐ₁ ）の関係式が成立する
か判定される。ステップＳ２１４でＹＥＳであれば検出
された座標は画面下側の補正領域内であることを示す。
ステップＳ２１５においてＰ ₁ は１デクリメントされ
る。ステップＳ２１６においてｙ＜Ｙ（Ｐ₁ ）の関係式
を満たすか判定されＹＥＳのときはステップＳ２０５か
らの処理が行なわれる。

【００８３】ステップＳ２１６でＮＯのときはステップ
Ｓ２１５からの処理が繰返される。一方ステップＳ２１
４でＮＯのときは検出された座標は補正対象の領域内で
ないことを示すのでステップＳ２１３において検出され
た座標（ｘ，ｙ）は表示用座標データとしてメモリ２３
に格納される。

【００８４】図９はメモリ２３に記録される補正式の具
体例を示す図である。図を参照して各々の領域に対応す
る補正式がメモリ２３に記録されている。補正式は一般
に式（１）により示される。

【００８５】 ｆ（ｘ）＝ａ_ijｘ＋ｂ_ijｙ＋ｃ_ij …（１） つまり各々の補正領域に対して定数ａ_ij，ｂ_ij，ｃ_ijが
設定されている。

【００８６】以上のように本実施例では分割された各々
の補正領域に対応するＸ座標の補正式により補正が行な
われるのでＸ軸に対する精度のよい補正を行なうことが
可能となる。

【００８７】図１０は本発明の第２の実施例における表
示部一体型タブレット装置の液晶パネルの座標の補正を
行なう領域について説明するための図である。

【００８８】本実施例における表示一体型タブレット装
置の装置構成は前述した第１の実施例と同じであるの
で、ここでの説明を繰返さない。

【００８９】本実施例における表示一体型タブレット装
置は液晶パネルの座標の補正を行なう領域として領域別
補正領域と画素別補正領域を設けることを特徴としてい
る。

【００９０】図を参照して予め各画素毎の指示位置に対
する検出座標のずれの大きさが測定され、測定結果から
座標ずれがある基準以上（たとえば５ドット以上）の箇
所については図において斜線部分で示される画素別補正
領域が設定され、座標ずれが比較的小さい箇所について
は第１の実施例と同様に補正式により補正を行なう領域
別補正領域が設定される。以上に述べた各々の領域にお
いて補正処理は行なわれる。

【００９１】本実施例において領域別補正領域および画
素別補正領域の補正データは、図１２に示されるように
記憶されている。すなわち領域別補正領域における補正
データとして各々の領域に対応する第１の実施例と同じ
く補正式が記憶される。一方画素別補正領域における画
素別補正データとして画素別補正領域内の各々の画素に
対応した補正座標が記憶されている。すなわち領域別補
正領域においては第１の実施例と同じく各々の補正領域
に対応した数式による補正が行なわれ、画素別補正領域
においては検出された画素座標を対応する補正座標に置
換える処理が行なわれる。

【００９２】図１１は本実施例の補正処理において演算
回路２１が行なう処理を示すフローチャートである。

【００９３】補正処理の前に行なわれる座標データの検
出処理（図５に示される処理）は第１の実施例と同様で
あるのでここでの説明を繰返さない。

【００９４】ステップＳ３０１〜Ｓ３０４およびステッ
プＳ３１０〜Ｓ３１２において検出座標が含まれる補正
領域のＹ軸方向の位置が認識される。この処理は図７の
ステップＳ２０１〜Ｓ２０４およびステップＳ２１４〜
Ｓ２１６での処理と実質的に同一であるのでここでの説
明は繰返さない。

【００９５】ステップＳ３０５において検出された座標
が画素別補正領域に含まれるか判定が行なわれる。ステ
ップＳ３０５でＹＥＳのときはステップＳ３０６におい
て検出された座標（ｘ，ｙ）の示す画素に対して設定さ
れている画素別補正用の検出座標用データの記録されて
いるアドレスＡ_XYが設定される。ステップＳ３０７にお
いてアドレスＡ_XYに格納されている画素別補正データＸ
_D が呼出される。ステップＳ３０８において、呼出され
たデータＸ_D が補正されたＸ座標として設定される。

【００９６】ステップＳ３０９において、補正された座
標（ｘ，ｙ）は表示用座標データとしてメモリ２３に格
納される。

【００９７】ステップＳ３０５でＮＯのときは、ステッ
プＳ３１３〜Ｓ３２０の処理が行なわれる。この処理は
図７のステップＳ２０５〜Ｓ２１２の処理と同一である
のでここでの説明を繰返さない。

【００９８】なお画素別補正データは上述したように画
素別補正領域に含まれる各々の画素に対応する形で設定
してもよいが、以下のように設定することも可能であ
る。

【００９９】図１３において画素別補正領域６１ａおよ
び６１ｂに対するドライバＩＣの位置関係はそれぞれド
ライバＩＣ１０４ａ，１０４ｂに対して同一であるので
画素別補正領域６１ａおよび６１ｂの画素別補正データ
は共通のデータを用いることができる。同様に画素別補
正領域６２ａおよび６２ｂにおける画素別補正データも
共通のデータを使用することができる。画素別補正領域
６０および６３は表示領域の左端および右端の画素別補
正領域であるので独自のデータを用いる必要がある。

【０１００】下側の補正領域における画素別補正領域７
０，７１ａ，７２ａ，７１ｂ，７２ｂ，７３も上側の画
素別補正領域と同様に画素別補正データを設定すること
ができる。

【０１０１】また上側の画素別補正領域と下側の画素別
補正領域とは対称的な関係にあるので対称的位置関係に
ある画素別補正データ（たとえば画素別補正領域６０，
７０での画素別補正データ）は同一のものを用いること
ができる。

【０１０２】図１４は本発明の第３の実施例における表
示一体型タブレット装置の領域毎の補正式について説明
するための図である。

【０１０３】本実施例における表示一体型タブレット装
置の装置構成は第１の実施例と実質的に同一であるので
ここでの説明を繰返さない。

【０１０４】本実施例における表示一体型タブレット装
置は座標検出のずれの大きい領域を分割し各々の領域で
補正を行なう点で第１の実施例および第２の実施例と同
様であるが、たとえば図１においてドライバＩＣとの相
対的位置関係が同一である領域については同一の補正式
を用いることを特徴とする。具体的には図１において補
正領域１−（２），１−（４），１−（Ｍ−１）の領域
はそれぞれドライバＩＣとの相対的位置関係が同一であ
る。また補正領域１′−（２），１′−（４），１′−
（Ｍ−１）はドライバＩＣとの相対的な位置関係が同一
でありかつ、補正領域１−（２），１−（４），１−
（Ｍ−１）とは対称関係にあるのでこれらの補正領域の
補正式は同一のものを使用することが可能である。

【０１０５】同様にしてメモリ２３には図１４に示され
るように先頭アドレスをＡ_Y1として同一の補正式を用い
ることのできる補正領域１−（１）および１′−（１）
での共通の補正式が記録され、次に補正領域１−
（２），１−（４），…，１−（Ｍ−１），１′−
（２），１′−（４），…，１′−（Ｍ−１）での共通
の補正式が記録され、次に補正領域１−（３），１−
（５），…，１−（Ｍ−２），１′−（３），１′−
（５），…，１′−（Ｍ−２）の共通の補正式が記録さ
れ、次に補正領域１−（Ｍ），１′−（Ｍ）での共通の
補正式が記録される。

【０１０６】同様に先頭アドレスをＡ_Y2としてＹ軸方向
の２番目からの補正式が記録される図１５は各々の補正
式の具体例を示した図である。

【０１０７】すなわち各々の補正式は式（２）で示され
る。 ｆ（ｘ）＝ａ_i-(j) ｘ＋ｂ_i-(j) ｜ｙ｜ …（２） 図１６から図１８は本実施例の補正処理において演算回
路２１が行なう処理を示すフローチャートである。

【０１０８】図中フローチャートは，の部分で連結
され、一連の処理を示す。ステップＳ４０１〜Ｓ４０４
およびＳ４１４〜Ｓ４１６において検出された座標が含
まれる補正領域のＹ軸方向の位置が判別される。この処
理は図７のステップＳ２０１〜Ｓ２０４およびＳ２１４
〜Ｓ２１６と実質的に同一であるのでここでの説明を繰
返さない。ステップＳ４０５において検出された座標が
画素別補正領域に含まれるか否か判定される。ステップ
Ｓ４０５でＹＥＳのときはステップＳ４０６において検
出された座標がＸ軸方向のどの領域に属するか判定する
ためのカウンタＰ₂ に数値Ｍが代入される。ステップＳ
４０７においてＰ₂ は１デクリメントされる。

【０１０９】ステップＳ４０８においてｘ＜Ｘ（Ｐ₂ ）
の関係が成立するか判定され、ＮＯであるときはステッ
プＳ４０７からの処理が繰返される。

【０１１０】ステップＳ４０８でＹＥＳのときはステッ
プＳ４０９において画素別補正領域と判定された検出座
標（ｘ，ｙ）について調整値αが設定される。

【０１１１】調整値αとは指示された位置の含まれる補
正領域のＸ方向の位置（カウンタＰ ₂ のとる値）により
定義される数値である。調整値αは画面のＸ方向に対し
てさらに精度のよい補正を行なうために設定される。

【０１１２】ステップＳ４１０において、メモリ２３に
格納された画素別の補正座標データから検索された検出
用座標データに対応するアドレスＡ_XYが設定される。ス
テップＳ４１１においてアドレスＡ_XYに格納されている
Ｘ座標データＸ_D が呼出される。

【０１１３】ステップＳ４１２において、検出座標ｘを
補正座標データＸ_D に調整値αを付加した値に変換す
る。

【０１１４】ステップＳ４１３において処理によって得
られた補正座標（ｘ，ｙ）が表示用座標データとしてメ
モリ２３に格納される。

【０１１５】一方ステップＳ４０５でＮＯの場合はステ
ップＳ４１７において、補正に該当する補正式の格納さ
れている先頭アドレスＡ_Y が設定される。ステップＳ４
１８において検出座標がＸ軸方向の領域のどの領域に該
当するか判定を行なうためのカウンタＰ₂ に数値Ｍが代
入される。ステップＳ４１９においてカウンタＰ₂ は１
デクリメントされる。

【０１１６】ステップＳ４２０においてｘ＜Ｘ（Ｐ₂ ）
の関係が成り立つか判別され、ＹＥＳであれば、ステッ
プＳ４２１においてＸ軸方向に対して該当する補正式が
格納された先頭アドレスからの相対アドレスＡ_X4がＡ_X
に設定される。

【０１１７】ステップＳ４３０においてＡ_Y とＡ_X とを
加算した値がＡ（補正式格納アドレス）に設定される。

【０１１８】ステップＳ４３１において判定された領域
についての調整値αが設定される。ステップＳ４３２に
おいてアドレスＡに格納されている補正式ｆ（ｘ）が呼
出される。ステップＳ４３３において補正式ｆ（ｘ）に
調整値αが付加されたものが補正座標ｘとされる。ステ
ップＳ４３４において以上の補正演算処理によって得ら
れた検出座標（ｘ，ｙ）が表示用座標データとしてメモ
リ２３に格納される。

【０１１９】ステップＳ４２０でＮＯのときは表示領域
の右端領域でないということを示すので、ステップＳ４
２２においてカウンタＰ₂ が１デクリメントされる。

【０１２０】ステップＳ４２３においてｘ＜Ｘ（Ｐ₂ ）
の条件を満たすかの判定が行なわれＹＥＳであれば検出
座標の含まれる領域はドライバＩＣの中央に位置する領
域（たとえば１−（Ｍ−１））であることを示すので、
ステップＳ４２４において相対アドレスＡ_X に相対アド
レスＡ_X2が代入された後、ステップＳ４３０からの処理
が行なわれる。

【０１２１】ステップＳ４２３においてＮＯと判定され
たときステップＳ４２５においてカウンタＰ₂ は１デク
リメントする。ステップＳ４２６においてｘ＜Ｘ
（Ｐ₂ ）の条件を満たすかの判定が行なわれ、ＹＥＳの
ときはステップＳ４２７においてＡ _X に相対アドレスＡ
_X3が代入されステップＳ４３０からの処理が行なわれ
る。

【０１２２】ステップＳ４２６においてＮＯであるとき
はステップＳ４２８においてｘ≧Ｘ（１）の条件を満た
すかの判定が行なわれＹＥＳであればステップＳ４２９
において相対アドレスＡ_X1がＡ_X に代入されステップＳ
４３０からの処理が行なわれる。

【０１２３】ステップＳ４２８においてＮＯであるとき
はステップＳ４２２からの処理が行なわれる。

【０１２４】なお本発明の実施例において、補正情報は
タブレット装置に記憶させるようにしたが、外部より取
得するようにしてもよい。

【０１２５】また、第３の実施例は、補正領域を領域別
補正領域と画素別補正領域とに分けて補正を行う例につ
いて説明したが、領域別補正領域のみで補正を行う場合
にも有効である。

【０１２６】

【発明の効果】この発明に係る画像入力装置では、第１
補正領域と第２補正領域とで補正情報が異なり、各々の
補正情報によって補正を行なうことができるため、処理
速度を落とさずかつ精度のよい補正を行なうことができ
る。

【０１２７】また、外部電極と補正領域の各々との相対
位置関係が一致する補正領域の各々のための共通補正情
報を記憶するように装置を構成すると、記憶される補正
情報を減少させることができる。

【０１２８】

【図面の簡単な説明】

【図１】本発明の第１の実施例における表示一体型タブ
レット装置において座標の補正を行なう領域を説明する
ための図である。

【図２】本発明の第１の実施例における表示一体型タブ
レット装置の装置構成を示すブロック図である。

【図３】図２の座標処理回路５０の具体例を示すブロッ
ク図である。

【図４】図２の液晶パネル１の座標系を説明するための
図である。

【図５】本発明の第１の実施例における表示一体型タブ
レット装置で検出ペン８によって検出座標データが格納
されるまでの処理を示すフローチャートである。

【図６】検出ペン８に生じる誘起電圧と対応する比較器
１５の出力を示す図である。

【図７】本発明の第１の実施例における表示一体型タブ
レット装置において行なわれる補正処理を示すフローチ
ャートである。

【図８】第１の実施例における補正式の格納状態につい
て説明するための図である。

【図９】第１の実施例における補正式の具体例を説明す
るための図である。

【図１０】本発明の第２の実施例における表示一体型タ
ブレット装置において座標の補正を行なう領域を説明す
るための図である。

【図１１】本発明の第２の実施例における座標の補正処
理について説明するためのフローチャートである。

【図１２】第２の実施例における補正式の格納状態につ
いて説明するための図である。

【図１３】画素別補正領域での補正処理について説明す
るための図である。

【図１４】本発明の第３の実施例における表示一体型タ
ブレット装置での補正式の格納状態を説明するための図
である。

【図１５】図１４の補正式の具体例を説明するための図
である。

【図１６】本発明の第３の実施例における座標の補正処
理を示すフローチャートである。

【図１７】図１６に続くフローチャートである。

【図１８】図１７に続くフローチャートである。

【図１９】従来の表示一体型タブレット装置の装置構成
を示すブロック図である。

【図２０】表示一体型タブレット装置で行なわれるフレ
ーム毎の処理を説明するための図である。

【図２１】図２０のＸ座標検出期間とＹ座標検出期間と
でセグメント電極およびコモン電極に印加される信号を
説明するための図である。

【図２２】従来の表示一体型タブレット装置の問題点を
説明するための図である。

【図２３】従来の表示一体型タブレット装置の走査電極
の配列を示した図である。

【図２４】走査電極が平行である場合の検出ペンによる
誘起電圧のピークと検出ペンの指示位置を説明するため
の図である。

【図２５】走査電極がドライバＩＣに向かって収束して
いる状態においての検出ペンに誘起される電圧のピーク
と検出ペンの指示位置との関係を説明するための図であ
る。

【図２６】従来の表示一体型タブレット装置の問題点を
示す第２の図である。

【符号の説明】

１ 液晶パネル ２ コモン駆動回路 ３ セグメント駆動回路 ４ 切換回路 ５ 表示制御回路 ６ 検出制御回路 ７ 制御回路 ８ 検出ペン ９ アンプ １２ 直流電源回路 １３ 補正処理回路 １４ 増幅器 １５ 比較器 １６ カウンタ １７ Ｘｒ用ラッチ １８ Ｘｇ用ラッチ １９ Ｙｒ用ラッチ ２０ Ｙｇ用ラッチ ２１ 演算回路 ２１ａ 補正演算部 ２２ マルチプレクサ ２３ メモリ ５０ 座標処理回路 ５１ 座標検出回路 Ｘ₁ 〜Ｘ_m セグメント電極 Ｙ₁ 〜Ｙ_n コモン電極

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 指示範囲に含まれる複数の電極に印加さ
   れる電圧により前記指示範囲の少なくとも一部を指示す
   る指示装置に誘起される電圧を検出し、前記指示装置の
   指示する位置を検出座標として認識する画像入力装置で
   あって、前記複数の電極に接続される前記指示範囲外の外部電極
   の配置によって生じる前記検出された位置と前記指示す
   る位置との間のずれの特徴に基づいて、前記指示範囲の
   前記ずれの生じる範囲を２以上の画素より構成される複
   数の補正領域に分割して、さらに前記複数の補正領域の
   うち、検出座標のずれが所定値以上の補正領域を第１補
   正領域として、前記ずれが所定値未満の補正領域を第２
   補正領域として区別して複数記憶する第１記憶手段と、 前記第１記憶手段に記憶された前記複数の第１補正領域
   に含まれる検出座標それぞれに対応した補正座標からな
   る補正情報と、前記複数の第２補正領域のそれぞれに対
   応した補正式からなる補正情報とを記憶する第２記憶手
   段と、 前記指示装置により指示された位置の検出座標が、前記
   複数の第１補正領域に含まれるか、前記第２補正領域に
   含まれるかを判定する判定手段と、 前記判定手段で判定された補正領域に対応した補正情報
   を前記第２記憶手段から読出し、該補正情報に基づいて
   前記検出座標を補正する補正手段とを備えており、 前記補正手段は、前記検出座標が複数の前記第１補正領
   域のいずれかに含まれる場合には、前記検出座標を該当
   する前記補正座標に置換えるとともに、 前記検出座標が前記第２補正領域のいずれかに含まれる
   場合には、前記検出座標を該当する補正式を用いて補正
   することを特徴とする、 画像入力装置。
2. 【請求項２】 前記第２記憶手段は、前記外部電極と前
   記補正領域の各々との相対位置関係が一致する補正領域
   の各々のための共通補正情報を記憶することを特徴とす
   る、請求項１に記載の画像入力装置。