JP3167740B2 - Burst signal measuring circuit and burst signal measuring method - Google Patents

Burst signal measuring circuit and burst signal measuring method

Info

Publication number
JP3167740B2
JP3167740B2 JP11251691A JP11251691A JP3167740B2 JP 3167740 B2 JP3167740 B2 JP 3167740B2 JP 11251691 A JP11251691 A JP 11251691A JP 11251691 A JP11251691 A JP 11251691A JP 3167740 B2 JP3167740 B2 JP 3167740B2
Authority
JP
Japan
Prior art keywords
signal
frequency
burst signal
burst
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11251691A
Other languages
Japanese (ja)
Other versions
JPH04318476A (en
Inventor
吉之 柳本
Original Assignee
アジレント・テクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アジレント・テクノロジー株式会社 filed Critical アジレント・テクノロジー株式会社
Priority to JP11251691A priority Critical patent/JP3167740B2/en
Publication of JPH04318476A publication Critical patent/JPH04318476A/en
Application granted granted Critical
Publication of JP3167740B2 publication Critical patent/JP3167740B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、バースト信号測定回路
およびバースト信号測定方法に関し、例えばスペクトラ
ムアナライザにおいて、極めて短い期間中活性状態とな
るパルス状の断続信号(バースト信号)の測定を高安定
かつ高精度で行うことができる上記回路および方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a burst signal measuring circuit.
For example, the present invention relates to a circuit and a method for measuring a pulse-like intermittent signal (burst signal) which is active for an extremely short period in a spectrum analyzer with high stability and high accuracy. />

【0002】[0002]

【技術背景】例えばスペクトラムアナライザは、連続波
形の周波数解析に使用される他、バースト信号の周波数
解析にも使用される。ところが、このようなバースト信
号を通常の連続波と同様に測定すると、バースト信号の
活性期間の周波数成分のほか、バースト信号が断続する
ことに起因する周波数成分も測定に現れるため、スペク
トラム図が見にくくなり的確な周波数測定ができないと
いう不都合がある。このため、従来、バースト信号の測
定を行う場合に使用されるスペクトラムアナライザとし
て、以下に示すものが知られている。
2. Description of the Related Art For example, a spectrum analyzer is used not only for analyzing the frequency of a continuous waveform but also for analyzing the frequency of a burst signal. However, when such a burst signal is measured in the same manner as a normal continuous wave, the spectrum diagram is difficult to see because, in addition to the frequency component during the active period of the burst signal, the frequency component due to the intermittent burst signal also appears in the measurement. There is a disadvantage that accurate frequency measurement cannot be performed. For this reason, the following are conventionally known as spectrum analyzers used when measuring a burst signal.

【0003】例えば、実開昭62−189669号明細
書等に示されるようなアナライザでは、図3(A)の回
路図および(B)の波形図に示すように、被測定信号源
1からのバースト信号Aを、ミキサ2に入力する。一
方、該バースト信号Aのゲート信号(信号Aに同期して
活性状態になる信号)Bが掃引信号発生回路10に出力
される。この掃引信号発生回路10は、電流源10a,
スイッチ10b及び積分器10c(演算増幅器10c′
およびコンデンサ10c″とから成る)から構成されて
おり、ゲート信号Bに同期する掃引信号を局部発振器1
1に出力する。局部発振器11では、該入力に応じた周
波数fLOの局部信号LOを前記ミキサ2に出力する。ミ
キサ2では、入力されたバースト信号Aの周波数fA
よび局部信号LOの周波数fLOを合成し、該合成した周
波数fIFの信号を図示しないバンドパスフィルタ,増幅
器等を介してサンプル・ホールド回路(S/H回路)4
に出力する。S/H回路4は所定周期でサンプル・ホー
ルド動作しており、アナログ・ディジタル(A/D)変
換器5が該サンプル・ホールドされたアナログ入力信号
をディジタル化し次段に出力している。
For example, in an analyzer as disclosed in Japanese Utility Model Application Laid-Open No. 62-189669, as shown in a circuit diagram of FIG. 3A and a waveform diagram of FIG. The burst signal A is input to the mixer 2. On the other hand, a gate signal B of the burst signal A (a signal that is activated in synchronization with the signal A) B is output to the sweep signal generation circuit 10. The sweep signal generation circuit 10 includes a current source 10a,
Switch 10b and integrator 10c (operational amplifier 10c ')
And a capacitor 10c "), and outputs a sweep signal synchronized with the gate signal B to the local oscillator 1.
Output to 1. The local oscillator 11 outputs a local signal LO having a frequency f LO according to the input to the mixer 2. In the mixer 2, to synthesize a frequency f LO of the frequency f A and the local signal LO input burst signals A, bandpass filter (not shown) signals the synthesized frequency f IF, via an amplifier or the like sample and hold circuit (S / H circuit) 4
Output to The S / H circuit 4 performs a sample and hold operation at a predetermined cycle, and an analog / digital (A / D) converter 5 digitizes the sampled and held analog input signal and outputs it to the next stage.

【0004】また、図4(A)の回路図に示すように局
部信号発生のための回路としてフェーズ・ロック・ルー
プ(PLL)発振回路6を使用したスペクトラムアナラ
イザも知られている。このアナライザでは、図4(B)
に示すようにゲート信号Bの立上りエッジを周波数イン
クリメント信号として使用している。分周器6dに周波
数インクリメント信号が入力されると、該分周器6d
は、局部発振器6cの出力(すなわち、局部信号LO)
の周波数fLOがN分周された信号を位相比較器6aに出
力し、位相比較器6aは該N分周信号と基本信号REF
との位相を比較し、位相差により定まる信号を積分器6
b(演算増幅器6b′およびコンデンサ6b″とから成
る)を介して局部発振器6cに出力する。以下、図3
(A)おいて説明したと同様にして、A/D変換器5が
サンプル・ホールドされたアナログ入力信号(ミキサ2
の出力信号に基づく信号)をディジタル化して次段に出
力する。
A spectrum analyzer using a phase locked loop (PLL) oscillation circuit 6 as a circuit for generating a local signal as shown in a circuit diagram of FIG. 4A is also known. In this analyzer, FIG.
As shown in the figure, the rising edge of the gate signal B is used as a frequency increment signal. When the frequency increment signal is input to the frequency divider 6d, the frequency divider 6d
Is the output of the local oscillator 6c (that is, the local signal LO).
Of frequency f LO outputs a divide-by-N signal to the phase comparator 6a, a phase comparator 6a is the divide-by-N signal and the basic signal REF
And the signal determined by the phase difference is converted to an integrator 6
b (consisting of an operational amplifier 6b 'and a capacitor 6b ") to the local oscillator 6c.
In the same manner as described in (A), the A / D converter 5 samples and holds the analog input signal (mixer 2).
) Is digitized and output to the next stage.

【0005】しかし、前述の図3(A)に示すスペクト
ラムアナライザでは、図4(A)に示したような分周器
6dや位相比較器6aを使用していないので、ゲート信
号Bに対して遅れ時間が生じることなしに周波数掃引を
行うことができる反面、安定度の高い局部信号LOを得
ることができない。このため、高精度の各種測定を行う
ことができないという問題がある。また、図4(A)に
示すスペクトラムアナライザでは、掃引信号発生のため
の回路にPLL発振回路6を使用しているので、高安定
度,高精度の測定を行うことができる反面、分周器6d
や位相比較器6aに起因するPLL発振回路6のレスポ
ンス時間τ(図4(B)参照:通常、数十〜数百μse
c)以上に活性期間が短いバースト信号Aに対しては適
正な測定を行うことができないという問題がある。更
に、図3(A)および図4(A)に示す両アナライザと
も、A/D変換器5はゲート信号Bに対して同期がとら
れていないので、例えば図5に示すように、A/D変換
器5のサンプリング周期(S/H回路4の動作周期であ
り、同図5ではサンプル・トリガCの周期)より活性期
間が短いバースト信号Aを高安定,高精度で測定するこ
とができないという不都合がある。
However, in the above-described spectrum analyzer shown in FIG. 3A, since the frequency divider 6d and the phase comparator 6a as shown in FIG. Although the frequency sweep can be performed without a delay time, the local signal LO with high stability cannot be obtained. For this reason, there is a problem that various measurements with high accuracy cannot be performed. Further, in the spectrum analyzer shown in FIG. 4A, since the PLL oscillation circuit 6 is used for the circuit for generating the sweep signal, high stability and high precision measurement can be performed. 6d
And the response time τ of the PLL oscillation circuit 6 caused by the phase comparator 6a (see FIG. 4B: usually several tens to several hundreds μs).
c) There is a problem that an appropriate measurement cannot be performed for the burst signal A having a shorter active period. Further, in both the analyzers shown in FIGS. 3A and 4A, since the A / D converter 5 is not synchronized with the gate signal B, for example, as shown in FIG. The burst signal A having an active period shorter than the sampling period of the D converter 5 (the operation period of the S / H circuit 4 and the period of the sample trigger C in FIG. 5) cannot be measured with high stability and high accuracy. There is an inconvenience.

【0006】[0006]

【発明の目的】本発明は、上記のような問題を解決する
ために提案されたものであって、例えばスペクトラムア
ナライザにおいて、極めて短い期間中活性状態となるパ
ルス状の断続信号(バースト信号)を高安定,高精度で
測定できるバースト信号測定回路およびバースト信号測
定方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems. For example, in a spectrum analyzer, a pulse-like intermittent signal (burst signal) which becomes active for an extremely short period of time is provided. Burst signal measurement circuit and burst signal measurement that can measure with high stability and high accuracy
The purpose is to provide a method for determining

【0007】[0007]

【発明の概要】本発明のバースト信号測定回路は、周波
数インクリメント機能を有する局部信号発生手段と、該
局部信号発生手段からの局部信号により被測定信号源か
らのバースト信号を周波数変換するミキサと、該周波数
変換された信号に基づく中間周波数信号をディジタル化
以下A/D変換と称する)するアナログ・ディジタル
変換手段とを含んでなるもので前記バースト信号に同期
して活性・不活性状態を呈するゲート信号を入力し、該
ゲート信号が活性状態である期間中においては所定周期
サンプル・トリガを前記アナログ・ディジタル変換手
段に出力することにより該アナログ・ディジタル変換手
を動作させ、前記各サンプル・トリガを出力した後に
前記局部信号発生手段に周波数インクリメント信号を出
力するサンプル・トリガ回路を設けて成ることを特徴と
する。ここで、前記サンプル・トリガ回路の被測定信号
源側に遅延回路を設けることもできる。本発明のバース
ト信号測定方法は、被測定信号源からのバースト信号に
局部信号を混合して該バースト信号を中間周波数信号に
周波数変換し、該中間周波数信号をサンプル・ホールド
した後にこれをA/D変換するもので、(a) 前記バースト信号に同期して、該バースト信号の
活性期間中において所定周期で前記中間周波数信号のサ
ンプル・ホールド及びA/D変換を行い、各サンプル・
ホールド動作の後に前記局部信号の周波数をインクリメ
ントして、次のサンプル・ホールドに対する局部信号の
周波数の設定を行ことを特徴とする。本発明のバース
ト信号測定回路では、バースト信号に同期して活性・不
活性状態を呈するゲート信号(通常、このゲート信号に
よりバースト信号が生成されている)を入力し、該入力
があったときは直ちにあるいは所定時間経過後にA/D
変換手段にサンプル・トリガを出力することにより該A
/D変換手段にサンプル・ホールドを行わせる(すなわ
ち、第1のサンプリングを行わせる)。そして、該サン
プル・トリガ回路はゲート信号が活性状態にある期間中
においては、A/D変換手段に引き続き所定周期でサン
プル・トリガを出力することにより該A/D変換手段に
サンプル・ホールドを行わせ、第2,第3,…のサンプ
リングを行わせる一方、前記各サンプル・トリガの出力
後に局部信号発生手段に周波数インクリメント信号を出
力する。なお、A/D変換手段が第1のサンプリングを
行った直後にゲート信号が不活性状態となったときに
は、サンプル・トリガ回路は、A/D変換手段に第2の
サンプリングを行わせないことは勿論である。
SUMMARY OF THE INVENTION A burst signal measuring circuit according to the present invention comprises: a local signal generating means having a frequency increment function; a mixer for frequency-converting a burst signal from a signal source to be measured by a local signal from the local signal generating means; Analog-to-digital conversion means for digitizing an intermediate frequency signal based on the frequency-converted signal ( hereinafter referred to as A / D conversion), and exhibiting an active / inactive state in synchronization with the burst signal. Input a gate signal and
A predetermined period during the period when the gate signal is active
The sample trigger to the analog-to-digital conversion
Output to each stage to operate the analog-to-digital conversion means, and after outputting each of the sample triggers
A frequency increment signal is output to the local signal generation means.
Characterized in that it comprises a sample trigger circuit for inputting data. Here, a delay circuit may be provided on the side of the measured signal source of the sample trigger circuit. The burst signal measuring method of the present invention is applied to a burst signal from a signal source under measurement.
Mix the local signal and turn the burst signal into an intermediate frequency signal
Frequency conversion, sample and hold the intermediate frequency signal
A / D conversion is performed after the conversion . (A) The burst signal is synchronized with the burst signal.
During the active period, the intermediate frequency signal is
Perform sample hold, A / D conversion, and
Increments the frequency of the local signal after the hold operation, characterized in that intends make settings of the frequency of the local signal against the next sample-and-hold. In the burst signal measuring circuit of the present invention, a gate signal (usually a burst signal is generated by this gate signal) which exhibits an active / inactive state in synchronization with the burst signal is input. A / D immediately or after a predetermined time has elapsed
By outputting a sample trigger to the conversion means,
/ D conversion means performs sample and hold (that is, performs first sampling). During the period in which the gate signal is in the active state, the sample trigger circuit outputs a sample trigger at a predetermined period following the A / D conversion means, thereby performing a sample hold on the A / D conversion means. While the second, third,... Sampling is performed, a frequency increment signal is output to the local signal generating means after the output of each sample trigger. When the gate signal becomes inactive immediately after the A / D converter performs the first sampling, the sample trigger circuit does not allow the A / D converter to perform the second sampling. Of course.

【0008】上記局部信号発生手段にインクリメント信
号が入力されると、該局部信号発生手段は、その出力信
号(局部信号)の周波数を所定値分インクリメントす
る。したがって、バースト信号の活性期間が長く(すな
わち、ゲート信号の幅が広く)、該期間中に複数回のサ
ンプリングが行われる場合には、該期間中における第2
のサンプリング時におけるミキサに入力される局部信号
の周波数は、サンプル・トリガ回路がA/D変換手段に
第1のサンプリングを行わせた後に既に出力した周波数
インクリメント信号に基づいて生成されることになる。
この場合の第1のサンプリング時におけるミキサに入力
される局部信号の周波数は、ひとつ前のバースト信号の
活性期間(ゲート信号のオン期間)において、サンプル
・トリガ回路がA/D変換手段に最後のサンプリングを
行わせた後に出力する周波数インクリメント信号に基づ
いて生成される。
When the increment signal is input to the local signal generating means, the local signal generating means increments the frequency of the output signal (local signal) by a predetermined value. Therefore, if the active period of the burst signal is long (that is, the width of the gate signal is wide) and sampling is performed a plurality of times during the period, the second
The frequency of the local signal input to the mixer at the time of sampling is generated based on the frequency increment signal already output after the sample trigger circuit causes the A / D converter to perform the first sampling. .
In this case, the frequency of the local signal input to the mixer at the time of the first sampling is such that the sample trigger circuit sends the last signal to the A / D conversion means during the active period of the previous burst signal (the ON period of the gate signal). It is generated based on a frequency increment signal output after sampling is performed.

【0009】また、バースト信号の活性期間が短く(す
なわち、ゲート信号の幅が狭く)、該期間中に一度のサ
ンプリングのみが行われる場合には、該サンプリング時
にミキサに入力される局部信号の周波数は、ひとつ前の
バースト信号についてサンプル・トリガ回路がA/D変
換手段にサンプリングを行わせた後に出力する周波数イ
ンクリメント信号に基づいて生成される。このように、
本発明ではA/D変換手段が動作する時には、ミキサに
入力される局部信号の周波数設定が既に終了しているの
で、局部信号発生手段のレスポンスがたとえ数十〜数百
μsecであっても常に安定した測定が行われる。ま
た、バースト信号の断続周期がA/D変換手段の動作時
間と比較して短く、あるバーストのA/D変換動作が終
わらないうちに次のバーストが入力されるような場合に
は、サンプル・トリガ回路は該次のバースト信号を無視
する。具体的には、サンプル・トリガ回路はA/D変換
手段にサンプル・トリガを出力することはないし、局部
信号発生手段に周波数インクリメント信号を出力するこ
ともない。なお、このような場合にはCRTディスプレ
イの掃引も停止することはいうまでもない。
If the burst signal has a short active period (that is, the width of the gate signal is narrow) and only one sampling is performed during the period, the frequency of the local signal input to the mixer at the time of the sampling is reduced. Is generated based on a frequency increment signal output after the sample trigger circuit causes the A / D converter to perform sampling on the immediately preceding burst signal. in this way,
In the present invention, when the A / D conversion means operates, the frequency setting of the local signal input to the mixer has already been completed, so that the response of the local signal generation means is always several tens to several hundreds of microseconds. Stable measurement is performed. If the intermittent cycle of the burst signal is shorter than the operation time of the A / D converter, and the next burst is input before the A / D conversion operation of a certain burst is completed, the sample / sample conversion is performed. The trigger circuit ignores the next burst signal. Specifically, the sample trigger circuit does not output a sample trigger to the A / D conversion means and does not output a frequency increment signal to the local signal generation means. Needless to say, in such a case, the sweep of the CRT display also stops.

【0010】[0010]

【実施例】図1は、本発明のバースト信号測定回路の一
実施例を示す基本回路図である。被測定信号源1はミキ
サ2にバースト信号Aを、サンプル・トリガ回路3にゲ
ート信号Bをそれぞれ出力する。ここで、ゲート信号B
はバースト信号Aに同期して活性・不活性状態を呈する
信号である。ミキサ2は、バースト信号Aの他、局部信
号(後述する局部発振器6cからの周波数fLOの信号)
LOを入力しており、両信号A,LOの周波数fA,f
LOを合成して周波数fIFの信号を生成する。本発明の測
定回路がスペクトラムアナライザに適用される場合に
は、上記周波数fIF,fA,fLO間には、通常、fIF
LO−fAの関係があり、またミキサ2の次段には、図
示しないバンドパスフィルタ,増幅器等が設けられる。
FIG. 1 is a basic circuit diagram showing an embodiment of a burst signal measuring circuit according to the present invention. The signal source under test 1 outputs a burst signal A to the mixer 2 and a gate signal B to the sample trigger circuit 3. Here, the gate signal B
Is a signal which exhibits an active / inactive state in synchronization with the burst signal A. The mixer 2 includes a burst signal A and a local signal (a signal of a frequency f LO from a local oscillator 6c described later).
LO is input and the frequencies f A , f of both signals A, LO
The signal of frequency f IF is generated by synthesizing the LO . When the measurement circuit of the present invention is applied to a spectrum analyzer, the frequency f IF , f A , and f LO generally have f IF =
There is a relationship of f LO −f A , and a band-pass filter, an amplifier and the like (not shown) are provided at the next stage of the mixer 2.

【0011】サンプル・トリガ回路3は、ゲート信号B
の入力によりA/D変換手段にサンプル・トリガCを出
力する。なお、このA/D変換手段は、S/H回路4
(図1では、スイッチ4a及び並列コンデンサ4bによ
り構成されている)とA/D変換器5により構成されて
いる。サンプル・トリガ回路3は、上記サンプル・トリ
ガCを出力した後、周波数インクリメント信号Dを局部
信号発生手段(本実施例では、PLL発振回路5により
構成している)に出力する。PLL発振回路6は、位相
比較器6a、該比較器6aの出力信号を入力する積分器
6b(増幅器6b′とこれに並列に接続されたコンデン
サ6b″から成る)、更に該積分器6bの出力信号に応
じた周波数fLOの局部信号LOを出力する電圧制御形の
局部発振器6c、および該局部発振器6cの出力側から
前記位相比較器6aの入力側に帰還するループに設けら
れた分周器6dにより構成されている。なお、上記分周
器6dは、前記サンプル・トリガ回路3からの前記周波
数インクリメント信号Dを入力しており、該信号Dを入
力するごとに、局部発振器6cの出力周波数をN分周し
た信号を前記位相比較器6aに出力し、該位相比較器6
aは基準信号REFと分周器6dからの信号の位相とを
比較してその位相差に応じた信号を前記積分器6bに出
力している。
The sample trigger circuit 3 outputs a gate signal B
To output a sample trigger C to the A / D conversion means. Note that this A / D conversion means includes an S / H circuit 4
(In FIG. 1, it is composed of a switch 4a and a parallel capacitor 4b.) And an A / D converter 5. After outputting the sample trigger C, the sample trigger circuit 3 outputs a frequency increment signal D to a local signal generating means (in this embodiment, constituted by the PLL oscillation circuit 5). The PLL oscillation circuit 6 includes a phase comparator 6a, an integrator 6b (composed of an amplifier 6b 'and a capacitor 6b "connected in parallel with the amplifier 6b') to which an output signal of the comparator 6a is input, and an output of the integrator 6b. A voltage-controlled local oscillator 6c for outputting a local signal LO having a frequency f LO according to a signal; and a frequency divider provided in a loop that feeds back from an output side of the local oscillator 6c to an input side of the phase comparator 6a. The frequency divider 6d receives the frequency increment signal D from the sample / trigger circuit 3, and outputs the output frequency of the local oscillator 6c every time the signal D is input. Is output to the phase comparator 6a, and the phase comparator 6a
a compares the reference signal REF with the phase of the signal from the frequency divider 6d, and outputs a signal corresponding to the phase difference to the integrator 6b.

【0012】以下、上記構成のバースト信号測定回路
を、図2(A),(B)を参照しつつ説明する。同図
(A)はバースト信号Aの活性期間が短い場合を、同図
(B)は同じく長い場合を示している。まず、バースト
信号Aの活性期間が短い場合について説明する。この場
合、図2(A)に示すようなバースト信号Aに同期する
ゲート信号Bが図1のサンプル・トリガ回路3に入力さ
れる。通常、ゲート信号Bがバースト信号Aを生成して
いるので、バースト信号Aが活性状態のときは、当然、
ゲート信号Bも活性状態である。サンプル・トリガ回路
3は、図2(A)に示すバースト信号A1の開始(すな
わち、ゲート信号B1の立上りエッジ)を検知し、S/
H回路4にサンプル・トリガCを与える。これにより、
S/H回路4は動作し、A/D変換器5は、アナログ入
力信号をディジタル信号に変換して次段に出力する。こ
のとき、ミキサ2に入力される局部信号LOの周波数f
L0はfL0(0)であるので、A/D変換器5に入力
されるアナログ信号は、ミキサ2の出力信号に基づく信
号(例えば、スペクトラムアナザイザの場合にはバンド
パスフィルタ,増幅器等を経た後の信号)である。
Hereinafter, the burst signal measuring circuit having the above configuration will be described with reference to FIGS. 2 (A) and 2 (B). FIG. 3A shows a case where the activation period of the burst signal A is short, and FIG. 3B shows a case where the activation period is also long. First, a case where the active period of the burst signal A is short will be described. In this case, a gate signal B synchronized with the burst signal A as shown in FIG. 2A is input to the sample trigger circuit 3 of FIG. Usually, since the gate signal B generates the burst signal A, when the burst signal A is in the active state,
Gate signal B is also active. Sample trigger circuit 3 detects the start of the burst signal A1 shown in FIG. 2 (A) (i.e., rising edge of gate signal B1), S /
A sample trigger C is given to the H circuit 4. This allows
The S / H circuit 4 operates, and the A / D converter 5 converts an analog input signal into a digital signal and outputs it to the next stage. At this time, the frequency f of the local signal LO input to the mixer 2
Since L0 is f L0 (0), the analog signal input to the A / D converter 5 is a signal based on the output signal of the mixer 2 (for example, a bandpass filter, an amplifier or the like in the case of a spectrum analyzer). After passing).

【0013】サンプル・トリガ回路3は、上記のように
サンプルトリガC1をS/H回路4に与えた後、周波数
インクリメント信号D1をPLL発振回路6の分周器6
dに出力し、該分周器6dは局部発振器6cの出力信号
LOの周波数fLOをN分周した周波数N×fLOの信号を
位相比較器6aにフィードバックする。位相比較器6a
は、基準信号REFと前記周波数N×fLOとの位相を比
較し、比較結果は積分器6bにより積分され、該積分器
6bの出力電圧に応じた周波数の信号LOが局部発振器
6cから出力される。そして、分周器6dを介したフィ
ードバックループにより、該局部発振器6cの出力周波
数fLOは、fLO(0)から該出力のN分周信号が前記基準
信号REFの位相と等しくなるまでインクリメントさ
れ、fLO(1)で定常値となる。なお、図2(A)では、
バースト信号Aの活性期間が短いので、サンプル・トリ
ガ回路3が次のサンプル・トリガを出力する前に、バー
スト信号A1は不活性となる。この後、次のバースト信
号A2が被測定信号源1から出力され、該信号A2に同
期するゲート信号B2の立上りエッジをサンプル・トリ
ガ回路3が検知し、トリガC2を出力することによりS
/H回路4を動作させ、A/D変換器5による変換が行
われる。この時、ミキサ2に入力される局部信号LOの
周波数fLOは、上記したfLO(1)である。以下同様にし
て、バースト信号A3,A4,…が被測定信号源1から
出力される毎に、順次、局部発振器6cの出力信号LO
の周波数fLOがインクリメントされる。そして、A/D
変換器5は、ミキサ2の出力信号に基づく信号をA/D
変換することになる。この時、ミキサ2に入力される局
部信号LOの周波数fLOは、一つ前のサンプリングの直
後にインクリメントされた周波数である。また、バース
ト信号の断続周期が短く、あるバースト信号(例えば、
図2(A)におけるA1)についてのA/D変換動作が
終わらないうちに次のバースト信号(図2(A)におけ
るA2)が入力されるような場合には、サンプル・トリ
ガ回路3は該次のバースト信号A2を無視する。すなわ
ち、サンプル・トリガ回路3はトリガC2をS/H回路
4に出力することはないし、PLL発振回路6の分周器
6cに周波数インクリメント信号D2を出力することも
ない(すなわち、fLOをインクリメントすることもな
い)。このような場合にはスペクトラム等を表示するた
めのCRTディスプレイ(図示せず)の掃引も停止する
ことは勿論である。
After giving the sample trigger C1 to the S / H circuit 4 as described above, the sample trigger circuit 3 outputs the frequency increment signal D1 to the frequency divider 6 of the PLL oscillation circuit 6.
d, and the frequency divider 6d feeds back to the phase comparator 6a a signal of a frequency N × f LO obtained by dividing the frequency f LO of the output signal LO of the local oscillator 6c by N. Phase comparator 6a
Compares the phase of the reference signal REF with the frequency N × f LO , the comparison result is integrated by the integrator 6b, and the signal LO having a frequency corresponding to the output voltage of the integrator 6b is output from the local oscillator 6c. You. Then, the output frequency f LO of the local oscillator 6c is incremented from f LO (0) by the feedback loop via the frequency divider 6d until the N-divided signal of the output becomes equal to the phase of the reference signal REF. , F LO (1). In FIG. 2A,
Since the active period of the burst signal A is short, the burst signal A1 becomes inactive before the sample trigger circuit 3 outputs the next sample trigger. Thereafter, the next burst signal A2 is output from the signal source 1 to be measured, the sample trigger circuit 3 detects the rising edge of the gate signal B2 synchronized with the signal A2, and outputs the trigger C2.
/ H circuit 4 is operated, and conversion by the A / D converter 5 is performed. At this time, the frequency f LO of the local signal LO input to the mixer 2 is the above-mentioned f LO (1). Similarly, each time the burst signal A3, A4,... Is output from the signal source under measurement 1, the output signal LO of the local oscillator 6c is sequentially output.
The frequency f LO of is incremented. And A / D
The converter 5 converts the signal based on the output signal of the mixer 2 into an A / D signal.
Will be converted. At this time, the frequency f LO of the local signal LO input to the mixer 2 is a frequency incremented immediately after the immediately preceding sampling. In addition, the intermittent cycle of the burst signal is short, and a certain burst signal (for example,
If the next burst signal (A2 in FIG. 2A) is input before the A / D conversion operation in A1) in FIG. 2A is completed, the sample trigger circuit 3 The next burst signal A2 is ignored. That is, the sample trigger circuit 3 does not output the trigger C2 to the S / H circuit 4 and does not output the frequency increment signal D2 to the frequency divider 6c of the PLL oscillation circuit 6 (that is, increments f LO . No need to do that). In such a case, of course, the sweep of the CRT display (not shown) for displaying the spectrum or the like is also stopped.

【0014】次に、バースト信号Aの活性期間が長い場
合について説明する(図2(B)参照)。この場合も、
図2(A)のバースト信号Aの活性期間が短い場合と同
様にして、図1のトリガ回路3はバースト信号A1の開
始をゲート信号B1の立上りエッジで検知し、S/H回
路4にトリガC1を与え、S/H回路4が動作し、A/
D変換器5はアナログ入力信号をディジタル信号に変換
して次段に出力する。このとき、ミキサ2に入力される
局部信号LOの周波数fLOはfLO(0)である。また、サ
ンプル・トリガ回路3は、図2(A)の場合と同様、S
/H回路4にトリガC1を与えた後、周波数インクリメ
ント信号D1をPLL発振回路6の分周器6dに出力
し、fLO(0)がfLO(1)にインクリメントされる。
図2(B)の場合には、バースト信号Aの活性期間が長
いので、該活性期間中、サンプル・トリガ回路3が所定
周期で順次トリガC2,C3,…を出力し、A/D変換
器5による変換が連続して行われる。この時、ミキサ2
に入力される局部信号LOの周波数fLOは、サンプル・
トリガ回路3が一つ前のサンプル・トリガCの出力後に
出力するインクリメント信号Dによりインクリメントさ
れた周波数である。したがって、サンプル・トリガC
2,C3,…の出力後に周波数インクリメント信号D
2,D3,…が分周器6dに入力される毎に、局部信号
LOの周波数fLOは順次fLO(2),fLO(3)にインクリメ
ントされ続ける。
Next, a case where the active period of the burst signal A is long will be described (see FIG. 2B). Again,
The trigger circuit 3 in FIG. 1 detects the start of the burst signal A1 at the rising edge of the gate signal B1 and triggers the S / H circuit 4 in the same manner as in the case where the active period of the burst signal A in FIG. C1, the S / H circuit 4 operates and A / H
The D converter 5 converts the analog input signal into a digital signal and outputs it to the next stage. At this time, the frequency f LO of the local signal LO input to the mixer 2 is f LO (0). In addition, the sample trigger circuit 3 operates as in the case of FIG.
After giving the trigger C1 to the / H circuit 4, the frequency increment signal D1 is output to the frequency divider 6d of the PLL oscillation circuit 6, and f LO (0) is incremented to f LO (1).
In the case of FIG. 2B, since the active period of the burst signal A is long, the sample trigger circuit 3 sequentially outputs triggers C2, C3,... 5 are performed continuously. At this time, mixer 2
The frequency f LO of the local signal LO input to the
This is the frequency incremented by the increment signal D output by the trigger circuit 3 after the output of the previous sample trigger C. Therefore, sample trigger C
After the output of 2, C3, ..., the frequency increment signal D
Each time 2, D3,... Are input to the frequency divider 6d, the frequency f LO of the local signal LO is sequentially incremented to f LO (2) and f LO (3).

【0015】なお、各バースト信号A1,A2,…の活
性期間の初期においては、該バースト信号が安定してい
ないため、S/H回路4によるサンプリングのタイミン
グが早すぎて、適性なA/D変換が行えない場合もあ
る。このような場合には、例えば、サンプル・トリガ回
3の被測定信号源1側に遅延回路を設けることもでき
る。また、上記の実施例では局部信号発生手段として、
PLL発振回路6を使用したが、局部信号発生手段を、
例えば、インクリメント信号が入力されるたびに電圧が
ステップ状に変化する掃引信号発生回路と電圧制御発振
器とにより構成することもできる。なお、特に、高精度
の測定が要求される場合には局部信号発生手段として図
1に示したPLL発振回路6を使用することが好まし
い。更に、本発明の測定回路は、スペクトラムアナライ
ザに特に好適に使用されるが、ネットワークアナライザ
やインピーダンスアナライザでバースト信号を測定する
場合にも有効に使用される。
Since the burst signals are not stable at the beginning of the active period of each of the burst signals A1, A2,..., The sampling timing of the S / H circuit 4 is too early, and an appropriate A / D In some cases, conversion cannot be performed. In such a case, for example, a delay circuit can be provided on the signal source under measurement 1 side of the sample trigger circuit 3 . In the above embodiment, the local signal generating means
Although the PLL oscillation circuit 6 is used, the local signal generating means is
For example, it may be configured by a sweep signal generation circuit whose voltage changes stepwise every time an increment signal is input, and a voltage controlled oscillator. In particular, when high-precision measurement is required, it is preferable to use the PLL oscillation circuit 6 shown in FIG. 1 as the local signal generating means. Further, the measurement circuit of the present invention is particularly preferably used for a spectrum analyzer, but is also effectively used for measuring a burst signal with a network analyzer or an impedance analyzer.

【0016】[0016]

【発明の効果】本発明は上記のように構成したので、以
下の効果を奏することができる。 (1)被測定信号源のゲート信号を用いて、サンプル・
トリガに同期をかけることで、従来測定可能とされてい
たゲート信号の幅数十〜数百μsecを1〜2μsec
にまで短縮することができた。 (2)局部信号発生手段としてPLL発振回路を使用し
た場合には、安定度が極めて高く、かつ精度が高い測定
を行うことができる。
As described above, the present invention has the following advantages. (1) Using the gate signal of the signal source to be measured,
By synchronizing with the trigger, the width of the gate signal, which was conventionally measurable, can be reduced from several tens to several hundreds μsec to 1 to 2 μsec.
Could be shortened to (2) When a PLL oscillation circuit is used as the local signal generating means, highly stable and highly accurate measurement can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の測定回路の一実施例を示す回路図であ
る。
FIG. 1 is a circuit diagram showing one embodiment of a measuring circuit of the present invention.

【図2】図1の回路における各信号を示す図であり、
(A)はバースト信号の活性期間が短い場合を、(B)
は同じく長い場合を示す図である。
FIG. 2 is a diagram showing signals in the circuit of FIG. 1;
(A) shows the case where the active period of the burst signal is short, and (B)
Is a diagram showing the same case.

【図3】(A)はPLL発振回路を使用しない従来の測
定回路を示す図であり、(B)は該測定回路における各
信号を示す図である。
FIG. 3A is a diagram illustrating a conventional measurement circuit that does not use a PLL oscillation circuit, and FIG. 3B is a diagram illustrating signals in the measurement circuit.

【図4】(A)はPLL発振回路を使用した従来の測定
回路を示す図であり、(B)は該測定回路における各信
号を示す図である。
FIG. 4A is a diagram illustrating a conventional measurement circuit using a PLL oscillation circuit, and FIG. 4B is a diagram illustrating signals in the measurement circuit.

【図5】バースト信号とA/D変換のタイミングが合わ
ないために適正な測定ができない、従来の不都合を説明
するための図である。
FIG. 5 is a diagram for explaining a conventional inconvenience in which proper measurement cannot be performed because the timing of A / D conversion does not match a burst signal.

【符号の説明】[Explanation of symbols]

1 被測定信号源 2 ミキサ 3 サンプル・トリガ回路 4 S/H回路 5 A/D変換器 6 PLL発振回路 6a 位相比較器 6b 積分回路 6c 局部発振器 6d 分周器 A バースト信号 B ゲート信号 C サンプル・トリガ D 周波数インクリメント信号 fLO 局部発振周波数 LO 局部信号Reference Signs List 1 signal source under test 2 mixer 3 sample trigger circuit 4 S / H circuit 5 A / D converter 6 PLL oscillation circuit 6a phase comparator 6b integration circuit 6c local oscillator 6d frequency divider A burst signal B gate signal C sample Trigger D Frequency increment signal f LO local oscillation frequency LO local signal

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 周波数インクリメント機能を有する局部
信号発生手段と、該局部信号発生手段からの局部信号に
より被測定信号源からのバースト信号を周波数変換する
ミキサと、該周波数変換された信号に基づく中間周波数
信号をディジタル化(以下A/D変換と称する)するア
ナログ・ディジタル変換手段とを含んでなるバースト信
号測定回路であって、 前記バースト信号に同期して活性・不活性状態を呈する
ゲート信号を入力し、該ゲート信号が活性状態である期
間中においては所定周期でサンプル・トリガを前記アナ
ログ・ディジタル変換手段に出力することにより該アナ
ログ・ディジタル変換手段を動作させ、前記各サンプル
・トリガを出力した後に前記局部信号発生手段に周波数
インクリメント信号を出力するサンプル・トリガ回路を
設けてなることを特徴とするバースト信号測定回路。
1. A local signal generating means having a frequency increment function, a mixer for frequency-converting a burst signal from a signal source to be measured by a local signal from the local signal generating means, and an intermediate based on the frequency-converted signal. frequency
A burst signal measuring circuit including an analog-to-digital converter for digitizing a signal (hereinafter referred to as A / D conversion) , wherein a gate signal exhibiting an active / inactive state in synchronization with the burst signal is inputted. And when the gate signal is in the active state.
The Ana sample trigger at a predetermined cycle during the between
The analog-to-digital conversion means is operated by outputting to the log-to-digital conversion means,
.After outputting the trigger, the local signal generating means
A burst signal measuring circuit comprising a sample trigger circuit for outputting an increment signal .
【請求項2】 前記サンプル・トリガ回路は、受信した
前記ゲート信号の活性期間が終了した後、該活性期間の
最後に生成したサンプル・トリガに対応する最後の周波
数インクリメント信号を前記局部信号発生手段に出力す
るように動作し、これによって、次のバースト信号の活
性期間において最初に前記アナログ・ディジタル変換手
段によってA/D変換される前記中間周波数信号が、前
記最後の周波数インクリメント信号によって設定された
前記局部信号発生手段の出力周波数によって周波数変換
された中間周波数信号となることを特徴とする、請求項
1記載のバースト信号測定回路。
2. The method according to claim 1, wherein the sample trigger circuit receives
After the active period of the gate signal ends,
Last frequency corresponding to last generated sample trigger
Outputting a number increment signal to the local signal generating means.
In the next burst signal.
First, the analog-to-digital conversion
The intermediate frequency signal A / D converted by the stage is
Set by the last frequency increment signal
Frequency conversion according to the output frequency of the local signal generating means
2. The burst signal measuring circuit according to claim 1, wherein the signal is an intermediate frequency signal .
【請求項3】 前記サンプル・トリガ回路の前記ゲート
信号の入力において遅延回路を設けていることを特徴と
する請求項1または請求項2に記載のバースト信号測定
回路。
3. The gate of the sample trigger circuit.
A delay circuit is provided at the signal input.
3. The burst signal measurement according to claim 1 or 2,
circuit.
【請求項4】 前記サンプル・トリガ回路は、入力され
たバースト信号の現在の活性期間においてサンプル・ホ
ールドされた信号のA/D変換動作が終了しないうちに
次の活性期間が入力された時、該次の活性期間を無視
し、前記サンプル・トリガ及び前記周波数インクリメン
ト信号を出力しないことを特徴とする、請求項1乃至請
求項3のいずれか一項に記載のバースト信号測定回路。
4. The sample trigger circuit according to claim 1, wherein
During the current active period of the burst signal
Before the A / D conversion operation of the
When the next active period is input, ignore the next active period
The sample trigger and the frequency increment
And outputting no reset signal.
The burst signal measurement circuit according to claim 3.
【請求項5】 被測定信号源からのバースト信号に局部
信号を混合して該バ ースト信号を中間周波数信号に周波
数変換し、該中間周波数信号をサンプル・ホールドした
後にこれをA/D変換するバースト信号測定方法であっ
て、(a) 前記バースト信号に同期して、該バースト信号の
活性期間中において所定周期で前記中間周波数信号のサ
ンプル・ホールド及びA/D変換を行い、各サンプル・
ホールド動作の後に前記局部信号の周波数をインクリメ
ントして、次のサンプル・ホールドに対する局部信号の
周波数の設定を行うステップを設けて成るバースト信号
測定方法。
5. The method according to claim 1, wherein a burst signal from the signal source under test is
Frequency of 該Ba paste signal into an intermediate frequency signal by mixing the signal
Number conversion, sampled and held the intermediate frequency signal
A method of measuring a burst signal for A / D-converting the burst signal later, wherein: (a) synchronizing with the burst signal,
During the active period, the intermediate frequency signal is
Perform sample hold, A / D conversion, and
Increments the frequency of the local signal after the hold operation, the burst signal measurement method comprising providing a row cormorants step setting of the frequency of the local signal against the next sample-and-hold.
【請求項6】(b)前記バースト信号の活性期間が終了
した後、該活性期間の最後に行われたサンプル・ホール
ド動作の後に最後の局部信号の周波数設定を行うことに
よって、次の活性期間が開始して最初のサンプル・ホー
ルド動作に対する局部信号の周波数の設定を予め行うス
テップをさらに設けたことを特徴とする、請求項5に記
載のバースト信号測定方法。
6. An end period of the burst signal is completed.
The sample hole made at the end of the activation period
To set the frequency of the last local signal after
Therefore, the next sample period starts and the first sample
To set the frequency of the local signal for
The method according to claim 5, further comprising a step.
The burst signal measurement method described above.
【請求項7】 前記バースト信号の活性期間の開始から
所定の時間期間だけ遅延させてから前記サンプル・ホー
ルド動作を開始することを特徴とする、請求項5または
請求項6に記載のバースト信号測定方法。
7. Starting from the start of an active period of said burst signal.
Delay for a predetermined time period before the sample
6. A field operation is started.
The burst signal measuring method according to claim 6.
【請求項8】 前記バースト信号の現在の活性期間にお
いてサンプル・ホールドされた信号のA/D変換動作が
終了しないうちに次の活性期間が入力された時、該次の
活性期間に含まれる信号を無視し、サンプル・ホールド
動作及び前記局部信号の周波数インクリメントを行わな
いことを特徴とする、請求項5乃至請求項7のいずれか
一項に記載のバースト信号測定方法。
8. A method according to claim 1, wherein said burst signal has a current activation period.
A / D conversion of the sampled and held signal
If the next activation period is entered before the end, the next
Ignore the signal included in the active period and sample and hold
Do not perform the operation and the frequency increment of the local signal.
8. The method according to claim 5, wherein
The burst signal measurement method according to claim 1.
JP11251691A 1991-04-17 1991-04-17 Burst signal measuring circuit and burst signal measuring method Expired - Fee Related JP3167740B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11251691A JP3167740B2 (en) 1991-04-17 1991-04-17 Burst signal measuring circuit and burst signal measuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11251691A JP3167740B2 (en) 1991-04-17 1991-04-17 Burst signal measuring circuit and burst signal measuring method

Publications (2)

Publication Number Publication Date
JPH04318476A JPH04318476A (en) 1992-11-10
JP3167740B2 true JP3167740B2 (en) 2001-05-21

Family

ID=14588605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11251691A Expired - Fee Related JP3167740B2 (en) 1991-04-17 1991-04-17 Burst signal measuring circuit and burst signal measuring method

Country Status (1)

Country Link
JP (1) JP3167740B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112748689B (en) * 2020-12-30 2022-01-04 南京天际易达通信技术有限公司 Burst signal automatic acquisition system

Also Published As

Publication number Publication date
JPH04318476A (en) 1992-11-10

Similar Documents

Publication Publication Date Title
JP3026449B2 (en) Spectrum analyzer
US4694244A (en) Apparatus for random repetitive sampling
US7653500B2 (en) Sequential timebase
US5180971A (en) Method and apparatus for increasing throughput in random repetitive digitizing systems
JPH05196649A (en) Sampling type signal analyzer
EP0555491B1 (en) Spectrum analyzer
WO2009081780A1 (en) Frequency characteristics measuring device
JP3026448B2 (en) Gate generation circuit
JP3167740B2 (en) Burst signal measuring circuit and burst signal measuring method
JP3148225B2 (en) Digital synchronous sweep method
US4860227A (en) Circuit for measuring characteristics of a device under test
US20040167733A1 (en) Mixer-based timebase for sampling multiple input signal references asynchronous to each other
EP0444875B1 (en) Method and apparatus for increasing throughput in random repetitive digitizing systems
JPH09203755A (en) Signal generating device
JP2004286511A (en) Light sampling device and light waveform observation system
JPH06103293B2 (en) Ultrasonic measurement device A / D conversion processing method
JP3106450B2 (en) Power measurement device
JP3085322B2 (en) Sampling clock supply device for digital / analog mixed LSI test equipment
JPS6383677A (en) Sampling system
JPH0514213Y2 (en)
Szplet et al. Portable time interval counter with picosecond precision
JPH05172871A (en) Measurement of spectrum of burst signal and spectrum analyzer
JP2749584B2 (en) Swept frequency signal generator
JPH08223006A (en) Method and device for adjusting delay time
JP2001059852A (en) Digital sweeping spectrum analyzer

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080309

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees