JP3166234B2

JP3166234B2 - 電源装置

Info

Publication number: JP3166234B2
Application number: JP24835591A
Authority: JP
Inventors: 幸男瀬上
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1991-09-02
Filing date: 1991-09-02
Publication date: 2001-05-14
Anticipated expiration: 2016-05-14
Also published as: JPH0564447A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、小電力から大電力ま
で対応可能な、一部ＨＩＣ（混成集積回路）化された電
源装置に関する。

【０００２】

【従来の技術】薄膜や厚膜で構成された基板上にトラン
ジスタやダイオード等の能動素子、或いは抵抗やコンデ
ンサ等の受動素子、更にはＩＣやＬＳＩ等を組み合わせ
たＨＩＣは、電源回路の分野にも広く適用される。この
種の電源回路は、電力供給する負荷の必要電力により小
電力タイプから大電力タイプに分かれるため、一般には
必要且つ充分な電力を供給できるように、各負荷に合わ
せて種々の電源回路が設計される。

【０００３】

【発明が解決しようとする課題】しかしながら、ＨＩＣ
で電源回路を構成する場合、全ての構成部品がＨＩＣ内
部に収容されてしまうと、負荷に合わせて出力電流値を
可変設定することができない。このため、制御回路等の
他の回路が大部分共通でも、負荷電流に合わせたＨＩＣ
をそれぞれ設計して製造する必要があり、設計、製造、
在庫管理等の面で不利である。また、電流容量を増加し
ようとして出力トランジスタを外付けしようとしても、
ＨＩＣ内部で出力段のドライブ素子の出力端子が各系統
で分離されていないと、外部の出力トランジスタにエミ
ッタ安定化抵抗等を接続することができず、実質的に電
流容量を増大できない欠点がある。この発明は、出力電
流値を調整できる出力トランジスタ部を外付けタイプと
することにより、共通のＨＩＣで小電力から大電力まで
対応可能とすることを目的としている。

【０００４】

【課題を解決するための手段】上記目的を達成するた
め、この発明では、２系統の主スイッチングトランジス
タを有するスイッチング手段と、前記主スイッチングト
ランジスタを交互にオンさせるタイミング制御手段とを
備えた電源装置であって、前記タイミング制御手段は、
コレクタ、エミッタがそれぞれ分離独立した外部出力端
子に接続された２系統のドライブトランジスタを有する
混成集積回路であり、前記電源装置の所要電力が所定値
以下の場合、前記２系統のドライブトランジスタがその
まま前記２系統の主スイッチトランジスタとして用いら
れ、所要電力が前記所定値を越えた場合、必要個数の前
記２系統の主スイッチングトランジスタを含むディスク
リート回路が前記タイミング制御手段の出力端子に外付
けされるものであって、且つ前記ディスクリート回路
は、前記２系統の主スイッチングトランジスタのコレク
タ、ベースがそれぞれ対応する前記２系統のドライブト
ランジスタのコレクタ、エミッタに接続され、且つ前記
２系統の主スイッチングトランジスタのベースとエミッ
タ間にそれぞれバイアス用抵抗が接続されて構成される
ことを特徴としている。この発明に係る電源装置は好ま
しくは、前記タイミング制御手段によって前記２系統の
主スイッチングトランジスタが交互に間欠的にオンされ
ると共に、これらの主スイッチングトランジスタのオン
期間にその出力端子に流れる電流を共振させる電流共振
回路及び、主スイッチングトランジスタのオン期間にそ
の出力端子に生じる電圧を共振させる電圧共振回路を備
えて、前記主スイッチングトランジスタのスイッチング
動作が電圧零又は電流零で行われるように構成され、前
記タイミング制御手段は、前記混成集積回路内に分離独
立して形成されてそれぞれの出力段に前記２系統のドラ
イブトランジスタを持つ２系統の駆動制御回路から構成
され、各駆動回路の入力端子はそれぞれ個別に前記混成
集積回路の外部入力端子として設けられている。

【０００５】

【作用】タイミング制御手段のみがＨＩＣ化されている
と、小電力電源としてはドライブ素子を主スイッチング
素子の代わりに使用して電源装置を構成できる。また、
必要電力が大きい場合には必要個数の主スイッチング素
子を外付けするだけで対応することができる。従って、
共通のＨＩＣで小電力から大電力まで対応することがで
きる。更には、タイミング制御手段のドライブ素子の出
力端子がＨＩＣ内では完全に分離独立しているため、外
付けされるスイッチング手段では、各主スイッチング素
子のエミッタ安定化抵抗等を個々に調整して組み付ける
ことができる。

【０００６】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、この発明の一実施例に係る電源装置の回
路図である。この実施例で示す電源装置は電圧共振及び
電流共振を利用したスイッチングインバータ形式であ
り、本出願人により特願平３−１６６３８３号として出
願されている。先ず、この電源装置の原理構成を図２
を参照して説明する。この図において、１は直流電源、
２は任意のタイミングでオン、オフ可能な主スイッチン
グ素子を含み、直流電源１をスイッチングして交流に変
換するスイッチング手段、３は供給される交流入力を全
波整流してコンデンサで平滑して直流出力とする直流出
力手段、４はスイッチング手段２の出力端子に流れる電
流に対して直列に形成される直列共振回路、５はスイッ
チング手段２の出力端子に生じる電圧に対して並列に形
成される並列共振手段、６はスイッチング手段２のスイ
ッチング素子を間欠的にオンにするドライブ素子を有す
るタイミング制御手段である。

【０００７】図３は図２のブロックを少し回路構成的に
示した基本原理構成図である。この図３を参照して概略
動作を説明する。主スイッチング素子Ｓ１，Ｓ２はタイ
ミング制御手段６の制御により一定周期で交互にオン、
オフを繰り返すが、図４の（カ）（キ）に示すように同
時にオフになる期間を有している。このとき両スイッチ
ング素子の交点Ａの電圧ＶＣ１は、正負の直流電源電圧
＋ＶＩ，−ＶＩを受けて図４の（ア）のように波高値Ｖ
Ｉの交流になる。このとき電流ｉＤ１またはｉＤ２は、
インダクタンスＬ２、コンデンサＣ２を通ってダイオー
ドＤ１，Ｄ２で整流され、コンデンサＣ３，Ｃ４で平滑
されて負荷ＲＬに流れる。スイッチング素子Ｓ１がオン
しているときは、ダイオードＤ１が順方向となるので、
図４の（イ）に示すチャージ電流ｉＤ１がコンデンサＣ
３に流れる。ここでスイッチング素子Ｓ１とダイオード
Ｄ１のインピーダンスが充分に小さく、且つＣ３＞＞Ｃ
２に設定しておけば、上記の電流はインダクタンスＬ２
とコンデンサＣ２による正弦波状の直列共振電流とな
る。

【０００８】この共振電流は、半波経過して電流の向き
が逆になるとダイオードＤ１が逆電圧となってオフする
ため、それ以上流れることはない。つまり、共振電流が
半波終了して電流が零に戻ったところでこの直列共振は
自動的に停止する。このときコンデンサＣ２には、流れ
た共振電流に対応した電荷が蓄積されるため、図４の
（オ）のように両端電圧ＶＣ２が残る。この電荷は次に
スイッチング素子Ｓ２がオンするときに負荷ＲＬに放出
されるためエネルギロスにはならない。また、インダク
タンスに蓄えられるエネルギは電流に比例するため、電
流零で共振が止まったときのインダクタンスＬ２のエネ
ルギは零である。このため、有害な電流ノイズの発生は
極めて少ない。

【０００９】スイッチング素子Ｓ１は直列共振電流ｉＤ
１が零になった後にオフにされるが、直列共振電流ｉＤ
１が零になった後は、インダクタンスＬ１に流れる電流
ｉＬ１（図４の（エ））だけがスイッチング素子Ｓ１を
流れる。インダクタンスＬ１の値は直列共振用のインダ
クタンスＬ２，コンデンサＣ２とは独立して設定できる
ため、Ｌ１＞＞Ｌ２に設定することで、インダクタンス
Ｌ１を流れる電流ｉＬ１の値は、直列共振電流ｉＤ１に
比べて充分に小さなものとすることができる。このた
め、スイッチング素子Ｓ１は殆ど零電流の状態でオフす
ることができる。

【００１０】一方、スイッチング素子Ｓ１がオンしてい
る間にインダクタンスＬ１に蓄えられた磁気エネルギ
（電流）は、インダクタンスＬ１とコンデンサＣ１が並
列共振するエネルギになる。この結果、スイッチング素
子Ｓ１がオフになった後、スイッチング素子Ｓ２がオン
されるまでの間に、Ａ点の電圧ＶＣ１は正弦波状に低下
し、やがて零を超えて−ＶＩに近づく。これが電圧共振
モードである。Ａ点の電位が−ＶＩ近くになるとダイオ
ードＤ２がオンし、インダクタンスＬ１に残存している
エネルギ（電流）をＬ２，Ｃ２，Ｄ２を通じてコンデン
サＣ４に放出する。しかし、インダクタンスＬ１の電流
は小さく設定されているので、電流的には大きな変化と
はならず、Ａ点の電位は−ＶＩ近くの値を維持する。従
って、スイッチング素子Ｓ２をその両端電圧が非常に小
さい状態でオンさせる零電圧スイッチング動作が可能と
なり、スイッチング時の損失が極めて小さくて済む。

【００１１】スイッチング素子Ｓ２がオンするとインダ
クタンスＬ２，コンデンサＣ２は負側の電流共振を生
じ、図４（ウ）に示すチャージ電流ｉＤ２がダイオード
Ｄ２を通してコンデンサＣ４に流れる。以後はスイッチ
ング素子Ｓ１，Ｓ２のオン、オフに従い上述した動作を
繰り返す。この様な共振型の電源装置は、スイッチング
素子の全スイッチング動作が電圧零又は電流零で行われ
るため、スイッチング損失が少なく、回路全体の効率が
極めて高い。また、直列共振電流及び並列共振電圧のい
ずれも単一周波数に近いスペクトラムとなるため、回路
各部の共振ディップと干渉してリンギングあるいはオー
バシュートを生じる可能性が減少し、高調波等の不要輻
射が極めて少ない。

【００１２】図５はトランスＴ１の１次側の自己インダ
クタンスＬ１と漏れインダクタンスＬ２を利用して直列
共振回路Ｌ２，Ｃ２及び並列共振回路Ｌ１，Ｃ１を構成
した実際的な回路図である。コンデンサＣ１（Ｃ２）は
２分の１の容量のコンデンサＣ１／２（Ｃ２／２）を２
個直列に接続して構成される。この様にすると、電圧共
振ループ内にはＬ２，Ｃ２が含まれてしまうが、Ｌ２＜
＜Ｌ１，Ｃ２＞＞Ｃ１の関係にあるため、実際にはＬ
２，Ｃ２の存在が電圧共振に与える影響は無視できる。
トランスＴ１の２次側には４個のダイオードからなる全
波整流回路７が接続され、その整流出力がコンデンサＣ
３で平滑されて負荷ＲＬに供給される。直流電源１は交
流電源を整流して直流化したものでも良いので、この場
合にはＡＣ／ＤＣコンバータになる。

【００１３】図１の電源装置はこのタイプであり、４個
のダイオードからなる全波整流回路８で交流電源ＡＣを
全波整流してコンデンサＣ５，Ｃ６で平滑する。従っ
て、ここではコンデンサＣ５，Ｃ６の部分が直流電源１
となる。並列共振用の２分割コンデンサＣ１／２は、図
５と同様に主スイッチング素子Ｓ１，Ｓ２に並列に接続
される。直列共振用のコンデンサＣ２は分割されずにト
ランスＴ１の１次巻線に直列に接続されている。スイッ
チング手段２とタイミング制御手段６は一般にはＨＩＣ
化されてしまうが、この発明ではタイミング制御手段６
だけをＨＩＣ化し、スイッチング手段２はデイスクリー
ト回路とする。以下では、タイミング制御手段６をＨＩ
Ｃ化部と呼び、またスイッチング手段２をディスクリー
ト回路部と呼ぶ。

【００１４】ディスクリート回路部２は、主スイッチン
グ素子Ｓ１，Ｓ２を備え、ＨＩＣ化部６はこれらの素子
Ｓ１，Ｓ２を間欠的に駆動する。ＨＩＣ化部６は素子Ｓ
１，Ｓ２を独立して駆動できるように２系統の独立した
駆動制御回路６１，６２を備える。駆動制御回路６１，
６２の出力段はドライブ素子Ｑ１，Ｑ２であり、この素
子Ｑ１，Ｑ２のオンタイミングをＣＲ時定数回路６３，
６４で制御し、またオフタイミングを前段のスイッチン
グ素子Ｑ３，Ｑ４及びＣＲ時定数回路６３´，６４´で
制御する。時定数回路６３，６３´，６４，６４´は入
力端子６５，６６を備え、ここに例えばトランスＴ１の
巻線Ｕ１，Ｕ２に誘起された交流成分をそれぞれ正帰還
する。駆動制御回路６１，６２は同じ回路構成である
が、出力段のドライブ素子Ｑ１，Ｑ２は図４の（カ）
（キ）に示したように、共にオフする期間を介在させて
交互にオンする。即ち、素子Ｓ１がオンしているときに
巻線Ｕ１に誘起される電流で時定数回路６３´のコンデ
ンサが充電され、やがてその充電電圧が上昇してトラン
ジスタＱ３をオンさせるとドライブ素子Ｑ１がオフす
る。素子Ｑ１がオフし素子Ｓ１がオフするとトランスＴ
１の１次巻線の誘導により、１次巻線の両端にかかる電
圧が反転し、時定数回路６４，６４´が充電され始め
る。回路６４´の時定数は回路６４の時定数より大きい
ため、まずドライブ素子Ｑ２がオンになり素子Ｓ２がオ
ンになる。その後時定数回路６４´のコンデンサが充電
完了しトランジスタＱ４がオンして素子Ｑ２がオフし素
子Ｓ２がオフする。次は素子Ｓ１がオンする番になる
が、以下同様の動作を繰り返す。この回路動作の詳細は
時定数回路６３，６４の動作を除けば本出願人により出
願され、公告された特公平３−１９１４号に示されてい
る。

【００１５】ドライブ素子Ｑ１，Ｑ２は主スイッチング
素子Ｓ１，Ｓ２を駆動するためのものであるが、駆動す
る電流容量が小さい場合には素子Ｓ１，Ｓ２に代えて直
接ドライブ素子Ｑ１，Ｑ２で駆動することができる。こ
れがデイスクリート回路部２をＨＩＣ化部６の中に含め
ないこの発明の利点の一つである。このためにＨＩＣ化
部６の出力端子６７，６８は独立し、かつ完全に分離さ
れている。即ち、主スイッチング素子Ｓ１のエミッタは
主スイッチング素子Ｓ２のコレクタに直結されている
が、ドライブ素子Ｑ１，Ｑ２はＨＩＣ化部６内では全く
独立している。ディスクリート回路部２は外付けでＨＩ
Ｃ化部６に接続される。図示実線の例では素子Ｓ１，Ｓ
２だけを接続しているが、更に電流容量が必要とされる
場合は波線のように別の主スイッチング素子Ｓ１１，Ｓ
２１を必要個数並列に追加接続すればよい。このように
して小電力から大電力までシステムに応じて過不足のな
い電源設計をすることができる。ディスクリート回路部
２を外付けにすると、各素子の動作配分を均一化するた
めのエミッタ抵抗Ｒ１，Ｒ２，Ｒ１２，Ｒ２２を個々に
調整しながら接続することができる利点もある。

【００１６】なお図１の実施例ではオーディオアンプ用
電源として好適な高効率、低雑音性の共振型電源のタイ
ミング制御手段をＨＩＣ化し、それにより駆動されるス
イッチング手段をディスクリート化した例を示したが、
この発明はこの実施例に限定されるものではない。即
ち、図１の技術は、２系統の主スイッチング素子を有す
るスイッチング手段と、前記主スイッチング素子を共に
オフさせる期間を介在させて交互にオンさせる２系統の
ドライブ素子を有するタイミング制御手段とを備え、前
記主スイッチング素子のオン期間には電流に対して直列
共振を生じさせ、また前記主スイッチング素子のオフ期
間には電圧に対して並列共振を生じさせる共振型の電源
装置を対象としたものであるが、この発明は、２系統の
主スイッチング素子を有するスイッチング手段と、前記
主スイッチング素子を交互にオンさせる２系統のドライ
ブ素子を有するタイミング制御手段とを備えた電源であ
れば他の形式でも適用できる。

【００１７】

【発明の効果】以上述べたように本発明によれば、２系
統の主スイッチング素子を有するスイッチング手段と、
この主スイッチング素子を交互にオンさせる２系統のド
ライブ素子を有するタイミング制御手段を備えた電源装
置において、タイミング制御手段のみがＨＩＣ化されて
いるため、小電力電源としてはタイミング制御手段のド
ライブ素子を主スイッチング素子の代わりに使用して電
源装置を構成できる。また、必要電力が大きい場合には
必要個数の主スイッチング素子を外付けするだけで対応
することができる。従って、共通のＨＩＣで小電力から
大電力まで対応することができる。更には、タイミング
制御手段のドライブ素子の出力端子がＨＩＣ内では完全
に分離独立しているため、外付けされるスイッチング手
段では、各主スイッチング素子のエミッタ安定化抵抗等
を個々に調整して組み付けることができる、等の利点が
ある。

【図面の簡単な説明】

【図１】この発明の一実施例を示す回路図である。

【図２】共振型電源装置の原理構成図である。

【図３】図２の回路の具体例を示す詳細回路図であ
る。

【図４】図３の回路の動作波形図である。

【図５】図２の回路の変形例を示す回路図である。

【符号の説明】

１…直流電源、２…スイッチング手段（ディスクリート
回路部）、３…直流出力手段、４…直列共振回路、５…
並列共振回路、６…タイミング制御手段（ＨＩＣ化
部）、６７，６８…出力端子、Ｑ１，Ｑ２…ドライブ素
子、Ｓ１，Ｓ２，Ｓ１２，Ｓ２２…主スイッチング素
子、Ｒ１，Ｒ２，Ｒ１２，Ｒ２２…エミッタ抵抗。

Claims

(57)【特許請求の範囲】

【請求項１】２系統の主スイッチングトランジスタを
有するスイッチング手段と、前記主スイッチングトラン
ジスタを交互にオンさせるタイミング制御手段とを備え
た電源装置であって、前記タイミング制御手段は、コレクタ、エミッタがそれ
ぞれ分離独立した外部出力端子に接続された２系統のド
ライブトランジスタを有する混成集積回路であり、前記電源装置の所要電力が所定値以下の場合、前記２系
統のドライブトランジスタがそのまま前記２系統の主ス
イッチトランジスタとして用いられ、所要電力が前記所定値を越えた場合、必要個数の前記２
系統の主スイッチングトランジスタを含むディスクリー
ト回路が前記タイミング制御手段の出力端子に外付けさ
れるものであって、且つ前記ディスクリート回路は、前
記２系統の主スイッチングトランジスタのコレクタ、ベ
ースがそれぞれ対応する前記２系統のドライブトランジ
スタのコレクタ、エミッタに接続され、且つ前記２系統
の主スイッチングトランジスタのベースとエミッタ間に
それぞれバイアス用抵抗が接続されて構成されることを
特徴とする電源装置。
【請求項２】前記電源装置は、前記タイミング制御手
段によって前記２系統の主スイッチングトランジスタが
交互に間欠的にオンされると共に、これらの主スイッチ
ングトランジスタのオン期間にその出力端子に流れる電
流を共振させる電流共振回路及び、主スイッチングトラ
ンジスタのオン期間にその出力端子に生じる電圧を共振
させる電圧共振回路を備えて、前記主スイッチングトラ
ンジスタのスイッチング動作が電圧零又は電流零で行わ
れるように構成され、前記タイミング制御手段は、前記混成集積回路内に分離
独立して形成されてそれぞれの出力段に前記２系統のド
ライブトランジスタを持つ２系統の駆動制御回路から構
成され、各駆動回路の入力端子はそれぞれ個別に前記混
成集積回路の外部入力端子として設けられていることを
特徴とする請求項１記載の電源装置。