JP3163306B2

JP3163306B2 - パターン検査方法及び装置

Info

Publication number: JP3163306B2
Application number: JP06055992A
Authority: JP
Inventors: 俊二前田; 仁志窪田; 坦牧平; 高志広井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-03-17
Filing date: 1992-03-17
Publication date: 2001-05-08
Anticipated expiration: 2016-05-08
Also published as: JPH05264463A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、被検査パターンの欠陥
を検出する外観検査に係り、特に、半導体ウェハや液晶
ディスプレイ等のパターンの外観検査に好適なパターン
検査方法、検査装置及び画像処理装置に関する。

【０００２】

【従来の技術】従来、被検査パターンの欠陥を検出する
装置としては、例えば特開昭５９−１９２９４３号公報
に記載されるように、被検査パターンを等速度で移動さ
せつつラインセンサ等の撮像素子でこの被検査パターン
の画像を検出し、得られた画像信号とこれを一定の時間
遅らせた画像信号との時間ずれを定めた時間毎に補正し
て、これら画像信号の濃淡を比較し、濃淡の違いが大き
い領域を不一致（即ち、欠陥）として検出するものであ
った。

【０００３】

【発明が解決しようとする課題】しかし、このような方
法によると、比較処理の観点が唯一つであること、即ち
上記した例では、濃淡の大小の比較のみであるため、不
一致の検出には自ずから限界があって検出感度が低く、
また、検出できる欠陥の種類が少ない。このために、多
種の微細な欠陥が検出することができず、真に有効な検
査を実現することはできなかった。

【０００４】本発明の目的は、かかる問題を解消し、検
出感度を高め、多種にわたる微細な欠陥を高い信頼性で
もって検出することができるようにしたパターン検出方
法、パターン検査装置及び画像処理装置を提供すること
にある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、被検査パターンの画像を検出して得られ
る検出画像信号と基準画像信号に対してパターンのエッ
ジの比較処理とパターンの濃淡の比較処理とを少なくと
も含む複数の異なる比較処理を並列に行なうようにす
る。

【０００６】

【作用】検出画像信号と基準画像信号の比較処理は互い
に異なるため、これら比較処理によって検出される欠陥
は互いに種類が異なっており、従って、パターンエッジ
の形状的な欠陥やパターンの濃淡の違いによる欠陥等異
なる観点からみた多種の欠陥が同時に検出されることに
なる。これにより、極めて微小な欠陥をも検出可能にな
り、従来に比べ、飛躍的に欠陥検出の性能が向上する
し、検査の信頼性も高くなる。

【０００７】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は本発明によるパターン検査方法及び装置の一
実施例を示す構成図であって、１はＬＳＩウェハ、１Ａ
はＸＹテーブル、２は照明用ランプ、３は対物レンズ、
４はイメージセンサ、５はＡ／Ｄコンバータ、６は遅延
メモリ、７（１）〜７（ｎ）は画像処理装置、８は画像
間演算部である。

【０００８】同図において、ＸＹテーブル１Ａには、２
次元の同一被検査パターンが形成されている複数個のチ
ップが２方向に配列されているＬＳＩウェハ１が載置さ
れ、これらチップの配列方向とＸＹテーブル１Ａの２つ
の移動方向とが一致するようにされており、さらに、１
次元イメージセンサ４の走査がＸＹテーブル１Ａの１つ
の移動方向に一致させている。これにより、照明用ラン
プ２でＬＳＩウェハ１を照明しながら１次元イメージセ
ンサ４を１次元的走査（この走査方向を主走査方向とい
う）の動作を行なわせ、ＸＹテーブル１Ａをこの１次元
イメージセンサ４の走査方向とは垂直方向に移動させる
と（この方向を副走査方向という）、ＬＳＩウェハ１上
の１つの被検査パターンが１次元イメージセンサ４によ
って、対物レンズ３を介し、主、副走査されて読み取ら
れることになり、従って、１次元イメージセンサ４から
この２次元の被検査パターンの画像信号が得られる。そ
して、ＸＹテーブル１Ａを同一方向或いはこれと直交す
る方向に連続して移動させることにより、配列順に被検
査パターンの画像信号が連続して得られることになる。

【０００９】イメージセンサ４から出力される画像信号
は、Ａ／Ｄコンバータ５で８ビットのディジタル画像信
号に変換された後、２分され、その一方が遅延メモリ６
によってＬＳＩウェハ１上の１つチップの被検査パター
ン読取り時間分だけ遅延される。Ａ／Ｄコンバータ５か
ら出力されるディジタルの画像信号（以下、検出画像信
号という）Ａと遅延メモリ６で遅延された画像信号（以
下、遅延画像信号という）Ａ´とはｎ個（但し、ｎは２
以上の整数）の画像処理装置７（１）〜７（ｎ）に同時
に供給される。

【００１０】これら画像処理装置７（１）〜７（ｎ）
は、夫々これら画像信号Ａ、Ａ´を比較し、これら間に
不一致部があったとき、これを欠陥として検出する。こ
こで、遅延画像信号Ａ´は検出画像信号Ａが得られる被
検査パターンよりも１つ前に読み取られた被検査パター
ンの画像信号であり、上記のように、これら被検査パタ
ーンは同一パターンであるから、これら被検査パターン
に欠陥がなければ、画像信号Ａ、Ａ´は完全に一致する
ことになる。従って、この場合には、いずれの画像処理
装置７（１）〜７（ｎ）からも欠陥を表わす信号（以
下、欠陥検出信号という）が出力されない。

【００１１】画像処理装置７（１）〜７（ｎ）は互いに
異なる処理機能を有しており、これら画像信号Ａ、Ａ´
を異なる条件で比較する。例えば、画像処理装置７
（１）は画像信号Ａ、Ａ´のパターンエッジを比較処理
し、画像処理装置７（２）はパターンの濃淡を比較す
る。このようにして、画像処理装置７（１）〜７（ｎ）
では、被検査パターンのいろいろの種類の欠陥が検出さ
れる。

【００１２】画像処理装置７（１）〜７（ｎ）から出力
される欠陥検出信号は例えばオア回路からなる画像間演
算部８に供給されて処理され、その処理結果に応じて最
終的な欠陥検出信号が得られる。

【００１３】図２は図１における画像処理装置７（１）
〜７（ｎ）の基本構成を示すブロック図であって、２０
０ａ、２００ｂは画像内演算部、２１０ａ、２１０ｂは
閾値処理部、２２０ａ、２２０ｂは画像内演算部、２３
０は画像間演算部、２４０は閾値処理部、２５０は画像
内演算部である。

【００１４】同図において、Ａ／Ｄコンバータ５（図
１）からの検出画像信号Ａと遅延メモリ６からの遅延画
像信号Ａ´は夫々、画像内演算部２００ａ、２００ｂに
より、画像の局所的領域で近傍演算であるフィルタリン
グ等（例えば、画像の積分、微分等の処理）等の検出し
ようとする欠陥の種類に応じた処理がなされ、その出力
信号は、閾値処理部２１０ａ、２１０ｂにより、画素毎
に定めた閾値と比較されて２値化される。これら閾値値
処理部２１０ａ、２１０ｂからの２値化信号は画像内演
算部２２０ａ、２２０ｂで例えば所定の大きさの領域が
切り出され、画像間演算部２３０に供給されて、これら
切り出された信号間で四則演算や論理演算の処理（例え
ば画像信号間の差演算）、ＥＸＯＲ（排他的論理和）演
算処理等がなされ、これらの不一致部が検出される。画
像間演算部２３０で検出された不一致部のデータは、閾
値処理部２４０で各画素毎に定めた閾値と比較されて２
値化された後、画像内演算部２５０で処理されて目的と
する欠陥検出信号が生成される。

【００１５】なお、以上は画像処理装置７（１）〜７
（ｎ）の基本構成を示したものであって、画像処理装置
によってはこれと構成が若干異なるものもある。例え
ば、画像内演算部２００ａ、２００ｂに、後に説明する
ように、閾値処理部２１０ａ、２１０ｂを含ませるよう
にしてもよい。

【００１６】次に、かかる基本構成の画像処理装置とし
て、被検査パターンのパターンエッジの欠陥を検出する
ためのものについて説明する。図３はかかる画像処理装
置７を具体的に示したブロック図であって、１０ａ、１
０ｂは１次微分回路、１１ａ、１１ｂは２次微分回路、
１２ａ、１２ｂ、１３ａ、１３ｂは切出し回路、１４ａ
〜１４ｙは極性比較回路、１５ａ〜１５ｙはカウンタ、
１６は位置ずれ量検出回路、１７ａ〜１７ｙは遅延回
路、１８ａ〜１８ｙは領域選択回路、１９はアンドゲー
トであり、前出図面に対応する部分には同一符号をつけ
ている。

【００１７】図３において、Ａ／Ｄコンバータ５（図
１）からの例えば８ビットの検出画像信号Ａは１次微分
回路１０ａと２次微分回路１１ａとに供給されて夫々画
素毎に順次１次微分及び２次微分される。また、遅延メ
モリ６からの遅延画像信号Ａ´も１次微分回路１０ｂと
２次微分回路１１ｂとに供給されて夫々画素毎に順次１
次微分、２次微分される。

【００１８】１次微分回路１０ａ、１０ｂは夫々、図２
での閾値処理部２１０ａを含む画像内演算部２００ａ、
閾値処理部２１０ｂを含む画像内演算部２００ｂに相当
し、図４に示すように、画像信号Ａ、Ａ´の画素が入力
される毎にその３×３画素を設定し、その中心の画素に
ついて８方向の１次微分データｏ、ｐ、・・・・・ｖ
（１次微分回路１０ａ）、１次微分データｏ’、ｐ’、
・・・・・ｖ’（１次微分回路１０ｂ）を求める。これ
ら１次微分データは“１”または“０”ビットで表わさ
れる１ビットの正、負の極性データと所定の閾値に対し
て値“１”または“０”と２値化された１ビットの絶対
値データとからなる２ビットのデータであって、これら
１次微分データが全て合成されて１６ビットの１次微分
データ１００ａ、１００ｂとして出力される。ここで、
上記極性の“１”は正極性を、“０”は負極性を表わ
す。

【００１９】また、２次微分回路１１ａ、１１ｂは、図
４に示した３×３画素に対し、図５に示すように、１、
−２、１なる値のエッジオペレータを適用し、その演算
結果を閾値Ｔhで２値化してパターンエッジの暗い領域
を“１”、それ以外を“０”とし、１ビットの２次微分
データ１０１ａ、１０１ｂとして出力する。なお、図５
の演算について説明すると、エッジオペレータ１、−
２、１の配置は図４の３×３画素の各画素に対応するも
のである。例えば、図示の左端のオペレータの場合、図
４の３×３画素の中心画素にエッジオペレータ（−２）
を乗算し、その左右の画素にエッジオペレータ（１）を
乗算してこれらを加算するものである。図５の加算値は
その結果を示すものであり、図５の下方に示す条件式が
２値化を行なうものである。

【００２０】１次微分回路１０ａ、１０ｂから出力され
る１次微分データ１００ａ、１００ｂは、図２の画像内
演算部２２０ａ、２２０ｂに相当する切出し回路１２
ａ、１２ｂに供給される。切出し回路１２ａでは、例え
ば５×５画素の領域が切り出され、１画素分シフトされ
て最大±２画素分シフトした状態の５×５＝２５個の１
次微分データ１０２ａ〜１０２ｙが形成され、また、切
出し回路１２ｂでは、この５×５画素の中央位置と同期
した１次微分データ１０４が形成される。同様に、２次
微分回路１１ａから出力される２次微分データ１０１ａ
は切出し回路１３ａに供給され、切出し回路１２ａと同
様にして１画素分ずつシフトされた２５個の２次微分デ
ータ１０３ａ〜１０３ｙが形成され、２次微分回路１１
ｂから出力される２次微分データ１０１ｂは切出し回路
１３ｂに供給され、この５×５画素の中央位置と同期し
た２次微分データ１０５が形成される。

【００２１】ここでは２５個である極性比較回路１４ａ
〜１４ｙが図２の画像間演算部２３０に相当する。極性
比較回路１４ａ〜１４ｙは夫々、切出し回路１２ａから
１６ビットの１次微分データ１０２ａ〜１０２ｙが別々
に、切出し回路１２ｂから１６ビットの２次微分データ
１０３ａ〜１０３ｙが別々に供給され、また、これら極
性比較回路１４ａ〜１４ｙの全てに切出し回路１３ａ、
１３ｂから１６ビットの１次微分データ１０４と１ビッ
トの２次微分データ１０５とが夫々供給される。そし
て、後に詳しく説明するが、極性比較回路１４ａでは、
２次微分データ１０３ａ、１０５の条件のもとに、１次
微分データ１０２ａ、１０３ａの極性比較が、……、極
性比較回路１４ｙでは、２次微分データ１０３ｙ、１０
５の条件のもとに、１次微分データ１０２ｙ、１０３ｙ
の極性比較が夫々行なわれる。これによると、例えば極
性比較回路１４ａにおいては、２次微分回路１１ａ、１
１ｂにより抽出されたパターンエッジの暗い領域におい
て、１次微分回路１０ａから出力される検出画像信号Ａ
の１次微分データ１００ａの切出し回路１２ａで切り出
された１次微分データ１０２ａと１次微分回路１０ｂか
ら出力される遅延画像信号Ａ´の１次微分１００ｂの切
出し回路１２ｂで切り出された１次微分データ１０２ａ
とを、図４で示した８つの方向ｏ〜ｖ毎に、それらの１
次微分データの極性と絶対値の大小を比較し、これら１
次微分データの少なくともいずれか１つの絶対値が大
（値“１”）であるときの極性が一致しない画素を不一
致画像とし、この画素に対して値“１”の不一致パルス
１０７ａを出力する。同様にして、極性比較回路１４ｂ
〜１４ｙも、不一致画素があると、不一致パルス１０７
ｂ〜１０７ｙを出力する。

【００２２】極性比較回路１４ａ〜１４ｙにおいて、検
出画像信号Ａと遅延画像信号Ａ´の１次微分データ１０
２、１０４の極性比較に２次微分データ１０３、１０５
で条件付けるのは、後述するように、不一致画素を誤検
出するのを防止するためである。そして、かかる条件だ
けで正しい不一致画素が検出できれば、図示するように
複数の極性比較回路１４ａ〜１４ｙは必要でなく、唯１
つの極性比較回路で充分であり、その出力パルスを欠陥
検出信号とすることができる。

【００２３】しかし、図１に示したＬＳＩウェハ１上で
の各被検査パターンは、実際には、それらの形状等に若
干の違いが生じ、これによっても、極性比較回路１４ａ
〜１４ｙが不一致パルスを発生する。かかる誤った不一
致パルスを除くために、切出し回路１２ａ、１２ｂ、１
３ａ、１３ｂでもって１画素分ずつシフトした１次微分
データを形成し、これらに対して複数の極性比較回路１
４ａ〜１４ｙを設けるとともに、これらからの不一致パ
ルスをアンドゲート１９に供給するようにしている。

【００２４】また、極性比較回路１４ａ〜１４ｙのいず
れかから異常に多くの不一致パルスが出力されると、こ
れによってアンドゲート１９が誤動作し、欠陥を正しく
表わす不一致パルス以外の誤った不一致パルスも欠陥検
出信号としてしまうおそれがある。領域選択回路１８ａ
〜１８ｙはこのような極性比較回路の出力不一致パルス
をマスキングするためのものであり、カウンタ１５ａ〜
１５ｙ及び位置ずれ検出回路１６はかかる極性比較回路
を判別するためのものである。

【００２５】なお、領域選択回路１８ａ〜１８ｙが図２
の閾値処理部２４０に相当し、アンドゲート１９が同じ
く画像内処理部２５０に相当する。

【００２６】カウンタ１５ａ〜１５ｙは夫々、例えば検
出画像信号Ａの画素数である１０２４画素×２５６画素
毎に極性比較回路１４ａ〜１４ｙから出力される値
“１”の信号、即ち不一致パルスを計数する。位置ずれ
量検出回路１６は、カウンタ１５ａ〜１５ｙから得られ
る不一致パルス数を解析し、これら不一致パルス数が予
め設定された閾値より小さい極性比較回路１４ａ〜１４
ｙを判定し、これに対応した領域選択回路１８ａ〜１８
ｙに“１”の選択信号を供給する。位置ずれ量検出回路
１６は、図６に示すように、切出し回路１２ａでの５×
５画素の切出し領域に対応させて、この領域の中心に対
してＸ方向の位置ずれΔＸ、Ｙ方向の位置ずれΔＹを想
定し、位置ずれ量（ΔＸ、ΔＹ）でもって極性比較回路
１４ａ〜１４ｙ（従って、カウンタ１５ａ〜１５ｙ）と
領域選択回路１８ａ〜１８ｙとを対応させている。これ
により、例えばカウンタ１５ａの計数値が上記閾値以下
であると、このカウンタ１５ａに対する位置ずれ量（Δ
Ｘ、ΔＹ）が図６のように判明し、この位置ずれ量（Δ
Ｘ、ΔＹ）に対する領域選択回路が領域選択回路１８ａ
であると判定できるので、この領域選択回路１８ａに
“１”の選択信号が供給される。

【００２７】一方、極性比較回路１４ａ〜１４ｙから出
力される不一致パルス１０７ａ〜１０７ｙは夫々、遅延
回路１７ａ〜１７ｙで位置ずれ量検出回路１６で位置ず
れ量（ΔＸ、ΔＹ）が求められるまで遅延された後、領
域選択回路１８ａ〜１８ｙに供給され、位置ずれ量検出
回路１６から選択信号が送られている領域選択回路１８
ａ〜１８ｙに供給されたもののみがこれを通過してアン
ドゲート１９に供給され、その他の不一致パルスはマス
キングされる。これにより、アンドゲート１９から値
“１”の真に欠陥を表わす欠陥検出信号が出力される。

【００２８】次に、図３の各部を更に詳しく説明する。
まず、図２の画像内演算部２００ａをなす図３の１次微
分回路１０ａ，１０ｂについて説明するが、これらは同
じ構成をなしているので、その一方の１次微分回路１０
ａについて図７により説明する。但し、図７において、
２０ａ、２０ｂはシフトレジスタ、２１ａ〜２１ｉはラ
ッチ回路、２２ａ〜２２ｈは減算回路、２３ａ〜２３ｈ
は２値化回路である。

【００２９】８ビットの検出画像信号Ａは、シフトレジ
スタ２０ａ，２０ｂにより、順次イメージセンサ４（図
１）の１走査期間の時間ずつ遅延される。ラッチ回路２
１ａ、２１ｄ、２１ｇが夫々検出画像信号Ａを１画素ず
つ順次ラッチし、ラッチ回路２１ｂ、２１ｅ、２１ｈが
夫々ラッチ回路２１ａ、２１ｄ、２１ｇから出力される
画素をラッチし、ラッチ回路２１ｃ、２１ｆ、２１ｉが
夫々ラッチ回路２１ｂ、２１ｅ、２１ｈから出力される
画素をラッチする。これにより、ラッチ回路２１ａ〜２
１ｉに図４に示すように３×３画素の領域が切り出さ
れ、検出画像信号Ａの入力とともにこの領域が移動して
いく。ここで、ラッチ回路２１ｅにこの領域の中心画素
ｆ（ｘ、ｙ）が記憶され、ラッチ回路２１ａに画素ｆ
（ｘ＋１、ｙ＋１）が記憶され、ラッチ回路２１ｉに画
素ｆ（ｘ−１、ｙ−１）が記憶されるというように、各
画素が記憶される。

【００３０】この３×３画素から図４に示した８方向の
１次微分を引算器２２ａ〜２２ｈで算出するのである
が、ここで、引算器２２ａでラッチ回路２１ｃの画素ｆ
（ｘ−１、ｙ＋１）からラッチ回路２１ｅの画素ｆ
（ｘ、ｙ）を引算することにより、図４の１次微分演算
値ｓが得られ、引算器２２ｈでラッチ回路２１ｉの画素
ｆ（ｘ−１、ｙ−１）からラッチ回路２１ｅの画素ｆ
（ｘ、ｙ）を引算することにより、図４の１次微分演算
値ｑが得られ、以下同様にして、ラッチ回路２１ａ、２
１ｂ、２１ｄ、２１ｆ、２１ｇ、２１ｈにラッチされた
画素ｆ（ｘ＋１、ｙ＋１）、画素ｆ（ｘ、ｙ＋１）、画
素ｆ（ｘ＋１、ｙ）、画素ｆ（ｘ−１、ｙ）、画素ｆ
（ｘ＋１、ｙ−１）、画素ｆ（ｘ、ｙ−１）からラッチ
回路２１ｅの画素ｆ（ｘ、ｙ）を引算することにより、
図４の１次微分演算値ｕ、ｔ、ｖ、ｒ、ｏ、ｐが得られ
ることになる。引算器２２ａ〜２２ｈから出力されるこ
れら１次微分演算値は、正、負の極性（１、０）を表わ
す１ビットの符号データと、絶対値を表わす８ビットの
絶対値データとからなっている。

【００３１】図２の閾値処理部２１０ａである２値化回
路２３ａ〜２３ｈは夫々、引算器２２ａ〜２２ｈからの
１次微分の絶対値が閾値Ｅｔｈ以上であれば“１”を、
閾値Ｅｔｈより小さければ“０”を夫々表わすように、
１次微分データの絶対値を２値化し、１ビット（１また
は０）の２値化絶対値データを出力する。このようにし
て得られたこれら引算器２２ａ〜２２ｈからの符号デー
タとこれに対応する２値化回路２３ａ〜２３ｈからの２
値化絶対値データとの対が１次微分演算値ｏ、ｐ、ｑ、
ｒ、ｓ、ｔ、ｕ、ｖに対する１次微分データｏ、ｐ、
ｑ、ｒ、ｓ、ｔ、ｕ、ｖであり、これらは合成されて１
６ビットの１次微分データ１００ａとして出力される。
このように、図７は、図２の閾値処理部２１０ａが画像
内演算部２００ａに内蔵されている場合である。

【００３２】次に、図２の画像内演算部２００ａである
２次微分回路１１ａ，１１ｂについて説明するが、これ
らは同じ構成をなしているので、一方の２次微分回路１
１ａについて図８により説明する。但し、２４ａ、２４
ｂはシフトレジスタ、２５ａ〜２５ｉはラッチ回路、２
６は加算器、２７は掛算器、２８は加算器、２９は２値
化回路である。

【００３３】シフトレジスタ２４ａ，２４ｂは図７での
シフトレジスタ２０ａ、２０ｂと同様のものであり、ま
た、ラッチ回路２５ａ〜２５ｉも図７のラッチ回路２１
ａ〜２１ｉと同様のものであって、これらの配置関係も
図７と同様である。従って、検出画像信号Ａが入力され
ると、この検出画像信号Ａの図７と同じ３×３画素の領
域が切り出される。

【００３４】この切り出された３×３画素を用いて図５
に示した処理がなされ、２値のエッジパターンを抽出す
るのであるが、いま、その１つの演算処理について説明
すると、ラッチ回路２５ｄにラツチされた画素ｆ（ｘ＋
１、ｙ）とラッチ回路２５ｆにラツチされた画素ｆ（ｘ
−１、ｙ）とが加算器２６で加算され、また、ラッチ回
路２５ｅにラツチされた画素ｆ（ｘ、ｙ）に掛算器２７
で係数（−２）が掛算され、これらが加算器２８で加算
される。従って、この演算は図５の左端に示した１、−
２、１なるエッジオペレータによる演算であって、加算
器２８から出力される演算結果は図５に示すｆ（ｘ−
１、ｙ）＋ｆ（ｘ＋１、ｙ）−２ｆ（ｘ、ｙ）となる。
この演算結果は、図２の閾値処理部１３である２値化回
路２９により、予め設定された閾値Ｄｔｈで２値化さ
れ、被検査パターンのエッジの暗い領域を“１”とし、
それ以外の領域を“０”にした１ビット構成の２次微分
データ１０１ａが得られる。

【００３５】図５に示す他の３種類のエッジオペレータ
も、図示しないが、同様の方法で、ラッチ回路２５ｂ、
２５ｈにラッチされた画素とラッチ回路２５ｅにラッチ
された画素とにより、ラッチ回路２５ａ、２５ｉにラッ
チされた画素とラッチ回路２５ｅにラッチされた画素、
ラッチ回路２５ｃ、２５ｇにラッチされた画素とラッチ
回路２５ｅにラッチされた画素とにより、図５に示した
ｆ（ｘ、ｙ−１）＋ｆ（ｘ、ｙ＋１）−２ｆ（ｘ、
ｙ）、ｆ（ｘ＋１、ｙ＋１）＋ｆ（ｘ−１、ｙ−１）−
２ｆ（ｘ、ｙ）、ｆ（ｘ−１、ｙ＋１）＋ｆ（ｘ＋１、
ｙ−１）−２ｆ（ｘ、ｙ）夫々の２値化された２次微分
データが得られる。

【００３６】次に、図２の画像内演算部２２０ａ、２２
０ｂである図３の切出し回路１２ａ，１２ｂの一具体例
を図９により説明する。但し、３０ａ〜３０ｆはシフト
レジスタ、３１ａ〜３１ｙ及び３２ａ〜３２ｃはラッチ
回路である。

【００３７】図９において、図７で示した１次微分回路
１０ａからの１６ビットの１次微分データ１００ａが切
出し回路１２ａに供給され、図７と同様の構成をなす１
次微分回路１０ｂ（図３）からの１６ビットの１次微分
データ１００ｂが切出し回路１２ｂに供給される。

【００３８】切出し回路１２ａにおいては、１次微分デ
ータ１００ａが、シフトレジスタ３０ａ〜３０ｄによ
り、順次イメージセンサ４（図１）の１走査期間の時間
分ずつ遅延される。ラッチ回路３１ａ〜３１ｅが夫々入
力１次微分データ１００ａを１画素分ずつ順次ラッチ転
送していき、同様に、ラッチ回路３１ｆ〜３１ｊがシフ
トレジスタ３０ａの出力データを、ラッチ回路３１ｋ〜
３１ｏがシフトレジスタ３０ｂの出力データを、ラッチ
回路３１ｐ〜３１ｔがシフトレジスタ３０ｃの出力デー
タを、ラッチ回路３１ｕ〜３１ｙがシフトレジスタ３０
ｄの出力データを夫々１画素分ずつ順次ラッチ転送して
いく。これにより、ラッチ回路３１ａ〜３１ｙに５×５
画素の領域が切り出され、１次微分回路１０ａの出力１
次微分データ１００ａの入力とともにこの領域が移動し
ていく。ここで、ラッチ回路３１ｍにこの領域の中心画
素の１次微分データが記憶され、ラッチ回路３１ａにこ
の中心画素よりも（順次イメージセンサ４の２走査期間
＋２画素）分遅れた画素の１次微分データが記憶され、
ラッチ回路３１ｙにこの中心画素よりも（順次イメージ
センサ４の２走査期間＋２画素）分進んだ画素の１次微
分データが記憶されるというように、各画素の１次微分
データが記憶される。

【００３９】かかる切出し回路１２ａからは、ラッチ回
路３１ａ、３１ｂ、……、３１ｙの１６ビットのラッチ
データは１次微分データ１０２ａ、１０２ｂ、……、１
０２ｙとして出力される。そして、これら１次微分デー
タ１０２ａ、１０２ｂ、……、１０２ｙは極性比較回路
１４ａ、１４ｂ、……、１４ｙに別々に供給される。

【００４０】また、切出し回路１２ｂにおいては、１次
微分データ１００ｂが、シフトレジスタ３０ｅ、３０ｆ
により、順次イメージセンサ４（図１）の１走査期間の
時間ずつ遅延される。ラッチ回路３２ａ〜３２ｃが夫々
シフトレジスタ３０ｆの出力データを１画素分ずつ順次
ラッチ転送していく。従って、シフトレジスタ３０ｆか
ら出力される１次微分データは、切出し回路１２ａにお
けるシフトレジスタ３０も出力される中心画素の１次微
分データが切出し回路１２ａに入力されたタイミングと
同じタイミングで切出し回路１２ｂに入力されたもので
ある。即ち、シフトレジスタ３０ｆから出力される１次
微分データは、切出し回路１２ｂを切出し回路１２ａと
全く同じ構成としたときに切り出される５×５画素の領
域での中心画素の１次微分データということになる。

【００４１】このラッチ回路３２ｃから出力される１次
微分データ１０４は、極性比較回路１４ａ、１４ｂ、…
…、１４ｙに同時に供給される。

【００４２】図３における切出し回路１３ａ，１３ｂも
夫々切出し回路１２ａ，１２ｂと同様の構成をなしてお
り、これを図１０に示す。但し、同図において、３３ａ
〜３３ｆはシフトレジスタであって図９のシフトレジス
タ３３ａ〜３３ｆに対応し、３４ａ〜３４ｙ及び３５ａ
〜３５ｃはラッチ回路であって図９のラッチ回路３１ａ
〜３１ｙ及び３２ａ〜３２ｃに夫々対応する。切出し回
路１３ａは図８に示した２次微分回路１１ａから２次微
分データ１０１ａが供給されて、図９の切出し回路１２
ａと同様に動作し、切出し回路１３ｂも同じ構成の２次
微分回路１１ｂから２次微分データ１０１ｂが供給され
て、図９の切出し回路１２ｂと同様に動作する。

【００４３】切出し回路１３ａから出力される１ビット
の２次微分データ１０３ａ、１０３ｂ、……、１０３ｙ
は極性比較回路１４ａ、１４ｂ、……、１４ｙに別々に
供給され、切出し回路１３ｂから出力される１ビットの
２次微分データ１０５は極性比較回路１４ａ、１４ｂ、
……、１４ｙに同時に供給される。

【００４４】次に、図３における極性比較回路１４ａ〜
１４ｙの一具体例について説明するが、これらは同一構
成をなしているので、図１１により、その１つの極性比
較回路１４ａについて説明する。但し、３６ａはＥＸＯ
Ｒ回路、３６ｂは入力反転ナンドゲート、３６ｃはアン
ドゲート、３７ａ〜３７ｈは比較回路、３８、３９はオ
ア回路、４０はアンドゲートである。

【００４５】同図において、極性比較回路１４ａには、
１次微分回路１０ａ（図３）で得られる図４に示した１
次微分データｏ、ｐ、ｑ、ｒ、ｓ、ｔ、ｕ、ｖ毎の比較
回路３７ａ〜３７ｈが設けられており、これら比較回路
３７ａ〜３７ｈはいずれもＥＸＯＲ回路３６ａ、入力反
転ナンドゲート３６ｂ及びアンドゲート３６ｃからなっ
ている。

【００４６】この極性比較回路１４ａには、上記のよう
に、図７でのラッチ回路３１ａから出力される１６ビッ
トの１次微分データ１０２ａが供給され、この１次微分
データ１０２ａ中の２ビットの１次微分データｏが比較
回路３７ａに供給され、以下、１次微分データｐ、ｑ、
……、ｕが夫々比較回路３７ｂ、３７ｃ、……、３７ｇ
（以上図示せず）に、１次微分データｖが比較回路３７
ｈに夫々供給される。また、図９の切出し回路１２ｂか
らも１６ビットの１次微分データ１０４が供給され、こ
の１次微分データ１０４中の２ビットの１次微分データ
ｏ´が比較回路３７ａに供給され、以下、１次微分デー
タｐ´、ｑ´、……、ｕ´が夫々比較回路３７ｂ、３７
ｃ、……、３７ｇ（以上図示せず）に、１次微分データ
ｖ´が比較回路３７ｈに夫々供給される。

【００４７】ここで、比較回路３７ａ〜３７ｈの構成、
動作は同じであるので、比較回路３７ａについて説明す
ると、１次微分データｏ、ｏ´の“１”または“０”の
符号データはＥＸＯＲ回路３６ａに供給され、これらが
一致したとき“０”、不一致のとき“１”となるデータ
が生成される。また、これら１次微分データｏ、ｏ´の
“１”または“０”の２値化絶対値データは入力反転ナ
ンドゲート３６ｂに供給され、これらがともに“０”の
とき“０”、それ以外の少なくともいずれか一方が
“１”のとき“１”となるデータ（即ち、論理和演算結
果と同様のデータ）が生成される。これらＥＸＯＲ回路
３６ａ、入力反転ナンドゲート３６ｂの出力データはア
ンドゲート３６ｃに供給される。従って、このアンドゲ
ート３６ｃからは、１次微分データｏ、ｏ´の符号デー
タが不一致で、かつ２値化絶対値データの少なくともい
ずれか一方が“１”のときのみ“１”となるデータ１０
８ａが出力される。

【００４８】かかる動作により、比較回路３７ａは、１
次微分データｏ、ｏ´の少なくともいずれか一方の絶対
値が大となる領域でのみ、これらが極性比較による不一
致を有効とするのである。このことは他の比較回路３７
ｂ〜３７ｈについても同様であり、供給される２つの１
次微分データの少なくともいずれか一方の絶対値が大と
なるときのみ、これらの極性が一致しないと、“１”の
データ１０８ａ〜１０８ｈを出力する。

【００４９】これら比較回路３７ａ〜３７ｈの出力デー
タ１０８ａ〜１０８ｈは、オア回路３８を介し、アンド
ゲート４０に供給される。また、このアンドゲート４０
には、図１０における切出し回路１３ａのラッチ回路３
４ａから出力される１ビットの２次微分データ１０３ａ
と、図１０における切出し回路１３ｂから出力される１
ビットの２次微分データ１０５とが、オア回路３９を介
して供給される。従って、このアンドゲート４０から
は、比較回路３７ａ〜３７ｈの出力データの少なくとも
いずれか１つと、１ビットの２次微分データ１０３ａ、
１０５の少なくともいずれか一方とが同時に“１”のと
きのみ“１”となるデータが出力される。

【００５０】ここで、オア回路３９の出力データ１０９
が“１”であるということは、上記のことから、検出画
像信号Ａと遅延画像信号Ａ´のいずれかに、即ち、切出
し回路１３ａ、１３ｂで被検査パターンを形成するエッ
ジパターンが検出されたことを示すものである。従っ
て、アンドゲート４０は、このエッジパターン内でオア
回路３８から“１”が出力されたとき、“１”の不一致
パルス１０７を出力するものである。

【００５１】そこで、いま、イメージセンサ４（図１）
が現在読み取っている被検査パターンを図４（ａ）に示
すパターンＰ₀とし、これより１つ前に読み取られた被
検査パターンを図４（ｂ）に示すパターンＰ₁として、
この被検査パターンＰ₀のパターンエッジに欠陥Ｄｅｆ
があるとし、さらに、図１２において、この被検査パタ
ーンＰ₀の読み取り信号波形が同図（ａ）に示す実線の
波形ｆ₁、この被検査パターンＰ₁の読み取り信号波形が
同図（ａ）に示す破線の波形ｇ₁とし、かつこの読み取
り信号波形ｆ₁に対する１次微分データ１０２ａを同図
（ｂ）の実線、この読み取り信号波形ｇ₁に対する１次
微分データ１０４を同図（ｂ）の破線とすると、かかる
１次微分データ１０２ａ、１０４が極性比較回路１４ａ
の比較回路３７ａに供給される。但し、１次微分データ
１０２ａ、１０４は、説明の便宜上、符号データに応じ
て極性を異ならせており、その振幅はその絶対値が図７
に示した閾値Ｅthで２値化されているものとする。ま
た、図１２の信号波形ｆ₁、ｇ₁の落込みは被検査パター
ンＰ₀、Ｐ₁のパターンエッジを表わしており、これらは
同一パターンであるから、この落込みのタイミングは一
致するはずであるが、図４（ａ）に示したように、一方
の被検査パターンＰ₀ のパターンエッジに欠陥Ｄｅｆが
あるため、これら信号波形ｆ₁、ｇ₁の落込みのタイミン
グがＷだけずれている。

【００５２】そこで、この欠陥Ｄｅｆによる信号波形ｆ
₁、ｇ₁の落込みのタイミングずれＷに伴って、図１２
（ｂ）に示すように、１次微分データ１０２ａが正値で
１次微分データ１０４が負値となる期間Ｗが生じ、この
期間Ｗでは、１次微分データ１０２ａ、１０４のいずれ
もその絶対値が“１”であるから、この期間Ｗが比較回
路３７ａで検出されて、図１２（ｃ）に示すように、不
一致パルス１０７ａが得られる。

【００５３】なお、図１１の比較回路３７ａ〜３７ｈが
ＥＸＯＲ回路３６ａ、……のみからなり、供給される１
次微分データの極性（符号データ）の不一致のみを検出
するものである場合には、図１３（ａ）に示す図１２
（ａ）と同様の信号波形ｆ₁、ｇ₁に対する符号データの
みからなる１次微分データ１０２ａ´、１０４´は図１
３（ｂ）に示す実線、破線の波形となり、従って、これ
ら波形により、図１３（ｃ）に示すように、比較回路３
７ａからは、Ｗの幅の欠陥による不一致パルス１０７ａ
のほかに、被検査パターンの正常な部分からも不一致パ
ルス１０７ａ´が得られることになり、誤動作が生ず
る。この実施例では、１次微分データ１０２、１０４の
絶対値も不一致の検出条件にすることにより、かかる誤
動作が生じないようにしている。

【００５４】さらに、被検査パターンが微細化すると、
図１４に示すように、同一であるべき信号波形ｆ₂、ｇ₂
の僅かなずれにより、これらの１次微分データ１０２ａ
〃、１０４〃にもずれＷ´が生じ（図１４（ｂ））、図
１４（ｃ）に示すように、信号波形ｆ₂、ｇ₂の落込み部
分以外の被検査パターンの正常な部分からも不一致パル
ス１０７ａ〃が生じてしまう。これを防止するために、
この実施例では、図１１で説明したように、２次微分デ
ータも欠陥検出の条件としているのである。

【００５５】この検出条件を図１５で説明すると、図１
５（ａ）に示す２つの信号波形ｆ₃、ｇ₃に対し、これら
の２次微分波形は、図１５（ｂ）に示すように、信号波
形ｆ₃、ｇ₃の落込み部分で正値となる波形１０３ａ´、
１０５´であって、これを図８で説明したように閾値Ｄ
thで２値化すると、図１５（ｃ）に示すように、信号波
形ｆ₃、ｇ₃の落込み部分で“１”となる２次微分データ
１０３ａ、１０５が得られる。かかる２次微分データ１
０３ａ、１０５を図１１のオア回路３９に供給すること
により、このオア回路３９からは、信号波形ｆ₃、ｇ₃の
落込み部分をいずれも含むゲートパルス１０８が得ら
れ、従って、アンドゲート４０では、オア回路３８から
出力される不一致パルス１０７のうちのこのゲートパル
ス１０８に含まれる不一致パルス、即ち、欠陥を真に表
わす不一致パルスのみが抽出される。信号波形ｆ₃、ｇ₃
の落込み部分以外の被検査パターンの正常な部分からは
不一致パルスが生じない。

【００５６】次に、図１６に示す多層回路パターンを被
検査パターンの例とし、この検査パターンに対する以上
の処理過程と、併せて図３での位置ずれ量検出回路１
６、領域選択回路１８ａ〜１８ｙ及びアンドゲート１９
の必要性について説明する。

【００５７】図１６（ａ）は検出多層パターンＦ₂を、
同図（ｂ）は基準多層パターンＧ₂を夫々示すが、検出
多層パターンＦ₂に欠陥Ｄefが存在するとともに、これ
ら検出多層パターンＦ₂、基準多層パターンＧ₂間で２つ
の層の重なり部分の長さ（分断線Ａ−Ａ´、Ｂ−Ｂ´に
沿う方向での上層の長さ）が異なっている。そこで、検
出多層パターンＦ₂の検出画像信号Ａと基準多層パター
ンＧ₂の記憶画像信号Ａ´とに対する信号波形は、図１
６（ｃ）に示すように、夫々実線ｆ₂、破線ｇ₂となる
が、これら信号波形ｆ₂、ｇ₂から明らかなように、両者
の間に、欠陥Ｄefによる落込み部のずれαばかりでな
く、上記検出多層パターンＦ₂、基準多層パターンＧ₂間
で２つの層の重なり部分の長さの違いによる落込み部の
ずれβが発生する。従って、１次微分回路１０ａ，１０
ｂから得られる信号波形ｆ₂、ｇ₂に対する１次微分デー
タ１００ａ、１００ｂでは、図１６（ｄ）に示すよう
に、これらのずれα、βに対応した極性のずれα´、β
´が生じ、極性比較回路１４ａ〜１４ｙでかかる１次微
分データ１００ａ、１００ｂの極性を比較しただけで
は、図１６（ｅ）に示すように、欠陥Ｄefによる正しい
不一致パルス１０７ばかりでなく、上記落込み部のずれ
βによる誤った不一致パルス１０７´も得られることに
なる。このため、極性比較回路１４ａ〜１４ｙからの不
一致パルス１０７をそのまま欠陥検出信号と判定する
と、その判定結果は誤ったものとなる。以下、かかる判
定結果を判定結果Ｉということにする。

【００５８】これに対し、多層パターンＦ₂から得られ
た検出画像信号Ａに対しては、１次微分データ１００ａ
を切出し回路１２ａで上記のように切り出し、基準多層
パターンＧ₂から得られる記憶画像信号Ａ´に対して
は、１次微分データ１００ｂを切出し回路１２ｂで、上
記よりも図１６（ｂ）で図面上左方にシフトさせたよう
にして、切り出すようにする。このようになされた夫々
の信号波形を示すと、図１７（ａ）にｆ₃、ｇ₃として示
すようになる。

【００５９】かかる信号波形ｆ₃、ｇ₃では、図１６
（ｃ）の場合に比べ、信号波形ｇ₃が信号波形ｆ₃に対し
て図面上左方に移動していることになる。このため、信
号波形ｆ₃、ｇ₃の落込み部がずれている部分は、図１６
（ｃ）に示した場合とは異なるβ１、β２となり、これ
ら信号波形ｆ₃、ｇ₃の１次微分データ１００ａ、１００
ｂでは、図１７（ｂ）に示すように、これらのずれ部分
ｆ₃、ｇ₃に対応して極性のずれ部分β１´、β２´が生
ずる。従って、極性比較回路１４ａ〜１４ｙから、図１
７（ｃ）に示すように、これらずれ部分β１´、β２´
に対する誤った不一致パルス１０７´が得られる。

【００６０】なお、この場合、図１７（ａ）での欠陥Ｄ
efによる落込みのずれ部αも変化するが、極性比較回路
１４ａ〜１４ｙのいずれかからこの欠陥Ｄefに対する正
しい不一致パルス１０７が得られる。以上のことから、
この場合でも、極性比較回路１４ａ〜１４ｙからの出力
データを全て欠陥検出信号とすると、その判定結果は誤
ったものとなる。以下、かかる判定を判定結果IIという
ことにする。

【００６１】以上のことからすると、図１６で説明した
判定結果Ｉと図１７で説明した判定結果IIとでは、図１
６（ｄ）に示した１次微分データ１００ａ、１００ｂの
極性不一致点β´と図１７（ｂ）に示した１次微分デー
タ１００ａ、１００ｂの極性不一致点β１´、β１´と
はタイミングが一致せず、極性不一致点α´、α１´が
一致する。従って、これら判定結果Ｉ、IIの論理積をと
ることにより（即ち、図１６（ｅ）に示した不一致パル
スと図１７（ｃ）に示した不一致パルスとをアンドゲー
トに通すことにより、図１８に示すように、最終判定結
果である真に欠陥による不一致パルスが得られることに
なる。

【００６２】図３における切出し回路１２ａを図９に示
したように構成し、互いに直交するＸ、Ｙ方向に１画素
分ずつシフトされた（最大シフト量が±２画素分）５×
５個の１次微分データ１０２ａ〜１０２ｙを形成するよ
うにするのは、図１６（ｄ）、図１７（ｂ）に示した１
次微分データのように、互いに直交するＸ、Ｙ方向に１
画素分ずつシフトした１次微分データを形成するためで
ある。そして、図１１に示したような構成の極性比較回
路１４ａ〜１４ｙは、１次微分データ１０２ａ〜１０２
ｙ毎に、上記の固定されたものとする多層パターンＦ₂
に対する１次微分データに相当する切出し回路１３ａか
らの１次微分データ１０４と極性比較するものであり、
これは、夫々の極性比較が図１６（ｅ）、図１７（ｃ）
のような判定結果を得るようにすることに相当する。そ
して、図３におけるアンドゲート１９が、極性比較回路
１４ａ〜１４ｙからの不一致パルスを、図１６（ｅ）、
図１７（ｃ）の判定結果を論理積処理して図１８に示し
た欠陥による真の不一致パルスを検出することに相当す
る処理を行なう。

【００６３】しかし、単に、極性比較回路１４ａ〜１４
ｙ全てからの不一致パルス１０７をアンドゲート１９で
論理積演算するだけでは、これら極性比較回路１４ａ〜
１４ｙのうちで不一致パルスを非常に多く発生するもの
があると、図１６、図１７で説明したようなパターンが
正常な部分で発生する不一致パルスのタイミングが一致
する確率が高くなり、従って、アンドゲート１９から誤
った欠陥検出信号が洩れ出るおそれがある。このため
に、領域選択回路１８ａ〜１８ｙを設け、位置ずれ量検
出回路１６の検出出力によって制御して、かかる不一致
パルスの発生量が規定量よりも多い極性比較回路１４
ａ、１４ｂ、……、または１４ｙからの不一致パルスを
マスクするようにしている。

【００６４】図３のカウンタ１５ａ〜１５ｙ、位置ずれ
量検出回路１６、遅延回路１７ａ〜１７ｙ及び領域選択
回路１８ａ〜１８ｙについて、いま一度詳しく説明する
と、極性比較回路１４ａ、１４ｂ、……、１４ｙから出
力される不一致パルスは、夫々遅延回路１７ａ、１７
ｂ、……、１７ｙで位置ずれ量検出回路１６が検出結果
を出力するまで遅延された後、領域選択回路１８ａ、１
８ｂ、……、１８ｙに供給される。一方、カウンタ１５
ａ、１５ｂ、……、１５ｙは夫々極性比較回路１４ａ、
１４ｂ、……、１４ｙから出力される不一致パルスを、
上記のように、例えばイメージセンサ４（図１）が１被
検査パターン（１０２４×２５６画素）を走査する期間
毎にカウントする。位置ずれ量検出回路１６はこれらカ
ウンタ１５ａ、１５ｂ、……、１５ｙのかかる期間のカ
ウント値を分析して、図１９に示すように、閾値Ｆth以
下のカウント値に対する位置ずれ量、即ち、カウンタ１
４ａ〜１４ｙのうちの上記期間に閾値Ｆth以下の不一致
パルスを発生したものを検出し、これに対する“１”の
検出結果（ΔＸ、ΔＹ）を出力する。

【００６５】かかる検出結果（ΔＸ、ΔＹ）を受けた領
域選択回路１８ａ、１８ｂ、……、または１８ｙは動作
し、遅延回路１７ａ、１７ｂ、……、または１７ｙから
出力される不一致パルスをアンドゲート１９に送る。例
えば、位置ずれ検出回路１６により、カウンタ１４ａ、
１４ｙが上記期間に閾値Ｆth以下の不一致パルスを発生
したものとすると、領域選択回路１８ａ、１８ｙのみが
遅延回路１７ａ、１７ｙからの不一致パルスをアンドゲ
ート１９に送ることになる。この場合、“１”の検出結
果（ΔＸ、ΔＹ）が供給されない領域選択回路は、その
入力不一致パルスをマスクする。これにより、上記の様
に、アンドゲート１９からは真の欠陥検出信号が得られ
ることになる。

【００６６】図２０はかかる領域選択回路１８ａ〜１８
ｙの一具体例をアンドゲート１９とともに示すブロック
図と領域選択回路１８ａ〜１８ｙの動作を示す図であ
る。ここでは、領域選択回路１８ａ〜１８ｙは関数ゲー
トで構成されている。

【００６７】同図において、遅延回路１７ａ〜１７ｙ
（図３）によって遅延された極性比較回路１４ａ〜１４
ｙ（図３）の出力不一致パルス１０７は、切出し回路１
２ａ，１２ｂ，１３ａ，１３ｂ（図３）によって±２画
素シフトされた位置で検出画像信号Ａと記憶画像信号Ａ
´との極性を比較した結果得られる不一致点の２値化信
号であり、これと位置ずれ量検出回路１６（図３）で得
られる位置ずれ量（ΔＸ，ΔＹ）に基づいて領域選択回
路１８ａ〜１８ｙに入力される２値化信号が“１”なる
信号として選択される。領域選択回路１８ａ〜１８ｙに
おいては、遅延回路１７ａ〜１７ｙを通った極性比較回
路１４ａ〜１４ｙからの不一致２値化信号をＤ、位置ず
れ量検出回路１６から選択された２値化信号をＥ、領域
選択回路１８ａ〜１８ｙの出力をＯとすると、これらに
対して図２０（ｂ）に示す関数演算がとられ、図１７に
示すように位置ずれ量が定めた閾値Ｆth（Ｓth）以上を
マスキングし、アンドゲート１９により±２画素の範囲
でそれらの論理積をとり、図１８に示した判定を実現す
ることができる。

【００６８】図２１は図１における画像処理装置７
（１）〜７（ｎ）の上記とは他の機能を有するものの一
具体例を示すブロック図であって、４１は引算器、４２
は２値化回路である。

【００６９】同図において、入力される８ビットの検出
画像信号Ａは引算器４１で同じく入力される８ビットの
記憶画像信号Ａ´が引算され、その差値の絶対値が２値
化回路４２で、閾値Ｇthにより、２値化される。この閾
値Ｇthは変色のような濃淡差が大きい欠陥を検出できる
ように設定する。これにより、図示しないが、広い範囲
にわたってパターンの膜厚が異なり、これによって生ず
る変色による欠陥（明るさの違い）等の検出が可能であ
る。勿論、２値化回路４２の出力に図２で示した画像内
演算部２００ａと同様の処理を施すようにしてもよい。
ここで、その処理としては、縮小、拡大処理等の雑音除
去処理が考えられる。

【００７０】以上のように、図１においては、パターン
検査のために必要とする種々の処理のための画像処理装
置７（１）〜７（ｎ）を複数個設け、これらに同時に検
出画像信号Ａと記憶画像信号とを供給してかかる種々の
処理を並列に行なうものであるから、正常部と異なる微
細な欠陥をより精度良く、かつ変色欠陥や形状の異常等
種々の欠陥を見逃すことなく検出できる。従って、従来
の技術に比べ、飛躍的に欠陥検出性能および信頼性が向
上することになる。

【００７１】また、画像処理装置７（１）〜７（ｎ）
は、図２に示したように、画像内演算部２００ａ、２０
０ｂ、２２０ａ、２２０ｂ、２５０、画像間演算部２３
０及び閾値処理部２１０ａ、２１０ｂ、２４０という基
本要素からなっており、画像内の演算や画像間の演算
は、四則演算、或いは論理演算或いは定めた関数演算で
あって、個々の構成要素は既存の技術で実現可能であ
る。なお、図２において、必要に応じていずれかの構成
要素は省略可能である。また、閾値処理部２１０ａ、２
１０ｂと画像内演算部２２０ａ、２２０ｂは順番を入れ
替えることが可能であることは言うまでもない。さら
に、上記したように、画像の位置合せなどを行う処理も
上記構成により実現可能である。

【００７２】ここで、重要なことは、各構成要素の接続
は、基本的に任意に変えられる構成をもたせておくと、
柔軟性が向上することである。この接続の変更は各演算
部や処理部の入出力に関するものであり、いずれの内部
構造も、パイプライン構成のたれ流し演算であるため、
容易に実現できるものである。入出力のビット数を合わ
せることだけが特に必要である。

【００７３】比較処理する画像については、複数の比較
処理すべてに共通であってもよく、例えば、基準の画像
信号は、検出した画像信号を定めた時間遅らせたものを
用いることができる。また、比較処理する画像は、複数
の比較処理に対し、いづれか１つが共通であってもよ
い。この比較処理は、通常、２種類の入力と１種類の出
力を有するものであるが、複数の出力を有する構成でも
構わない。

【００７４】

【発明の効果】以上説明したように、本発明によれば、
自由に多様な観点から被検査パターンの比較ができ、こ
れによって極めて微小な多種の欠陥を検出することが可
能となる。従って、従来の技術に比べて飛躍的に欠陥の
検出性能が向上し、その信頼性が高かまることになる。

【図面の簡単な説明】

【図１】本発明によるパターン検査方法及び装置の一実
施例を示す構成図である。

【図２】図１における画像処理装置の基本構成を示すブ
ロック図である。

【図３】図１における画像処理装置の１つの一具体例を
示すブロック図である。

【図４】１次微分処理を説明するための図である。

【図５】２次微分処理を説明するための図である。

【図６】位置合せを説明するための図である。

【図７】図３における１次微分回路の一具体例を示す図
である。

【図８】図３における２次微分回路の一具体例を示す図
である。

【図９】図３における切出し回路の一具体例を示す図で
ある。

【図１０】図３における他の切出し回路の一具体例を示
す図である。

【図１１】図３における極性比較回路の一具体例を示す
図である。

【図１２】図３における微分回路から極性比較回路まで
の基本動作を示す図である。

【図１３】図３における極性比較回路が１次微分データ
の極性だけを比較したときの誤動作を示す図である。

【図１４】図１１で示した極性比較回路が比較回路のみ
からなる場合の誤動作の一例を示す図である。

【図１５】図１１に示した極性比較回路の動作を示す図
である。

【図１６】図１１に示した極性比較回路での不一致パル
スの発生過程の一例を示す図である。

【図１７】図１１に示した極性比較回路での不一致パル
スの発生過程の他の例を示す図である。

【図１８】図１６（ｅ）、図１７（ｃ）の判定結果から
得るべき真の欠陥検出信号を示す図である。

【図１９】図３に示す位置ずれ量検出回路の動作を示す
図である。

【図２０】図３における領域選択回路の一具体例を示す
図である。

【図２１】図１における画像処理装置の他の１つの一具
体例を示すブロック図である。

【符号の説明】

１ウェハ４イメージセンサ５Ａ／Ｄコンバータ６遅延メモリ７（１）〜７（ｎ）画像処理装置８、画像内演算部２００ａ、２００ｂ画像内演算部２１０ａ、２１０ｂ閾値処理部２２０ａ、２２０ｂ画像内演算部２３０画像間演算部２４０閾値処理部２５０画像内演算部１０ａ、１０ｂ１次微分回路１１ａ、１１ｂ２次微分回路１２ａ、１２ｂ、１３ａ、１３ｂ切出し回路１４ａ〜１４ｙ極性比較回路１５ａ〜１５ｙカウンタ１６位置ずれ量検出回路１７ａ〜１７ｙ遅延回路１８ａ〜１８ｙ領域選択回路１９アンドゲート２０ａ、２０ｂシフトレジスタ２１ａ〜２１ｉラッチ回路２２ａ〜２２ｈ引算器２３ａ〜２３ｈ２値化回路２４ａ、２４ｂシフトレジスタ２５ａ〜２５ｉラッチ回路２６加算器２７掛算器２８加算器２９２値化回路３０ａ〜３０ｆシフトレジスタ３１ａ〜３１ｙ、３２ａ〜３２ｃラッチ回路３３ａ〜３３ｆシフトレジスタ３４ａ〜３４ｙ、３５ａ〜３５ｃラッチ回路３６ａＥＸＯＲ回路３６ｂ入力反転ナンドゲート３６ｃアンドゲート３７ａ〜３７ｈ比較回路３８、３９オア回路４０アンドゲート４１引算器４２２値化回路

フロントページの続き (72)発明者牧平坦神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者広井高志神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (56)参考文献特開平４−282442（ＪＰ，Ａ) 特開平３−278057（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01N 21/84 - 21/958 G06T 1/00 - 9/40

Claims

(57)【特許請求の範囲】

【請求項１】被検査パターンの画像を検出して検出画
像信号を得、該検出画像信号と記憶手段に記憶しておい
た比較画像信号とを比較することにより、該被検査パタ
ーンの欠陥を検出する方法であって、該検出画像信号と該比較画像信号とに対してパターンの
エッジの比較処理とパターンの濃淡の比較処理とを少な
くとも含む複数の異なる比較処理を並列に行なうことに
より、複数の種類の欠陥を検出することを特徴とするパ
ターン検査方法。
【請求項２】請求項１において、前記比較画像信号が、前記被検査パターンの画像を検出
して得られた検出画像信号であることを特徴とするパタ
ーン検査方法。
【請求項３】被検査パターンの欠陥を検出するパター
ン検査方法であって、該被検査パターンを撮像して該
被検査パターンの画像信号を得、該画像信号と予め記憶手段に記憶しておいた比較画像信
号とを用いてパターンのエッジの比較処理とパターンの
濃淡の比較処理とを少なくとも含む複数の異なる画像処
理を行ない、該複数の異なる画像処理によって得られた複数の出力信
号を処理することにより、該被検査パターンの欠陥を検
出することを特徴とするパターン検査方法。
【請求項４】請求項３において、前記比較画像信号が、前記被検査パターンを撮像して得
られた前記被検査パターンの画像信号であることを特徴
とするパターン検査方法。
【請求項５】被検査パターンを撮像して該被検査パタ
ーンの検出画像信号を得る撮像手段と、比較画像信号を
記憶する記憶手段と、該撮像手段によって得られた該被
検査パターンの検出画像信号と該記憶手段に記憶してお
いた比較画像信号とを比較することにより該被検査パタ
ーンの欠陥を検出する欠陥検出手段とを備えたパターン
検査装置であって、該欠陥検出手段が、該撮像手段で撮像して得られた該被
検査パターンの検出画像信号と該記憶手段に記憶してお
いた該比較画像信号とを用いてパターンのエッジを比較
処理する比較処理部とパターンの濃淡を比較処理する比
較処理部とを少なくとも含む複数の比較処理部を備え、該複数の比較処理部で該検出画像信号と該比較画像信号
とに対して複数の異なる比較処理を並列に行なうことを
特徴とするパターン検査装置。
【請求項６】請求項５において、前記記憶手段は、前記被検査パターンを撮像して得られ
た検出画像信号を、前記比較画像信号として、記憶する
ことを特徴とするパターン検査装置。
【請求項７】被検査パターンの欠陥を検出するパター
ン検査装置であって、被検査パターンを撮像して該被検査パターンの画像信号
を得る撮像手段と、比較画像信号を記憶する記憶手段と、該撮像手段で該被検査パターンを撮像して得られた画像
信号と予め該記憶手段に記憶しておいた比較画像信号と
を用いてパターンのエッジの比較処理とパターンの濃淡
の比較処理とを少なくとも含む複数の異なる画像処理を
行なうパイプライン構成の画像処理手段と、該画像処理手段での複数の異なる画像処理によって得ら
れた複数の出力信号を処理することにより、該被検査パ
ターンの欠陥を検出する欠陥検出手段とを備えたことを
特徴とするパターン検査装置。
【請求項８】請求項７において、前記記憶手段は、前記被検査パターンを撮像して得られ
た前記被検査パターンの画像信号を、前記比較画像信号
として、記憶することを特徴とするパターン検査装置。