JP3162347B2 - Matrix substrate for matrix type display device - Google Patents

Matrix substrate for matrix type display device

Info

Publication number
JP3162347B2
JP3162347B2 JP3804699A JP3804699A JP3162347B2 JP 3162347 B2 JP3162347 B2 JP 3162347B2 JP 3804699 A JP3804699 A JP 3804699A JP 3804699 A JP3804699 A JP 3804699A JP 3162347 B2 JP3162347 B2 JP 3162347B2
Authority
JP
Japan
Prior art keywords
electrode lines
matrix
terminal
matrix substrate
outer conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3804699A
Other languages
Japanese (ja)
Other versions
JPH11282017A (en
Inventor
滋 谷内
憲一 仁木
直紀 中川
達也 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3804699A priority Critical patent/JP3162347B2/en
Publication of JPH11282017A publication Critical patent/JPH11282017A/en
Application granted granted Critical
Publication of JP3162347B2 publication Critical patent/JP3162347B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、液晶テレビ等に
使用されるマトリクス型表示装置用マトリクス基板に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix substrate for a matrix type display device used for a liquid crystal television or the like.

【0002】[0002]

【従来の技術】マトリクス型表示装置は、通常2枚の対
向する基板によって液晶などの表示材料が挟持され、基
板の少なくとも一方にはマトリクス状に配列した透明性
導電膜から成る画素電極が設けられており、これらの画
素電極に選択的に電圧が印加されるように画素電極毎に
トランジスタなどのスイッチング素子が設けられてい
る。このようなマトリクス型表示装置は、大別すると、
一方の基板に画素電極やスイッチング素子などを設ける
ためのマトリクス基板製造工程と、このマトリクス基板
と他方の対向基板とによって液晶などの表示材料を挟持
してマトリクス表示パネルを製造するパネル製造工程
と、このマトリクス表示パネルを駆動するための外部回
路を接続する周辺実装工程とを経て製造される。
2. Description of the Related Art In a matrix type display device, a display material such as liquid crystal is usually sandwiched between two opposing substrates, and at least one of the substrates is provided with pixel electrodes made of a transparent conductive film arranged in a matrix. A switching element such as a transistor is provided for each pixel electrode so that a voltage is selectively applied to these pixel electrodes. Such a matrix type display device is roughly divided into
A matrix substrate manufacturing process for providing pixel electrodes and switching elements on one substrate, and a panel manufacturing process for manufacturing a matrix display panel by sandwiching a display material such as liquid crystal between the matrix substrate and the other counter substrate, It is manufactured through a peripheral mounting step of connecting an external circuit for driving the matrix display panel.

【0003】図5は、例えば特開昭58−116573
号公報に示された、マトリクス基板製造工程で製造され
るマトリクス基板の構成図であり、図において、1はマ
トリクス基板全体を示し、2は絶縁性基板、3は絶縁性
基板上に、行方向の配列をなすように形成された複数の
行電極線、4は行電極線3と絶縁膜を介して交差するよ
うに形成された複数の列電極線、5はこれら交差部に形
成され、行電極線3と列電極線4に接続された複数のス
イッチング素子、6は外部から駆動信号を供給する接続
端子で、行電極線3および列電極線4の端部の一方に設
けられている。7は行電極線3および列電極線4の外周
に設けられた外周導体で、すべての電極線3,4の両端
が接続されている。
FIG. 5 shows, for example, Japanese Patent Application Laid-Open No. 58-116573.
FIG. 1 is a configuration diagram of a matrix substrate manufactured in a matrix substrate manufacturing process shown in Japanese Patent Application Laid-Open Publication No. H10-207, in which 1 denotes the entire matrix substrate, 2 denotes an insulating substrate, 3 denotes an insulating substrate, A plurality of row electrode lines 4 are formed so as to form an array, and a plurality of column electrode lines 5 are formed so as to intersect the row electrode lines 3 via an insulating film. A plurality of switching elements 6 connected to the electrode lines 3 and the column electrode lines 4 are connection terminals for supplying a drive signal from the outside, and are provided at one of ends of the row electrode lines 3 and the column electrode lines 4. Reference numeral 7 denotes an outer conductor provided on the outer periphery of the row electrode line 3 and the column electrode line 4, and both ends of all the electrode lines 3 and 4 are connected.

【0004】上記のように構成され、製造されたマトリ
クス基板1は、別途製造された対向基板とともにパネル
製造工程に供給される。パネル製造工程において、まず
マトリクス基板1の表面のラビングを行ない、この面を
配向処理する。この時、ラビングによって静電気が発生
し、この静電気によりスイッチング素子5の破壊あるい
は特性劣化の問題が生じるが、このマトリクス基板1は
上記問題を防止する手段を講じたもので、絶縁性基板2
の外周に設けた外周導体7に行電極線3および列電極線
4のすべてを接続して短絡状態となし、静電気に曝され
た時にマトリクス基板1内は常に同電位に保たれるよう
にしてスイッチング素子5の破壊あるいは特性劣化が防
止される。
The matrix substrate 1 manufactured and manufactured as described above is supplied to a panel manufacturing process together with a separately manufactured counter substrate. In the panel manufacturing process, first, the surface of the matrix substrate 1 is rubbed, and this surface is subjected to an orientation treatment. At this time, static electricity is generated by rubbing, and this static electricity causes a problem of destruction of the switching element 5 or deterioration of characteristics. However, the matrix substrate 1 is provided with a means for preventing the above problem, and the insulating substrate 2
All of the row electrode lines 3 and the column electrode lines 4 are connected to the outer conductor 7 provided on the outer periphery of the substrate to form a short circuit state, so that the inside of the matrix substrate 1 is always kept at the same potential when exposed to static electricity. The destruction of the switching element 5 or the characteristic deterioration are prevented.

【0005】このようにラビングされたマトリクス基板
1は、別途ラビングされた対向基板と平行に対立させ、
両者の間に液晶を封入して組み立てられ、マトリクス表
示パネルが出来上がる。その後、マトリクス表示パネル
はその構成要素であるマトリクス基板1の外周導体7を
切除して行電極線3および列電極線4の全ての端部を開
路となし、接続端子6と他端の間の導通を測って断線あ
るいは短絡を検査する。この検査結果にもとづいて、良
品は周辺実装工程に供給され、このマトリクス表示パネ
ルを駆動するための外部回路が接続端子6に接続されて
マトリクス型表示装置が完成される。
The rubbed matrix substrate 1 is opposed to the separately rubbed counter substrate in parallel,
A liquid crystal is sealed between the two to assemble, and a matrix display panel is completed. Thereafter, the matrix display panel cuts off the outer conductor 7 of the matrix substrate 1, which is a component of the matrix display panel, to make all the ends of the row electrode lines 3 and the column electrode lines 4 open, and to connect between the connection terminal 6 and the other end. Measure continuity and inspect for disconnection or short circuit. Based on the inspection result, the non-defective product is supplied to a peripheral mounting process, and an external circuit for driving the matrix display panel is connected to the connection terminal 6, thereby completing a matrix display device.

【0006】[0006]

【発明が解決しようとする課題】上記のような従来のマ
トリクス型表示装置におけるマトリクス基板では、すべ
ての行電極線3および列電極線4は両端が外周導体7を
介して導通しているので、行電極線3または列電極線4
が途中で断線していても電気的導通によって断線を検出
することができず、パネル製造工程において、外周導体
7を切除するまで断線を発見することができなかった。
このため断線のあるマトリクス基板までパネル製造工程
に供給することになり、このことが製造コストの低減を
困難にしていた。この問題を解決するため、マトリクス
基板1の構成を例えば図6に示すように、行電極線3お
よび列電極線4の一端のみを外周導体7に接続し他端を
開路とすることが考えられるが、この場合、パネル製造
工程中の静電気放電によって開路となった他端付近のス
イッチング素子5が破壊または特性劣化する。この破壊
または特性劣化の問題を等価回路を用いて説明する。
In the matrix substrate of the above-mentioned conventional matrix type display device, all the row electrode lines 3 and the column electrode lines 4 are electrically connected at both ends via the outer conductor 7. Row electrode line 3 or column electrode line 4
However, even if the wire was broken in the middle, the wire could not be detected due to electrical continuity, and the wire could not be found until the outer conductor 7 was cut off in the panel manufacturing process.
For this reason, even a broken matrix substrate is supplied to the panel manufacturing process, which makes it difficult to reduce the manufacturing cost. In order to solve this problem, as shown in FIG. 6, for example, the configuration of the matrix substrate 1 may be such that only one end of the row electrode line 3 and the column electrode line 4 is connected to the outer conductor 7 and the other end is open. However, in this case, the switching element 5 near the other end that has been opened due to the electrostatic discharge during the panel manufacturing process is broken or the characteristics are deteriorated. This problem of destruction or characteristic deterioration will be described using an equivalent circuit.

【0007】図7は、図6に示した行電極線3のうちの
1本に注目した等価回路である。図において、31は行
電極線3の1画素当りの抵抗で3Ω程度、41は列電極
線4の1画素の抵抗で4Ω程度、51は外周導体7の1
画素当りの抵抗で0.1Ω程度、8は行電極線3と列電
極線4の交差点で形成される容量とスイッチング素子5
の電極間に存在する寄生容量を合成した容量で0.1p
F程度、6aは行電極線3の開路端の端子、5aは開路
端の端子6aに最も近い距離にあるスイッチング素子で
ある。
FIG. 7 is an equivalent circuit focusing on one of the row electrode lines 3 shown in FIG. In the figure, 31 is the resistance per pixel of the row electrode line 3 of about 3Ω, 41 is the resistance of one pixel of the column electrode line 4 of about 4Ω, and 51 is 1 of the outer conductor 7.
The resistance per pixel is about 0.1Ω, and 8 is a capacitance formed at the intersection of the row electrode line 3 and the column electrode line 4 and the switching element 5.
0.1p is the combined capacitance of the parasitic capacitance existing between the electrodes
About F, 6a is a terminal at the open end of the row electrode line 3, and 5a is a switching element located at a distance closest to the terminal 6a at the open end.

【0008】次に上記等価回路において、行電極線3に
1本当り2000個の画素を有する場合、すなわち表示
サイズが10インチのマトリクス型表示装置に相当する
場合に、開路端の端子6aに静電気放電が発生してスイ
ッチング素子5aの電極間に印加される電圧を計算した
結果を図8に示す。図は静電気放電試験規格(MIL−
STD−883C)に定められた方法に従って100p
Fの容量に充電電圧1KVで蓄えた電荷を1500Ωの
抵抗を介して開路端の端子6aに放電した場合について
計算し、その結果、スイッチング素子5aの電極間に印
加される電圧はピーク値で400Vにもなり、スイッチ
ング素子5aが特性劣化するしきい値50Vを越えるこ
とが判明した。この結果が示すように行電極線3および
列電極線4のすべての一端を外周導体7に接続しただけ
では静電気放電によるスイッチング素子5の破壊あるい
は特性劣化の問題を解決することはできない。また、他
の解決策として、断線検査後に外周導体7を形成してす
べての行電極線3および列電極線4の両端を短絡し、こ
の状態でラビングする方法が提案されているが、すべて
の電極線を短絡することは容易でなく、外周導体7に接
続されずに残った行電極線3または列電極線4上のスイ
ッチング素子5に、静電気放電による破壊あるいは特性
劣化が発生する可能性がある。
Next, in the above equivalent circuit, when the row electrode line 3 has 2,000 pixels per line, that is, when it corresponds to a matrix type display device having a display size of 10 inches, static electricity is applied to the terminal 6a at the open end. FIG. 8 shows the result of calculating the voltage applied between the electrodes of the switching element 5a due to the occurrence of the discharge. The figure shows the electrostatic discharge test standard (MIL-
100p according to the method specified in STD-883C).
Calculation is made for the case where the charge stored at the charging voltage of 1 KV in the capacity of F is discharged to the terminal 6a at the open end through the resistance of 1500Ω. It was found that the switching element 5a exceeded a threshold value of 50 V at which the characteristics deteriorated. As shown by these results, the problem of destruction of the switching element 5 or deterioration of characteristics due to electrostatic discharge cannot be solved only by connecting all ends of the row electrode lines 3 and the column electrode lines 4 to the outer conductor 7. As another solution, there has been proposed a method in which the outer conductor 7 is formed after the disconnection inspection to short-circuit both ends of all the row electrode lines 3 and the column electrode lines 4 and rubbing is performed in this state. It is not easy to short-circuit the electrode lines, and there is a possibility that the switching elements 5 on the row electrode lines 3 or the column electrode lines 4 which are not connected to the outer conductor 7 may be damaged by electrostatic discharge or deteriorate in characteristics. is there.

【0009】この発明は、上記のような問題点を解決す
るためになされたものであり、絶縁性基板に形成した電
極線の断線検査をパネル製造工程に移行する前に実施可
能で、特に、パネル製造工程中に静電気放電が生じても
スイッチング素子の破壊あるいは特性劣化が生じること
がないマトリクス型表示装置用マトリクス基板を提供す
ることを目的とし、マトリクス型表示装置製造の歩留り
低下の防止が可能となる。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and can be performed before a disconnection inspection of an electrode wire formed on an insulating substrate is shifted to a panel manufacturing process. The purpose of the present invention is to provide a matrix substrate for a matrix-type display device, which does not cause destruction of switching elements or deterioration of characteristics even when an electrostatic discharge occurs during a panel manufacturing process, thereby preventing a reduction in the yield of a matrix-type display device. Becomes

【0010】[0010]

【課題を解決するための手段】この発明に係るマトリク
ス型表示装置用マトリクス基板は、絶縁性基板、この絶
縁性基板上に配設された複数の行電極線、この行電極線
に絶縁層を介して交差して配設された複数の列電極線、
上記行電極線と該列電極線の交差部に設けられた複数の
スイッチング素子、上記行電極線および上記列電極線の
外周に設けられた外周導体を備え、該外周導体は上記行
電極線の一端および上記列電極線の一端に接続されると
ともに、これらの電極線の他端とは、製造工程中に、上
記外周導体と上記電極線の他端との間で放電が生じた時
に、上記スイッチング素子の電極間に印加される電圧
ピークが50V以下となるような間隙を介して設けられ
ていることを特徴とするものである。
A matrix substrate for a matrix type display device according to the present invention comprises an insulating substrate, a plurality of row electrode lines provided on the insulating substrate, and an insulating layer formed on the row electrode lines. A plurality of column electrode lines intersected via
A plurality of switching elements provided at the intersections of the row electrode lines and the column electrode lines, an outer conductor provided on the outer periphery of the row electrode lines and the column electrode lines, and the outer conductor is formed of the row electrode lines. While being connected to one end and one end of the column electrode wire, and the other end of these electrode wires, during the manufacturing process, when a discharge occurs between the outer conductor and the other end of the electrode wire, the voltage applied between the electrodes of the switching element
A gap is provided so that the peak is 50 V or less.
It is characterized by having.

【0011】[0011]

【発明の実施の形態】実施の形態1.図1はこの発明の
第1の実施の形態のマトリクス型表示装置用マトリクス
基板を示す構成図である。図において、1はマトリクス
基板全体を示し、2は絶縁性基板、3はこの絶縁性基板
2に行方向に配置された複数の行電極線、4は行電極線
3と絶縁膜を介して交差して配置された列電極線、5は
それぞれの電極線3,4の交差部に設けられ、行電極線
3および列電極線4に接続された複数のスイッチング素
子、6は外部から電気信号を供給するための接続端子、
7はすべての電極線3,4の外周に配置された外周導体
であって、すべての行電極線3および列電極線4の一端
がこの外周導体7に接続されている。9は行電極線3お
よび列電極線4の他端に形成された端子で外周導体7と
間隙を介して設けられている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a configuration diagram showing a matrix substrate for a matrix type display device according to a first embodiment of the present invention. In the figure, reference numeral 1 denotes the entire matrix substrate, 2 denotes an insulating substrate, 3 denotes a plurality of row electrode lines arranged in a row direction on the insulating substrate 2, and 4 denotes an intersection with the row electrode lines 3 via an insulating film. The column electrode lines 5 arranged at the intersections of the respective electrode lines 3 and 4 are provided, and a plurality of switching elements connected to the row electrode lines 3 and the column electrode lines 4 are provided with an external electric signal. Connection terminal to supply,
Reference numeral 7 denotes an outer conductor arranged on the outer periphery of all the electrode wires 3 and 4, and one end of all the row electrode lines 3 and the column electrode wires 4 is connected to the outer conductor 7. Reference numeral 9 denotes a terminal formed at the other end of the row electrode line 3 and the column electrode line 4 and is provided with a gap with the outer conductor 7.

【0012】前記のように構成されたマトリクス基板に
おいて、静電気放電が端子9で発生した時、電荷は端子
9のみならず端子9と間隙を介して設けられた外周導体
7にも注入されるのでスイッチング素子5の電極間には
高電圧が印加されることはない。即ち、100pFの容
量に1KV充電して1500Ωの抵抗を介して端子9に
放電した時に、図4に示すように、外周導体7に端子9
を、スイッチング素子5の電極間に印加される電圧のピ
ークが50V以下となるような間隙を介して設けている
ので、スイッチング素子5が破壊あるいは特性劣化する
ことはない。また、端子9と外周導体7との間の電気的
導通を測って行電極線3および列電極線4の断線が検査
される。なお、本実施の形態では外周導体7に切り込み
を形成し、この切り込みの中へ端子9を設置して外周導
体7に端子9を近接させて構成したが、上記のように端
子9に放電した時に、スイッチング素子5の電極間に印
加される電圧のピークが50V以下となるようであれ
ば、図2に示すように端子9を単に外周導体7に並行
に、その外周導体7の幅より狭い間隙を介して設けるよ
うに近接させて構成しても同様の効果を奏する。
In the matrix substrate configured as described above, when an electrostatic discharge occurs at the terminal 9, electric charges are injected not only into the terminal 9 but also into the outer conductor 7 provided with a gap from the terminal 9. No high voltage is applied between the electrodes of the switching element 5. In other words, when discharged to the terminal 9 via the resistor 1500Ω to 1KV charged in the capacitor of 100 pF, as shown in FIG. 4, the terminal on the outer peripheral conductor 7 9
Is provided through a gap such that the peak of the voltage applied between the electrodes of the switching element 5 becomes 50 V or less, so that the switching element 5 is not broken or the characteristics are deteriorated. Further, the electrical continuity between the terminal 9 and the outer conductor 7 is measured to check the disconnection of the row electrode line 3 and the column electrode line 4. In the present embodiment, a cut is formed in the outer conductor 7, and the terminal 9 is provided in the cut and the terminal 9 is brought close to the outer conductor 7, but the terminal 9 is discharged as described above. Sometimes, if the peak of the voltage applied between the electrodes of the switching element 5 is 50 V or less, the terminal 9 is simply parallel to the outer conductor 7 and narrower than the width of the outer conductor 7 as shown in FIG. The same effect can be obtained even if they are arranged close to each other so as to be provided via a gap.

【0013】実施の形態2.上記実施の形態では、端子
9を外周導体7に近接させて設置したものであるが、本
実施の形態では図3に示すように端子9を絶縁層10を
介して外周導体7上に設置し、端子9を外周導体7に近
接配置するように構成した。この場合、絶縁層10によ
って絶縁された端子9と外周導体7の間の電気的導通を
測って行電極線3および列電極線4の断線を検査し、ま
た端子9で静電気放電が発生した時、端子9と外周導体
7の間の絶縁層10によって形成された容量によってス
イッチング素子5の電極間に印加される電圧を十分緩和
させることができる。
Embodiment 2 FIG. In the above embodiment, the terminal 9 is installed close to the outer conductor 7. In the present embodiment, the terminal 9 is installed on the outer conductor 7 via the insulating layer 10 as shown in FIG. The terminal 9 is arranged close to the outer conductor 7. In this case, the electrical continuity between the terminal 9 insulated by the insulating layer 10 and the outer conductor 7 is measured to check the disconnection of the row electrode line 3 and the column electrode line 4, and when an electrostatic discharge occurs at the terminal 9. The voltage applied between the electrodes of the switching element 5 can be sufficiently reduced by the capacitance formed by the insulating layer 10 between the terminal 9 and the outer conductor 7.

【0014】即ち、本実施の形態においても、100p
Fの容量に1KV充電して1500Ωの抵抗を介して端
子9に放電した時に、上記実施の形態1と同様、スイッ
チング素子5の電極間に印加される電圧のピークが50
V以下となるように端子9を設けているので、スイッチ
ング素子5が破壊あるいは特性劣化することはない。
That is, also in this embodiment, 100 p
When the capacitor F is charged by 1 KV and discharged to the terminal 9 through the resistance of 1500Ω, the peak of the voltage applied between the electrodes of the switching element 5 becomes 50 as in the first embodiment.
Since the terminal 9 is provided so as to be equal to or lower than V, the switching element 5 does not break down or deteriorate its characteristics.

【0015】以上のように、上記実施の形態のように構
成されたマトリクス型表示装置のマトリクス基板は、マ
トリクス基板製造工程の後、外周導体7に間隙を介して
近接する端子9あるいは外周導体7に絶縁層10を介し
て設置して近接する端子9と、この端子に接続した電極
線の他端との間の導通を調べて断線を検査し、この検査
結果にもとづいて良好なものはパネル製造工程に供給す
る。パネル製造工程に供給されたマトリクス基板は静電
気に曝された時、外周導体7に近接して設けられた端子
9のみならずこの端子と近接する外周導体にも放電が発
生し、この端子付近に設けられたスイッチング素子の電
極間に印加される電圧が緩和される。特に、端子9と外
周導体7は、上記放電が発生した時にスイッチング素子
の電極間に印加される電圧のピークが50V以下となる
ような間隙を介して近接しているので、スイッチング素
子の破壊あるいは特性劣化が防止される。
As described above, after the matrix substrate manufacturing process, the matrix substrate of the matrix type display device constructed as in the above-described embodiment is provided with the terminal 9 or the peripheral conductor 7 which is adjacent to the peripheral conductor 7 with a gap therebetween. Insulation is inspected by checking the continuity between the terminal 9 which is disposed adjacent to the terminal 9 via the insulating layer 10 and the other end of the electrode wire connected to this terminal. Supply to manufacturing process. When the matrix substrate supplied to the panel manufacturing process is exposed to static electricity, discharge is generated not only in the terminal 9 provided close to the outer conductor 7 but also in the outer conductor adjacent to the terminal. The voltage applied between the electrodes of the provided switching element is reduced . In particular, outside the terminal 9
Peripheral conductor 7, the peak of the voltage applied between the electrodes of the switching element when the discharge occurs is 50V or less
Since the switching elements are close to each other through such a gap, destruction of the switching elements or deterioration of characteristics can be prevented.

【0016】[0016]

【発明の効果】この発明は、以上説明したように構成さ
れているので、外周導体と接していない端子に検査信号
を供給して電極線の断線を検査することができ、また外
周導体と接していない端子で静電放電が発生してもスイ
ッチング素子の電極間に印加される電圧は十分緩和され
てスイッチング素子の破壊または特性劣化を防止するこ
とができる。
According to the present invention, as described above, an inspection signal can be supplied to a terminal that is not in contact with the outer conductor to check for disconnection of the electrode wire. Even if an electrostatic discharge occurs at a terminal that is not connected, the voltage applied between the electrodes of the switching element is sufficiently relaxed, so that destruction of the switching element or deterioration of characteristics can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の第1の実施の形態のマトリクス基
板を示す構成図である。
FIG. 1 is a configuration diagram showing a matrix substrate according to a first embodiment of the present invention.

【図2】 この発明の第1の実施の形態の他の実施態様
を示す部分図である。
FIG. 2 is a partial view showing another embodiment of the first embodiment of the present invention.

【図3】 この発明の第2の実施の形態のマトリクス基
板を示す構成図である。
FIG. 3 is a configuration diagram illustrating a matrix substrate according to a second embodiment of the present invention.

【図4】 この発明の第1の実施の形態のマトリクス基
板に設けられた解放側端子付近のスイッチング素子に印
加される電圧特性図である。
FIG. 4 is a diagram illustrating a voltage characteristic applied to a switching element provided near a release-side terminal provided on a matrix substrate according to the first embodiment of the present invention;

【図5】 従来のマトリクス基板を示す構成図である。FIG. 5 is a configuration diagram showing a conventional matrix substrate.

【図6】 従来の他のマトリクス基板を示す構成図であ
る。
FIG. 6 is a configuration diagram showing another conventional matrix substrate.

【図7】 図6に示すマトリクス基板の等価回路図であ
る。
7 is an equivalent circuit diagram of the matrix substrate shown in FIG.

【図8】 図6における解放側端子付近のスイッチング
素子に印加される電圧特性図である。
8 is a characteristic diagram of a voltage applied to a switching element near an open-side terminal in FIG. 6;

【符号の説明】[Explanation of symbols]

1 マトリクス基板、2 絶縁性基板、3 行電極線、
4 列電極線、5 スイッチング素子、6 接続端子、
7 外周導体、9 端子、10 絶縁層。
1 matrix substrate, 2 insulating substrates, 3 rows of electrode wires,
4 column electrode wires, 5 switching elements, 6 connection terminals,
7 outer conductor, 9 terminals, 10 insulating layers.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 達也 尼崎市塚口本町8丁目1番1号 三菱電 機株式会社材料デバイス研究所内 (56)参考文献 特開 平2−186326(JP,A) 特開 平1−252935(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/1345 G09F 9/30 338 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Tatsuya Nakayama 8-1-1, Tsukaguchi-Honmachi, Amagasaki-shi Mitsubishi Electric Corporation Materials and Devices Laboratory (56) References JP-A-2-186326 (JP, A) Kaihei 1-252935 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1368 G02F 1/1345 G09F 9/30 338

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁性基板、この絶縁性基板上に配設さ
れた複数の行電極線、この行電極線に絶縁層を介して交
差して配設された複数の列電極線、上記行電極線と該列
電極線の交差部に設けられた複数のスイッチング素子、
上記行電極線および上記列電極線の外周に設けられた外
周導体を備え、該外周導体は上記行電極線の一端および
上記列電極線の一端に接続されるとともに、これらの電
極線の他端とは、製造工程中に、上記外周導体と上記
極線の他端との間で放電が生じた時に、上記スイッチン
グ素子の電極間に印加される電圧のピークが50V以下
となるような間隙を介して設けられていることを特徴と
するマトリクス型表示装置用マトリクス基板。
An insulating substrate, a plurality of row electrode lines provided on the insulating substrate, a plurality of column electrode lines intersecting the row electrode lines via an insulating layer, A plurality of switching elements provided at the intersections of the electrode lines and the column electrode lines,
Outsides provided on the outer periphery of the row electrode lines and the column electrode lines
A peripheral conductor, the peripheral conductor being connected to one end of the row electrode line and one end of the column electrode line, and the other end of these electrode lines being connected to the peripheral conductor and the electrode during a manufacturing process. When a discharge occurs between the other end of the polar line and the peak of the voltage applied between the electrodes of the switching element is 50 V or less.
A matrix substrate for a matrix-type display device, wherein the matrix substrate is provided with a gap therebetween .
JP3804699A 1992-03-30 1999-02-17 Matrix substrate for matrix type display device Expired - Fee Related JP3162347B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3804699A JP3162347B2 (en) 1992-03-30 1999-02-17 Matrix substrate for matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3804699A JP3162347B2 (en) 1992-03-30 1999-02-17 Matrix substrate for matrix type display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7372092A Division JP2917656B2 (en) 1992-03-30 1992-03-30 Matrix substrate for matrix type display device

Publications (2)

Publication Number Publication Date
JPH11282017A JPH11282017A (en) 1999-10-15
JP3162347B2 true JP3162347B2 (en) 2001-04-25

Family

ID=12514598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3804699A Expired - Fee Related JP3162347B2 (en) 1992-03-30 1999-02-17 Matrix substrate for matrix type display device

Country Status (1)

Country Link
JP (1) JP3162347B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107383B1 (en) * 2012-12-27 2020-05-07 엘지디스플레이 주식회사 Array substrate for display device

Also Published As

Publication number Publication date
JPH11282017A (en) 1999-10-15

Similar Documents

Publication Publication Date Title
KR100358660B1 (en) Display panel
US7986379B2 (en) Thin film transistor array panel
US5504348A (en) Thin-film transistor array and liquid crystal display device using the thin-film transistor array
JP3689003B2 (en) Active matrix liquid crystal display device
JP3007025B2 (en) Active matrix type liquid crystal display device and manufacturing method thereof
US5760855A (en) Active matrix type liquid crystal display panel having a guard ring electrically connected to the common electrode
JP3241981B2 (en) Liquid crystal display
JPH06202151A (en) Thin film transistor array
KR19990037226A (en) Active matrix liquid crystal display
JPH09304465A (en) Liquid crystal display panel
JP3162347B2 (en) Matrix substrate for matrix type display device
JP3586049B2 (en) LCD panel
JP2917656B2 (en) Matrix substrate for matrix type display device
JP3231410B2 (en) Thin film transistor array and method of manufacturing the same
JP3162526B2 (en) Method for manufacturing active matrix type liquid crystal display element
JP4089886B2 (en) Display panel
JP3464467B2 (en) Active matrix type liquid crystal display panel
US5777348A (en) Active matrix substrate and inspecting method thereof
JPH11174970A (en) Thin-film device
JP2687967B2 (en) Liquid crystal display
JP2780539B2 (en) Liquid crystal display
JPH06202152A (en) Thin film transistor array
JP2746408B2 (en) Matrix type display device
JPH1096940A (en) Active matrix substrate and active matrix type liquid crystal display device
JP2002174820A (en) Active matrix substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees