JP3155408B2 - D / A converter and test method for D / A converter - Google Patents

D / A converter and test method for D / A converter

Info

Publication number
JP3155408B2
JP3155408B2 JP19048493A JP19048493A JP3155408B2 JP 3155408 B2 JP3155408 B2 JP 3155408B2 JP 19048493 A JP19048493 A JP 19048493A JP 19048493 A JP19048493 A JP 19048493A JP 3155408 B2 JP3155408 B2 JP 3155408B2
Authority
JP
Japan
Prior art keywords
analog signal
converter
signal
output
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19048493A
Other languages
Japanese (ja)
Other versions
JPH0746129A (en
Inventor
靖史 藤原
寛 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19048493A priority Critical patent/JP3155408B2/en
Publication of JPH0746129A publication Critical patent/JPH0746129A/en
Application granted granted Critical
Publication of JP3155408B2 publication Critical patent/JP3155408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、D/Aコンバータ、
およびD/Aコンバータの試験方法に関するものであ
る。
The present invention relates to a D / A converter,
And a D / A converter test method.

【0002】[0002]

【従来の技術】図9は、従来の4ビットの並列加算型D
/Aコンバータのブロック図である。図9において、D
/Aコンバータ1は、デコーダ3および各々が同じ大き
さの電流を出力することのできる複数のアナログ信号源
2により構成されている。BIT1〜BIT4は、ディ
ジタル信号入力端子であり、デコーダ3の入力部に接続
され、デコーダ3の出力部は、個々のアナログ信号源2
の入力部に接続され、アナログ信号源2の出力部は、ア
ナログ信号出力端子であるOUTに接続されている。
FIG. 9 shows a conventional 4-bit parallel addition type D.
It is a block diagram of an / A converter. In FIG. 9, D
The / A converter 1 includes a decoder 3 and a plurality of analog signal sources 2 each of which can output a current of the same magnitude. BIT1 to BIT4 are digital signal input terminals, which are connected to the input section of the decoder 3, and the output section of the decoder 3
And the output of the analog signal source 2 is connected to OUT which is an analog signal output terminal.

【0003】図2は、図9に示したアナログ信号源2の
一例を示す回路図である。図2において、アナログ信号
源2は、スイッチ6および定電流源7により構成され
る。スイッチ6は、電源と定電流源7との間に接続さ
れ、デコーダ3からの信号に応答してオン/オフする。
図2では、デコーダ3からの信号が“1”のときにスイ
ッチ6は、オンし、デコーダ3からの信号が“0”のと
きスイッチ6はオフする。定電流源7は、スイッチ6が
オン状態のときに一定の電流を出力端子OUTに供給す
る。
FIG. 2 is a circuit diagram showing an example of the analog signal source 2 shown in FIG. In FIG. 2, the analog signal source 2 includes a switch 6 and a constant current source 7. The switch 6 is connected between the power supply and the constant current source 7 and turns on / off in response to a signal from the decoder 3.
In FIG. 2, when the signal from the decoder 3 is "1", the switch 6 is turned on, and when the signal from the decoder 3 is "0", the switch 6 is turned off. The constant current source 7 supplies a constant current to the output terminal OUT when the switch 6 is on.

【0004】図3は、図9に示したデコーダ3の一例を
示す回路図である。図3において、デコーダ3は、AN
D回路、OR回路あるいはそれらの複合回路で構成され
ている。デコーダ3は、ディジタル信号〔B1〜B4〕
をD/Aコンバータ1のディジタル入力端子BIT1〜
BIT4からデコーダ3の入力部に入力し、ディジタル
信号〔A1〜A15〕をデコーダ3の出力部からアナロ
グ信号源2の入力部へ出力する。
FIG. 3 is a circuit diagram showing an example of the decoder 3 shown in FIG. In FIG. 3, the decoder 3 has an AN
It is composed of a D circuit, an OR circuit or a composite circuit thereof. The decoder 3 outputs a digital signal [B1 to B4]
To the digital input terminals BIT1 to BIT1 of the D / A converter 1.
The digital signal [A1 to A15] is input from the BIT 4 to the input of the decoder 3, and is output from the output of the decoder 3 to the input of the analog signal source 2.

【0005】表1は、デコーダ3の真理値表である。デ
コーダ3は、D/Aコンバータ1のディジタル入力端子
BIT1〜BIT4に入力されたディジタル信号〔B1
〜B4〕を表1に従って、アナログ信号源2内部のスイ
ッチ6を制御するディジタル信号〔A1〜A15〕へと
変換する。
[0005] Table 1 is a truth table of the decoder 3. The decoder 3 outputs the digital signal [B1 input to the digital input terminals BIT1 to BIT4 of the D / A converter 1.
To B4] are converted into digital signals [A1 to A15] for controlling the switch 6 inside the analog signal source 2 according to Table 1.

【0006】[0006]

【表1】 [Table 1]

【0007】次に、図9、図2および図3に示したD/
Aコンバータ1の動作について説明する。図9におい
て、まずディジタル入力端子BIT1〜BIT4に4ビ
ットのディジタル信号〔B1〜B4〕を入力する。ディ
ジタル信号〔B1〜B4〕はデコーダ3に入力され、表
1の真理値表に従って、ディジタル信号〔A1〜A1
5〕に変換される。次に、デコーダ3から出力されたデ
ィジタル〔A1〜A15〕は、アナログ信号源2に入力
され、ディジタル〔A1〜A15〕の状態によって、ア
ナログ信号源2内部のスイッチ6をオンまたはオフ状態
に設定する。その結果、オン状態であるアナログ信号源
2の出力の総和がD/Aコンバータ1のアナログ信号と
なってアナログ信号端子OUTから出力される。そし
て、この出力されたアナログ信号は、4ビットのD/A
コンバータなので、4ビットの重みをもった信号とな
る。
Next, D / D shown in FIG. 9, FIG. 2 and FIG.
The operation of the A converter 1 will be described. In FIG. 9, first, 4-bit digital signals [B1 to B4] are input to digital input terminals BIT1 to BIT4. The digital signals [B1 to B4] are input to the decoder 3, and according to the truth table of Table 1, the digital signals [A1 to A1]
5]. Next, the digital signal [A1 to A15] output from the decoder 3 is input to the analog signal source 2, and the switch 6 inside the analog signal source 2 is turned on or off depending on the state of the digital signal [A1 to A15]. I do. As a result, the sum of the outputs of the analog signal sources 2 in the ON state is output as an analog signal of the D / A converter 1 from the analog signal terminal OUT. The output analog signal is a 4-bit D / A
Since it is a converter, the signal has a 4-bit weight.

【0008】ところで、4ビットのD/Aコンバータの
アナログ信号を0.1LSBの精度で測定する場合、測
定する測定時の分解能をεbとすると、εbは、
When measuring the analog signal of a 4-bit D / A converter with an accuracy of 0.1 LSB, assuming that the resolution at the time of measurement is εb, εb is

【0009】[0009]

【数1】 (Equation 1)

【0010】となる。すなわち、7.2ビット以上の分
解能を持つ測定器が必要となる。一般にnビットの分解
能を持ったD/Aコンバータを0.1LSBの精度で測
定する場合の測定器の分解能は (n+3.2)ビット以上 必要である。
## EQU1 ## That is, a measuring instrument having a resolution of 7.2 bits or more is required. In general, when measuring a D / A converter having a resolution of n bits with an accuracy of 0.1 LSB, the resolution of the measuring instrument needs to be (n + 3.2) bits or more.

【0011】[0011]

【発明が解決しようとする課題】従来のD/Aコンバー
タは以上のように構成されているので、nビットのD/
Aコンバータの内部回路(デコーダ、アナログ信号源な
ど)の試験や評価を0.1LSBの精度で行なう際、
(n+3.2)ビット以上の分解能を持つ測定器が必要
になる。
Since the conventional D / A converter is configured as described above, the n-bit D / A converter
When testing and evaluating the internal circuit of the A-converter (decoder, analog signal source, etc.) with an accuracy of 0.1 LSB,
A measuring instrument having a resolution of (n + 3.2) bits or more is required.

【0012】ところが、近年ではD/Aコンバータの多
ビット化が進んでいるため、多ビットのD/Aコンバー
タの内部回路試験や評価を行なうには、多ビットのD/
Aコンバータに対応できる高分解能を持つ測定器が必要
になる。しかし、一般的に高分解能を持つ測定器は非常
に高価であるという問題があった。
However, in recent years, the number of bits of a D / A converter has been increased, and therefore, in order to perform an internal circuit test and evaluation of a multi-bit D / A converter, a multi-bit D / A converter is required.
A measuring instrument having a high resolution that can support the A converter is required. However, there is a problem that a measuring instrument having a high resolution is generally very expensive.

【0013】この発明は、上記のような問題点を解消す
るためになされたもので、D/Aコンバータの内部回路
試験や評価を行なうのに際し、高分解能を持つ測定器を
不要とし、かつコストを低減化することのできるD/A
コンバータを得ることを目的としており、また、D/A
コンバータに適した試験方法を提供することを目的とし
ている。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and eliminates the need for a measuring instrument having a high resolution when performing an internal circuit test and evaluation of a D / A converter, and at the same time, reduces the cost. / A that can reduce
The purpose is to obtain a converter, and D / A
The purpose is to provide a test method suitable for converters.

【0014】[0014]

【課題を解決するための手段】請求項1の発明に係るD
/Aコンバータは、アナログ信号源、第1の信号発生手
段、第2の信号発生手段および選択手段を含む。アナロ
グ信号源は、各々が同じ重みにされたアナログ信号を発
生することができる。
According to the first aspect of the present invention, there is provided a digital camera comprising:
The / A converter includes an analog signal source, a first signal generation unit, a second signal generation unit, and a selection unit. The analog signal sources can generate analog signals each having the same weight.

【0015】第1の信号発生手段は、ディジタル入力信
号をデコードして前記複数のアナログ信号源のうちの
コードの結果に対応するアナログ信号源を活性化する。
[0015] The first signal generating means, data of the plurality of analog signal sources by decoding a digital input signal
Activate the analog signal source corresponding to the result of the code .

【0016】第2の信号発生手段は、複数のアナログ信
号源を個々に活性化する。選択手段は第1および第2の
信号発生手段に接続され、通常動作時に第1の信号発生
手段の出力を選択して、D/Aコンバータの内部回路を
試験するときに前記第2の信号発生手段の出力を選択
し、選択した第1または第2の信号発生手段の出力を複
数のアナログ信号源に与える。
The second signal generator activates a plurality of analog signal sources individually. The selection means is connected to the first and second signal generation means, selects the output of the first signal generation means during normal operation, and generates the second signal when testing the internal circuit of the D / A converter. The output of the means is selected, and the output of the selected first or second signal generating means is provided to a plurality of analog signal sources.

【0017】請求項2の発明に係るD/Aコンバータ
は、複数のアナログ信号源、およびデコーダ手段を含
む。複数のアナログ信号源の各々は、同じ重みにされた
アナログ信号を発生する。デコーダ手段は、ディジタル
入力信号をデコードして前記複数のアナログ信号源のう
ちのデコードの結果に対応したアナログ信号源を活性化
させる第1の機能と、複数のアナログ信号源を個々に活
性化するための第2の機能と、通常動作時には第1の機
能を選択し、D/Aコンバータの内部回路試験時には第
2の機能を選択する第3の機能とを有する。
A D / A converter according to a second aspect of the present invention includes a plurality of analog signal sources and a decoder. Each of the plurality of analog signal sources generates an analog signal having the same weight. Decoder means decodes a digital input signal to receive the signals from the plurality of analog signal sources.
Activates the analog signal source corresponding to the result of the last decoding
A first function to activate a plurality of analog signal sources individually, and a first function during normal operation, and a second function during an internal circuit test of the D / A converter. And a third function of selecting

【0018】請求項3に記載のD/Aコンバータの試験
方法は、各々が、同じ重みにされたアナログ信号を発生
することのできる複数のアナログ信号源を含み、ディジ
タル入力信号に対応するアナログ信号を出力する通常動
作モードと各アナログ信号源に対応するアナログ信号を
出力する内部回路試験モードとを有するD/Aコンバー
タの動作を試験するD/Aコンバータ試験方法であっ
て、内部回路試験モードを選択する第1のステップと、
内部回路試験モードにおいて複数のアナログ信号 源を個
々に活性化する第2のステップと、第2のステップにお
いて活性化されたアナログ信号源ごとに対応する出力値
を測定する第3のステップと、測定した出力値に基づい
て、通常動作モードにおいてディジタル入力信号に対応
して出力されるべきアナログ信号を評価する第4のステ
ップとを備える。 請求項4に記載のD/Aコンバータの
試験方法は、請求項3記載のD/Aコンバータの試験方
法の構成に加えて、第2のステップは、外部からの値の
異なるディジタル入力信号を順次に受けて、複数のアナ
ログ信号源を順次に活性化するための信号を発生するス
テップを含む。 請求項5に記載のD/Aコンバータの試
験方法は、請求項3記載のD/Aコン バータの試験方法
の構成に加えて、通常動作モードを選択する第5のステ
ップと、通常動作モードにおいてディジタル入力信号に
対応するアナログ信号を出力させる第6のステップをさ
らに備える。
A test of the D / A converter according to claim 3.
The method generates analog signals, each with the same weight
Includes multiple analog signal sources that can
Normal operation that outputs an analog signal corresponding to the
Operation mode and analog signals corresponding to each analog signal source
D / A converter having output internal circuit test mode
D / A converter test method for testing the operation of
A first step of selecting an internal circuit test mode;
In the internal circuit test mode, multiple analog signal sources
The second step which is activated separately, and the second step
Output value corresponding to each activated analog signal source
A third step of measuring
Corresponding to digital input signals in normal operation mode
Fourth step of evaluating the analog signal to be output
And a top. The D / A converter according to claim 4,
The test method is the test method of the D / A converter according to claim 3.
In addition to the construction of the method, the second step is
Receives different digital input signals sequentially and
A switch for generating a signal for sequentially activating the log signal source.
Including Tep. A test of the D / A converter according to claim 5.
Test method, the test method D / A converter according to claim 3, wherein
Fifth step for selecting the normal operation mode
And the digital input signal in normal operating mode.
The sixth step for outputting the corresponding analog signal is described below.
Be prepared.

【0019】[0019]

【作用】請求項1の発明では、通常動作時には、ディジ
タル入力信号のディジタル値に対応する第1の信号を選
択して複数のアナログ信号源を活性化する。一方、D/
Aコンバータの内部回路の試験を行なう場合には、複数
のアナログ信号源を個々に活性化するための第1の信号
を選択する。こうすることにより、アナログ信号源単体
からアナログ信号を出力することができるので、D/A
コンバータの内部回路試験や評価を行なうのに必要な分
解能を持った測定器よりも低い分解能の測定器を用いて
D/Aコンバータの内部回路試験や評価を行なうことが
可能となる。
According to the first aspect of the present invention, during the normal operation, the first signal corresponding to the digital value of the digital input signal is selected to activate a plurality of analog signal sources. On the other hand, D /
When testing the internal circuit of the A-converter, a first signal for individually activating a plurality of analog signal sources is selected. By doing so, an analog signal can be output from the analog signal source alone, so that the D / A
The internal circuit test and evaluation of the D / A converter can be performed using a measuring instrument having a lower resolution than the measuring instrument having the resolution required for performing the internal circuit test and evaluation of the converter.

【0020】[0020]

【実施例】実施例1 図1は、この発明に係るD/Aコンバータの一実施例を
示す全体構成図である。図1に示すD/Aコンバータは
4ビットの並列加算型D/Aコンバータを対象としてい
る。図1を参照して、D/Aコンバータ1は、図9に示
したアナログ信号源2、図9に示したデコーダ3、アナ
ログ信号源を個々に動作させるための回路4、およびセ
レクタ5により構成されている。BIT1〜BIT4
は、ディジタル信号入力端子であり、デコーダ3とアナ
ログ信号源を個々に動作させるための回路4の各々の入
力部に接続され、デコーダ3とアナログ信号源を個々に
動作させるための回路4の各々の出力部とは、セレクタ
5の入力部に接続され、セレクタ5の出力部は、個々の
アナログ信号源2の入力部に接続され、アナログ信号源
2の出力部は、アナログ信号出力端子であるOUTに接
続されている。また、セレクタ5は制御信号入力端子で
あるCONTに接続されている。
FIG. 1 is an overall configuration diagram showing one embodiment of a D / A converter according to the present invention. The D / A converter shown in FIG. 1 is intended for a 4-bit parallel addition type D / A converter. Referring to FIG. 1, D / A converter 1 includes analog signal source 2 shown in FIG. 9, decoder 3 shown in FIG. 9, circuit 4 for individually operating analog signal sources, and selector 5. Have been. BIT1-BIT4
Is a digital signal input terminal, which is connected to each input section of the circuit 4 for individually operating the decoder 3 and the analog signal source, and each of the circuits 4 for individually operating the decoder 3 and the analog signal source. Is connected to the input of the selector 5, and the output of the selector 5 is connected to the input of each analog signal source 2, and the output of the analog signal source 2 is an analog signal output terminal. OUT. The selector 5 is connected to the control signal input terminal CONT.

【0021】図4は、図1に示したアナログ信号源を個
々に動作させるための回路4の一例を示す回路図であ
る。図4に示した回路4は、複数のAND回路により構
成される。アナログ信号源を個々に動作させるための回
路4は、ディジタル入力端子BIT1〜BIT4からの
ディジタル信号〔B1〜B4〕を、アナログ信号源を個
々に動作させるための回路4の入力部に入力し、ディジ
タル信号〔a1〜a15〕をアナログ信号源を個々に動
作させるための回路4の出力部からセレクタ5の入力部
へ出力する。
FIG. 4 is a circuit diagram showing an example of a circuit 4 for individually operating the analog signal sources shown in FIG. The circuit 4 shown in FIG. 4 includes a plurality of AND circuits. The circuit 4 for individually operating the analog signal sources inputs the digital signals [B1 to B4] from the digital input terminals BIT1 to BIT4 to the input section of the circuit 4 for individually operating the analog signal sources, The digital signals [a1 to a15] are output from the output of the circuit 4 for individually operating the analog signal sources to the input of the selector 5.

【0022】表2は、アナログ信号源を個々に動作させ
るための回路4の真理値表である。アナログ信号源を個
々に動作させるための回路4は、D/Aコンバータ1の
デジタル入力端子BIT1〜BIT4に入力されたディ
ジタル信号〔B1〜B4〕を表2に従って、セレクタ5
へ入力するディジタル信号〔a1〜a15〕へと変換す
る。
Table 2 is a truth table of the circuit 4 for individually operating the analog signal sources. The circuit 4 for operating the analog signal sources individually converts the digital signals [B1 to B4] input to the digital input terminals BIT1 to BIT4 of the D / A converter 1 into selectors 5 according to Table 2.
Is converted into a digital signal [a1 to a15] to be input to the.

【0023】[0023]

【表2】 [Table 2]

【0024】図5は、セレクタ5の一例である。図5に
示した回路はAND回路とNOT回路で構成される。図
5において、セレクタ5は、ディジタル信号〔A1〜A
15〕および〔a1〜a15〕をデコーダ3およびアナ
ログ信号源を個々に動作させるための回路4の各々の出
力部からセレクタ5の入力部に入力し、ディジタル信号
〔A′1〜A′15〕をセレクタ5の出力部からアナロ
グ信号源2の入力部へ出力する。図5において、セレク
タ5は、制御信号入力端子CONTに“1”が入力され
ている場合は、ディジタル信号〔A1〜A15〕がディ
ジタル信号〔A′1〜A′15〕となってセレクタ5か
ら出力され、制御信号入力端子CONTに“0”が入力
されている場合は、ディジタル信号〔a1〜a15〕が
〔A′1〜A′15〕となってセレクタ5から出力され
る。
FIG. 5 shows an example of the selector 5. The circuit shown in FIG. 5 includes an AND circuit and a NOT circuit. In FIG. 5, the selector 5 receives digital signals [A1 to A1
15] and [a1 to a15] are input from respective outputs of the decoder 3 and the circuit 4 for individually operating the analog signal source to the input of the selector 5, and digital signals [A'1 to A'15] are inputted. From the output of the selector 5 to the input of the analog signal source 2. In FIG. 5, when "1" is input to the control signal input terminal CONT, the selector 5 converts the digital signals [A1 to A15] into digital signals [A'1 to A'15], When the control signal input terminal CONT is "0", the digital signals [a1 to a15] are output from the selector 5 as [A'1 to A'15].

【0025】次に、第1の実施例のD/Aコンバータ1
の動作について説明する。図1において、まずディジタ
ル入力端子BIT1〜BIT4に4ビットのディジタル
信号〔B1〜B4〕を入力する。ディジタル信号〔B1
〜B4〕は、デコーダ3およびアナログ信号源を個々に
動作させるための回路4に入力され、各々表1および表
2の真理値表に従って、〔A1〜A15〕および〔a1
〜a15〕のディジタル信号に変換される。次に、デコ
ーダ3およびアナログ信号源を個々に動作させるための
回路4から出力されたデジタル〔A1〜A15〕および
〔a1〜a15〕は、セレクタ5に入力される。セレク
タ5は、制御信号入力端子に“1”が入力されている状
態であれば、ディジタル信号〔A1〜A15〕を〔A′
1〜A′15〕として、また制御信号入力端子に“0”
が入力されている状態であれば、ディジタル信号〔a1
〜a15〕を〔A′1〜A′15〕として出力する。セ
レクタ5から出力されたディジタル信号〔A′1〜A′
15〕は、アナログ信号源2に入力され、ディジタル信
号〔A1〜A15〕の状態によってアナログ信号源2内
部のスイッチ6をオンまたはオフ状態に設定する。この
とき、制御信号入力端子CONTに“1”が入力されて
いる状態であれば、オン状態であるアナログ信号源2の
総和がD/Aコンバータ1のアナログ信号となってアナ
ログ信号出力端子OUTから出力される。そして、この
出力されるアナログ信号は、4ビットのD/Aコンバー
タなので、4ビットの重みを持った信号となる。一方、
制御信号入力端子CONTに“0”が入力されている状
態であれば、オン状態であるアナログ信号源2は1つの
みであり、アナログ信号源2単体が出力するアナログ信
号がD/Aコンバータ1のアナログ信号となってアナロ
グ信号出力端子OUTから出力される。そして、この出
力されるアナログ信号は、アナログ信号源単体の重みを
持った信号となり、図1では1ビットの重みを持った信
号となる。
Next, the D / A converter 1 of the first embodiment
Will be described. In FIG. 1, first, 4-bit digital signals [B1 to B4] are input to digital input terminals BIT1 to BIT4. Digital signal [B1
To B4] are input to a circuit 4 for individually operating the decoder 3 and the analog signal source. According to the truth tables of Tables 1 and 2, [A1 to A15] and [a1
To a15]. Next, the digitals [A1 to A15] and [a1 to a15] output from the circuit 4 for individually operating the decoder 3 and the analog signal source are input to the selector 5. The selector 5 converts the digital signals [A1 to A15] to [A ′] when “1” is being input to the control signal input terminal.
1 to A′15] and “0” is input to the control signal input terminal.
Is input, the digital signal [a1
To a15] as [A′1 to A′15]. The digital signal [A'1 to A '] output from the selector 5
15] is input to the analog signal source 2, and sets the switch 6 inside the analog signal source 2 to the on or off state according to the state of the digital signal [A1 to A15]. At this time, if “1” is being input to the control signal input terminal CONT, the sum of the analog signal sources 2 in the ON state becomes the analog signal of the D / A converter 1 and is output from the analog signal output terminal OUT. Is output. Since the output analog signal is a 4-bit D / A converter, it is a signal having a 4-bit weight. on the other hand,
If "0" is input to the control signal input terminal CONT, only one analog signal source 2 is in the ON state, and the analog signal output from the analog signal source 2 alone is the D / A converter 1 And is output from the analog signal output terminal OUT. The output analog signal is a signal having the weight of the analog signal source alone, and is a signal having a 1-bit weight in FIG.

【0026】よって、図1に示した4ビットのD/Aコ
ンバータのアナログ信号を0.1LSBの精度で測定す
る際、制御信号入力端子CONTに“1”を入力した場
合であれば、7.2ビット以上の分解能を持つ測定器が
必要となり、一方制御信号入力端子に“0”を入力した
場合であれば、4.2ビット以上の分解能を持つ測定器
が必要となる。したがって、ビット数が増大しても、少
なくとも4.2ビットの分解能を持つ測定器によって
0.1LSBの精度で測定でき、測定器に要するコスト
を低減することができる。
Therefore, when measuring the analog signal of the 4-bit D / A converter shown in FIG. 1 with an accuracy of 0.1 LSB, if "1" is input to the control signal input terminal CONT, then 7. A measuring instrument having a resolution of 2 bits or more is required. On the other hand, if "0" is input to the control signal input terminal, a measuring instrument having a resolution of 4.2 bits or more is required. Therefore, even if the number of bits increases, measurement can be performed with a precision of 0.1 LSB using a measuring instrument having a resolution of at least 4.2 bits, and the cost required for the measuring instrument can be reduced.

【0027】実施例2 図6は、この発明に係るD/Aコンバータの第2の実施
例を示す全体構成図である。
Embodiment 2 FIG. 6 is an overall configuration diagram showing a second embodiment of the D / A converter according to the present invention.

【0028】図6に示すD/Aコンバータは3ビットの
並列加算型D/Aコンバータを対象としている。図6を
参照して、D/Aコンバータ1は、デコーダ3と、図9
に示したアナログ信号源2とにより構成されている。B
IT1〜BIT3は、ディジタル信号入力端子であり、
デコーダ3′の入力部に接続され、デコーダ3′の出力
部は、個々のアナログ信号源2の入力部に接続され、ア
ナログ信号源2の出力部はアナログ信号出力端子である
OUTに接続されている。また、デコーダ3′は制御信
号入力端子であるCONTに接続されている。
The D / A converter shown in FIG. 6 is intended for a 3-bit parallel addition type D / A converter. Referring to FIG. 6, D / A converter 1 includes decoder 3 and FIG.
And the analog signal source 2 shown in FIG. B
IT1 to BIT3 are digital signal input terminals,
The output of the decoder 3 'is connected to the input of each analog signal source 2, and the output of the analog signal source 2 is connected to the analog signal output terminal OUT. I have. The decoder 3 'is connected to the control signal input terminal CONT.

【0029】図7は、図6に示したデコーダ3の一例を
示す回路図である。図7に示した回路は、AND回路、
OR回路あるいはそれらの複合回路で構成されている。
図6、図7においてデコーダ3は、ディジタル信号〔B
1〜B4〕をD/Aコンバータ1のディジタル入力端子
BIT1〜BIT3からデコーダ3′の入力部に入力
し、ディジタル信号〔A1〜A7〕をデコーダ3′の出
力部からアナログ信号源2へ出力する。
FIG. 7 is a circuit diagram showing an example of the decoder 3 shown in FIG. The circuit shown in FIG. 7 is an AND circuit,
It is composed of an OR circuit or a composite circuit thereof.
6 and 7, the decoder 3 outputs the digital signal [B
1 to B4] are input from the digital input terminals BIT1 to BIT3 of the D / A converter 1 to the input section of the decoder 3 ', and digital signals [A1 to A7] are output to the analog signal source 2 from the output section of the decoder 3'. .

【0030】表3は、図6におけるデコーダ3′の真理
値表である。デコーダ3′は、D/Aコンバータ1のデ
ィジタル入力端子BIT1〜BIT3に入力されたディ
ジタル信号〔B1〜B3〕を表1に従って、アナログ信
号源2内部のスイッチ6を制御するディジタル信号〔A
1〜A7〕へと変換する。
Table 3 is a truth table of the decoder 3 'in FIG. The decoder 3 'converts the digital signals [B1 to B3] input to the digital input terminals BIT1 to BIT3 of the D / A converter 1 into digital signals [A] for controlling the switch 6 inside the analog signal source 2 according to Table 1.
1 to A7].

【0031】[0031]

【表3】 [Table 3]

【0032】表3の真理値表は、実施例1で示した表2
および従来の技術で示した表1の真理値表を3ビットの
ものに変更したにすぎない。よって、図6のような、重
みが同一であるアナログ信号源2を個々に動作させる機
能と、D/Aコンバータ1の内部回路試験時と通常動作
時の各々の場合により内部回路を切換える機能とを、D
/Aコンバータの内部回路の一部であるデコーダ3′に
持たせた場合でも、実施例1と同様な結果を得ることが
できる。
The truth table of Table 3 is the same as that of Table 2 shown in Example 1.
Further, the truth table of Table 1 shown in the prior art is merely changed to a three-bit table. Therefore, as shown in FIG. 6, a function of operating the analog signal sources 2 having the same weight individually and a function of switching the internal circuit depending on the case of the internal circuit test and the normal operation of the D / A converter 1 are provided. To D
Even when the decoder 3 'which is a part of the internal circuit of the / A converter is provided, the same result as in the first embodiment can be obtained.

【0033】実施例3 図8は、D/Aコンバータの試験方法を示すフローチャ
ートである。
Embodiment 3 FIG. 8 is a flowchart showing a test method for a D / A converter.

【0034】このD/Aコンバータの試験方法は、重み
が同一であるアナログ信号源を個々に動作させる機能
と、D/Aコンバータの内部回路試験時と通常動作時の
各々の場合により内部回路を切換える機能を用いて、D
/Aコンバータを試験する方法である。
This D / A converter test method has a function of individually operating analog signal sources having the same weight, and an internal circuit depending on whether the D / A converter is in the internal circuit test mode or in the normal operation mode. Using the switching function, D
This is a method for testing the A / A converter.

【0035】図8において、通常動作時にテストの対象
となる回路は、ステップS1→ステップS2→ステップ
S3→ステップS4→ステップS5→ステップS6の順
で動作する。通常動作時には、まずステップS2におい
て制御信号を“1”の状態にする。次に、ステップS3
において、ディジタル入力端子に任意のディジタル信号
を入力する。その結果、ステップS4においてアナログ
出力端子からは入力信号に応じたアナログ信号源の総和
に対する重みをもったアナログ信号が出力される。
In FIG. 8, the circuit to be tested during normal operation operates in the order of step S1, step S2, step S3, step S4, step S5, and step S6. During normal operation, first, the control signal is set to "1" in step S2. Next, step S3
, An arbitrary digital signal is input to a digital input terminal. As a result, in step S4, an analog signal having a weight with respect to the sum of analog signal sources corresponding to the input signal is output from the analog output terminal.

【0036】図8において、内部回路試験時にストの
対象となる回路は、ステップS1→ステップS7→ステ
ップS8→ステップS9→ステップS10→ステップS
11→ステップS12の順で動作する。内部回路試験時
には、まずステップS7において制御信号を“0”の状
態にする。次に、ステップS8においてディジタル入力
端子に最下位ビットから最上位ビットまでのコードを含
んだディジタル信号パターンを入力する。このとき使用
するディジタル信号パターンは試験条件により決める。
たとえば、スタティックリニアリティ試験を行なう場合
であれば、入力するディジタル信号パターンは最下位ビ
ットから最上位ビットまで1ビットずつ順次に入力され
る形になる。その結果、D/Aコンバータ内部のアナロ
グ信号源が、複数同時にオンすることはなく、アナログ
出力端子からは入力信号に応じたアナログ信号源の単体
の重みを持ったアナログ信号が出力される(ステップS
9)。たとえば、並列加算型のD/Aコンバータなら
ば、すべて1ビットの重みを持った信号が出力される。
このようにして出力されるアナログ信号を測定する(ス
テップS10)。このとき得られる値は、各アナログ信
号源に対するものなので、通常動作時の各コードに対す
る出力値を測定結果から計算により求める(ステップS
11)。たとえば、nビットの並列加算型D/Aコンバ
ータの場合、測定値(アナログ信号源の出力値)を、
〔M(1)〜M(2n )〕として各コードの出力値〔C
(1)〜C(2n )〕は
[0036] In FIG 8, the circuit comprising a test of the subject at the time of testing an internal circuit, the step S1 → step S7 → step S8 → step S9 → step S10 → step S
11 operates in the order of step S12. At the time of the internal circuit test, the control signal is set to "0" in step S7. Next, in step S8, a digital signal pattern including a code from the least significant bit to the most significant bit is input to the digital input terminal. The digital signal pattern used at this time is determined according to the test conditions.
For example, in the case of performing a static linearity test, a digital signal pattern to be input is sequentially input one bit at a time from the least significant bit to the most significant bit. As a result, a plurality of analog signal sources inside the D / A converter are not turned on at the same time, and an analog signal having a single weight of the analog signal source corresponding to the input signal is output from the analog output terminal (step S1). S
9). For example, in the case of a parallel addition type D / A converter, a signal having a 1-bit weight is output.
The output analog signal is measured (step S10). Since the value obtained at this time is for each analog signal source, the output value for each code during normal operation is calculated from the measurement result (step S
11). For example, in the case of an n-bit parallel addition type D / A converter, the measured value (the output value of the analog signal source) is
[M (1) to M (2 n )] and the output value of each code [C
(1) to C (2 n )]

【0037】[0037]

【数2】 (Equation 2)

【0038】となる。このようにして、本発明を用いて
D/Aコンバータの内部回路試験の結果を得ることがで
きる。
## EQU4 ## Thus, the result of the internal circuit test of the D / A converter can be obtained by using the present invention.

【0039】[0039]

【発明の効果】以上のように、請求項1の発明に係るD
/Aコンバータによれば、重みが同一であるアナログ信
号源を個々に活性化する第2の信号発生手段を付加し、
D/Aコンバータの内部回路試験時と通常動作時の各々
の場合により内部回路を切換える選択手段を付加するこ
とにより、D/Aコンバータの内部回路試験や評価を行
なうのに必要な分解能を持った測定器よりも低い分解能
の測定器を用いてD/Aコンバータの内部回路試験や評
価を行なうことが可能となる。また、一般的に分解能の
低い測定器ほど安価になるため、内部回路試験や評価に
要するコストを低減することができるという効果が得ら
れる。
As described above, the D according to the first aspect of the present invention.
According to the / A converter, a second signal generating means for individually activating analog signal sources having the same weight is added,
By adding a selection means for switching the internal circuit depending on the case of the internal circuit test of the D / A converter and the case of normal operation, a resolution required for performing the internal circuit test and evaluation of the D / A converter is provided. The internal circuit test and evaluation of the D / A converter can be performed using a measuring device having a lower resolution than the measuring device. In general, the lower the resolution of a measuring instrument, the lower the cost. Therefore, the effect of reducing costs required for internal circuit testing and evaluation can be obtained.

【0040】また、請求項2の発明に係るD/Aコンバ
ータによれば、重みが同一であるアナログ信号源を個々
に動作させる機能と、D/Aコンバータの内部回路試験
時と通常動作時の各々の場合により内部回路を切換える
機能とを持たせることにより、上記請求項1の発明によ
るD/Aコンバータよりも内部構成を単純化しかつD/
Aコンバータの内部回路間の配線数を少なくすることが
できる。また、このような構成にすることにより、D/
Aコンバータの内部回路試験や評価を行なうのに必要な
分解能を持った測定器よりも低い分解能の測定器を用い
てD/Aコンバータの内部回路試験や評価を行なうこと
が可能となる。また、一般的に分解能の低い測定器ほど
安価になるため、内部回路試験や評価に要するコストを
低減化することができるという効果が得られる。
Further, according to the D / A converter according to the second aspect of the present invention, the function of individually operating analog signal sources having the same weight can be obtained during the internal circuit test of the D / A converter and during normal operation. By providing the function of switching the internal circuit in each case, the internal configuration is simplified and the D / A converter is more simplified than the D / A converter according to the first aspect of the present invention.
The number of wirings between the internal circuits of the A converter can be reduced. Further, by adopting such a configuration, D /
The internal circuit test and evaluation of the D / A converter can be performed using a measuring instrument having a lower resolution than the measuring instrument having the resolution necessary for performing the internal circuit test and evaluation of the A converter. In general, the lower the resolution of a measuring instrument, the lower the cost, so that the effect of reducing the cost required for internal circuit testing and evaluation can be obtained.

【0041】また、請求項3の発明に係るD/Aコンバ
ータの試験方法によれば、内部回路試験を行なう際に、
複数のアナログ信号源を個々に活性化し、活性化された
個々のアナログ信号源の出力値を測定し、この測定した
出力値を評価することができるので、D/Aコンバータ
の内部回路試験や評価を行なうのに必要な分解能を持っ
た測定器よりも低い分解能の測定器を用いてD/Aコン
バータの内部回路試験や評価が可能となる。また、一般
的に分解能の低い測定器ほど安価になるため、内部回路
試験や評価に要するコストを低減化できるという効果が
得られる。
According to the test method of the D / A converter according to the third aspect of the present invention, when performing the internal circuit test,
Since a plurality of analog signal sources can be individually activated, the output values of the activated individual analog signal sources can be measured, and the measured output values can be evaluated, so that the internal circuit test and evaluation of the D / A converter can be performed. The internal circuit test and evaluation of the D / A converter can be performed using a measuring instrument having a lower resolution than a measuring instrument having a resolution necessary for performing the above. In general, the lower the resolution of a measuring instrument, the lower the cost, so that the effect of reducing costs required for internal circuit testing and evaluation can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明に係るD/Aコンバータの一実施例を
示す全体構成図である。
FIG. 1 is an overall configuration diagram showing one embodiment of a D / A converter according to the present invention.

【図2】図1および図9に示したアナログ信号源の一例
を示すブロック図である。
FIG. 2 is a block diagram showing an example of the analog signal source shown in FIGS. 1 and 9;

【図3】図1および図9に示したデコーダの一例を示す
回路図である。
FIG. 3 is a circuit diagram showing an example of the decoder shown in FIGS. 1 and 9;

【図4】図1に示したアナログ信号源を個々に動作させ
るための回路4の一例を示す回路図である。
FIG. 4 is a circuit diagram showing an example of a circuit 4 for individually operating the analog signal sources shown in FIG.

【図5】図1に示したセレクタの一例を示す回路図であ
る。
FIG. 5 is a circuit diagram illustrating an example of a selector illustrated in FIG. 1;

【図6】この発明に係るD/Aコンバータの第2の実施
例を示す全体構成図である。
FIG. 6 is an overall configuration diagram showing a second embodiment of the D / A converter according to the present invention.

【図7】図6に示したデコーダの一例を示す回路図であ
る。
FIG. 7 is a circuit diagram illustrating an example of a decoder illustrated in FIG. 6;

【図8】この発明に係るD/Aコンバータの試験方法を
示すフローチャートである。
FIG. 8 is a flowchart showing a test method of the D / A converter according to the present invention.

【図9】従来のD/Aコンバータの全体構成図である。FIG. 9 is an overall configuration diagram of a conventional D / A converter.

【符号の説明】[Explanation of symbols]

1 D/Aコンバータ 2 アナログ信号源 3、3′ デコーダ 4 アナログ信号源を個々に動作させるための回路 5 セレクタ 6 スイッチ 7 定電流源 Reference Signs List 1 D / A converter 2 Analog signal source 3, 3 'decoder 4 Circuit for individually operating analog signal sources 5 Selector 6 Switch 7 Constant current source

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−288616(JP,A) 特開 昭58−63227(JP,A) 特開 平2−249984(JP,A) 特開 昭56−102120(JP,A) 特公 昭57−1169(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H03M 1/00 - 1/88 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-288616 (JP, A) JP-A-58-63227 (JP, A) JP-A-2-24984 (JP, A) JP-A 56-63 102120 (JP, A) JP-B 57-1169 (JP, B2) (58) Fields investigated (Int. Cl. 7 , DB name) H03M 1/00-1/88

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 各々が、同じ重みにされたアナログ信号
を発生する複数のアナログ信号源、 ディジタル入力信号をデコードして前記複数のアナログ
信号源のうちの前記デコードの結果に対応するアナログ
信号源を活性化するための第1の信号を発生する第1の
信号発生手段、 前記複数のアナログ信号源を個々に活性化するための第
2の信号を発生する第2の信号発生手段、および前記第
1および第2の信号発生手段に接続され、通常動作時に
前記第1の信号発生手段の出力を選択し、D/Aコンバ
ータの内部回路試験時に前記第2の信号発生手段の出力
を選択し、選択した第1または第2の信号発生手段の出
力を前記複数のアナログ信号源に与える選択手段を含む
D/Aコンバータ。
1. A plurality of analog signal sources each generating an analog signal having the same weight, an analog signal source decoding a digital input signal and corresponding to a result of the decoding among the plurality of analog signal sources. First signal generating means for generating a first signal for activating the second signal source, second signal generating means for generating a second signal for individually activating the plurality of analog signal sources, and Connected to the first and second signal generating means, to select the output of the first signal generating means during a normal operation, and to select the output of the second signal generating means during an internal circuit test of the D / A converter; A D / A converter including a selection unit that supplies an output of the selected first or second signal generation unit to the plurality of analog signal sources.
【請求項2】 各々が、同じ重みにされたアナログ信号
を発生することのできる複数のアナログ信号源、および
ディジタル入力信号をデコードし、前記複数のアナログ
信号源のうちの前記デコードの結果に対応するアナログ
信号源を活性化させる第1の機能と、前記複数のアナロ
グ信号源を個々に活性化するための第2の機能と、通常
動作時には前記第1の機能を選択し、D/Aコンバータ
の内部回路試験時には第2の機能を選択する第3の機能
とを有するデコーダ手段を含むD/Aコンバータ。
2. A plurality of analog signal sources, each capable of generating an analog signal having the same weight, and a digital input signal , wherein the plurality of analog signal sources decode the digital input signal.
Analog corresponding to the result of the decoding of the signal source
A first function for activating a signal source, a second function for individually activating the plurality of analog signal sources, and the first function during a normal operation, and selecting the first function in the D / A converter. A D / A converter including a decoder having a third function of selecting a second function during a circuit test.
【請求項3】 各々が、同じ重みにされたアナログ信号
を発生することのできる複数のアナログ信号源を含み、
ディジタル入力信号に対応するアナログ信号を出力する
通常動作モードと各前記アナログ信号源に対応するアナ
ログ信号を出力する内部回路試験モードとを有するD/
Aコンバータの動作を試験するD/Aコンバータ試験方
法であって、前記内部回路試験モードを選択する第1のステップと、 前記内部回路試験モードにおいて 前記複数のアナログ信
号源を個々に活性化する第2のステップと、 記第2のステップにおいて活性化された前記アナログ
信号源ごとに対応する出力値を測定する第3のステップ
と、 前記測定した出力値に基づいて、前記通常動作モードに
おいて前記ディジタル入力信号に対応して出力されるべ
きアナログ信号を評価する第4のステップとを備えるD
/Aコンバータの試験方法。
3. Each of the plurality of analog signal sources capable of generating the same weighted analog signal ,
Output analog signal corresponding to digital input signal
The normal operation mode and the analog corresponding to each of the analog signal sources
And an internal circuit test mode for outputting a log signal.
A D / A converter method for testing the operation of the A converter, a first step of selecting the internal circuit test mode, individually activating the plurality of analog signal sources in the internal circuit test mode first and second step, before SL on the basis of the third and steps, the output value the measurement for measuring an output value corresponding to each of the analog signal source is active activatable Te second step smell, the normal operation mode To
Output in response to the digital input signal.
D and a fourth step of evaluating can analog signal
/ A converter test method.
【請求項4】 前記第2のステップは、外部からの値の
異なるディジタル入力信号を順次に受けて、前記複数の
アナログ信号源を順次に活性化するための信号を発生す
るステップを含む請求項3記載のD/Aコンバータの試
験方法。
4. The method according to claim 1, wherein the second step includes a step of sequentially receiving digital input signals having different values from outside and generating a signal for sequentially activating the plurality of analog signal sources. 3. The test method of the D / A converter according to 3.
【請求項5】前記通常動作モードを選択する第5のステ
ップと、 前記通常動作モードにおいてディジタル入力信号に対応
するアナログ信号を出力させる第6のステップをさらに
備える請求項3記載のD/Aコンバータの試験方法。
5. A fifth step for selecting the normal operation mode.
And digital input signals in the normal operation mode.
A sixth step of outputting an analog signal
The method for testing a D / A converter according to claim 3.
JP19048493A 1993-07-30 1993-07-30 D / A converter and test method for D / A converter Expired - Fee Related JP3155408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19048493A JP3155408B2 (en) 1993-07-30 1993-07-30 D / A converter and test method for D / A converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19048493A JP3155408B2 (en) 1993-07-30 1993-07-30 D / A converter and test method for D / A converter

Publications (2)

Publication Number Publication Date
JPH0746129A JPH0746129A (en) 1995-02-14
JP3155408B2 true JP3155408B2 (en) 2001-04-09

Family

ID=16258869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19048493A Expired - Fee Related JP3155408B2 (en) 1993-07-30 1993-07-30 D / A converter and test method for D / A converter

Country Status (1)

Country Link
JP (1) JP3155408B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9630784B2 (en) 2015-05-15 2017-04-25 Laitram, L.L.C. Transfer-roller destacker

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2930013B2 (en) * 1996-06-27 1999-08-03 日本電気株式会社 PLA / DAC circuit
JP2006121615A (en) * 2004-10-25 2006-05-11 Sony Corp D/a converter, electronic equipment with d/a converting unit and method of inspecting the d/a converter
JP2011041231A (en) * 2009-08-18 2011-02-24 Renesas Electronics Corp Successive approximation type ad (analog/digital) converter and testing method thereof
US11716553B2 (en) 2019-01-15 2023-08-01 Sony Semiconductor Solution Corporation Imaging device and imaging system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9630784B2 (en) 2015-05-15 2017-04-25 Laitram, L.L.C. Transfer-roller destacker

Also Published As

Publication number Publication date
JPH0746129A (en) 1995-02-14

Similar Documents

Publication Publication Date Title
JP3643698B2 (en) Dynamic memory test circuit address generation apparatus and method
Mao et al. High dynamic performance current-steering DAC design with nested-segment structure
US6707404B1 (en) Integral nonlinearity error correction circuitry and method for DAC
US4335371A (en) Digital error correcting trimming in an analog to digital converter
JP4311511B2 (en) Method and apparatus for digital-analog conversion
JPH0712149B2 (en) High speed and high precision analog digital converter
JP3155408B2 (en) D / A converter and test method for D / A converter
US4538266A (en) Diagnostic apparatus for digital-to-analog converters
KR100525534B1 (en) Logarithmic a/d converter, method of logarithmic a/d conversion, logarithmic d/a converter, method of logarithmic d/a conversion, and system for measuring physical quantity
JPH01131918A (en) A/d converter
JPH01296715A (en) Digital/analog converter
JP2937452B2 (en) Digital to analog converter
JPH1117539A (en) Integrated circuit incorporating d/a converter
JPH10197610A (en) Noise generator and waveform generator employing it
JP2004208060A (en) D/a converter
US20070216561A1 (en) Voltage random access memory (VRAM)
JP3313664B2 (en) Test method for semiconductor device
JPH09116434A (en) Digital/analog conversion circuit
JP3591730B2 (en) A / D converter
JP2874415B2 (en) Digital-to-analog converter
JP3133564B2 (en) DA converter
JP2002005994A (en) Test circuit for semiconductor device
JP3121480B2 (en) Programmable controller
JPH0376428A (en) A/d converter
JPH0522146A (en) A/d converter

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010123

LAPS Cancellation because of no payment of annual fees