JP3153115B2 - Circuit board - Google Patents
Circuit boardInfo
- Publication number
- JP3153115B2 JP3153115B2 JP31071695A JP31071695A JP3153115B2 JP 3153115 B2 JP3153115 B2 JP 3153115B2 JP 31071695 A JP31071695 A JP 31071695A JP 31071695 A JP31071695 A JP 31071695A JP 3153115 B2 JP3153115 B2 JP 3153115B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- film
- circuit board
- molybdenum
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、コンピュータのC
PUモジュール等、有機高分子から成る絶縁膜を備える
回路基板に関する。[0001] The present invention relates to a computer C
The present invention relates to a circuit board provided with an insulating film made of an organic polymer, such as a PU module.
【0002】[0002]
【従来の技術及び発明が解決しようとする課題】従来、
回路基板の配線導体としては、金の表面を有する配線材
が多用されている。また、配線用の絶縁材料としては、
絶縁性を有する有機高分子化合物、とりわけポリイミド
系樹脂が多用されている。2. Description of the Related Art
As a wiring conductor of a circuit board, a wiring material having a gold surface is often used. Also, as an insulating material for wiring,
Insulating organic polymer compounds, especially polyimide resins, are widely used.
【0003】ところで、金の表面を有する配線材を用
い、その金の上に直接絶縁膜としてポリイミド系樹脂を
用いた場合、金とポリイミド系樹脂との密着性がよくな
いため、金とポリイミド系樹脂との間に剥離が起こり、
回路基板の特性や信頼性を低下させることがあった。ま
た、配線材の表面である金にポリイミド系樹脂を一旦形
成してから除去して金を露出させた場合、その露出部分
はポリイミド系樹脂の残留物により半田ぬれ性やワイヤ
ボンディング性(以下「W/B性」という)が十分でな
いことがあった。When a wiring material having a gold surface is used and a polyimide resin is directly used as an insulating film on the gold, the adhesion between the gold and the polyimide resin is not good. Peeling occurs with the resin,
The characteristics and reliability of the circuit board may be reduced. In addition, when a polyimide resin is once formed on gold on the surface of the wiring member and then removed to expose the gold, the exposed portion is exposed to solder wettability or wire bonding property (hereinafter, referred to as “wire bonding property”) due to the residue of the polyimide resin. W / B property ”).
【0004】この点に鑑み、従来より種々の研究がなさ
れている。即ち、特開昭63−148659号には、配
線材をポリイミド系樹脂と密着性の良い金属被膜(チタ
ン、クロム、窒化チタン、窒化ケイ素、酸化ケイ素な
ど)で覆った上でポリイミド系樹脂により被覆した構造
が開示されている。また、特開昭59−167096号
には、配線材としての金をパラジウムで覆った上でポリ
イミド系樹脂により被覆した構造が開示されている。[0004] In view of this point, various studies have hitherto been made. That is, JP-A-63-148659 discloses that a wiring material is covered with a metal film having good adhesion to a polyimide resin (such as titanium, chromium, titanium nitride, silicon nitride, silicon oxide) and then coated with a polyimide resin. A disclosed structure is disclosed. JP-A-59-167096 discloses a structure in which gold as a wiring material is covered with palladium and then covered with a polyimide resin.
【0005】しかしながら、金の表面を有する配線材を
用い、チタン、クロム、窒化チタン又はパラジウムを金
属被膜として用いた場合、金属被膜を形成するこれらの
金属はポリイミド系樹脂の硬化温度(キュア温度)で金
に熱拡散するという問題があった。このように金属被膜
が金に熱拡散すると、金の性質が変化するのみならず、
金属被膜からみれば金が金属被膜に拡散することになる
ため、金属被膜の性質も変化した。このため、金属被膜
の一部を除去して金を露出させたときその露出部分は半
田ぬれ性やW/B性が十分でなくなったり、金属被膜の
ポリイミド系樹脂に対する密着性が低下したりすること
があった。一方、窒化ケイ素、酸化ケイ素を金属被膜と
して用いた場合には、ポリイミド前駆体をキュアする際
にクラックが発生するという問題があった。However, when a wiring material having a gold surface is used and titanium, chromium, titanium nitride or palladium is used as a metal coating, these metals forming the metal coating are cured at the curing temperature (curing temperature) of the polyimide resin. In this case, there is a problem that heat is diffused into gold. When the metal film thermally diffuses into the gold, not only does the property of the gold change,
From the viewpoint of the metal coating, the properties of the metal coating also changed because gold diffused into the metal coating. For this reason, when the gold is exposed by removing a part of the metal film, the exposed portion may not have sufficient solder wettability and W / B property, or the adhesion of the metal film to the polyimide resin may be reduced. There was something. On the other hand, when silicon nitride or silicon oxide is used as the metal coating, there is a problem that cracks occur when the polyimide precursor is cured.
【0006】また、特開昭59−198795号には、
配線材である金をポリイミド系樹脂と密着性のよいニッ
ケルで覆った上で、ポリイミド系樹脂により被覆した構
造が開示されている。しかしながら、ニッケルは強磁性
材料であるため、表皮効果により高周波領域で伝送損失
が大きくなるという問題があった。Japanese Patent Application Laid-Open No. 59-198795 discloses that
There is disclosed a structure in which gold as a wiring material is covered with nickel having good adhesion to a polyimide resin and then covered with a polyimide resin. However, since nickel is a ferromagnetic material, there is a problem that transmission loss increases in a high frequency region due to a skin effect.
【0007】本発明は上記課題に鑑みなされたものであ
り、絶縁膜に膨れや剥がれが発生したり金属被膜にクラ
ックが発生したりすることことがなく、高周波特性を低
下させることもない回路基板を提供することを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a circuit board which does not cause swelling or peeling of an insulating film, cracks of a metal film, and lowers high frequency characteristics. The purpose is to provide.
【0008】[0008]
【課題を解決するための手段、発明の実施の形態及び発
明の効果】上記課題を解決するため、本発明は、基板上
に所定パターンとなるように形成された配線材と、該配
線材を被覆する金属被膜と、前記配線材及び前記金属被
膜を被覆する有機高分子から成る絶縁膜とを備えた回路
基板において、前記配線材は、金の表面を有し、前記金
属被膜は、前記絶縁膜及び金に対する密着性に優れ、前
記有機高分子の硬化温度で金に拡散せず且つクラックも
発生せず、しかも強磁性材料でない被膜であり、前記配
線材の表面である金の一部は、一旦形成された前記金属
被膜が除去されて露出していることを特徴とする。Means for Solving the Problems, Embodiments of the Invention, and Effects of the Invention In order to solve the above problems, the present invention provides a wiring member formed on a substrate so as to have a predetermined pattern, In a circuit board provided with a metal film to be coated and an insulating film made of an organic polymer covering the wiring material and the metal film, the wiring material has a gold surface, and the metal film has the insulating property. excellent adhesion to the membrane and gold, said and cracks do not diffuse into the gold at a curing temperature of the organic polymer does not occur, moreover a coating not ferromagnetic material, the distribution
Part of the gold on the surface of the wire is
The coating is removed and exposed .
【0009】本発明で用いる配線材としては、例えば、
チタン−パラジウム−金、チタン−銅−ニッケル−金
(いずれも金が表面)などが挙げられる。また、絶縁膜
を形成する有機高分子としては、例えば、ポリイミド系
樹脂、ベンゾシクロブテン(BCB)、環状オレフィン
系樹脂、変性ポリイミド(フッ素化ポリイミドやシロキ
サンが入ったものなど)等が挙げられ、これらは感光性
であると非感光性であるとを問わない。As the wiring material used in the present invention, for example,
Titanium-palladium-gold, titanium-copper-nickel-gold (all with gold on the surface) and the like. Examples of the organic polymer forming the insulating film include a polyimide-based resin, benzocyclobutene (BCB), a cyclic olefin-based resin, and a modified polyimide (such as one containing a fluorinated polyimide or siloxane). These may be photosensitive or non-photosensitive.
【0010】また、絶縁膜及び金に対する密着性に優れ
るとは、パターン加工時(例えば絶縁膜の孔あけ時等)
に剥がれや浮き等がないこと、あるいは85℃、85%
Rhにおける高温高湿試験でポリイミドの剥がれや浮き
等がないことをいう。具体的には、金属被膜を形成する
金属が、その性質上、密着強度試験(基板上の金に当該
金属で被膜を形成しその上にポリイミドを塗布(20μ
m)しキュアしたものをテストサンプルとして作製し、
このポリイミド5mm幅につき密着強度を測定する試
験)において2kg/mm以上の密着強度を有すること
をいう。密着強度が2kg/mm以上の金属により本発
明の金属被膜を形成すれば、絶縁膜に剥がれや膨れが生
じることがない。この密着強度は、モリブデンの場合8
〜15kg/mm、タングステンの場合7〜13kg/
mm、クロムの場合>20kg/mm(ポリイミドが破
断)、被膜なし(つまり金のみ)の場合0.2〜0.3
kg/mmである。In addition, the fact that the adhesiveness to the insulating film and the gold is excellent means that a pattern is processed (for example, when holes are formed in the insulating film).
No peeling or floating, or 85 ° C, 85%
It means that there is no peeling or floating of the polyimide in the high temperature and high humidity test at Rh. Specifically, due to the nature of the metal that forms the metal film, an adhesion strength test (a film is formed on gold on the substrate with the metal and a polyimide is applied thereon (20 μm).
m) to prepare a cured sample as a test sample,
In this test for measuring the adhesion strength with respect to a width of 5 mm of the polyimide, it means that the polyimide has an adhesion strength of 2 kg / mm or more. If the metal film of the present invention is formed of a metal having an adhesion strength of 2 kg / mm or more, the insulating film does not peel or swell. This adhesion strength is 8 for molybdenum.
~ 15kg / mm, 7-13kg / for tungsten
mm, chromium> 20 kg / mm (polyimide breaks), no coating (ie gold only) 0.2-0.3
kg / mm.
【0011】更に、有機高分子の硬化温度は、200〜
400℃、例えば有機高分子がポリイミド系樹脂の場
合、非感光性であれば約350℃、感光性であれば約4
00℃である。かかる有機高分子の硬化温度で金属被膜
が金に拡散するとすれば、金が変質すると同時に金属被
膜も変質する。すると、金属被膜の一部を除去して金を
露出させたときその露出部分は半田ぬれ性やW/B性が
悪化したり、金属被膜の絶縁膜に対する密着性が悪くな
ったりするおそれがある。このため、金属被膜は有機高
分子の硬化温度で金に拡散しないことが要求される。ま
た、有機高分子の硬化温度でクラックが発生すると、金
属被膜と金との剥がれが生じたり、表面が凹凸になるこ
とにより高周波信号の伝送ロスが生じたりするという不
都合が生じる。このため、金属被膜は有機高分子の硬化
温度でクラックが発生しないことが要求される。更に、
金属被膜が強磁性材料の場合には表皮効果により高周波
領域で伝送損失が大きくなるため、金属被膜は強磁性材
料でないことが要求される。Further, the curing temperature of the organic polymer is from 200 to
400 ° C., for example, when the organic polymer is a polyimide resin, about 350 ° C. for non-photosensitive and about 4 ° C. for photosensitive
00 ° C. If the metal film diffuses into the gold at the curing temperature of the organic polymer, the metal film is deteriorated at the same time as the gold is deteriorated. Then, when gold is exposed by removing a part of the metal film, the exposed portion may have poor solder wettability or W / B property, or may have poor adhesion of the metal film to the insulating film. . For this reason, it is required that the metal film does not diffuse into gold at the curing temperature of the organic polymer. In addition, when cracks occur at the curing temperature of the organic polymer, the metal film and the gold are peeled off, or the surface becomes uneven, so that the transmission loss of a high-frequency signal occurs. For this reason, it is required that the metal film does not crack at the curing temperature of the organic polymer. Furthermore,
When the metal film is made of a ferromagnetic material, transmission loss increases in a high-frequency region due to a skin effect. Therefore, the metal film is required not to be a ferromagnetic material.
【0012】本発明の金属被膜は1層であっても多層で
あってもよい。金属被膜が1層の場合、金属被膜はモリ
ブデン、タングステン、又はモリブデン−タングステン
の2成分から成る合金により形成されたものが好まし
い。酸化タンタルは有機高分子の硬化温度でクラックが
発生するので好ましくない。一方、金属被膜が多層の場
合、少なくとも、配線材の金の表面に接する層と絶縁膜
に接する層の2層を有することになる。配線材の金の表
面に接する層は、金に対する密着性に優れ、有機高分子
の硬化温度で金に拡散せず且つクラックも発生しない金
属で形成される必要があり、例えばモリブデン、タング
ステン、モリブデン−タングステンの2成分から成る合
金などが挙げられる。また、絶縁膜と接する層は、絶縁
膜に対する密着性に優れ、有機高分子の硬化温度でクラ
ックも発生せず、しかも強磁性材料でない金属で形成さ
れる必要があり、例えばモリブデン、タングステン、モ
リブデン−タングステンの2成分から成る合金のほか、
チタン、クロムなどが挙げられ、このうち絶縁膜(とり
わけポリイミド)との密着性を考慮すればクロムが好ま
しい。尚、チタンやクロムはその性質上、金に対して熱
拡散するが、ここでは配線材の金の表面と接することは
ないため、金に対して熱拡散するおそれはない。The metal coating of the present invention may be a single layer or a multilayer. When the metal film is a single layer, the metal film is preferably formed of molybdenum, tungsten, or an alloy composed of two components of molybdenum-tungsten. Tantalum oxide is not preferred because cracks occur at the curing temperature of the organic polymer. On the other hand, when the metal coating is a multilayer, it has at least two layers, a layer in contact with the gold surface of the wiring member and a layer in contact with the insulating film. The layer of the wiring material that contacts the surface of gold must be formed of a metal that has excellent adhesion to gold, does not diffuse into gold at the curing temperature of the organic polymer, and does not crack. For example, molybdenum, tungsten, and molybdenum Alloys comprising two components of tungsten; Further, the layer in contact with the insulating film must have excellent adhesion to the insulating film, do not crack at the curing temperature of the organic polymer, and be formed of a metal that is not a ferromagnetic material. For example, molybdenum, tungsten, molybdenum -In addition to the two-component alloy of tungsten,
Titanium, chromium and the like can be mentioned. Of these, chromium is preferable in consideration of adhesion to an insulating film (particularly polyimide). Incidentally, titanium and chromium thermally diffuse to gold due to their properties, but since they do not come into contact with the surface of gold of the wiring material, there is no risk of thermal diffusion to gold.
【0013】本発明の回路基板によれば、以下の効果が
得られる。 配線材の表面の金を覆う金属被膜は、金及び絶縁膜と
密着性が良好であるため、絶縁膜に膨れや剥がれが発生
することがない。 金属被膜は有機高分子の硬化温度で金に対して熱拡散
しない。このため、金属被膜は変質することがなく本来
の性質のままであり、絶縁膜との密着性が悪くなること
がない。また、金も変質することがないため、金属被膜
の一部を除去して金を露出させたときその露出部分は半
田ぬれ性やW/B性に優れる。このため、露出部分にI
Cをろう付けしたり、そのICをワイヤで接続したり、
コンデンサ等の電子部品を半田付けしたりする際に、ろ
う付け・半田付け作業をスムーズに行うことができしか
も十分な強度で取り付けることができる。 有機高分子を硬化する際に金属被膜にクラックが発生
することがないため信頼性が高く、強磁性を有さないた
め表皮効果により高周波特性を低下させることもない。According to the circuit board of the present invention, the following effects can be obtained. Since the metal coating covering the gold on the surface of the wiring member has good adhesion to the gold and the insulating film, the insulating film does not swell or peel off. The metal coating does not thermally diffuse into gold at the curing temperature of the organic polymer. For this reason, the metal film does not deteriorate and keeps its original properties, and the adhesion to the insulating film does not deteriorate. Also, since the gold does not deteriorate, when the gold is exposed by removing a part of the metal film, the exposed portion is excellent in solder wettability and W / B property. For this reason, I
Brazing C, connecting the IC with wires,
When soldering an electronic component such as a capacitor, brazing and soldering operations can be performed smoothly and the component can be mounted with sufficient strength. When the organic polymer is cured, no cracks are generated in the metal coating, so that the reliability is high. Since it does not have ferromagnetism, the high-frequency characteristics are not reduced by the skin effect.
【0014】[0014]
【実施例】以下に、本発明の好適な実施例を図面に基づ
いて説明する。尚、本発明の実施の形態は、下記の実施
例に何ら限定されるものではなく、本発明の技術的範囲
に属する限り種々の形態を採り得ることはいうまでもな
い。 [参考例1]参考例1 の多層型の回路基板を図1に基づいて説明す
る。図1は参考例1の回路基板の概略断面図である。こ
の回路基板10は、アルミナを主成分とする基板11
と、この基板11に積層された複数の回路層12、12
……から構成されている。基板11の上面に設けられた
回路層12は、基板11上に形成されたチタン薄膜13
(厚さ約2000Å)と、このチタン薄膜13の上層と
して形成されたパラジウム薄膜14(厚さ約3000
Å)と、このパラジウム薄膜14の上層として形成され
た金メッキ15(厚さ約5μm)と、この金メッキ15
の上層として形成されたビアメッキ(銅)16と、金メ
ッキ15の表面及びビアメッキ16を被覆するモリブデ
ン被膜17(厚さ約3000Å)と、モリブデン被膜1
7及び金メッキ15の側面を覆うポリイミド絶縁膜18
とにより構成されている。ここで、チタン薄膜13、パ
ラジウム薄膜14、金メッキ15が本発明の配線材に相
当し、モリブデン被膜17が本発明の金属被膜に相当す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. The embodiments of the present invention are not limited to the following examples at all, and it goes without saying that various embodiments can be adopted as long as they belong to the technical scope of the present invention. [Reference Example 1] will be described with reference to the circuit board of the multilayer of Example 1 in Figure 1. FIG. 1 is a schematic sectional view of a circuit board of Reference Example 1 . The circuit board 10 is made of a substrate 11 mainly composed of alumina.
And a plurality of circuit layers 12, 12 laminated on the substrate 11.
……. The circuit layer 12 provided on the upper surface of the substrate 11 includes a titanium thin film 13 formed on the substrate 11.
(Thickness of about 2000 mm) and a palladium thin film 14 (thickness of about 3000) formed as an upper layer of the titanium thin film 13.
Å), a gold plating 15 (about 5 μm thick) formed as an upper layer of the palladium thin film 14,
(Copper) 16 formed as an upper layer, a molybdenum coating 17 (about 3000 mm thick) covering the surface of the gold plating 15 and the via plating 16, and a molybdenum coating 1
7 and a polyimide insulating film 18 covering the side surfaces of the gold plating 15
It is composed of Here, the titanium thin film 13, the palladium thin film 14, and the gold plating 15 correspond to the wiring material of the present invention, and the molybdenum coating 17 corresponds to the metal coating of the present invention.
【0015】次に上記回路基板10を形成する方法を図
2に基づいて説明する。図2は回路基板10の製造工程
図である。まず、基板11にチタン、パラジウムの順で
スパッタリングを施す(図2(a)参照)。続いてネガ
タイプのゴム系レジスト21を塗布し、露光・現像し、
このレジスト21上に所定パターンP1を形成する(図
2(b)参照)。続いてこの所定パターンP1に金メッ
キを施し(図2(c)参照)、前記レジスト21を除去
後ポジタイプのノボラック系レジスト22を塗布し、露
光・現像し、このレジスト22上に所定パターンP2を
形成する(図2(d)参照)。続いてこの所定パターン
P2にビアメッキ(銅)16を施し(図2(e)参
照)、前記レジスト22を除去後チタン薄膜及びパラジ
ウム薄膜のうち金メッキが施されていない部分をエッチ
ングにより除去する(図2(f)参照)。その後、モリ
ブデンをスパッタリングし(図2(g)参照)、ネガタ
イプのレジスト23を塗布し、露光・現像し、このレジ
スト23が金メッキの表面及びビアメッキ(銅)を被覆
するようにレジスト23上に所定パターンを形成する
(図2(h)参照)。そして、レジスト23で被覆され
ていないモリブデンをエッチングし、その後レジスト2
3を除去する(図2(i)参照)。モリブデンをエッチ
ングするときのエッチャントは、フェリシアン化カリウ
ム(100g/l)と水酸化カリウム(100g/l)
の混液を用いる。続いて、ポリイミド前駆体を塗布し、
所定温度(約350℃)でキュアし、ポリイミド絶縁膜
18を形成する(図2(j)参照)。これにより、1つ
の回路層12が形成される。その後、表面を研磨し、ビ
アメッキ16を表面に露出させた後、再び、同じ手順
(但し、Ti−PdスパッタリングをCr(250Å)
−Pd(3000Å)スパッタリングに変える)で回路
層12を形成していく。Next, a method for forming the circuit board 10 will be described with reference to FIG. FIG. 2 is a manufacturing process diagram of the circuit board 10. First, sputtering is performed on the substrate 11 in the order of titanium and palladium (see FIG. 2A). Subsequently, a negative type rubber-based resist 21 is applied, exposed and developed,
A predetermined pattern P1 is formed on the resist 21 (see FIG. 2B). Subsequently, the predetermined pattern P1 is plated with gold (see FIG. 2C), and after removing the resist 21, a positive type novolak type resist 22 is applied, exposed and developed to form a predetermined pattern P2 on the resist 22. (See FIG. 2D). Subsequently, via plating (copper) 16 is applied to the predetermined pattern P2 (see FIG. 2 (e)). After the resist 22 is removed, portions of the titanium thin film and the palladium thin film which are not subjected to gold plating are removed by etching (FIG. 2 (f)). Thereafter, molybdenum is sputtered (see FIG. 2 (g)), a negative type resist 23 is applied, exposed and developed, and a predetermined resist is applied on the resist 23 so as to cover the surface of gold plating and via plating (copper). A pattern is formed (see FIG. 2 (h)). Then, molybdenum not covered with the resist 23 is etched, and then the resist 2
3 is removed (see FIG. 2 (i)). The etchants for molybdenum etching are potassium ferricyanide (100 g / l) and potassium hydroxide (100 g / l).
Use a mixture of Subsequently, a polyimide precursor is applied,
After curing at a predetermined temperature (about 350 ° C.), a polyimide insulating film 18 is formed (see FIG. 2J). Thereby, one circuit layer 12 is formed. Thereafter, the surface is polished to expose the via plating 16 on the surface, and the same procedure is again performed (however, Ti-Pd sputtering is performed using Cr (250 °)).
−Pd (change to 3000 °) sputtering) to form the circuit layer 12.
【0016】尚、金メッキ15が大きなベタパターン
(例えば2〜3cm角のソリッドパターン)の場合に
は、ポリイミド絶縁膜18との接触面積が大きいので剥
がれや膨れが生じやすいため、モリブデン被膜17の存
在は特に有効となる。かかる多層型の回路基板10は、
LSIを実装する基板において高密度配線、高速信号伝
送を実現できるものであり、コンピュータのCPUモジ
ュール等に用いることができる。When the gold plating 15 has a large solid pattern (for example, a solid pattern having a size of 2 to 3 cm square), the molybdenum coating 17 is present because the contact area with the polyimide insulating film 18 is large, so that peeling or swelling is likely to occur. Is particularly effective. Such a multilayer circuit board 10 is
It can realize high-density wiring and high-speed signal transmission on a board on which an LSI is mounted, and can be used for a CPU module or the like of a computer.
【0017】かかる多層型の回路基板10によれば、以
下の効果が得られる。ビアメッキ16及び金メッキ1
5を覆うモリブデン被膜17は、ポリイミド絶縁膜18
と比較的密着性が良好であるため、ポリイミド絶縁膜1
8に膨れや剥がれが生じることはない。ポリイミド前
駆体をキュアする際に金に対して熱拡散しないため、モ
リブデン被膜17は変質することなく本来の性質のまま
である。このためモリブデン被膜17とポリイミド絶縁
膜18との密着性が悪くなることがない。モリブデン
被膜17はポリイミド前駆体のキュア時にクラックが発
生することもなく、強磁性材料でもないので高周波特性
を低下させることもない。 [参考例2]参考例2 の多層型の回路基板20を図3に基づいて説明
する。図3は参考例2の回路基板の概略断面図である。
この回路基板20は、参考例1の回路基板10のモリブ
デン被膜17の上層にクロム被膜17’を設けた以外
は、参考例1と同様であるため、同じ構成要素には同じ
符号を付し、その説明を省略する。尚、参考例2では、
モリブデン被膜17及びクロム被膜17’が本発明の金
属被膜に相当する。According to the multilayer circuit board 10, the following effects can be obtained. Via plating 16 and gold plating 1
5 is covered with a polyimide insulating film 18
Relatively good adhesion to polyimide insulating film 1
8 does not swell or peel off. Since the polyimide precursor is not thermally diffused into gold when curing, the molybdenum coating 17 does not deteriorate and keeps its original properties. Therefore, the adhesion between the molybdenum film 17 and the polyimide insulating film 18 does not deteriorate. The molybdenum film 17 does not crack when the polyimide precursor is cured, and does not lower the high-frequency characteristics because it is not a ferromagnetic material. It will be described with reference to Reference Example 2 multilayer circuit board 20 of the reference example 2 in FIG. FIG. 3 is a schematic sectional view of the circuit board of Reference Example 2 .
The circuit board 20, except having a chromium coating 17 'on the upper layer of molybdenum coating 17 of the circuit board 10 of Example 1, is the same as in Reference Example 1, and the same elements are denoted by the same reference numerals, The description is omitted. In Reference Example 2 ,
The molybdenum coating 17 and the chromium coating 17 'correspond to the metal coating of the present invention.
【0018】この参考例2の回路基板20では、モリブ
デン被膜17の上層に設けたクロム被膜17’がポリイ
ミド絶縁膜18と密着するのであるが、クロムはモリブ
デンに比べてポリイミド絶縁膜18との密着強度が高い
ため、一層信頼性が高くなる。また、クロムは金と直接
接触している場合にはポリイミド前駆体をキュアする際
に金に熱拡散してしまうが、本参考例ではクロムは金と
接触していないので金に熱拡散するおそれがない。更
に、モリブデン被膜17、クロム被膜17’はともにポ
リイミド前駆体のキュア時にクラックが発生することも
なく、強磁性材料でもないので高周波特性を低下させる
こともない。In the circuit board 20 of the reference example 2 , the chromium film 17 'provided on the molybdenum film 17 adheres more closely to the polyimide insulating film 18, but chromium adheres more closely to the polyimide insulating film 18 than molybdenum. Due to the high strength, the reliability is further improved. In addition, when chromium is in direct contact with gold, it thermally diffuses into gold when curing the polyimide precursor, but in this reference example , chromium does not contact with gold, so it may diffuse into gold. There is no. Further, the molybdenum film 17 and the chromium film 17 'do not crack when the polyimide precursor is cured, and do not deteriorate the high frequency characteristics because they are not ferromagnetic materials.
【0019】尚、クロムとモリブデンとは同じエッチャ
ントによりエッチングされるため、本参考例の多層型の
回路基板20を形成するには、参考例1においてモリブ
デンをスパッタリングし(図2(g)参照)、その後更
にクロムをスパッタリングする工程を増やすだけでよ
い。 [実施例1]実施例1 の回路基板30を図4に基づいて説明する。図
4は実施例1の回路基板の概略断面図である。実施例1
の回路基板30は、タングステンのビアホール39が設
けられた基板31と、この基板31上に形成された回路
層32から構成されている。回路層32は、基板31上
に形成されたチタン薄膜33(厚さ約2000Å)と、
このチタン薄膜33の上層として形成されたパラジウム
薄膜34(厚さ約3000Å)と、このパラジウム薄膜
34の上層として形成された金メッキ35(厚さ約5μ
m)と、基板31のうち金メッキ35などで覆われてい
ない部分を被覆すると共に金メッキ35の表面の一部を
被覆するポリイミド絶縁膜38と、ポリイミド絶縁膜3
8と金メッキ35の表面との間に形成された金属被膜
(モリブデン又はタングステン)37とにより構成され
ている。尚、金メッキ35の表面のうち金属被膜37で
被覆されていない部分を金メッキ露出面35aと称す
る。ここで、チタン薄膜33、パラジウム薄膜34、金
メッキ35が本発明の配線材に相当する。[0019] Incidentally, since it is etched by the same etchant as chromium and molybdenum, to form a circuit board 20 of the multilayer of the present reference example, by sputtering a molybdenum in Reference Example 1 (FIG. 2 (g) refer) Then, it is only necessary to further increase the step of sputtering chromium. Embodiment 1 A circuit board 30 according to Embodiment 1 will be described with reference to FIG. FIG. 4 is a schematic sectional view of the circuit board according to the first embodiment . Example 1
The circuit board 30 includes a substrate 31 provided with a via hole 39 made of tungsten, and a circuit layer 32 formed on the substrate 31. The circuit layer 32 includes a titanium thin film 33 (thickness of about 2000 Å) formed on the substrate 31,
A palladium thin film 34 (thickness of about 3000 Å) formed as an upper layer of the titanium thin film 33 and a gold plating 35 (thickness of about 5 μm) formed as an upper layer of the palladium thin film 34.
m), a polyimide insulating film 38 covering a portion of the substrate 31 not covered with the gold plating 35 and a part of the surface of the gold plating 35, and a polyimide insulating film 3
8 and a metal coating (molybdenum or tungsten) 37 formed between the gold plating 35 and the surface. The portion of the surface of the gold plating 35 that is not covered with the metal coating 37 is referred to as a gold plating exposed surface 35a. Here, the titanium thin film 33, the palladium thin film 34, and the gold plating 35 correspond to the wiring member of the present invention.
【0020】この回路基板30のうち、ある金メッキ露
出面35aにはIC41が金−錫によりろう付けされ、
ワイヤ42、42により隣合う金メッキ露出面35aに
ボンディングされている。また、ある絶縁膜18の表面
にはチップ型コンデンサ43が配置され、このチップ型
コンデンサ43の電極は半田付けにより隣合う金メッキ
露出面35aに接続されている。An IC 41 is brazed to a certain gold plating exposed surface 35a of the circuit board 30 by gold-tin.
The adjacent gold-plated exposed surfaces 35a are bonded by wires 42, 42. A chip-type capacitor 43 is arranged on the surface of a certain insulating film 18, and the electrodes of this chip-type capacitor 43 are connected to the adjacent gold plating exposed surface 35a by soldering.
【0021】次に上記回路基板30を形成する方法を図
5に基づいて説明する。図5は実施例1の回路基板30
の製造工程図である。まず、タングステンのビアホール
39を有する基板31にチタン、パラジウムの順でスパ
ッタリングを施す(図5(a)参照)。続いてネガタイ
プのゴム系レジスト51を塗布し、露光・現像し、この
レジスト51上に所定パターンを形成した後、この所定
パターンに金メッキを施す(図5(b)参照)。続い
て、前記レジスト51を除去し、パラジウム薄膜・チタ
ン薄膜のうち金メッキで覆われていない部分をエッチン
グにより除去する(図5(c)参照)。その後、モリブ
デン(又はタングステン)をスパッタリングし、レジス
トを塗布し、露光・現像し、このレジスト上に金メッキ
の表面のみをモリブデン(又はタングステン)が被覆す
るパターンを形成し、レジストで被覆されていないモリ
ブデン(又はタングステン)をエッチングにより除去す
る(図5(d)参照)。その後、ポリイミド前駆体を塗
布し、所定温度(約350℃)でキュアし、続いてRI
E等のドライエッチングにより所定パターンを形成し、
ポリイミド絶縁膜38を形成する(図5(e)参照)。
そして、ポリイミド絶縁膜38で覆われていないモリブ
デン(又はタングステン)被膜をエッチングにより除去
して金メッキを露出させ、金メッキ露出面35aとする
(図5(f)参照)。これにより、実施例1の回路基板
30が形成される。Next, a method for forming the circuit board 30 will be described with reference to FIG. FIG. 5 shows the circuit board 30 of the first embodiment .
FIG. First, sputtering is performed on the substrate 31 having the tungsten via hole 39 in the order of titanium and palladium (see FIG. 5A). Subsequently, a negative type rubber-based resist 51 is applied, exposed and developed, a predetermined pattern is formed on the resist 51, and then the predetermined pattern is plated with gold (see FIG. 5B). Subsequently, the resist 51 is removed, and a portion of the palladium thin film / titanium thin film that is not covered with the gold plating is removed by etching (see FIG. 5C). After that, molybdenum (or tungsten) is sputtered, a resist is applied, exposed and developed, a pattern is formed on this resist in which only the surface of gold plating is covered with molybdenum (or tungsten), and molybdenum not covered with resist is formed. (Or tungsten) is removed by etching (see FIG. 5D). Thereafter, a polyimide precursor is applied and cured at a predetermined temperature (about 350 ° C.).
A predetermined pattern is formed by dry etching such as E,
A polyimide insulating film 38 is formed (see FIG. 5E).
Then, the molybdenum (or tungsten) film that is not covered with the polyimide insulating film 38 is removed by etching to expose the gold plating, thereby forming a gold plating exposed surface 35a (see FIG. 5F). Thus, the circuit board 30 of the first embodiment is formed.
【0022】かかる回路基板30によれば、以下の効果
が得られる。金メッキ35を覆う金属被膜(モリブデ
ン又はタングステン)37は、ポリイミド絶縁膜38と
密着性が良好であるため、ポリイミド絶縁膜38に膨れ
や剥がれが生じることはない。モリブデン(又はタン
グステン)はポリイミド前駆体をキュアする際に金に対
して熱拡散しないため、キュア後にこれらの金属被膜を
除去して金メッキ露出面35aを形成したとき、この金
メッキ露出面35aの半田ぬれ性、W/B性が良好な状
態となる(後述の試験例参照)。モリブデン(又はタ
ングステン)は、ポリイミド前駆体のキュア時にクラッ
クが発生することがないため信頼性が高く、また、強磁
性材料でもないので高周波特性を低下させることもな
い。 [試験例] ・半田ぬれ性、W/B性について (1) 半田ぬれ性試験 テストサンプルを260℃にてSn−Pb(60%/4
0%)に10秒浸漬し、露出した金メッキ表面が90%
以上半田ぬれした場合を適、それ以外の場合を不適(N
G)と判定した。尚、フラックスはロジン系フラックス
を使用した。 (2) W/B性試験 テストサンプルにφ30μmのアルミニウムワイヤを超
音波ボンディングした後、このワイヤを引張り、ワイヤ
が切れた場合を適、ワイヤが切れずに接合が外れた場合
を不適(NG)と判定した。 (3) テストサンプル(実施例1−1、1−2、比較例1
〜3) テストサンプルは、50mm四方の基板に図5(a)〜
(f)と同様の方法により1×2mmの金メッキ露出面
を100個設けたものを用いた。According to the circuit board 30, the following effects can be obtained. Since the metal coating (molybdenum or tungsten) 37 covering the gold plating 35 has good adhesion to the polyimide insulating film 38, the polyimide insulating film 38 does not swell or peel off. Since molybdenum (or tungsten) does not thermally diffuse into gold when curing the polyimide precursor, when the metal coating is removed to form the gold-plated exposed surface 35a after curing, the soldering of the gold-plated exposed surface 35a occurs. Properties and W / B properties are in a favorable state (see Test Examples described later). Molybdenum (or tungsten) has high reliability because cracks do not occur during curing of the polyimide precursor, and does not lower high-frequency characteristics because it is not a ferromagnetic material. [Test Example] Solder wettability and W / B property (1) Solder wettability test A test sample was subjected to Sn-Pb (60% / 4) at 260 ° C.
0%) for 10 seconds, the exposed gold plating surface is 90%
If the solder is wet, it is suitable, otherwise it is unsuitable (N
G). The flux used was a rosin-based flux. (2) W / B test A 30 µm aluminum wire was ultrasonically bonded to a test sample, and then this wire was pulled. The wire was broken, and the wire was broken. It was determined. (3) Test samples ( Examples 1-1 and 1-2 , Comparative Example 1)
3) The test sample is shown in Fig. 5 (a) on a 50mm square substrate.
The one provided with 100 exposed surfaces of 1 × 2 mm gold plating by the same method as (f) was used.
【0023】実施例1−1は金属被膜としてモリブデン
を用いたもの、実施例1−2は金属被膜としてタングス
テンを用いたものである。また、比較例1は金属被膜と
してクロム被膜を用いたもの、比較例2は金属被膜とし
てパラジウム被膜を用いたもの、比較例3は金属被膜を
形成しなかった(つまり金メッキの表面は直接ポリイミ
ド絶縁膜で覆われた後ドライエッチングにより金メッキ
露出面とされた)ものである。 (4) 試験結果 各試験結果を表1に示した。[0023] those in Example 1 -1 using molybdenum as the metal film, Example 1 -2 is obtained using tungsten as the metal film. Comparative Example 1 used a chromium coating as a metal coating, Comparative Example 2 used a palladium coating as a metal coating, and Comparative Example 3 did not form a metal coating (that is, the surface of the gold plating was directly polyimide-insulated). After being covered with the film, the surface was exposed to gold plating by dry etching). (4) Test results Table 1 shows the test results.
【0024】[0024]
【表1】 [Table 1]
【0025】上記表1から明らかなように、実施例1−
1、1−2の金メッキ露出面は半田ぬれ性・W/B性と
も極めて良好な結果が得られた。これに対して、比較例
1、2では半田ぬれ性・W/B性のいずれも良好な結果
が得られなかったが、これはポリイミド前駆体をキュア
する際の温度(約350℃)にてクロム又はパラジウム
が金に熱拡散するため、金メッキ露出面の性質が本来の
金の性質から変化したことによる。また、比較例3も半
田ぬれ性・W/B性のいずれも良好な結果が得られなか
ったが、これはドライエッチングにより除去されなかっ
たポリイミド絶縁膜が金メッキ露出面に残存したことに
よる。 [その他の実施例] 上記各実施例では、Ti・Pd・スパッタリング+金メ
ッキにより配線材を形成したが、これ以外に、例えばT
i−Cuスパッタリング+Cu・Ni・Auメッキ(2
000Å−5000Å−5μm−2μm−3μm)やC
r−Pdスパッタリング+Auメッキ(250Å−50
00Å−5μm)など、最表面に金を有する配線材であ
れば特に限定せず用いることができる。As apparent from Table 1 above, Example 1
The gold-plated exposed surfaces of Nos. 1 and 1-2 showed very good results in both solder wettability and W / B property. On the other hand, in Comparative Examples 1 and 2, good results were not obtained in both the solder wettability and the W / B property, but this was at a temperature (about 350 ° C.) at which the polyimide precursor was cured. This is because the properties of the exposed surface of the gold plating changed from the original properties of gold because chromium or palladium thermally diffused into gold. In Comparative Example 3, good results were not obtained either in the solder wettability or the W / B property, but this was because the polyimide insulating film that was not removed by dry etching remained on the gold plating exposed surface. Other Embodiments In the above embodiments, the wiring material was formed by Ti / Pd / sputtering + gold plating.
i-Cu sputtering + Cu-Ni-Au plating (2
000Å-5000Å-5μm-2μm-3μm) or C
r-Pd sputtering + Au plating (250Å-50
Any wiring material having gold on the outermost surface, such as (00Å−5 μm), can be used without particular limitation.
【0026】また、上記各実施例の金属被膜としてMo
−W合金被膜を用いてもよく、この場合も上記各実施例
と同様の効果が得られる。更に、実施例1の金属被膜を
参考例2のように2層(金に接する層をモリブデン(又
はタングステン)、絶縁膜に接する層をクロム)として
もよい。In each of the above embodiments, Mo was used as the metal coating.
A -W alloy coating may be used, and in this case, the same effects as those of the above embodiments can be obtained. Further, the metal coating of Example 1 was
As in Reference Example 2 , two layers may be used (a layer in contact with gold is molybdenum (or tungsten), and a layer in contact with the insulating film is chromium).
【図1】 参考例1の多層型の回路基板の概略断面図で
ある。FIG. 1 is a schematic cross-sectional view of a multilayer circuit board of Reference Example 1 .
【図2】 参考例1の多層型の回路基板の製造工程図で
ある。FIG. 2 is a manufacturing process diagram of the multilayer circuit board of Reference Example 1 .
【図3】 参考例2の多層型の回路基板の概略断面図で
ある。FIG. 3 is a schematic sectional view of a multilayer circuit board of Reference Example 2 .
【図4】 実施例1の回路基板の概略断面図である。FIG. 4 is a schematic sectional view of a circuit board according to the first embodiment .
【図5】 実施例1の回路基板の製造工程図である。FIG. 5 is a manufacturing process diagram of the circuit board according to the first embodiment .
10、20、30・・・回路基板、 11、31・・・
基板、 12、32・・・回路層、 13、33・・・
チタン薄膜、 14、34・・・パラジウム薄膜、 15、35・・・
金メッキ、 16・・・ビアメッキ、 17・・・モリブ
デン被膜、 18、38・・・ポリイミド絶縁膜、21、22、23
・・・レジスト、 35a・・・金メッキ露出面、 37・・・金属被
膜、10, 20, 30 ... circuit board, 11, 31, ...
Substrate, 12, 32 ... circuit layer, 13, 33 ...
Titanium thin film, 14, 34 ... palladium thin film, 15, 35 ...
Gold plating, 16: Via plating, 17: Molybdenum coating, 18, 38: Polyimide insulating film, 21, 22, 23
... Resist, 35a ... Exposed surface of gold plating, 37 ... Metal coating,
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 1/09 H05K 3/24 H05K 3/46 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H05K 1/09 H05K 3/24 H05K 3/46
Claims (3)
された配線材と、該配線材を被覆する金属被膜と、前記
配線材及び前記金属被膜を被覆する有機高分子から成る
絶縁膜とを備えた回路基板において、 前記配線材は、金の表面を有し、 前記金属被膜は、前記絶縁膜及び金に対する密着性に優
れ、前記有機高分子の硬化温度で金に拡散せず且つクラ
ックも発生せず、しかも強磁性材料でない被膜であり、 前記配線材の表面である金の一部は、一旦形成された前
記金属被膜が除去されて露出している ことを特徴とする
回路基板。1. A wiring member formed on a substrate in a predetermined pattern, a metal film covering the wiring member, and an insulating film made of an organic polymer covering the wiring member and the metal film. In the provided circuit board, the wiring member has a surface of gold, the metal film has excellent adhesion to the insulating film and gold, and does not diffuse into gold at the curing temperature of the organic polymer and cracks. It is a film that is not generated and is not a ferromagnetic material, and a part of the gold on the surface of the wiring material is formed before forming once.
A circuit board, wherein the metal film is removed and exposed .
テン、又はモリブデン−タングステンの2成分から成る
合金により形成されたことを特徴とする請求項1記載の
回路基板。2. The circuit board according to claim 1, wherein the metal film is formed of molybdenum, tungsten, or an alloy including two components of molybdenum-tungsten.
て設けられた第1被膜と、該第1被膜の上層として設け
られた第2被膜とから構成され、前記第1被膜はモリブ
デン、タングステン、又はモリブデン−タングステンの
2成分から成る合金のいずれかで形成され、前記第2被
膜はクロムで形成されたことを特徴とする請求項1記載
の回路基板。3. The metal film includes a first film provided as an upper layer of the wiring material, and a second film provided as an upper layer of the first film, wherein the first film is molybdenum, tungsten, or the like. 2. The circuit board according to claim 1, wherein the second coating is formed of any one of a two-component alloy of molybdenum and tungsten, and the second coating is formed of chromium.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31071695A JP3153115B2 (en) | 1995-11-29 | 1995-11-29 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31071695A JP3153115B2 (en) | 1995-11-29 | 1995-11-29 | Circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09148697A JPH09148697A (en) | 1997-06-06 |
JP3153115B2 true JP3153115B2 (en) | 2001-04-03 |
Family
ID=18008626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31071695A Expired - Fee Related JP3153115B2 (en) | 1995-11-29 | 1995-11-29 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3153115B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6551601B2 (en) * | 2016-03-31 | 2019-07-31 | 株式会社村田製作所 | Wiring board and probe card provided with the same |
CN108990303A (en) * | 2018-08-31 | 2018-12-11 | 鹤山市中富兴业电路有限公司 | A kind of wiring board craft of gilding |
-
1995
- 1995-11-29 JP JP31071695A patent/JP3153115B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09148697A (en) | 1997-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4895054B2 (en) | Electronic component mounting method | |
US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
US6183588B1 (en) | Process for transferring a thin-film structure to a substrate | |
KR100482721B1 (en) | Wiring board and its production method, semiconductor device and its production method, and electronic apparatus | |
JP3152180B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3971500B2 (en) | Manufacturing method of wiring board for mounting semiconductor element | |
US6524889B2 (en) | Method of transcribing a wiring pattern from an original substrate to a substrate with closely matched thermal expansion coefficients between both substrates for dimensional control of the transcribed pattern | |
KR20020096950A (en) | Method of manufacturing circuit device | |
JP4513973B2 (en) | Manufacturing method of semiconductor device | |
JP2001144123A (en) | Method of manufacturing semiconductor device and the semiconductor device | |
JP3153115B2 (en) | Circuit board | |
JP2000228006A (en) | Joined body using bonding pad and bump and magnetic head device | |
JP3114926B2 (en) | Masking method for wiring board plating | |
JP4520665B2 (en) | Printed wiring board, manufacturing method thereof, and component mounting structure | |
JPH06177315A (en) | Multi-layered lead frame | |
JP2002277485A (en) | Probe card, probe pin, and method for manufacturing the probe card and the probe pin | |
JP3694796B2 (en) | Printed wiring board and manufacturing method thereof | |
JPH03218644A (en) | Connection structure of circuit board | |
JPH08172273A (en) | Ceramic wiring board and its mounting structure | |
JPH0613723A (en) | Hybrid integrated circuit | |
JP2953163B2 (en) | Method for manufacturing substrate for mounting semiconductor device | |
JPH0563955B2 (en) | ||
JPH11312758A (en) | Manufacture of solder bump sheet and ic package component | |
JPH03268385A (en) | Solder bump and manufacture thereof | |
JP3076302B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090126 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100126 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100126 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110126 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110126 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130126 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |