JP3076302B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3076302B2 JP3076302B2 JP14599298A JP14599298A JP3076302B2 JP 3076302 B2 JP3076302 B2 JP 3076302B2 JP 14599298 A JP14599298 A JP 14599298A JP 14599298 A JP14599298 A JP 14599298A JP 3076302 B2 JP3076302 B2 JP 3076302B2
- Authority
- JP
- Japan
- Prior art keywords
- outer lead
- metal
- semiconductor device
- solder ball
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、ＢＧＡを介して実装された構造を有する半導
体装置に関する。The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having a structure mounted via a BGA.
【０００２】[0002]
【従来の技術】近年、ＬＳＩはますます高集積化され大
容量化してきている。そして、半導体ペレットを実装す
るパッケージは、小型化と共に多ピン化されてきてい
る。さらには、ＵＬＳＩの機器への浸透に対応して、容
量の大きな半導体装置を提供したり、あるいはこのよう
な半導体装置を用いた機器の実装面積を向上させるため
に、ペレットサイズの半導体装置となるようなＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）方式が開発されて
きている。例えば、この最近の技術として、特開平８−
３１９７７号公報あるいは特開平９−２６０５３６号公
報に記載されているものがある。そこで、以下に従来の
上記のような実装技術についてその概略を図４と図５に
基づいて説明する。2. Description of the Related Art In recent years, LSIs have become more highly integrated and larger in capacity. The package on which the semiconductor pellet is mounted has been miniaturized and the number of pins has been increased. Further, in order to provide a semiconductor device having a large capacity in response to penetration of ULSI into a device, or to increase a mounting area of a device using such a semiconductor device, a semiconductor device having a pellet size is used. BGA like
(Ball Grid Array) method has been developed. For example, as this recent technology, Japanese Patent Laid-Open No.
There are those described in JP-A-31977 or JP-A-9-260536. Therefore, the following is a brief description of a conventional mounting technique as described above with reference to FIGS.
【０００３】ここで従来の技術としては、半導体ペレッ
トを封止するためのテープキャリアの絶縁テープ層に金
属プリント配線が接着材層を通して接着されるタブ（Ｔ
ＡＢ：Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）において、ＢＧＡ方式が適用される場合が示されて
いる。図４はこの場合の断面図であり、図５は、上記キ
ャリアテープの金属プリント配線と半田ボールの接続を
示すための工程順の断面図である。Here, as a conventional technique, a tab (T) in which a metal printed wiring is adhered to an insulating tape layer of a tape carrier for sealing a semiconductor pellet through an adhesive layer.
AB: Tape Automated Bondin
In g), the case where the BGA method is applied is shown. FIG. 4 is a cross-sectional view in this case, and FIG. 5 is a cross-sectional view in the order of steps for showing connection between the metal printed wiring of the carrier tape and the solder balls.
【０００４】図４に示すように、基板１０１の所定の領
域に半導体ペレット１０２がマウントされている。そし
て、半導体ペレット１０２と基板１０１表面の配線（図
示されず）とは、ボンディングワイヤー１０３で電気接
続されている。このようにして半導体ペレットの搭載さ
れた基板１０１は、絶縁テープ層１０４表面にアウター
リード１０５を有するテープキャリアに配列される。こ
こで、詳細は説明していないが、基板１０１表面に形成
される配線すなわちインナーリードと上記アウターリー
ド１０５とはバンプ等を等して電気接続されている。As shown in FIG. 4, a semiconductor pellet 102 is mounted on a predetermined region of a substrate 101. The semiconductor pellet 102 and the wiring (not shown) on the surface of the substrate 101 are electrically connected by a bonding wire 103. The substrate 101 on which the semiconductor pellet is mounted in this manner is arranged on a tape carrier having outer leads 105 on the surface of the insulating tape layer 104. Here, although not described in detail, the wiring formed on the surface of the substrate 101, that is, the inner leads and the outer leads 105 are electrically connected by bumps or the like.
【０００５】そして、アウターリード１０５の所定の領
域に半田ボール１０６が形成されている。アウターリー
ド１０５は、この半田ボール１０６を通して機器と電気
接続されることになる。[0005] A solder ball 106 is formed in a predetermined area of the outer lead 105. The outer leads 105 are electrically connected to devices through the solder balls 106.
【０００６】次に、半田ボール１０６をアウターリード
１０５に接続する方法とその領域の構造について、図５
に基づいて説明する。図５（ａ）に示すように、テープ
キャリアの絶縁テープ層１０４表面にアウターリード１
０５が設けられる。ここで、アウターリード１０５は銅
（Ｃｕ）で形成されている。そして、アウターリード１
０５表面のの所定の領域がエッチングされて窪みが形成
される。Next, a method of connecting the solder ball 106 to the outer lead 105 and the structure of the region will be described with reference to FIG.
It will be described based on. As shown in FIG. 5A, the outer leads 1 are formed on the surface of the insulating tape layer 104 of the tape carrier.
05 is provided. Here, the outer lead 105 is formed of copper (Cu). And outer lead 1
A predetermined area on the surface of the substrate 05 is etched to form a depression.
【０００７】次に、この窪みの表面が金メッキされ、金
メッキ層１０７が形成される。そして、この金メッキ層
１０７表面にペーストフラックスが塗布され、半田ボー
ル１０６ａが乗せられる。そして、熱処理が施され半田
ボール１０６ａの一部が溶解される。このようにして、
図５（ｂ）に示すように、半田ボール１０６が熱変形す
ると共に、半田ボール１０６と金メッキ層１０７とが接
着するようになる。このように、従来の技術では、半田
ボール１０６は金メッキ層１０７表面との接着でアウタ
ーリード１０５に接続され固定されることになる。Next, the surface of the recess is plated with gold, and a gold plated layer 107 is formed. Then, a paste flux is applied to the surface of the gold plating layer 107, and the solder balls 106a are placed thereon. Then, heat treatment is performed to melt a part of the solder ball 106a. In this way,
As shown in FIG. 5B, the solder ball 106 is thermally deformed, and the solder ball 106 and the gold plating layer 107 are bonded. As described above, in the conventional technique, the solder ball 106 is connected and fixed to the outer lead 105 by bonding to the surface of the gold plating layer 107.
【０００８】[0008]
【発明が解決しようとする課題】上記の従来の技術で
は、図４に示したようにＢＧＡを介して実装される半導
体装置の製造工程で、半田ボール１０６のアウターリー
ド１０５からの剥がれが頻発するようになる。あるい
は、上記のような剥がれは、製品となった上記半導体装
置が機器に使用される時にも、発生するようになる。In the prior art described above, the solder balls 106 are frequently peeled off from the outer leads 105 in the manufacturing process of the semiconductor device mounted via the BGA as shown in FIG. Become like Alternatively, the peeling as described above also occurs when the semiconductor device as a product is used in equipment.
【０００９】このような半田ボール１０６とアウターリ
ード１０５間での剥がれは、半田ボール１０６と金メッ
キ層１０７との接着性が安定していないためと考えられ
る。また、半田ボール１０６に対して、種々の方向特に
横方向の外力が加わると、上記のような剥がれが生じや
すくなる。特に、テープキャリアを使用するＴＡＢで
は、テープキャリアが撓みやすく上記の剥がれの発生す
る確率が高くなる。It is considered that such peeling between the solder ball 106 and the outer lead 105 is because the adhesion between the solder ball 106 and the gold plating layer 107 is not stable. Further, when external forces are applied to the solder ball 106 in various directions, particularly in the lateral direction, the above-described peeling is likely to occur. In particular, in a TAB using a tape carrier, the tape carrier is easily bent, and the probability of occurrence of the above-described peeling increases.
【００１０】本発明の目的は、ＢＧＡを介して実装する
構造を有する半導体装置において、上記のような剥がれ
を皆無にし、高い信頼性を有するＢＧＡパッケージを容
易に可能とする半導体装置を提供することにある。It is an object of the present invention to provide a semiconductor device having a structure to be mounted via a BGA, which eliminates the above-mentioned peeling and easily enables a highly reliable BGA package. It is in.
【００１１】[0011]
【課題を解決するための手段】このために本発明の半導
体装置では、ＢＧＡパッケージにおいて、絶縁基板上に
形成されたアウターリード表面の所定の領域に金属突起
物が形成され、半田ボールが前記金属突起物に食い込む
ように形成されて前記アウターリードに固定して接続さ
れている。According to the present invention, in a semiconductor device of the present invention, in a BGA package, a metal projection is formed in a predetermined region on the surface of an outer lead formed on an insulating substrate, and a solder ball is formed on the metal substrate. It is formed so as to bite into the protrusion and is fixedly connected to the outer lead.
【００１２】ここで、前記金属突起物は、前記アウター
リードの端部が鉤状に折り曲げられて形成されている。
あるいは、前記金属突起物は、前記アウターリードの所
定の領域の表面が捲られて形成されている。または、前
記金属突起物は、アウターリード表面の所定の領域に金
属が付着されて設けられた金属の出っ張り部でもって形
成されている。そして、前記金属の出っ張り部がアウタ
ーリードと同一の金属で構成されている。Here, the metal projection is formed by bending an end of the outer lead into a hook shape.
Alternatively, the metal projection is formed by winding a surface of a predetermined region of the outer lead. Alternatively, the metal projection is formed by a metal protrusion provided by attaching a metal to a predetermined region of the outer lead surface. The protruding portion of the metal is made of the same metal as the outer lead.
【００１３】また、前記金属突起物はアウターリードの
表面にリング形状になるように形成されている。ここ
で、前記アウターリードはＣｕで構成されている。The metal projection is formed on the surface of the outer lead so as to have a ring shape. Here, the outer lead is made of Cu.
【００１４】本発明では、半田ボールがアウターリード
の所定の領域に形成された金属突起物でもって固定され
る。このために、半田ボールに横方向の外力が加わって
も、この金属突起物が半田ボールの剥がれを防止するよ
うになる。According to the present invention, the solder balls are fixed by metal projections formed in predetermined regions of the outer leads. For this reason, even if a lateral external force is applied to the solder ball, the metal projection prevents the solder ball from peeling off.
【００１５】[0015]
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１に基づいて説明する。図１（ａ）は、本発明にお
ける半田ボールとアウターリードとの接続構造を説明す
るため平面図である。また、図１（ｂ）は、図１（ａ）
に記したＡ−Ｂで切断したところの断面図である。な
お、この実施例の説明では、本発明が、上記のようなテ
ープキャリアの絶縁テープ層に金属プリント配線が接着
材層を通して接着されるＴＡＢに適用される場合で行わ
れる。Next, a first embodiment of the present invention will be described with reference to FIG. FIG. 1A is a plan view for explaining a connection structure between a solder ball and an outer lead according to the present invention. FIG. 1 (b) is the same as FIG.
FIG. 3 is a cross-sectional view taken along a line AB described in FIG. In the description of this embodiment, the present invention is applied to a TAB in which a metal printed wiring is bonded to an insulating tape layer of a tape carrier as described above through an adhesive layer.
【００１６】図１（ａ）に示すように、絶縁基板である
テープキャリアの絶縁テープ層１上に所定の寸法を有す
る配線パターンすなわちアウターリード２が金属プリン
ト配線として形成されている。ここで、アウターリード
２はＣｕ等で構成されている。そして、このアウターリ
ード２の所定の領域にリング形状の金属突起物３が設け
られる。なお、金属突起物３の領域は判り易くするため
に斜線が施されている。そして、半田ボール４はこの金
属突起物を覆うようにしてアウターリード２に固定され
る。As shown in FIG. 1A, a wiring pattern having a predetermined dimension, that is, an outer lead 2 is formed as a metal printed wiring on an insulating tape layer 1 of a tape carrier as an insulating substrate. Here, the outer lead 2 is made of Cu or the like. A ring-shaped metal projection 3 is provided in a predetermined area of the outer lead 2. The region of the metal projection 3 is hatched for easy understanding. Then, the solder ball 4 is fixed to the outer lead 2 so as to cover the metal protrusion.
【００１７】次に、このような構造を図１（ｂ）に基づ
いて説明する。以下、その製造工程に従って説明する。
図１（ｂ）に示すように、従来の技術と同様にして、絶
縁テープ層１上にアウターリード２が形成される。ここ
で、アウターリード２の膜厚は３０μｍ程度である。そ
して、このアウターリード２の端部が鉤状に折り曲げら
れてバリが形成され、上記の金属突起物３が形成され
る。そして、金属パッド面５が形成される。ここで、金
属パッド面５は、半田ボールおよびＣｕとの接着性に優
れる金属で構成される。例えば、表面の金メッキされた
Ｃｕあるいは半田が用いられる。ここで、半田はＰｂと
Ｓｎでもって構成されている。Next, such a structure will be described with reference to FIG. Hereinafter, description will be given according to the manufacturing process.
As shown in FIG. 1B, the outer leads 2 are formed on the insulating tape layer 1 in the same manner as in the related art. Here, the thickness of the outer lead 2 is about 30 μm. Then, the end of the outer lead 2 is bent into a hook shape to form a burr, and the metal protrusion 3 is formed. Then, a metal pad surface 5 is formed. Here, the metal pad surface 5, Ru is a metal having excellent adhesion to the solder balls and Cu. For example, Cu or solder with gold plating on the surface is used. Here, the solder is composed of Pb and Sn.
【００１８】次に、従来の技術で説明したように全面に
ペーストフラックスが塗布され、熱処理が施されて半田
ボール４が形成される。ここで、半田ボール４はほぼ球
状でありその直径は２００μｍ程度である。本発明で
は、この半田ボール４はパッド面５と接着すると共に、
金属突起物３にも接続し固定されるようになる。Next, as described in the background art, a paste flux is applied to the entire surface and subjected to a heat treatment to form a solder ball 4. Here, the solder ball 4 is substantially spherical and its diameter is about 200 μm. In the present invention, the solder balls 4 adhere to the pad surface 5 and
It is also connected and fixed to the metal projection 3.
【００１９】このようにして、本発明では、半田ボール
４は金属突起物３に固定されるようにしてアウターリー
ド２に接続される。Thus, in the present invention, the solder balls 4 are connected to the outer leads 2 so as to be fixed to the metal projections 3.
【００２０】以上のようにすることで、ＢＧＡパケージ
において、半田ボールのアウターリードからの剥がれが
完全に無くなる。そして、半田ボールに対して種々の方
向特に横方向の外力が加わる場合でも、上記の剥がれは
なくなり、ＢＧＡパッケージを有する半導体装置の信頼
性が大幅に向上する。By doing as described above, in the BGA package, the peeling of the solder balls from the outer leads is completely eliminated. Even when external forces are applied to the solder balls in various directions, particularly in the lateral direction, the above-mentioned peeling is eliminated, and the reliability of the semiconductor device having the BGA package is greatly improved.
【００２１】次に、本発明の第２の実施の形態を図２に
基づいて説明する。図２は、本発明における半田ボール
とアウターリードとの接続構造を説明するための断面図
である。以下、第１の実施の形態と同一のものは同一符
号で示される。そして、第１の実施の形態での説明と同
様に、その製法に従って説明される。Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 2 is a cross-sectional view for explaining a connection structure between a solder ball and an outer lead according to the present invention. Hereinafter, the same components as those of the first embodiment are denoted by the same reference numerals. Then, as in the description of the first embodiment, the description will be given according to the manufacturing method.
【００２２】図２に示すように、テープキャリアの絶縁
テープ層１上にアウターリード２が形成される。ここ
で、アウターリード２は膜厚４０μｍのＣｕで構成され
ている。そして、このアウターリード２の所定の領域に
金属突起物３ａが設けられる。As shown in FIG. 2, outer leads 2 are formed on the insulating tape layer 1 of the tape carrier. Here, the outer lead 2 is made of Cu having a thickness of 40 μm. A metal projection 3a is provided in a predetermined area of the outer lead 2.
【００２３】ここで、この場合の金属突起物３ａは次の
ようにして形成される。すなわち、アウターリード２の
表面の所定の領域において、例えば、１０μｍの深さの
Ｃｕが均一にめくられるにして剥がされる。この場合
に、この捲るようにして剥がされたＣｕ表面は除去され
ることはない。そして、この剥がされたＣｕ表面の先端
部が切り取られて、図２に示すような金属突起物３ａが
残存するようになる。そして、Ｃｕ表面の剥がされた領
域に金メッキ層６が形成される。Here, the metal projection 3a in this case is formed as follows. That is, in a predetermined region on the surface of the outer lead 2, for example, Cu having a depth of 10 μm is uniformly turned off and peeled off. In this case, the Cu surface peeled off in this manner is not removed. Then, the tip of the peeled Cu surface is cut off, and the metal projection 3a as shown in FIG. 2 remains. Then, the gold plating layer 6 is formed in the stripped area of the Cu surface.
【００２４】次に、従来の技術で説明したように全面に
ペーストフラックスが塗布され、熱処理が施されて半田
ボール４が形成される。この実施の形態では、半田ボー
ル４は金メッキ層６と接着すると共に、金属突起物３ａ
にも接続し固定されるようになる。このようにして、こ
の実施の形態でも、半田ボール４は金属突起物３ａに固
定されるようにしてアウターリード２に接続されること
になる。Next, as described in the background art, a paste flux is applied to the entire surface and subjected to a heat treatment to form a solder ball 4. In this embodiment, the solder ball 4 is bonded to the gold plating layer 6 and the metal projection 3a is formed.
Will also be connected and fixed. Thus, also in this embodiment, the solder ball 4 is connected to the outer lead 2 so as to be fixed to the metal projection 3a.
【００２５】この実施の形態でも、第１の実施の形態と
同様に、ＢＧＡパケージの半田ボールがアウターリード
からの剥がれことが完全に無くなる。そして、ＢＧＡパ
ッケージを有する半導体装置の信頼性が大幅に向上す
る。また、この場合には、第１の実施の形態の場合より
その製造方法が簡便になる。In this embodiment, similarly to the first embodiment, the solder balls of the BGA package do not completely come off the outer leads. Further, the reliability of the semiconductor device having the BGA package is greatly improved. In this case, the manufacturing method is simpler than in the case of the first embodiment.
【００２６】次に、本発明の第３の実施の形態を図３に
基づいて説明する。図３も、本発明における半田ボール
とアウターリードとの接続構造を説明するための断面図
である。以下、第１の実施の形態と同一のものは同一符
号で示される。この場合も、第１の実施の形態での説明
と同様に、その製法に従って説明される。Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 3 is also a cross-sectional view illustrating a connection structure between a solder ball and an outer lead according to the present invention. Hereinafter, the same components as those of the first embodiment are denoted by the same reference numerals. In this case, as in the description of the first embodiment, the description will be given according to the manufacturing method.
【００２７】図３に示すように、テープキャリアの絶縁
テープ層１上にアウターリード２が形成される。ここ
で、アウターリード２は膜厚２５μｍのＣｕで構成され
ている。そして、このアウターリード２の所定の領域に
金属突起物３ｂが設けられる。As shown in FIG. 3, outer leads 2 are formed on the insulating tape layer 1 of the tape carrier. Here, the outer lead 2 is made of Cu having a thickness of 25 μm. Then, a metal projection 3b is provided in a predetermined region of the outer lead 2.
【００２８】ここで、この場合の金属突起物３ｂは次の
ようにして形成される。すなわち、アウターリード２の
表面の所定の領域において、例えば、１０μｍの高さを
有するリング状の金属の出っ張り部が形成される。この
場合に、この出っ張り部はＣｕで形成されてもよいし、
Ｃｕとの接着性に優れた他の金属でもって形成されても
よい。このようにして、図３に示すような金属突起物３
ｂが形成される。そして、この金属突起物３ｂで囲われ
るようにして金メッキ層６が形成される。Here, the metal projection 3b in this case is formed as follows. That is, a ring-shaped metal protrusion having a height of, for example, 10 μm is formed in a predetermined region on the surface of the outer lead 2. In this case, the protrusion may be formed of Cu,
It may be formed of another metal having excellent adhesion to Cu. In this way, the metal projection 3 as shown in FIG.
b is formed. Then, the gold plating layer 6 is formed so as to be surrounded by the metal projection 3b.
【００２９】以下、従来の技術で説明したように全面に
ペーストフラックスが塗布され、熱処理が施されて直径
１５０μｍ程度の半田ボール４が形成される。この実施
の形態でも、半田ボール４は金メッキ層６と接着すると
共に、金属突起物３ｂにも接続し固定される。Then, as described in the background art, a paste flux is applied to the entire surface and subjected to a heat treatment to form a solder ball 4 having a diameter of about 150 μm. Also in this embodiment, the solder ball 4 is bonded to the gold plating layer 6 and is also connected and fixed to the metal projection 3b.
【００３０】この実施の形態でも、第１の実施の形態と
同様に、ＢＧＡパケージの半田ボールがアウターリード
からの剥がれことが完全に無くなり、ＢＧＡパッケージ
を有する半導体装置の信頼性が大幅に向上するようにな
る。また、この場合には、第１および第２の実施の形態
と異なり、金属突起物が金属の付着でもって形成され
る。このために、アウターリードの膜厚あるいは半田ボ
ールの寸法が小さくなるように設定できる。そして、Ｂ
ＧＡパッケージの縮小化が容易になる。In this embodiment, similarly to the first embodiment, the solder balls of the BGA package are completely prevented from peeling from the outer leads, and the reliability of the semiconductor device having the BGA package is greatly improved. Become like Also, in this case, unlike the first and second embodiments, the metal projection is formed by adhesion of a metal. Therefore, the thickness of the outer lead or the size of the solder ball can be set to be small. And B
The size of the GA package can be easily reduced.
【００３１】以上に説明した本発明の半導体装置では、
ＴＡＢに半導体ペレットが実装される場合の説明であ
る。しかし、本発明はこれに限定されるものでない。こ
の他のＢＧＡパッケージでも本発明は同様に適用できる
ことに言及しておく。In the semiconductor device of the present invention described above,
This is a description of a case where a semiconductor pellet is mounted on TAB. However, the present invention is not limited to this. It should be noted that the invention is equally applicable to other BGA packages.
【００３２】また、実施の形態では、金属突起物がリン
グ形状に形成される場合について説明されているが、こ
の金属突起物の形状はこれに限定されるものでなく、半
田ボールに食い込むように形成されるものであればその
形状は問われない。In the embodiment, the case where the metal projection is formed in a ring shape is described. However, the shape of the metal projection is not limited to this, and the metal projection is formed so as to bite into the solder ball. The shape is not limited as long as it is formed.
【００３３】また、半田ボールの直径がアウターリード
幅より大きくなり、半田ボールがアウターリード表面か
らはみ出るような場合でも、本発明は充分に適用できる
ことにも言及しておく。It should also be noted that the present invention can be applied sufficiently even when the diameter of the solder ball is larger than the outer lead width and the solder ball protrudes from the outer lead surface.
【００３４】[0034]
【発明の効果】以上に説明したように本発明の半導体装
置では、ＢＧＡパッケージにおいて、絶縁基板上に形成
されたアウターリードの所定の領域に金属突起物が形成
され、半田ボールがこの金属突起物に食い込むように形
成されてアウターリードに固定して接続される。ここ
で、金属突起物は、アウターリードの端部が鉤状に折り
曲げられて形成されたり、アウターリードの所定の領域
の表面がめくられて形成される。あるいは、この金属突
起物は、アウターリード表面の所定の領域に金属が付着
されて設けられた金属の出っ張り部でもって形成され
る。As described above, in the semiconductor device of the present invention, in the BGA package, a metal projection is formed in a predetermined region of the outer lead formed on the insulating substrate, and the solder ball is formed by the metal projection. And is fixedly connected to the outer lead. Here, the metal protrusion is formed by bending an end of the outer lead into a hook shape or by turning a surface of a predetermined region of the outer lead. Alternatively, the metal projection is formed by a metal protrusion provided by attaching a metal to a predetermined region of the outer lead surface.
【００３５】このようにして、半田ボールがアウターリ
ードから剥がれることが皆無になり、従来の技術で生じ
ていたような問題はなくなる。そして、高い信頼性を有
するＢＧＡパッケージを容易に可能にできるようにな
る。In this way, the solder balls do not peel off from the outer leads, and the problem that has occurred in the prior art is eliminated. Then, a highly reliable BGA package can be easily realized.
【００３６】そして、本発明の半導体装置では、半導体
ペレットの実装密度が大幅に向上するようになる。Further, in the semiconductor device of the present invention, the mounting density of the semiconductor pellet is greatly improved.
【図１】本発明の第１の実施の形態を説明する半田ボー
ルとアウターリードとの接続部の平面図と断面図であ
る。FIG. 1 is a plan view and a cross-sectional view of a connection portion between a solder ball and an outer lead for explaining a first embodiment of the present invention.
【図２】本発明の第２の実施の形態を説明する半田ボー
ルとアウターリードとの接続部の断面図である。FIG. 2 is a cross-sectional view of a connecting portion between a solder ball and an outer lead, for explaining a second embodiment of the present invention.
【図３】本発明の第３の実施の形態を説明する半田ボー
ルとアウターリードとの接続部の断面図である。FIG. 3 is a cross-sectional view of a connection portion between a solder ball and an outer lead, for explaining a third embodiment of the present invention.
【図４】ＢＧＡパッケージに半導体ペレットを実装した
半導体装置の断面図である。FIG. 4 is a cross-sectional view of a semiconductor device in which a semiconductor pellet is mounted on a BGA package.
【図５】従来の技術を説明するための半田ボールとアウ
ターリードとの接続部の製造工程順の断面図である。FIG. 5 is a cross-sectional view of a connecting portion between a solder ball and an outer lead for explaining a conventional technique in a manufacturing process order.
１，１０４ 絶縁テープ層 ２，１０５ アウターリード ３，３ａ，３ｂ 金属突起物 ４，１０６，１０６ａ 半田ボール ５ パッド面 ６，１０７ 金メッキ層 １０２ 半導体ペレット １０３ ボンディングワイヤー DESCRIPTION OF SYMBOLS 1,104 Insulating tape layer 2,105 Outer lead 3,3a, 3b Metal protrusion 4,106,106a Solder ball 5 Pad surface 6,107 Gold plating layer 102 Semiconductor pellet 103 Bonding wire
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60 311 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/12 H01L 21/60 311
Claims (7)
ｙ）パッケージにおいて、絶縁基板上に形成された配線
パターン（アウターリードという）表面の所定の領域に
金属突起物が形成され、半田ボールが前記金属突起物に
食い込むように形成されて前記アウターリードに固定し
て接続されていることを特徴とする半導体装置。1. A BGA (Ball Grid Arra)
y) In the package, a metal protrusion is formed in a predetermined region on a surface of a wiring pattern (referred to as an outer lead) formed on an insulating substrate, and a solder ball is formed so as to bite into the metal protrusion, and is formed on the outer lead. A semiconductor device, which is fixedly connected.
の端部が鉤状に折り曲げられて形成されていることを特
徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the metal protrusion is formed by bending an end of the outer lead into a hook shape.
の所定の領域の表面が捲（めく）られるようにして形成
されていることを特徴とする請求項１記載の半導体装
置。3. The semiconductor device according to claim 1, wherein the metal projection is formed so that a surface of a predetermined region of the outer lead is turned up.
の所定の領域に金属が付着されて設けられた金属の出っ
張り部でもって形成されていることを特徴とする請求項
１記載の半導体装置。4. The semiconductor device according to claim 1, wherein the metal protrusion is formed by a metal protrusion provided by attaching a metal to a predetermined region of the outer lead surface.
と同一の金属で構成されていることを特徴とする請求項
４記載の半導体装置。5. The semiconductor device according to claim 4, wherein the protrusion of the metal is made of the same metal as the outer lead.
ることを特徴とする請求項１から請求項５のうち１つの
請求項に記載の半導体装置。6. The semiconductor device according to claim 1, wherein the metal protrusion has a ring shape.
ることを特徴とする請求項１から請求項６のうち１つの
請求項に記載の半導体装置。7. The semiconductor device according to claim 1, wherein said outer lead is made of copper.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14599298A JP3076302B2 (en) | 1998-05-27 | 1998-05-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14599298A JP3076302B2 (en) | 1998-05-27 | 1998-05-27 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340363A JPH11340363A (en) | 1999-12-10 |
| JP3076302B2 true JP3076302B2 (en) | 2000-08-14 |
Family
ID=15397676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14599298A Expired - Fee Related JP3076302B2 (en) | 1998-05-27 | 1998-05-27 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3076302B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105441A (en) * | 2009-02-04 | 2009-05-14 | Nec Infrontia Corp | Semiconductor device |
-
1998
- 1998-05-27 JP JP14599298A patent/JP3076302B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340363A (en) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627824B1 (en) | Support circuit with a tapered through-hole for a semiconductor chip assembly | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| KR100437436B1 (en) | Semiconductor package manufacturing method and semiconductor package | |
| KR100319609B1 (en) | A wire arrayed chip size package and the fabrication method thereof | |
| US5866949A (en) | Chip scale ball grid array for integrated circuit packaging | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| US6495909B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
| JP3152180B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2962586B2 (en) | Semiconductor device, method of manufacturing the same, and joined body used therefor | |
| US20020105069A1 (en) | Semiconductor device including stud bumps as external connection terminals | |
| US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| US5132772A (en) | Semiconductor device having tape automated bonding (TAB) leads which facilitate lead bonding | |
| JP2000077563A (en) | Semiconductor device and its manufacture | |
| US6989291B2 (en) | Method for manufacturing circuit devices | |
| JP2000228420A (en) | Semiconductor device and manufacture thereof | |
| JP2002184904A (en) | Semiconductor device and method for manufacturing the same | |
| US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| US6403460B1 (en) | Method of making a semiconductor chip assembly | |
| JPS59139636A (en) | Bonding method | |
| JP3475569B2 (en) | Package and manufacturing method thereof | |
| US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| JP3279470B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3076302B2 (en) | Semiconductor device | |
| JP2006073805A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000516 |
|
| LAPS | Cancellation because of no payment of annual fees |