JP3149858B2 - Local pad of semiconductor memory device and method of manufacturing the same - Google Patents

Local pad of semiconductor memory device and method of manufacturing the same

Info

Publication number
JP3149858B2
JP3149858B2 JP26482698A JP26482698A JP3149858B2 JP 3149858 B2 JP3149858 B2 JP 3149858B2 JP 26482698 A JP26482698 A JP 26482698A JP 26482698 A JP26482698 A JP 26482698A JP 3149858 B2 JP3149858 B2 JP 3149858B2
Authority
JP
Japan
Prior art keywords
film
local pad
word line
local
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26482698A
Other languages
Japanese (ja)
Other versions
JP2000101040A (en
Inventor
雅宏 小室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26482698A priority Critical patent/JP3149858B2/en
Publication of JP2000101040A publication Critical patent/JP2000101040A/en
Application granted granted Critical
Publication of JP3149858B2 publication Critical patent/JP3149858B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体記憶装置の
局所パッドとその製造方法に係わり、特に、DRAMの
コンタクト接続用の局所パッドを、素子領域にダメージ
を与えずに形成出来るようにした半導体記憶装置の局所
パッドとその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a local pad of a semiconductor memory device and a method of manufacturing the same, and more particularly, to a semiconductor device in which a local pad for contact connection of a DRAM can be formed without damaging an element region. The present invention relates to a local pad of a storage device and a method of manufacturing the local pad.

【0002】[0002]

【従来の技術】パターンの微細化に伴い目ズレによる素
子領域やられが大きな問題になっている。しかしなが
ら、レチクルマスクパターンを大きくし目ズレマージン
を増やす方法はマスク作製上不可能である。そこで現
在、素子領域との目ズレ量を可能な限り少なくし素子領
域やられを防いでいるがそれも限界に近づいている。以
下に、その従来例を示す。
2. Description of the Related Art Along with miniaturization of a pattern, an element region caused by misalignment has become a serious problem. However, a method of increasing the reticle mask pattern and increasing the eye misalignment margin is impossible in mask fabrication. Therefore, at present, the amount of misalignment with the element region is reduced as much as possible to prevent the element region from being damaged, but this is approaching its limit. The conventional example is shown below.

【0003】図4は、ワード線103、103間に設け
られた容量コンタクト用局部パッド321とビット線用
コンタクト用の局所パッド322とが形成された平面
図、図5はB−B’断面図、図6は局所パッドの製造工
程を示すA−A’断面図である。まず、図6(a)に示
すように、半導体基板301上にトレンチ分離302を
形成し、その後、図4に示すように、ワード線303を
形成した後、ポリシリ層304を8000Å堆積する。
その後、図6(b)に示すように、ポリシリ層304上
に酸化膜ハードマスク310を2000〜4000Å形
成した後、図6(b)、(c)に示すようにレジストパ
ターン305をマスクに酸化膜ハードマスク310をエ
ッチングする。その後、図6(d)に示すように酸化膜
ハードマスク310全面に第2酸化膜を1000〜40
00Åの間で堆積し、この第2酸化膜をエッチバックす
ることにより、酸化膜ハードマスク310の側壁に酸化
膜サイドウォール306aを形成する。その後、図6
(e)に示すように酸化膜ハードマスク310及び酸化
膜サイドウォール306aをマスクにポリシリ層304
をエッチングし局所パッド300を形成する。このよう
にして、局所パッド300を酸化膜サイドウォール30
6aの厚さだけ大きくすることが出来る。
FIG. 4 is a plan view in which a local pad 321 for a capacity contact and a local pad 322 for a bit line contact provided between the word lines 103 and 103 are formed. FIG. FIG. 6 is a sectional view taken along the line AA ′ showing the manufacturing process of the local pad. First, as shown in FIG. 6A, a trench isolation 302 is formed on a semiconductor substrate 301, and then, as shown in FIG. 4, after forming a word line 303, a polysilicon layer 304 is deposited at 8000.degree.
Then, as shown in FIG. 6B, an oxide film hard mask 310 is formed on the polysilicon layer 304 at 2000 to 4000 °, and then oxidized using the resist pattern 305 as a mask as shown in FIGS. 6B and 6C. The film hard mask 310 is etched. Thereafter, as shown in FIG. 6D, a second oxide film is formed on the entire surface of the oxide
Then, the second oxide film is etched back, and an oxide film sidewall 306 a is formed on the sidewall of the oxide film hard mask 310. Then, FIG.
As shown in (e), the polysilicon layer 304 is formed using the oxide film hard mask 310 and the oxide film sidewalls 306a as masks.
Is etched to form a local pad 300. In this way, the local pad 300 is
The thickness can be increased by the thickness of 6a.

【0004】しかしながら、局所パッド300上に酸化
膜ハードマスク310が2000〜4000Å残ること
になる。このため、その後に形成する層間絶縁膜323
の膜厚を厚く形成しなければならない。しかし、層間絶
縁膜323の膜厚が、厚い場合、(1)層間絶縁膜の平
坦化においてCMPを用いた場合、研磨時間が長くな
り、ウェハ面内の膜厚バラツキが大きくなる。また、酸
化膜ハードマスク部で層間膜厚を合わせると周辺部のコ
ンタクトの深さが深くなりコンタクト形成を難しくす
る。(2)局所パッドが高くなると層間絶縁膜形成時に
局所パッド間にボイドが発生する。(3)リフロー系の
平坦化方法を用いるとセル内と周辺回路部で段差が生
じ、後工程の配線パターニング時に段差部で配線切れや
配線ショートなどの問題が起こるという欠点があった。
[0004] However, oxide film hard mask 310 remains on local pad 300 at 2000 to 4000 °. Therefore, an interlayer insulating film 323 to be formed thereafter is formed.
Must be formed thick. However, when the thickness of the interlayer insulating film 323 is large, (1) when CMP is used in the planarization of the interlayer insulating film, the polishing time becomes long, and the thickness variation in the wafer surface increases. In addition, if the interlayer thickness is adjusted in the oxide film hard mask portion, the depth of the contact in the peripheral portion becomes deep, making the contact formation difficult. (2) When the local pads are high, voids are generated between the local pads when the interlayer insulating film is formed. (3) The use of the reflow-based planarization method has a drawback that a step is generated in the cell and in the peripheral circuit portion, and a problem such as disconnection or short-circuit of the wiring occurs in the step portion at the time of wiring patterning in a later step.

【0005】[0005]

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、局所パッド形成時
の目ズレによる素子領域へのダメージをなくすと共に、
層間絶縁膜を薄くすることで、層間絶縁膜内のボイドの
発生を少なくし、更に、コンタクトの開口を容易にし、
以て、性能を向上せしめた新規な半導体記憶装置の局所
パッドとその製造方法を提供するものである。
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks of the prior art, and in particular to eliminate damage to the element region due to misalignment when forming local pads.
By reducing the thickness of the interlayer insulating film, the occurrence of voids in the interlayer insulating film is reduced, and the opening of the contact is further facilitated.
Accordingly, it is an object of the present invention to provide a novel local pad of a semiconductor memory device having improved performance and a method of manufacturing the same.

【0006】本発明の他の目的は、局所パッドの抵抗を
低減した半導体記憶装置の局所パッドとその製造方法を
提供するものである。
Another object of the present invention is to provide a local pad of a semiconductor memory device in which the resistance of the local pad is reduced, and a method of manufacturing the local pad.

【0007】[0007]

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体記憶装置の局所パッドの第1態様は、ワード線とワ
ード線との間に設けられ、ビット線コンタクト又は容量
コンタクトと素子領域とを接続する半導体記憶装置の局
所パッドにおいて、前記局所パッドを、素子領域を覆う
ように成膜したポリシリコン膜と、このポリシリコン膜
上に形成されたWSi膜と、このWSi膜の側壁に形成
された酸化膜のサイドウォールとで構成したことを特徴
とするものであり、又、第2態様は、前記ポリシリコン
膜が前記素子領域より大きいことを特徴とするものであ
る。
SUMMARY OF THE INVENTION The present invention basically employs the following technical configuration to achieve the above object. That is, the first aspect of the local pad of the semiconductor memory device according to the present invention is the local pad of the semiconductor memory device which is provided between the word lines and connects the bit line contact or the capacitor contact to the element region. The local pad includes a polysilicon film formed so as to cover the element region, a WSi film formed on the polysilicon film, and a sidewall of an oxide film formed on a side wall of the WSi film. In a second aspect, the polysilicon film is larger than the element region.

【0008】又、本発明に係わる半導体記憶装置の局所
パッドの製造方法の第1態様は、ワード線とワード線と
の間に設けられ、ビット線コンタクト又は容量コンタク
トと素子領域とを接続する半導体記憶装置の局所パッド
の製造方法において、半導体基板上に素子分離領域を形
成し、ワード線を形成した後、全面にポリシリコン膜を
成膜し、このポリシリコン膜を所定の形状にエッチング
して局所パッド部を形成し、この局所パッド部の側壁に
サイドウォールを形成した後、このサイドウォールをマ
スクとして、更に、残った前記ポリシリコン膜をエッチ
ングすることを特徴とするものであり、又、第2態様
は、ワード線とワード線との間に設けられ、ビット線コ
ンタクト又は容量コンタクトと素子領域とを接続する半
導体記憶装置の局所パッドの製造方法において、半導体
基板上に素子分離領域を形成した後、ワード線を形成す
る第1の工程と、全面にポリシリコン膜を成膜し、所定
の膜厚にする第2の工程と、前記ポリシリコン膜上にフ
ォトレジスト膜を塗布し、このフォトレジスト膜をパタ
ーニングする第3の工程と、前記フォトレジスト膜をマ
スクとして、前記ポリシリコン膜をエッチングして局所
パッド部を形成すると共に、前記マスクで覆われていな
い部分の膜厚を所定の膜厚にして残し、この残した部分
の膜厚が前記エッチングした膜厚に比べて小さくなるよ
うにエッチングする第4の工程と、全面に酸化膜を膜
し、この酸化膜をエッチバックして、前記局所パッド部
の側壁に酸化膜のサイドウォールを形成する第5の工程
と、前記サイドウォールをマスクとして、前記残した部
分のポリシリコン膜をエッチングする第6の工程と、を
含むことを特徴とするものであり、又、第3態様は、ワ
ード線とワード線との間に設けられ、ビット線コンタク
ト又は容量コンタクトと素子領域とを接続する半導体記
憶装置の局所パッドの製造方法において、半導体基板上
に素子分離領域を形成し、ワード線を形成した後、全面
にポリシリコン膜を成膜した後WSi膜を成膜し、この
WSi膜を所定の形状にエッチングして局所パッド部を
形成し、この局所パッド部の側壁にサイドウォールを形
成した後、このサイドウォールをマスクとして、前記ポ
リシリコン膜をエッチングすることを特徴とするもので
あり、又、第4態様は、ワード線とワード線との間に設
けられ、ビット線コンタクト又は容量コンタクトと素子
領域とを接続する半導体記憶装置の局所パッドの製造方
法において、半導体基板上に素子分離領域を形成した
後、ワード線を形成する第1の工程と、全面にポリシリ
コン膜を成膜した後、前記ポリシリコン膜の膜厚より厚
くWSi膜を成膜する第2の工程と、前記WSi膜上に
フォトレジスト膜を塗布し、このフォトレジスト膜をパ
ターニングする第3の工程と、前記フォトレジスト膜を
マスクとして、前記WSi膜のみをエッチングし、局所
パッド部を形成する第4の工程と、全面に酸化膜を膜
し、この酸化膜をエッチバックして、前記局所パッド部
の側壁に酸化膜のサイドウォールを形成する第5の工程
と、前記サイドウォールをマスクとして、前記ポリシリ
コン膜をエッチングする第6の工程と、を含むことを特
徴とするものである。
Further, a first aspect of the method of manufacturing a local pad of a semiconductor memory device according to the present invention is a semiconductor provided between word lines and connecting a bit line contact or a capacitance contact to an element region. In a method of manufacturing a local pad of a storage device, an element isolation region is formed on a semiconductor substrate, a word line is formed, a polysilicon film is formed on the entire surface, and the polysilicon film is etched into a predetermined shape. Forming a local pad portion, forming a sidewall on a side wall of the local pad portion, and using the sidewall as a mask, further etching the remaining polysilicon film; and A second aspect is a local mode of a semiconductor memory device provided between a word line and a word line and connecting a bit line contact or a capacitance contact to an element region. In the method for manufacturing a semiconductor device, a first step of forming a word line after forming an element isolation region on a semiconductor substrate, and a second step of forming a polysilicon film on the entire surface to have a predetermined thickness A third step of applying a photoresist film on the polysilicon film and patterning the photoresist film; and forming a local pad portion by etching the polysilicon film using the photoresist film as a mask. A fourth step of leaving the film thickness of a portion not covered with the mask to a predetermined film thickness and performing etching so that the film thickness of the remaining portion is smaller than the etched film thickness; A fifth step of forming an oxide film on the entire surface, etching back the oxide film to form an oxide film sidewall on the side wall of the local pad portion, and using the sidewall as a mask And a sixth step of etching the remaining portion of the polysilicon film. The third aspect is provided between a word line and a word line contact. Alternatively, in a method of manufacturing a local pad of a semiconductor memory device for connecting a capacitor contact and an element region, an element isolation region is formed on a semiconductor substrate, a word line is formed, and a polysilicon film is formed on the entire surface. A film is formed, the WSi film is etched into a predetermined shape to form a local pad portion, a sidewall is formed on a side wall of the local pad portion, and the polysilicon film is formed using the sidewall as a mask. The fourth aspect is characterized in that etching is performed between the word line and the word line, the bit line contact or the capacitor contact and the element region are provided. In the method for manufacturing a local pad of a semiconductor memory device, a first step of forming a word line after forming an element isolation region on a semiconductor substrate, and forming a polysilicon film on the entire surface, A second step of forming a WSi film thicker than the thickness of the polysilicon film, a third step of applying a photoresist film on the WSi film and patterning the photoresist film, A fourth step of etching only the WSi film to form a local pad portion as a mask, forming an oxide film on the entire surface, etching back the oxide film, and forming an oxide film on the side wall of the local pad portion. A fifth step of forming a side wall; and a sixth step of etching the polysilicon film using the side wall as a mask.

【0009】[0009]

【発明の実施の形態】本発明に係わる半導体記憶装置の
局所パッドの製造方法は、ワード線とワード線との間に
設けられ、ビット線コンタクト又は容量コンタクトと素
子領域とを接続する半導体記憶装置の局所パッドの製造
方法において、半導体基板上に素子分離領域を形成し、
ワード線を形成した後、全面にポリシリコン膜を成膜
し、このポリシリコン膜を所定の形状にエッチングして
局所パッド部を形成し、この局所パッド部の側壁にサイ
ドウォールを形成した後、このサイドウォールをマスク
として、更に、残った前記ポリシリコン膜をエッチング
するように構成したものであるから、局所パッド形成時
の目ズレによる素子領域へのダメージをなくすと共に、
層間絶縁膜を薄くすることで、層間絶縁膜内のボイドの
発生を少なくし、更に、コンタクトの開口を容易にして
いる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a local pad of a semiconductor memory device according to the present invention is provided between a word line and a word line, and connects a bit line contact or a capacitance contact to an element region. Forming a device isolation region on a semiconductor substrate,
After forming the word line, a polysilicon film is formed on the entire surface, the polysilicon film is etched into a predetermined shape to form a local pad portion, and a sidewall is formed on a side wall of the local pad portion. Using the sidewall as a mask, the remaining polysilicon film is further etched, so that damage to the element region due to misalignment at the time of local pad formation is eliminated, and
By reducing the thickness of the interlayer insulating film, the occurrence of voids in the interlayer insulating film is reduced, and the opening of the contact is facilitated.

【0010】又、半導体基板上に素子分離領域を形成
し、ワード線を形成した後、全面にポリシリコン膜を成
膜した後WSi膜を成膜し、このWSi膜を所定の形状
にエッチングして局所パッド部を形成し、この局所パッ
ド部の側壁にサイドウォールを形成した後、このサイド
ウォールをマスクとして、前記ポリシリコン膜をエッチ
ングするように構成したものであるから、局所パッドの
抵抗値を前記の方法に比べてより小さくすることが出来
る。
An element isolation region is formed on a semiconductor substrate, a word line is formed, a polysilicon film is formed on the entire surface, a WSi film is formed, and the WSi film is etched into a predetermined shape. After forming a local pad portion by forming a side wall on the side wall of the local pad portion, the polysilicon film is etched using the side wall as a mask. Can be made smaller than the above method.

【0011】[0011]

【実施例】以下に、本発明に係わる半導体記憶装置の局
所パッドとその製造方法の具体例を図面を参照しながら
詳細に説明する。 (第1の具体例)図1は、本発明に係わる半導体記憶装
置の局所パッドの製造方法の具体例を示す図、図2は図
1に直交する方向の断面図であって、これらの図には、
ワード線とワード線との間に設けられ、ビット線コンタ
クト又は容量コンタクトと素子領域とを接続する半導体
記憶装置の局所パッドの製造方法において、半導体基板
101上に素子分離領域102を形成した後、ワード線
103を形成する第1の工程と、全面にポリシリコン膜
104を成膜し、所定の膜厚にする第2の工程と、前記
ポリシリコン膜104上にフォトレジスト膜105を塗
布し、このフォトレジスト膜105をパターニングする
第3の工程と、前記フォトレジスト膜105をマスクと
して、前記ポリシリコン膜104をエッチングして局所
パッド部107を形成すると共に、前記マスクで覆われ
ていない部分の膜厚を所定の膜厚にして残し、この残し
た部分の膜厚104aが前記エッチングした膜厚に比べ
て小さくなるようにエッチングする第4の工程と、全面
に酸化膜を膜し、この酸化膜をエッチバックして、前記
局所パッド部107の側壁に酸化膜のサイドウォール1
06を形成する第5の工程と、前記サイドウォール10
6をマスクとして、前記残した部分のポリシリコン膜1
04aをエッチングする第6の工程と、を含む半導体記
憶装置の局所パッドの製造方法が示されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific examples of local pads of a semiconductor memory device according to the present invention and a method of manufacturing the same will be described in detail with reference to the drawings. FIG. 1 is a view showing a specific example of a method of manufacturing a local pad of a semiconductor memory device according to the present invention, and FIG. 2 is a sectional view in a direction orthogonal to FIG. In
In the method for manufacturing a local pad of a semiconductor memory device provided between a word line and a word line and connecting a bit line contact or a capacitance contact to an element region, after forming an element isolation region 102 on a semiconductor substrate 101, A first step of forming a word line 103, a second step of forming a polysilicon film 104 over the entire surface to a predetermined thickness, and applying a photoresist film 105 on the polysilicon film 104; A third step of patterning the photoresist film 105; etching the polysilicon film 104 with the photoresist film 105 as a mask to form a local pad 107; The film thickness is left at a predetermined film thickness, and the film thickness 104a of the remaining portion is made smaller than the etched film thickness. A fourth step of etching, and film an oxide film on the entire surface, the oxide film is etched back, the sidewall of the oxide film on the sidewall of the local pad portion 107 1
A fifth step of forming the sidewall 10;
6 as a mask, the remaining portion of the polysilicon film 1
A method for manufacturing a local pad of a semiconductor memory device, which includes a sixth step of etching the substrate 04a.

【0012】以下に、この具体例を更に詳細に説明す
る。図1は、素子が形成された半導体基板にワード線を
形成後、ワード線とワード線との間に局所パッドを形成
する工程を示したものである。まず、図1(a)に示す
半導体基板101上にトレンチ分離102を形成し、そ
の後、図4のように、ワード線103を形成した後、ポ
リシリコン膜104を例えば8000Å堆積する。その
後、ポリシリコン膜104の膜厚をエッチバックし、ポ
リシリコン膜104の膜厚をワード線103上で図2に
示すように2000Å以下になるように調整する。その
後、図1(b)に示すように、フォトレジスト膜105
を塗布しパターニングを行う。次に、図1(c)に示す
ようにフォトレジスト膜105をマスクにポリシリコン
膜104をエッチングし下地から500〜1000Å残
した形の局所パッド部107を形成する。その後、図1
(d)に示すように局所パッド部107を覆うように全
面に酸化膜を1000〜4000Åの間で堆積し、この
酸化膜をエッチバックすることにより、局所パッド部1
07側壁に酸化膜サイドウォール106を形成する。最
後に、図1(e)に示すように、この酸化膜サイドウォ
ール106をマスクに残りのポリシリコン膜104aを
エッチングし、凸型局所パッド100を形成する。
Hereinafter, this specific example will be described in more detail. FIG. 1 shows a process of forming a local pad between word lines after forming a word line on a semiconductor substrate on which elements are formed. First, a trench isolation 102 is formed on a semiconductor substrate 101 shown in FIG. 1A, and then, as shown in FIG. 4, after forming a word line 103, a polysilicon film 104 is deposited, for example, at 8000.degree. Thereafter, the film thickness of the polysilicon film 104 is etched back, and the film thickness of the polysilicon film 104 is adjusted on the word line 103 so as to be 2000 ° or less as shown in FIG. After that, as shown in FIG.
Is applied and patterning is performed. Next, as shown in FIG. 1C, the polysilicon film 104 is etched using the photoresist film 105 as a mask to form a local pad portion 107 having a shape left 500 to 1000 degrees from the base. Then, FIG.
As shown in (d), an oxide film is deposited on the entire surface to cover the local pad portion 107 at a temperature of 1000 to 4000 °, and the oxide film is etched back to form the local pad portion 1.
The oxide film side wall 106 is formed on the side wall 07. Finally, as shown in FIG. 1E, the remaining polysilicon film 104a is etched using the oxide film sidewall 106 as a mask to form a convex local pad 100.

【0013】このようにポリシリコン膜104のエッチ
ングを下地から500〜1000Å残し途中で止め、そ
の側壁に酸化膜のサイドウォール106形成し、その酸
化膜サイドウォール106をマスクにポリシリコン10
4aをエッチングすることによりフォトレジストで形成
した局所パッドパターンより局所パッドの大きさを大き
く形成することができる。したがって、局所パッドのフ
ォトレジストが目ズレしていても局所パッドの大きさが
フォトレジストパターンより大きくなっているので、素
子領域108へのエッチングによるダメージを回避する
ことができる。
As described above, the etching of the polysilicon film 104 is stopped halfway while leaving 500 to 1000 ° from the base, an oxide film sidewall 106 is formed on the side wall, and the polysilicon film 104 is masked using the oxide film sidewall 106 as a mask.
By etching 4a, the size of the local pad can be made larger than the local pad pattern formed of the photoresist. Therefore, even if the photoresist on the local pad is misaligned, the size of the local pad is larger than the photoresist pattern, so that damage to the element region 108 due to etching can be avoided.

【0014】(第2の具体例)次に、本発明の第2の具
体例を図3を参照して説明する。先ず、図3(a)に示
すように、半導体基板201上にトレンチ分離202を
形成し、その後、ワード線203を形成した後、ポリシ
リコン膜204を例えば800Å堆積する。その後、ポ
リシリコン膜204上にWSi(タングステンシリサイ
ド)膜209を5000Å堆積する。その後、図3
(b)に示すようにフォトレジスト膜205を塗布し、
フォトレジスト膜205のパターニングを行う。その
後、図3(c)に示すようにフォトレジスト膜205を
マスクにWSi膜209をエッチングし、ポリシリコン
膜204上でエッチングを止め、局所WSiパッド20
7を形成する。その後、図3(d)に示すように、局所
WSiパッド207を覆うように、全面に酸化膜を10
00〜4000Åの間で堆積し、この酸化膜をエッチバ
ックすることにより、局所WSiパッド207側壁に酸
化膜サイドウォール206aを形成する。その後、図3
(e)に示すように、酸化膜サイドウォール206aを
マスクにポリシリコン膜204をエッチングし、凸型局
所WSiパッド200を形成する。
(Second Specific Example) Next, a second specific example of the present invention will be described with reference to FIG. First, as shown in FIG. 3A, a trench isolation 202 is formed on a semiconductor substrate 201, and then a word line 203 is formed, and then a polysilicon film 204 is deposited, for example, at 800.degree. After that, a WSi (tungsten silicide) film 209 is deposited on the polysilicon film 204 at 5000 °. Then, FIG.
A photoresist film 205 is applied as shown in FIG.
The photoresist film 205 is patterned. Thereafter, as shown in FIG. 3C, the WSi film 209 is etched using the photoresist film 205 as a mask, the etching is stopped on the polysilicon film 204, and the local WSi pad 20 is removed.
7 is formed. Then, as shown in FIG. 3D, an oxide film is formed on the entire surface so as to cover the local WSi pad 207.
An oxide film sidewall 206a is formed on the side wall of the local WSi pad 207 by depositing the film between 00 and 4000 ° and etching back this oxide film. Then, FIG.
As shown in (e), the polysilicon film 204 is etched using the oxide film sidewall 206a as a mask to form a convex local WSi pad 200.

【0015】このように、第2の具体例の製造方法で
は、ワード線とワード線との間に設けられ、ビット線コ
ンタクト又は容量コンタクトと素子領域とを接続する半
導体記憶装置の局所パッドの製造方法において、半導体
基板上に素子分離領域を形成した後、ワード線を形成す
る第1の工程と、全面にポリシリコン膜204を成膜し
た後、前記ポリシリコン膜204の膜厚より厚くWSi
膜209を成膜する第2の工程と、前記WSi膜209
上にフォトレジスト膜205を塗布し、このフォトレジ
スト膜205をパターニングする第3の工程と、前記フ
ォトレジスト膜205をマスクとして、前記WSi膜2
09のみをエッチングし、局所パッド部207を形成す
る第4の工程と、全面に酸化膜を膜し、この酸化膜をエ
ッチバックして、前記局所パッド部207の側壁に酸化
膜のサイドウォール206aを形成する第5の工程と、
前記サイドウォール206aをマスクとして、前記ポリ
シリコン膜204をエッチングする第6の工程と、を含
むものである。
As described above, according to the manufacturing method of the second embodiment, the local pad of the semiconductor memory device is provided between the word lines and connects the bit line contact or the capacitance contact to the element region. In the method, after a device isolation region is formed on a semiconductor substrate, a first step of forming a word line, a polysilicon film 204 is formed over the entire surface, and a WSi film having a thickness greater than the thickness of the polysilicon film 204 is formed.
A second step of forming a film 209, and the WSi film 209;
A third step of applying a photoresist film 205 thereon and patterning the photoresist film 205; and using the photoresist film 205 as a mask to form the WSi film 2
09 to form a local pad portion 207, and an oxide film is formed on the entire surface, and this oxide film is etched back to form an oxide film sidewall 206a on the side wall of the local pad portion 207. A fifth step of forming
A sixth step of etching the polysilicon film 204 using the sidewalls 206a as a mask.

【0016】なお、何れの具体例でも、ポリシリコン膜
の端部は、素子領域208を囲む素子分離領域102、
202の端部と重なっている。
In each of the specific examples, the end of the polysilicon film is connected to the element isolation region 102 surrounding the element region 208,
202 overlaps the end.

【0017】[0017]

【発明の効果】本発明に係わる半導体記憶装置の局所パ
ッドとその製造方法は、上述のように構成したので、以
下のような効果を奏する。 (1)局所パッド形成時の目ズレによる素子領域やられ
がなくなり、デバイス特性が向上する。
The local pad of the semiconductor memory device and the method of manufacturing the same according to the present invention have the following effects because they are configured as described above. (1) The element region is not damaged due to misregistration at the time of local pad formation, and the device characteristics are improved.

【0018】(2)局所パッド上に酸化膜のハードマス
クを残す必要が無くなるため、層間絶縁膜の膜厚を厚く
する必要がなくなりCMP時のウェハ面内均一性が向上
する。 (3)局所パッド間の層間絶縁膜内のボイドの発生を低
減できる。 (4)層間絶縁膜厚が薄いため、コンタクトの開口が容
易になる。
(2) Since it is not necessary to leave a hard mask of an oxide film on the local pad, it is not necessary to increase the thickness of the interlayer insulating film, and the uniformity within the wafer surface during CMP is improved. (3) Generation of voids in the interlayer insulating film between local pads can be reduced. (4) Since the thickness of the interlayer insulating film is small, opening of the contact is facilitated.

【0019】(5)また、第2の具体例を用いることに
より、局所パッドの抵抗を小さくすることが出来る。
(5) The resistance of the local pad can be reduced by using the second specific example.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わる半導体記憶装置の局所パッドの
製造工程を示す断面図である。
FIG. 1 is a sectional view showing a manufacturing step of a local pad of a semiconductor memory device according to the present invention.

【図2】図1に直交する方向での断面図である。FIG. 2 is a sectional view in a direction orthogonal to FIG.

【図3】本発明に係わる半導体記憶装置の局所パッドの
他の製造工程を示す断面図である。
FIG. 3 is a cross-sectional view showing another manufacturing step of the local pad of the semiconductor memory device according to the present invention.

【図4】半導体記憶装置の局所パッドの配置状態を示す
平面図である。
FIG. 4 is a plan view showing an arrangement state of local pads of the semiconductor memory device.

【図5】図4のB−B’断面図である。FIG. 5 is a sectional view taken along line B-B 'of FIG.

【図6】図4のA−A’断面での従来の製造工程を示す
断面図である。
FIG. 6 is a cross-sectional view showing a conventional manufacturing step taken along the line AA ′ of FIG. 4;

【符号の説明】[Explanation of symbols]

100、200 凸型局所パッド 101、201 半導体基板 102、202 トレンチ分離 103、203 ワード線 104、204 ポリシリコン膜 104a 残したポリシリコン膜 105、205 フォトレジスト 106、206a 酸化膜サイドウォール 107、207 局所パッド部 108、208 素子領域 209 WSi膜 100, 200 Convex type local pad 101, 201 Semiconductor substrate 102, 202 Trench isolation 103, 203 Word line 104, 204 Polysilicon film 104a Remaining polysilicon film 105, 205 Photoresist 106, 206a Oxide film sidewall 107, 207 Local Pad section 108, 208 Element area 209 WSi film

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/108 H01L 21/8242 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/108 H01L 21/8242

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ワード線とワード線との間に設けられ、
ビット線コンタクト又は容量コンタクトと素子領域とを
接続する半導体記憶装置の局所パッドにおいて、 前記局所パッドを、素子領域を覆うように成膜したポリ
シリコン膜と、このポリシリコン膜上に形成されたWS
i膜と、このWSi膜の側壁に形成された酸化膜のサイ
ドウォールとで構成したことを特徴とする半導体記憶装
置の局所パッド。
1. A semiconductor device, comprising: a word line;
In a local pad of a semiconductor memory device for connecting a bit line contact or a capacitance contact to an element region, a polysilicon film formed so that the local pad covers the element region, and a WS formed on the polysilicon film
A local pad of a semiconductor memory device comprising an i film and an oxide film sidewall formed on a side wall of the WSi film.
【請求項2】 前記ポリシリコン膜が前記素子領域より
大きいことを特徴とする請求項1記載の半導体記憶装置
の局所パッド。
2. The local pad according to claim 1, wherein said polysilicon film is larger than said element region.
【請求項3】 ワード線とワード線との間に設けられ、
ビット線コンタクト又は容量コンタクトと素子領域とを
接続する半導体記憶装置の局所パッドの製造方法におい
て、 半導体基板上に素子分離領域を形成し、ワード線を形成
した後、全面にポリシリコン膜を成膜し、このポリシリ
コン膜を所定の形状にエッチングして局所パッド部を形
成し、この局所パッド部の側壁にサイドウォールを形成
した後、このサイドウォールをマスクとして、更に、残
った前記ポリシリコン膜をエッチングすることを特徴と
する半導体記憶装置の局所パッドの製造方法。
3. It is provided between a word line and a word line,
In a method for manufacturing a local pad of a semiconductor memory device for connecting a bit line contact or a capacitance contact to an element region, an element isolation region is formed on a semiconductor substrate, a word line is formed, and then a polysilicon film is formed on the entire surface. Then, the polysilicon film is etched into a predetermined shape to form a local pad portion, a sidewall is formed on a side wall of the local pad portion, and the remaining polysilicon film is further formed by using the sidewall as a mask. A method of manufacturing a local pad of a semiconductor memory device, characterized by etching a semiconductor device.
【請求項4】 ワード線とワード線との間に設けられ、
ビット線コンタクト又は容量コンタクトと素子領域とを
接続する半導体記憶装置の局所パッドの製造方法におい
て、 半導体基板上に素子分離領域を形成した後、ワード線を
形成する第1の工程と、 全面にポリシリコン膜を成膜し、所定の膜厚にする第2
の工程と、 前記ポリシリコン膜上にフォトレジスト膜を塗布し、こ
のフォトレジスト膜をパターニングする第3の工程と、 前記フォトレジスト膜をマスクとして、前記ポリシリコ
ン膜をエッチングして局所パッド部を形成すると共に、
前記マスクで覆われていない部分の膜厚を所定の膜厚に
して残し、この残した部分の膜厚が前記エッチングした
膜厚に比べて小さくなるようにエッチングする第4の工
程と、 全面に酸化膜を膜し、この酸化膜をエッチバックして、
前記局所パッド部の側壁に酸化膜のサイドウォールを形
成する第5の工程と、 前記サイドウォールをマスクとして、前記残した部分の
ポリシリコン膜をエッチングする第6の工程と、 を含むことを特徴とする半導体記憶装置の局所パッドの
製造方法。
4. It is provided between a word line and a word line,
In a method of manufacturing a local pad of a semiconductor memory device for connecting a bit line contact or a capacitor contact to an element region, a first step of forming a word line after forming an element isolation region on a semiconductor substrate; A second silicon film is formed to a predetermined thickness.
A third step of applying a photoresist film on the polysilicon film and patterning the photoresist film; and etching the polysilicon film using the photoresist film as a mask to form a local pad portion. While forming
A fourth step of leaving a film thickness of a portion not covered with the mask to a predetermined film thickness and performing etching so that the film thickness of the remaining portion becomes smaller than the etched film thickness; Film an oxide film, etch back this oxide film,
A fifth step of forming a sidewall of an oxide film on a side wall of the local pad portion; and a sixth step of etching the remaining portion of the polysilicon film using the sidewall as a mask. Manufacturing method of a local pad of a semiconductor memory device.
【請求項5】 ワード線とワード線との間に設けられ、
ビット線コンタクト又は容量コンタクトと素子領域とを
接続する半導体記憶装置の局所パッドの製造方法におい
て、 半導体基板上に素子分離領域を形成し、ワード線を形成
した後、全面にポリシリコン膜を成膜した後WSi膜を
成膜し、このWSi膜を所定の形状にエッチングして局
所パッド部を形成し、この局所パッド部の側壁にサイド
ウォールを形成した後、このサイドウォールをマスクと
して、前記ポリシリコン膜をエッチングすることを特徴
とする半導体記憶装置の局所パッドの製造方法。
5. A semiconductor device provided between a word line and a word line,
In a method for manufacturing a local pad of a semiconductor memory device for connecting a bit line contact or a capacitance contact to an element region, an element isolation region is formed on a semiconductor substrate, a word line is formed, and then a polysilicon film is formed on the entire surface. After that, a WSi film is formed, the WSi film is etched into a predetermined shape to form a local pad portion, a sidewall is formed on a side wall of the local pad portion, and the polysilicon is formed using the sidewall as a mask. A method of manufacturing a local pad of a semiconductor memory device, characterized by etching a silicon film.
【請求項6】 ワード線とワード線との間に設けられ、
ビット線コンタクト又は容量コンタクトと素子領域とを
接続する半導体記憶装置の局所パッドの製造方法におい
て、 半導体基板上に素子分離領域を形成した後、ワード線を
形成する第1の工程と、 全面にポリシリコン膜を成膜した後、前記ポリシリコン
膜の膜厚より厚くWSi膜を成膜する第2の工程と、 前記WSi膜上にフォトレジスト膜を塗布し、このフォ
トレジスト膜をパターニングする第3の工程と、 前記フォトレジスト膜をマスクとして、前記WSi膜の
みをエッチングし、局所パッド部を形成する第4の工程
と、 全面に酸化膜を膜し、この酸化膜をエッチバックして、
前記局所パッド部の側壁に酸化膜のサイドウォールを形
成する第5の工程と、 前記サイドウォールをマスクとして、前記ポリシリコン
膜をエッチングする第6の工程と、 を含むことを特徴とする半導体記憶装置の局所パッドの
製造方法。
6. A semiconductor device provided between a word line and a word line,
In a method of manufacturing a local pad of a semiconductor memory device for connecting a bit line contact or a capacitor contact to an element region, a first step of forming a word line after forming an element isolation region on a semiconductor substrate; A second step of forming a WSi film thicker than the polysilicon film after forming the silicon film; and a third step of applying a photoresist film on the WSi film and patterning the photoresist film. And a fourth step of etching only the WSi film using the photoresist film as a mask to form a local pad portion. An oxide film is formed on the entire surface, and the oxide film is etched back.
A fifth step of forming a sidewall of an oxide film on a side wall of the local pad portion; and a sixth step of etching the polysilicon film using the sidewall as a mask. A method for manufacturing a local pad of a device.
JP26482698A 1998-09-18 1998-09-18 Local pad of semiconductor memory device and method of manufacturing the same Expired - Fee Related JP3149858B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26482698A JP3149858B2 (en) 1998-09-18 1998-09-18 Local pad of semiconductor memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26482698A JP3149858B2 (en) 1998-09-18 1998-09-18 Local pad of semiconductor memory device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000101040A JP2000101040A (en) 2000-04-07
JP3149858B2 true JP3149858B2 (en) 2001-03-26

Family

ID=17408753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26482698A Expired - Fee Related JP3149858B2 (en) 1998-09-18 1998-09-18 Local pad of semiconductor memory device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3149858B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543867B1 (en) * 2003-01-30 2006-01-20 동부아남반도체 주식회사 Wide memory pattern for finding defect easily at memory or embeded memory device
KR100636670B1 (en) * 2004-12-16 2006-10-23 주식회사 하이닉스반도체 Landing plug contact mask and method for manufacturing the plug by using it

Also Published As

Publication number Publication date
JP2000101040A (en) 2000-04-07

Similar Documents

Publication Publication Date Title
JP3501297B2 (en) Method for manufacturing semiconductor memory device
JP2920119B2 (en) Semiconductor device capacitor manufacturing method
JP2773729B2 (en) Method for manufacturing semiconductor device
US6337275B1 (en) Method for forming a self aligned contact in a semiconductor device
US8216938B2 (en) Method for forming semiconductor device
JP3520146B2 (en) Method of manufacturing buried bit line DRAM cell
JP3605493B2 (en) Method for manufacturing semiconductor device
KR100328810B1 (en) Contact structure for a semiconductor device and manufacturing method thereof
JPH11214499A (en) Fabrication of semiconductor device
JP3149858B2 (en) Local pad of semiconductor memory device and method of manufacturing the same
JP2790084B2 (en) Method for manufacturing semiconductor device
KR100403329B1 (en) A method for forming a bit line of a semiconductor device
JPH11340436A (en) Manufacture of semiconductor storage
JP3104666B2 (en) Semiconductor device and manufacturing method thereof
KR100618805B1 (en) Method for forming self aligned contact pad of semiconductor device using selective epitaxial growth method
JP3172229B2 (en) Method for manufacturing semiconductor device
KR100333539B1 (en) Micro contact hole formation method of semiconductor device
JP4949547B2 (en) Manufacturing method of semiconductor memory device
JP3147880B2 (en) Interlayer film formation method
JPH11330400A (en) Manufacture of dynamic ram cell capacitor
KR100277905B1 (en) Manufacturing Method of Semiconductor Memory Device
KR100363701B1 (en) Method for Forming the Bit line contact of Semiconductor Device
KR20010064054A (en) A method of forming inner capacitor for preventing metal wire shortage in net die near wafer edge areas
KR19990039110A (en) Contact hole formation method of semiconductor device
KR100755059B1 (en) Method for fabricating landing plug in the semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees