JP3148582B2 - 電子同調型ラジオ受信機 - Google Patents

電子同調型ラジオ受信機

Info

Publication number
JP3148582B2
JP3148582B2 JP19283595A JP19283595A JP3148582B2 JP 3148582 B2 JP3148582 B2 JP 3148582B2 JP 19283595 A JP19283595 A JP 19283595A JP 19283595 A JP19283595 A JP 19283595A JP 3148582 B2 JP3148582 B2 JP 3148582B2
Authority
JP
Japan
Prior art keywords
terminal
microcomputer
control
signal
destination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19283595A
Other languages
English (en)
Other versions
JPH0946260A (ja
Inventor
嘉和 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP19283595A priority Critical patent/JP3148582B2/ja
Publication of JPH0946260A publication Critical patent/JPH0946260A/ja
Application granted granted Critical
Publication of JP3148582B2 publication Critical patent/JP3148582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は電子同調型ラジオ受信
機に関し、特にたとえばマイコンからの制御データに応
じて制御用ICが電子同調型チューナ回路を制御する、
電子同調型ラジオ受信機に関する。
【0002】
【従来の技術】この種の電子同調型ラジオ受信機の一例
が図1に示される。図1のラジオ受信機1は、チューナ
基板2およびマイコン基板3を含み、チューナ基板2に
は、PLL IC4が組み込まれる。このPLL IC4は、マ
イコン基板3に設けられるマイコン5からの制御データ
に従って、フロントエンドや中間周波数回路/検波回路
(IF/DET)やステレオマルチプレクサ(MPX)
を制御する。
【0003】このようなラジオ受信機1において、マイ
コン5を共通化するために、マイコン基板3に仕向先設
定回路6を設ける。この仕向先設定回路6は、受信バン
ド,受信周波数範囲および周波数ステップ等が互いに異
なる仕向先を表す信号をマイコン5に入力する。すなわ
ち、マイコン5は仕向先設定回路6の設定状態に応じて
仕向先を判別し、その仕向先に対応する受信バンド,受
信周波数範囲および周波数ステップ等を設定し、それに
基づいてPLL IC4を制御する。
【0004】
【発明が解決しようとする課題】図1に示す従来の電子
同調型ラジオ受信機1では、各仕向先に応じて最適の受
信ができるようにフロントエンド等を変更するととも
に、仕向先設定回路6を変更しなければならないため、
チューナ基板2のみならずマイコン基板3も各仕向先に
応じて変更する必要がある。
【0005】そこで、図1の従来のラジオ受信機1にお
いて仕向先設定回路6をチューナ基板2内に配置すれ
ば、マイコン基板3は共通化できるが、チューナ基板2
とマイコン基板3との間の接続線数が増えるため、コス
トアップになってしまう。それゆえに、この発明の主た
る目的は、コストアップなしに、マイコン基板を各仕向
先に共通化できる、電子同調型ラジオ受信機を提供する
ことである。
【0006】
【課題を解決するための手段】この発明は、電子同調型
チューナ回路を制御するための制御用ICと、制御用I
Cに制御データを与えるマイコンとを含むラジオ受信機
において、制御用ICの適宜の端子間に設けられ仕向先
に応じて異なる信号制御用ICに与える仕向先設定回
路を設け、マイコンから制御用ICの1つもしくは複数
の適宜の端子に、制御用ICのデータ出力端子の出力状
態を変更させる状態信号を入力し、状態信号および仕向
先設定回路から与えられる信号に応じてータ出力端子
に現れる信号に基づいてマイコンが仕向先を判別するよ
うにしたことを特徴とする、電子同調型ラジオ受信であ
る。
【0007】
【作用】たとえばPLL ICのような制御用ICの適宜の
端子間に、たとえばダイオード回路のような信号回路す
なわち仕向先設定回路を設ける。そして、マイコンから
制御用ICに状態信号を与える。状態信号に応答して、
制御用ICは仕向先設定回路に設定されている仕向先を
表す信号をマイコンに返送する。したがって、マイコン
は制御用ICから返送される信号を検出することによっ
て、仕向先設定回路で設定されている仕向先を判別する
ことができる。
【0008】
【発明の効果】この発明によれば、制御用ICからの信
号に応じてマイコンが仕向先を判別するようにしたた
め、マイコン基板に仕向先設定回路を設ける必要がな
く、したがって各仕向先にマイコン基板を共通に使用す
ることができる。さらに、仕向先判別のために制御用I
Cとマイコンとの信号の授受は本来的に必要な信号線を
用いて行うことができるので、マイコンと制御用ICと
を接続するために余計な信号線を増やす必要はない。し
たがって、仕向先設定回路をチューナ基板に設けても、
チューナ基板とマイコン基板との間の接続線数が増加す
ることなく、したがってコストアップを生じない。
【0009】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【0010】
【実施例】図2に示す実施例の電子同調型ラジオ受信機
10は、チューナ基板12およびマイコン基板14を含
む。チューナ基板12には、制御用ICであるPLL IC
16が配置され、マイコン基板14にはマイコン18が
配置される。PLL IC16は、マイコン18からの制御
データに従って、チューナ基板12に含まれるフロント
エンド20fおよび20a,IF/DET22,および
マルチプレクサ24を制御する。
【0011】すなわち、PLL IC16は、FMフロント
エンド20fおよびAMフロントエンド20aならびに
IF/DET22に、バンド切換信号aを与える。それ
とともに、PLL IC16は、基準発振器26からの発振
信号と、FMフロントエンド20fからのFM局発信号
bまたはAMフロントエンド20aからのAM局発信号
cとに基づいて位相を検出し、ローパスフィルタ28を
介して、FMフロントエンド20fまたはAMフロント
エンド20aにチューニング電圧dを与える。さらに、
PLL IC16は、IF/DET22に対して、サーチ信
号ないしシーク(SEEK)信号eを与え、IF/DET22
から放送局検出信号fを受ける。そして、PLL IC16
は、マルチプレクサ24からステレオ検出信号gを受け
るとともに、ステレオマルチプレクサ24に対して、モ
ノラル/ステレオ切換信号hを与える。
【0012】このようなチューナの動作は既によく知ら
れたところであり、ここではこれ以上の詳細な説明は省
略する。そして、チューナ基板12に含まれるアンプ3
0から、音声信号が出力される。一方、マイコン基板1
4に設けられたマイコン18には、操作スイッチ32か
らのスイッチ信号が与えられるとともに、マイコン18
から表示器34に対して表示信号が与えられる。マイコ
ン18は、操作スイッチ32からのスイッチ信号に従っ
て選局動作等の制御のためにPLL IC16に制御データ
を与える。
【0013】図2実施例では、仕向先設定回路36がチ
ューナ基板12に設けられる。この仕向先設定回路36
は、図3に示すように、PLL IC16の端子間に接続さ
れるダイオードD1,D2およびD3を含む。図3を参
照して、この実施例では、PLL IC16として、三洋電
機株式会社製の“LC72131M”のICを利用す
る。したがって、1番端子と20番端子との間に基準発
振器26が接続される。
【0014】2番端子は、CE端子であり、このCE端
子は、マイコン18からPLL IC16にデータを入力す
るときあるいはPLL IC16からのデータをマイコン1
8が入力するとき、マイコン18によってハイレベルに
されるチップイネーブル端子である。3番端子はDI端
子であり、このDI端子は、マイコン18からPLL IC
16へ与えられるデータの入力端子である。このDI端
子に与えられるマイコン18からのデータによって、PL
L IC16に含まれるプログラマブル分周器(図示せ
ず)や、出力ポートBO1,BO2,BO3およびBO
4の状態あるいはDO端子の出力内容等が決定される。
なお、この実施例では、DI端子はまた、仕向先設定用
端子としても利用される。
【0015】4番端子はCL端子であり、このCL端子
は、データの入出力時にそのデータと同期をとるための
クロックを受けるクロック端子である。この実施例で
は、CL端子もまた、仕向先設定用端子として利用す
る。5番端子は先のDO端子であり、このDO端子は、
PLL IC16からマイコン18へ転送されるデータの出
力端子である。このDO端子は、DI端子から入力され
るデータに応じて、3つの状態をとり得る。すなわち、
DO端子は、I1端子の状態に従った状態、I2端子の
状態に従った状態、あるいは常時オープンの状態の3つ
の状態をとり得る。なお、この実施例では、DO端子
に、マルチプレクサ24からのステレオ検出信号gを接
続する。したがって、マイコン18からDI端子に与え
るデータによってDO端子を常時オープンの状態に設定
すれば、ステレオ検出信号gがマイコン18に直接伝達
され得る。
【0016】6番端子,7番端子,8番端子および9番
端子が上述の出力ポートBO1,BO2,BO3および
BO4である。BO1端子は、フロントエンド20fお
よび20aならびにIF/DET22へのバンド切換信
号a(FM時ローレベル、AM時オープン)を出力する
とともに、この実施例では、仕向先設定用端子として用
いられる。BO2端子は、マルチプレクサ24へのステ
レオ/モノラル切換信号h(強制モノラル時ローレベ
ル、その他のときオープン)を出力する。なお、BO2
端子がローレベルのときには、マルチプレクサ24は、
ステレオ放送を受信しても、モノラルの音声信号を出力
する。そして、このときステレオ検出信号gがローレベ
ルにならないようにされている。BO3端子は、フロン
トエンド20fおよび20aならびにIF/DET22
へのバンド切換信号a(FM時オープン、AM時ローレ
ベル)を出力する。さらに、BO4端子は、IF/DE
T22へのシーク信号e(オートチューニング時ローレ
ベル、その他のときオープン)を出力する。
【0017】10番端子はI1端子であり、12番端子
がI2端子である。I1端子およびI2端子は、汎用入
出力ポートであるが、この実施例では、入力ポートとし
て使用する。すなわち、I1端子には、仕向先設定回路
36の設定状態を示す信号が入力される。また、I2端
子には、IF/DET22からの放送局検出信号f(放
送局あり時ローレベル、その他のときハイレベル)が入
力される。
【0018】13番端子および14番端子には、それぞ
れ、AM局発信号cおよびFM局発信号bが与えられ
る。16番端子,17番端子および18番端子にローパ
スフィルタ28が接続され、このローパスフィルタ28
からフロントエンド20fまたは20aに与えられるチ
ューニング電圧dが出力される。なお、15番端子が電
源端子であり、19番端子がグランド端子である。
【0019】仕向先設定回路36は、3つのダイオード
D1,D2およびD3を含み、このダイオードD1〜D
3は、図4および表1に示す8つの仕向先を個別に設定
することができる。すなわち、仕向先を設定するため
には、3つのダイオードD1〜D3が全て接続される。
仕向先を設定する場合には、ダイオードD2およびD
3だけが用いられる。同じように、仕向先が設定され
るべきときには、全てのダイオードが接続されない。
【0020】
【表1】
【0021】ダイオードD1が用いられるときには、こ
のダイオードD1のアノードはI1端子に接続されカソ
ードはDI端子に接続される。ダイオードD2が用いら
れるとき、ダイオードD2のアノードはI1端子に接続
されカソードはCL端子に接続される。ダイオードD3
が用いられるとき、ダイオードD3のアノードはI1端
子に接続され、カソードはBO1端子に接続される。そ
して、I1端子すなわち各ダイオードD1,D2および
D3のアノードは、プルアップ抵抗R1,R2およびR
3によって、電源に接続される。
【0022】図5を参照して、マイコン18による仕向
先設定処理の動作を説明する。なお、図5に示す仕向先
設定処理は、たとえば電源を投入した直後などのように
実際に受信動作を行う前に1回実施される。図5の最初
のステップS1では、マイコン18はPLL IC16のB
O2端子をローレベルに設定し、ステレオ検出信号gが
ローレベルにならないようにしておく。そして、ステッ
プS2では、マイコン18は、PLL IC16のDI端子
に適宜の信号を与え、DO端子がI1端子の状態に従う
出力モードに設定する。したがって、DO端子は、I1
端子がローレベルのときローレベルを出力し、I1端子
がハイレベルのときオープンの状態にされる。
【0023】このような初期設定が終了した後、ステッ
プS3,S4,S5およびS6を実行し、仕向先設定デ
ータの第1ビットDIST0が「1」か「0」かを判断す
る。すなわち、ステップS3においては、DI端子のみ
をローレベルとして、BO1端子およびCL端子をとも
にハイレベルとする。その状態で、DO端子すなわちI
1端子がハイレベルかどうかをステップS4で判断す
る。このステップS4でハイレベルが得られるというこ
とは、図3において仕向先設定回路36のダイオードD
1が接続されていないことを意味し、したがって、ステ
ップS5で設定データDIST0を「1」と設定する。ステ
ップS4でDO端子がローレベルであることを検出する
と、ステップS6で設定データDIST0を「0」に設定す
る。
【0024】同じようにして、ステップS7〜S10を
実行し、仕向先設定回路36のダイオードD2が接続さ
れているかどうかを判断する。ダイオードD2が接続さ
れていないときには、ステップS9において、設定デー
タDIST1を「1」とし、ダイオードD2が接続されてい
るときにはステップS10において設定データDIST1を
「0」に設定する。
【0025】さらに、ステップS11〜S14を実行し
て、仕向先設定回路36のダイオードD3の有無に応じ
て、ステップS13において、設定データDIST2を
「1」に設定しまたはステップS14において設定デー
タDIST2を「0」に設定する。ステップS151,S1
52,…,S158では、上述のようにして入力された
3ビットの設定データDIST0,DIST1およびDIST2の
「1」または「0」を検出し、それに応じて、ステップ
S161,S162,…,S168において、仕向先
,,…,を設定する。具体的には、先の表1に従
って、受信バンド,受信周波数範囲および周波数ステッ
プを決定する。この仕向先の設定動作は、たとえば、マ
イコン18のROM(図示せず)に予め設定している8
つの仕向先のいずれかを有効化する。
【0026】次に、図6を参照して、ステレオ検出処理
の動作について説明する。図6の最初のステップS21
で、マイコン18は、PLL IC16のDO端子をオープ
ンの状態にする制御データをPLL IC16のDI端子に
与える。そして、ステップS22において、マイコン1
8は、PLL IC16のDO端子がローレベルであるかど
うか判断する。ステレオ時にはステレオ検出信号gはロ
ーレベルであり、したがって、DO端子もローレベルと
なる。DO端子がローレベルのとき、マイコン18は、
ステップS23でステレオ放送の受信を検出する。DO
端子がハイレベルのとき、マイコン18は、ステップS
24でモノラル放送の受信を検出する。
【0027】次に、図7を参照して、放送局検出処理の
動作について説明する。図7の最初のステップS31
で、マイコン18はPLL IC16のBO2端子をローレ
ベルに設定し、ステレオ検出信号gがローレベルになら
ないようにしておく。そして、ステップS32では、マ
イコン18は、PLL IC16のDI端子に適宜の信号を
与え、DO端子がI2端子の状態に従う出力モードに設
定する。したがって、DO端子は、I2端子がローレベ
ルのときローレベルを出力し、I2端子がハイレベルの
ときオープンの状態にされる。次のステップS33にお
いて、マイコン18は、PLL IC16のDO端子がロー
レベルであるかどうか判断する。放送局を受信したとき
放送局検出信号fはローレベルであり、したがって、D
O端子もローレベルとなる。DO端子がローレベルのと
き、マイコン18は、ステップS34で放送局ありを検
出する。DO端子がハイレベルのとき、マイコン18
は、ステップS35で放送局なしを検出する。
【0028】このように、上述の実施例では、PLL IC
16のDO端子をステレオ検出および放送局検出だけで
なく、仕向先設定に利用するようにしたので、PLL IC
16とマンコン18との間に別の信号線を設ける必要が
ない。したがって、コストアップなしに、仕向先設定回
路36をチューナ基板12に設けることができ、マイコ
ン18を配置するマイコン基板14を仕向先のいかんに
拘らず共通化することができる。
【0029】さらに、上述の実施例では、PLL IC16
のDI端子,CL端子およびBO1端子にダイオードを
接続するか接続しないかを設定することによって、仕向
先を設定するようにした。しかしながら、ダイオードで
はなくスイッチが用いられてもよく、さらにそのような
スイッチ機能を果たす任意の素子が利用可能である。そ
して、上述のスイッチ機能素子を接続しまたは接続しな
い端子の数によって設定できる仕向先の数が決まるの
で、仕向先の数に応じて使用する端子の数を増減するこ
とも可能である。
【図面の簡単な説明】
【図1】従来技術の一例を示すブロック図である。
【図2】この発明の一実施例を示すブロック図である。
【図3】図2実施例のPLL ICおよびその関連を詳細に
示す回路図である。
【図4】図3の仕向先設定ダイオードの状態と仕向先と
の関係を示す図解図である。
【図5】図2実施例においてマイコンが仕向先を設定す
る動作を示すフロー図である。
【図6】図2実施例においてマイコンがステレオ信号を
検出する動作を示すフロー図である。
【図7】図2実施例においてマイコンが放送局検出信号
を検出する動作を示すフロー図である。
【符号の説明】
10 …電子同調型ラジオ受信機 12 …チューナ基板 14 …マイコン基板 16 …PLL IC 18 …マイコン 36 …仕向先設定回路 D1,D2,D3 …ダイオード

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】電子同調型チューナ回路を制御するための
    制御用ICと、前記制御用ICに制御データを与えるマ
    イコンとを含むラジオ受信機において、 前記制御用ICの適宜の端子間に設けられ仕向先に応じ
    て異なる信号前記制御用ICに与える仕向先設定回路
    を設け、 前記マイコンから前記制御用ICの1つもしくは複数の
    適宜の端子に、前記制御用ICのデータ出力端子の出力
    状態を変更させる状態信号を入力し、前記状態信号およ
    び前記仕向先設定回路から与えられる信号に応じて前
    ータ出力端子に現れる信号に基づいて前記マイコンが
    仕向先を判別するようにしたことを特徴とする、電子同
    調型ラジオ受信機。
  2. 【請求項2】前記仕向先設定回路は、前記制御用ICの
    1つの端子から他の1つもしくは複数の端子に異なる仕
    向先に応じて異なる信号を与えるための信号回路を含
    む、請求項1記載の電子同調型ラジオ受信機。
  3. 【請求項3】前記信号回路はダイオード回路を含む、請
    求項2記載の電子同調型ラジオ受信機。
  4. 【請求項4】前記チューナ回路,前記制御用ICおよび
    前記仕向先設定回路をチューナ基板に組み込み、前記マ
    イコンをマイコン基板に組み込んだ、請求項1ないし3
    のいずれかに記載の電子同調型ラジオ受信機。
JP19283595A 1995-07-28 1995-07-28 電子同調型ラジオ受信機 Expired - Fee Related JP3148582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19283595A JP3148582B2 (ja) 1995-07-28 1995-07-28 電子同調型ラジオ受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19283595A JP3148582B2 (ja) 1995-07-28 1995-07-28 電子同調型ラジオ受信機

Publications (2)

Publication Number Publication Date
JPH0946260A JPH0946260A (ja) 1997-02-14
JP3148582B2 true JP3148582B2 (ja) 2001-03-19

Family

ID=16297778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19283595A Expired - Fee Related JP3148582B2 (ja) 1995-07-28 1995-07-28 電子同調型ラジオ受信機

Country Status (1)

Country Link
JP (1) JP3148582B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010122636A1 (ja) * 2009-04-21 2010-10-28 トヨタ自動車株式会社 車載機、拡張機器及びシステム、並びに方法

Also Published As

Publication number Publication date
JPH0946260A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
US5428405A (en) Apparatus for finely adjusting tuning data for a television receiver and the method thereof
JPS63242030A (ja) 広帯域周波数シンセサイザ受信機
US5724650A (en) Radio receiving selecting broadcast frequencies based upon stored time data
JP3148582B2 (ja) 電子同調型ラジオ受信機
US6346850B2 (en) Polyphase filter
US5497206A (en) Circuit for controlling an audio signal output of a television
JPH09162703A (ja) Tvチューナの複同調回路
EP1473841A1 (en) Semiconductor integrated circuit for radio apparatus and radio communication apparatus
JPH0549138B2 (ja)
US5126848A (en) Circuit for preventing the interference of TV channel 6 broadcast
US5404587A (en) AFC circuit and IC of the same adapted for lower heterodyne conversion and upper heterodyne conversion
JP3197794B2 (ja) ラジオ受信機用集積回路
EP1876708B1 (en) Integrated tuner circuit with antenna control
US5986482A (en) Input circuit of counter circuit, and integrated circuit for frequency synthesizer using the same
EP1530310B1 (en) Separation adjusting circuit
JP2557739B2 (ja) Pll周波数シンセサイザ回路
JP3072667B2 (ja) スーパーヘテロダイン受信機
JP4795716B2 (ja) 地上デジタルテレビジョンチューナ
KR20010055283A (ko) 디지털 위성방송 튜너의 삼밴드 트랙킹 필터
JPS6329446B2 (ja)
JP2989396B2 (ja) ステレオ受信装置
KR100213392B1 (ko) 믹서의 수신대역 스위칭회로
JP2538473Y2 (ja) 複数バンド受信機
JP3086502B2 (ja) ラジオ受信機及びチューナ回路
EP1569337B1 (en) Intermediate frequency circuit of television tuner

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees