JP3141382B2 - Wiring formation method - Google Patents
Wiring formation methodInfo
- Publication number
- JP3141382B2 JP3141382B2 JP02106990A JP10699090A JP3141382B2 JP 3141382 B2 JP3141382 B2 JP 3141382B2 JP 02106990 A JP02106990 A JP 02106990A JP 10699090 A JP10699090 A JP 10699090A JP 3141382 B2 JP3141382 B2 JP 3141382B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- adhesion layer
- forming
- wiring
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線形成方法に関し、特に、高融点金属層
により下地の開口を埋め込む工程を含む配線形成方法に
関するものである。本発明は、例えば、半導体装置の配
線構造や、その他各種電子材料における配線形成のため
に用いることができ、例えば高融点金属層としてタング
ステン(以下適宜、Wと記載することもある)層を形成
し、これを配線として用いた半導体装置を製造する場合
に適用することができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming method, and more particularly, to a wiring forming method including a step of filling a base opening with a high-melting metal layer. INDUSTRIAL APPLICABILITY The present invention can be used, for example, for forming a wiring structure of a semiconductor device or a wiring of various other electronic materials. However, the present invention can be applied to the case of manufacturing a semiconductor device using this as a wiring.
本出願の請求項1の発明は、開口を有する下地上に高
融点金属層を形成し、これにより開口の埋め込みを行う
に際し、密着層を形成し、高融点金属層を形成した後、
高融点金属層と密着層とのエッチング速度をほぼ等しく
してエッチバックを行うことにより、高融点金属層と密
着層とが同程度にエッチバックされ、両者間に段差が生
じないようにして、その後上層配線を形成する場合の信
頼性の向上を達成したものである。The invention of claim 1 of the present application is to form a high melting point metal layer on a base having an opening, thereby forming an adhesion layer when filling the opening, and after forming the high melting point metal layer,
By performing the etch-back by making the etching rate of the refractory metal layer and the adhesion layer substantially equal to each other, the refractory metal layer and the adhesion layer are etched back to the same extent, so that no step is generated between the two. Thereafter, improvement in reliability in forming an upper layer wiring is achieved.
配線を要する電子材料、例えば半導体装置の分野で
は、微細化・集積化の傾向が著しい(半導体装置の微細
化・集積化に関連する従来技術としては、例えば特開昭
64−23554号、同64−10629号公報などに記載の技術があ
る)。これに伴って、配線を形成すべき下地に形成され
る開口(コンタクトホールやビアホールと称される接続
孔等)も更に微細化の一途をたどっている。このような
背景で、従来、Al(アルミニウム)のバイアススパッタ
法により開口の穴埋めが行われていたが、これに替わ
り、 ポリシリコンにより埋め込みを行うポリ−Siプラグ W等の高融点金属により埋め込みを行うWプラグ等の
高融点金属プラグ の両者に関する提案がなされて来ている。In the field of electronic materials requiring wiring, for example, in the field of semiconductor devices, there is a remarkable tendency toward miniaturization and integration.
There are techniques described in JP-A-64-23554 and JP-A-64-10629). Along with this, openings (connection holes called contact holes and via holes, etc.) formed in a base on which wirings are to be formed have been further miniaturized. Against this background, the hole was conventionally filled by the Al (aluminum) bias sputtering method, but instead of this, the filling is made with a high melting point metal such as a poly-Si plug W filled with polysilicon. Proposals have been made for both high melting point metal plugs such as W plugs.
しかし上記の技術は、得られる接続の抵抗値が高い
という難点がある。また上記の技術の内、選択W等の
高融点金属材料の選択成長によるものは、該金属の成長
が安定でなく、プロセスが不安定であるという難点があ
る。However, the above technique has a drawback that the obtained connection has a high resistance value. In addition, of the above techniques, the selective growth of a high melting point metal material such as selection W has a disadvantage that the growth of the metal is not stable and the process is unstable.
このため、上記の他の手法である、高融点金属を成
膜を要する部分全体に被覆し、その後パターニングする
技術が注目されている。代表的な技術は、Wを配線材料
として用いる場合のブランケットW−CVD法である。ブ
ランケットW−CVD法は、成膜を必要とする部分全体に
Wを被覆し、その後パターニングする技術であるが、こ
れは選択CVD法によるW埋め込みに比して、プロセスの
安定性が格段に良く、実用的であり、更に、例えばスパ
ッタ法に比較して低抵抗にWを形成できる。この種の技
術については、例えば特開昭62−219945号に記載があ
る。For this reason, attention has been paid to a technique of covering the entire area where a film is required to be formed with a high melting point metal and then patterning, which is another technique described above. A typical technique is a blanket W-CVD method when W is used as a wiring material. The blanket W-CVD method is a technique in which W is coated on the entire area where film formation is required, and then patterning is performed, but the process stability is much better than that of W filling by the selective CVD method. It is practical and can form W with a lower resistance than, for example, a sputtering method. This kind of technique is described in, for example, JP-A-62-219945.
しかし、上記プランケットW−CVD法により得られる
W(以下BLK−Wと略記することもある。)は、その密
着性が悪いという問題がある。従ってBLK−Wの密着性
を向上させるためには、下地にTiNやスパッタWなどの
薄膜を形成してこれを密着層にする必要がある。However, W obtained by the planket W-CVD method (hereinafter sometimes abbreviated as BLK-W) has a problem that its adhesion is poor. Therefore, in order to improve the adhesion of BLK-W, it is necessary to form a thin film such as TiN or sputter W on the base and use this as an adhesion layer.
ところがBLK−W形成のとき上記のようにTiN等を密着
層として下敷きし、その後開口をBLK−Wで埋め込んで
Wプラグを形成しようとすると、BLK−WとTiNとでTiN
の方がエッチングレートが速い条件下でエッチングする
場合は、埋め込まれたWと密着層であるTiNとの間に段
差が出来、このため、次に上層配線を形成する場合、段
切れや気泡部(void)発生により、信頼性が低下するこ
とがある。However, when forming BLK-W, as described above, TiN or the like is used as an adhesion layer, and then the opening is filled with BLK-W to form a W plug.
When etching is performed under conditions where the etching rate is higher, a step is formed between the buried W and TiN as an adhesion layer. (Void) generation may reduce reliability.
図をもって具体的に説明すれば、第5図(a)の如く
開口2を有する下地1にTiNのスパッタ等で密着層3を
形成し、その後BLK−W層である高融点金属層4をCVDで
全面に形成して第5図(b)のようにし、その後開口2
のみに高融点金属を残そうとしてエッチバックすると、
上述の条件下でのエッチバックであると、密着層3の方
がより多くエッチングされて、第5図(c)に示す如く
段状に空隙3aが生じてしまう。第5図(c)に、破線
で、密着層3のあった部分3′を示す。More specifically, referring to the drawing, an adhesion layer 3 is formed on a base 1 having an opening 2 by sputtering of TiN or the like as shown in FIG. 5 (a), and then a refractory metal layer 4 as a BLK-W layer is formed by CVD. 5 (b), and then the opening 2 is formed.
Etch back only to leave high melting point metal,
When the etch-back is performed under the above-described conditions, the adhesion layer 3 is etched more, and a stepped gap 3a is generated as shown in FIG. 5 (c). In FIG. 5 (c), a broken line indicates a portion 3 'where the adhesion layer 3 was present.
またエッチバックの場合にこのようにTiN等の密着層
と高融点金属層であるBLK−W層との選択比が充分でな
いと、第5図(c)の如くTiN等もエッチバックされて
しまう結果、その上に、上層配線を形成する際、例えば
該上層配線がAlであると、密着層3として形成したTiN
層のほかにもう一度、バリアメタルを形成しなければな
らない。これは、全体のスループット低下をもたらすも
のでもある。In addition, in the case of etchback, if the selectivity between the adhesion layer of TiN or the like and the BLK-W layer as the high melting point metal layer is not sufficient, TiN or the like is also etched back as shown in FIG. 5 (c). As a result, when an upper layer wiring is formed thereon, for example, when the upper layer wiring is Al, the TiN formed as the adhesion layer 3 is formed.
Another layer of barrier metal must be formed in addition to the layers. This also results in lower overall throughput.
本発明は、高融点金属層のエッチバック時に下地上の
密着層がエッチング除去されて段差が生じたり、消失し
たりすることに伴う上記問題点を解決して、信頼性高く
開口の埋め込みを達成でき、また、これをスループット
を低下させることなく形成できる技術を提供することを
目的とする。The present invention solves the above-mentioned problems caused by the step of forming or disappearing by removing the adhesion layer on the base during the etching back of the refractory metal layer, thereby achieving the reliable filling of the opening. It is another object of the present invention to provide a technique capable of forming the same without lowering the throughput.
本発明は、上記目的を達成すべく、以下の構成をと
る。The present invention has the following configuration to achieve the above object.
即ち、本出願の請求項1の発明は、開口を有する下地
上に高融点金属層を形成し、これにより開口の埋め込み
を行う工程を含む配線形成方法であって、下地上に密着
層を形成し、次いで高融点金属層を形成し、その後高融
点金属層と密着層とのエッチング速度がほぼ等しくなる
ように混合比が調整された混合ガスを用いてエッチバッ
クを行い、その後上層配線を形成することを特徴とする
配線形成方法である。That is, the invention of claim 1 of the present application is a wiring forming method including a step of forming a high melting point metal layer on a base having an opening and thereby filling the opening, thereby forming an adhesion layer on the base. Then, a high-melting metal layer is formed, and then etch-back is performed using a mixed gas whose mixing ratio is adjusted so that the etching rates of the high-melting metal layer and the adhesion layer are substantially equal to each other, and then upper wiring is formed. This is a method of forming a wiring.
上記発明を実施するに際して、エッチバック時に高融
点金属層と密着層とのエッチング速度比がほぼ等しくな
るように混合比が調整された混合ガスを用いる形態とし
ては、各種の形態を採用できるが、例えばフッ素系ガス
に塩素系ガスを混合比を調整して添加してエッチングガ
スとする形態や、また、フッ素系ガスに酸素(O2)ガス
などを混合比を調整して加える形態などを用いることが
できる。In practicing the above invention, various forms can be adopted as a form using a mixed gas whose mixture ratio is adjusted so that the etching rate ratio between the high melting point metal layer and the adhesion layer at the time of etch back is substantially equal. For example, a form in which a chlorine-based gas is added to a fluorine-based gas at an adjusted mixing ratio to form an etching gas, or a form in which an oxygen (O 2 ) gas or the like is added to a fluorine-based gas at an adjusted mixing ratio is used be able to.
本出願の請求項1の発明は、高融点金属層と密着層の
エッチバック時のエッチング速度をほぼ等しくしたの
で、両者が同程度にエッチングされる。この結果、両者
間に段差は生じない。よってその後上層配線を形成する
場合、段切れなどの不都合は生じず、信頼性を向上させ
ることができる。In the invention of claim 1 of the present application, since the etching rates at the time of etching back the refractory metal layer and the adhesion layer are substantially equal, both are etched to the same extent. As a result, there is no step between the two. Therefore, when the upper layer wiring is formed thereafter, inconvenience such as disconnection does not occur, and the reliability can be improved.
以下本発明の一実施例について、図面を参照して説明
する。なお当然のことではあるが、各発明は図示の実施
例により限定されるものではない。Hereinafter, an embodiment of the present invention will be described with reference to the drawings. Of course, each invention is not limited by the illustrated embodiment.
実施例−1 第1図に、本実施例を、工程順に断面図で示す。この
実施例は、本出願の請求項1の発明を具体化したもので
あり、16MビットクラスのSRAMに適用可能な微細化・集
積化した半導体装置が得られるようにしたものである。Example 1 FIG. 1 is a sectional view of this example in the order of steps. This embodiment embodies the invention of claim 1 of the present application, and provides a miniaturized and integrated semiconductor device applicable to a 16 Mbit class SRAM.
本実施例においては、例えばシリコン基板等の基板か
ら成る下地1に通常のレジスト工程を用いてフォトリソ
グラフィー技術により開口2を形成し、次いで密着層3
としてTiN層を形成する。この密着層3は、任意の条件
で形成できるが、例えば次のような条件でバイアスECR
−CVD法で形成することができる。In this embodiment, for example, an opening 2 is formed in a base 1 made of a substrate such as a silicon substrate by a photolithography technique using an ordinary resist process, and then an adhesion layer 3 is formed.
To form a TiN layer. The adhesion layer 3 can be formed under any conditions, for example, under the following conditions.
-It can be formed by a CVD method.
使用ガス : TiCl4/NH3/(H2)/Ar=10/10/(100)/40 SCCM (カッコ内の水素は、使用しなくてもよい) 圧 力 :5×10-3Torr マイクロ波:800W R F:300W その他各種の方法で密着層3を形成してよい。Gas used: TiCl 4 / NH 3 / (H 2 ) / Ar = 10/10 / (100) / 40 SCCM (Hydrogen in parentheses does not need to be used) Pressure: 5 × 10 -3 Torr Micro Wave: 800 W RF: 300 W The adhesion layer 3 may be formed by various other methods.
これにより第1図(a)の構造を得る。 Thus, the structure shown in FIG. 1A is obtained.
次に、ブランケットW−CVD法により、高融点金属層
4としてW層を形成する。この場合のプランケットW−
CVD法も各種の条件で実施できるが、例えば次のような
条件を採用してBLK−Wを形成することができる。Next, a W layer is formed as the high melting point metal layer 4 by a blanket W-CVD method. Planket W- in this case
The CVD method can be performed under various conditions. For example, BLK-W can be formed under the following conditions.
圧 力:0.1〜50Torr 使用ガス:WF6/SiH4=20/30(ガス比) 温 度:375〜500℃ その他種々の条件で高融点金属層4を形成してよい。Pressure: 0.1 to 50 Torr Gas used: WF 6 / SiH 4 = 20/30 (gas ratio) Temperature: 375 to 500 ° C. The refractory metal layer 4 may be formed under various other conditions.
これにより第1図(b)の構造を得る。 Thus, the structure shown in FIG. 1B is obtained.
次いでこれについて、上記高融点金属層4をなすBLK
−Wと、上記密着層3をなすTiNの選択比を1にして、
エッチバックを行う。Next, the BLK forming the high melting point metal layer 4
−W and the selectivity of TiN forming the adhesion layer 3 is set to 1,
Perform etch back.
本実施例では、塩素系のガスを用いて、イオンエネル
ギーを強くしてエッチングすることにより、上記BLK−
WとTiNのエッチング速度をほぼ等しくして、エッチバ
ックを行った。選択比は、例えば、塩素系ガスの添加量
によってコントロールできる。TiFxは常温では固体であ
るので、TiNはフッ素系のガスではエッチングされにく
いが、塩素系のガスではエッチングされるので、この性
質を利用する。In the present embodiment, the BLK-
Etchback was performed by making the etching rates of W and TiN approximately equal. The selectivity can be controlled, for example, by the amount of chlorine gas added. Since TiFx is solid at room temperature, TiN is hard to be etched by a fluorine-based gas, but is etched by a chlorine-based gas.
具体的には、フッ素系ガスであるSF6にCl2(塩素ガ
ス)を添加したガス系を用い、該Cl2の添加量を調整し
て、所望のエッチング速度比を得るようにした。即ち、
第2図に示すように、Cl2の添加量が多くなる程TiNのエ
ッチング速度IIは大きくなるが、BLK−Wのエッチング
速度Iは逆に小さくなり、両者が等しくなるCl2添加量
が存在する(速度I,IIの交点)。よって、このCl2添加
量条件でエッチバックを行う。Specifically, a gas system in which Cl 2 (chlorine gas) was added to SF 6 which is a fluorine-based gas was used, and the amount of Cl 2 added was adjusted to obtain a desired etching rate ratio. That is,
As shown in FIG. 2 , the etching rate II of TiN increases as the addition amount of Cl 2 increases, but the etching rate I of BLK-W decreases on the contrary, and there is a Cl 2 addition amount at which both become equal. (Intersection of speeds I and II). Therefore, etchback is performed under the Cl 2 addition amount condition.
例えば、この実施例の設定では、 使用ガス系:SF6/Cl2=5/5〜20 SCCM (この範囲での適正流量比を採用) 圧 力:10mTorr 印加電力 :0.23W/cm2 の条件でエッチバックを行った。これにより、高融点金
属層4であるBLK−Wのエッチング速度と、密着層3で
あるTiNのエッチング速度とを等しくしてエッチバック
を行い、これにより、第1図(c)に示すように、両者
3,4が同じ深さで段差なくエッチングされた構造を得る
ことができた。(なお第1図(c)は、エッチバックの
進行を明示するため、開口2内にかなり深くエッチング
が進行したように極端に図示してあるが、理想的には開
口2が丁度埋め込まれた平坦な埋め込みを達成でき
る)。For example, in the setting of this embodiment, the used gas system: SF 6 / Cl 2 = 5/5 to 20 SCCM (appropriate flow ratio in this range is adopted) Pressure: 10 mTorr Applied power: 0.23 W / cm 2 Performed etch back. As a result, the etching rate of BLK-W, which is the refractory metal layer 4, and the etching rate of TiN, which is the adhesion layer 3, are made equal to each other, thereby performing the etch back, as shown in FIG. 1 (c). , Both
3 and 4 were obtained with the same depth and etched without any step. (Note that, in FIG. 1 (c), in order to clearly show the progress of the etchback, the etching is extremely deeply drawn in the opening 2, but ideally the opening 2 is just buried. Flat embedding can be achieved).
そのほか、エッチバックは、フッ素系のガスにO2(酸
素ガス)を添加して行う態様で実施することもできる。
この場合、選択比は、例えばO2添加量でコントロールで
きる。例えばフッ素系ガスにO2ガスを添加すれば、TiFx
は常温で固体だが、TiOFxは揮発するので、上記と同じ
くO2添加量とBLK−Wのエッチング速度との関係I、及
びO2添加量とTiNのエッチング速度との関係IIは第3図
に示すようになり、該I,IIの交点において、双方のエッ
チング速度が等しい点が見い出せる。In addition, the etch-back can be performed by adding O 2 (oxygen gas) to a fluorine-based gas.
In this case, the selectivity can be controlled by, for example, the amount of O 2 added. For example, if O 2 gas is added to fluorine-based gas, TiFx
Is but solid at room temperature, since TiOFx volatilizes, the relationship II third diagram of the relationship I, and O 2 amount and TiN etch rate of the etching rate of the same O 2 amount and BLK-W and the As shown in the figure, at the intersection of I and II, a point where both etching rates are equal can be found.
具体的には例えば、選択比をとれる条件(例えば特開
平1−130529号公報に記載の条件)より、O2を多く添加
して、上記に合致した条件にすることができる。Specifically, for example, it can be from conditions take a selectivity ratio (e.g. conditions described in JP-A-1-130529), the O 2 most added to the condition that matches the above.
この態様を用いても、第1図(c)の構造を得ること
ができる。Using this embodiment, the structure shown in FIG. 1C can be obtained.
このように本実施例では、開口2内の高融点金属層4
と、密着層3とが、同程度にエッチングされ、両者3,4
に段差が生じないので、この上に上層配線を形成する場
合良好な配線構造が得られ、信頼性が向上する。As described above, in this embodiment, the refractory metal layer 4 in the opening 2 is formed.
And the adhesion layer 3 are etched to the same extent.
Since there is no step, a good wiring structure is obtained when an upper layer wiring is formed thereon, and the reliability is improved.
実施例−2 これは参考例である。Example 2 This is a reference example.
第4図を参照する。 Please refer to FIG.
第4図(a)のように、開口2(コンタクトホールな
ど)を有する下地に密着層3を形成する。As shown in FIG. 4A, an adhesion layer 3 is formed on a base having an opening 2 (such as a contact hole).
この実施例では、スパッタ法で、開口2に、Ti/TiON/
Ti=300/700/300Åの積層構造で密着層3を形成する。
この構造は適宜変更して差支えない。但しこの密着層3
は、最終的にバリアメタルとして機能を果たし得る構成
としておく。In this embodiment, Ti / TiON /
The adhesion layer 3 is formed in a laminated structure of Ti = 300/700/300 °.
This structure may be appropriately changed. However, this adhesion layer 3
Has a configuration that can finally function as a barrier metal.
次に、BLK−Wを成長させて、これを高融点金属層4
とする。例えば次の条件のCVDにより、BLK−Wを形成で
きる。Next, BLK-W is grown, and this is
And For example, BLK-W can be formed by CVD under the following conditions.
使用ガス系:WF6/SiH4=20/30(ガス比) 圧 力:0.1〜50Torr 温 度:375〜500℃ これにより第4図(b)の構造を得る。Gas used: WF 6 / SiH 4 = 20/30 (gas ratio) Pressure: 0.1 to 50 Torr Temperature: 375 to 500 ° C. Thus, the structure shown in FIG. 4 (b) is obtained.
次に、RIEで、高融点金属層4をなすBLK−Wをエッチ
バックする。この時、密着層3と選択比がとれるように
して、両者のエッチング速度比の大きい条件でエッチバ
ックする。本例ではフッ素系のガスを用いて、低イオン
エネルギーでエッチングを行うことにより、この条件の
エッチバックを行った。フッ素系ガスであれば、イオン
エネルギーの低い条件でエッチングできるので、高融点
金属層4をなすBLK−Wと、密着層3をなす例えばTiON
との選択比をとることができる。Next, the BLK-W forming the high melting point metal layer 4 is etched back by RIE. At this time, the etch-back is performed under the condition that the etching rate ratio between the two is large so that the selectivity with the adhesion layer 3 can be obtained. In this example, etching back under this condition was performed by etching with a low ion energy using a fluorine-based gas. Since a fluorine-based gas can be etched under a condition of low ion energy, BLK-W forming the high melting point metal layer 4 and, for example, TiON forming the adhesion layer 3 can be used.
Can be selected.
具体的には、次のエッチング条件を用いた。 Specifically, the following etching conditions were used.
使用ガス系:SF6=30 SCCM 圧 力:50mTorr 印加電力 :0.08W/cm2 これにより、密着層3が残った第4図(c)の構造を
得ることができた。Working gas system: SF 6 = 30 SCCM Pressure: 50 mTorr Applied power: 0.08 W / cm 2 As a result, the structure shown in FIG. 4 (c) in which the adhesion layer 3 remained was obtained.
次に上層配線5を形成する。例えばAl配線を形成する
場合であれば、例えばAl−Si(Si−1%含有のアルミニ
ウム合金)などを4000Å程度の膜厚で形成して、上層配
線5とする。この時、密着層3が残っており、これがバ
リアメタルの役割を果たすので、既にバリアメタルは形
成してあることになり、ここで形成する必要はない。Next, the upper wiring 5 is formed. For example, in the case of forming an Al wiring, the upper wiring 5 is formed by forming, for example, Al-Si (aluminum alloy containing Si-1%) with a thickness of about 4000 °. At this time, the adhesion layer 3 remains, and this serves as a barrier metal, so that the barrier metal has already been formed, and it is not necessary to form it here.
上記のように本実施例では、開口2を有する下地1に
予めバリアメタルとして機能する密着層3を形成してお
き、その後BLK−Wより成る高融点金属層4を形成し、
この高融点金属層4を選択的に開口2内に残す際に、該
バリアメタルを兼ねる密着層3と選択比をとって高融点
金属層4をエッチバックするようにしたので、密着層3
を残して、これをそのままバリアメタルとして使用でき
る。As described above, in the present embodiment, the adhesion layer 3 functioning as a barrier metal is formed in advance on the base 1 having the opening 2, and then the high melting point metal layer 4 made of BLK-W is formed.
When the high melting point metal layer 4 is selectively left in the opening 2, the high melting point metal layer 4 is etched back at a selectivity with respect to the adhesion layer 3 also serving as the barrier metal.
Can be used as it is as a barrier metal.
このように、この参考例においては、上層配線のバリ
アメタルと高融点金属層をなすBLK−Wの密着層とを兼
ねる構成にすることができ、また、高融点金属層を密着
層の選択比をとってエッチバックするので、そのまま密
着層を上層配線のバリアメタルとして使用でき、全体の
スループットを向上させることができる。As described above, in this reference example, it is possible to adopt a configuration that also serves as the barrier metal of the upper wiring and the adhesion layer of BLK-W that forms the high-melting-point metal layer. Therefore, the adhesive layer can be used as it is as a barrier metal for the upper wiring, and the overall throughput can be improved.
上述の如く、本発明によれば、エッチバック時に、高
融点金属層と密着層のエッチバック時のエッチング速度
をほぼ等しくしたので、両者が同程度にエッチングさ
れ、この結果、両者間に段差は生じず、よってその後上
層配線を形成する場合、段切れなどの不都合は生じず、
信頼性を向上させることができる。As described above, according to the present invention, at the time of etch-back, the etching rates of the high-melting-point metal layer and the adhesion layer during the etch-back are substantially equal, so that both are etched to the same extent, and as a result, a step is formed between the two. When the upper layer wiring is formed afterwards, no inconvenience such as disconnection occurs,
Reliability can be improved.
第1図(a)〜(c)は、実施例−1の工程を順に断面
図で示すものであり、第2図及び第3図は、実施例−1
を説明するための高融点金属と密着層とのエッチング速
度の対比を示す図である。第4図(a)〜(d)は、実
施例−2の工程を順に断面図で示すものである。第5図
(a)〜(c)は従来技術を示す。 1……下地、2……開口、3……密着層、4……高融点
金属層(BLK−W)。1 (a) to 1 (c) are cross-sectional views showing the steps of Example 1 in order, and FIGS. 2 and 3 show Example-1.
FIG. 4 is a diagram showing a comparison of etching rates between a high melting point metal and an adhesion layer for explaining the above. 4 (a) to 4 (d) are cross-sectional views showing the steps of Example-2 in order. 5 (a) to 5 (c) show a conventional technique. 1 ... Underlayer, 2 ... Opening, 3 ... Adhesion layer, 4 ... High melting point metal layer (BLK-W).
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 21/3205 H01L 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/3065 H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (1)
し、これにより開口の埋め込みを行う工程を含む配線形
成方法であって、 下地上に密着層を形成し、次いで高融点金属層を形成
し、その後高融点金属層と密着層とのエッチング速度が
ほぼ等しくなるように混合比が調整された混合ガスを用
いてエッチバックを行い、その後上層配線を形成するこ
とを特徴とする配線形成方法。1. A method for forming a wiring, comprising the steps of: forming a refractory metal layer on a base having an opening, thereby burying the opening; And thereafter performing etch-back using a mixed gas whose mixing ratio is adjusted so that the etching rates of the refractory metal layer and the adhesion layer are substantially equal to each other, and thereafter forming an upper layer wiring. Forming method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02106990A JP3141382B2 (en) | 1990-04-23 | 1990-04-23 | Wiring formation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02106990A JP3141382B2 (en) | 1990-04-23 | 1990-04-23 | Wiring formation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH045829A JPH045829A (en) | 1992-01-09 |
JP3141382B2 true JP3141382B2 (en) | 2001-03-05 |
Family
ID=14447680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02106990A Expired - Fee Related JP3141382B2 (en) | 1990-04-23 | 1990-04-23 | Wiring formation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3141382B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI397972B (en) | 2005-08-26 | 2013-06-01 | Hitachi Ltd | Semiconductor device manufacturing method |
-
1990
- 1990-04-23 JP JP02106990A patent/JP3141382B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH045829A (en) | 1992-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100242865B1 (en) | Forming method for a metal plug | |
JPH04293233A (en) | Forming method of metal plug | |
JPH0332215B2 (en) | ||
JP3141382B2 (en) | Wiring formation method | |
JPH07130852A (en) | Method for forming metal wiring material | |
JP3248234B2 (en) | Method of forming embedded plug | |
JP2736370B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3308806B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3109269B2 (en) | Method for manufacturing semiconductor device | |
JP3208608B2 (en) | Wiring formation method | |
JP3380923B2 (en) | Method of forming wiring structure in semiconductor device | |
JPH1032244A (en) | Semiconductor device and manufacture thereof | |
JP3376965B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3301466B2 (en) | Method for manufacturing semiconductor device | |
JP3109687B2 (en) | Method for manufacturing conductive layer connection structure of semiconductor device | |
JP3158421B2 (en) | Wiring formation method | |
JP2891195B2 (en) | Method for manufacturing semiconductor device | |
KR100336837B1 (en) | Method of forming a tungsten plug in a semiconductor device | |
JP2911171B2 (en) | Method for forming contact plug of semiconductor device | |
JP3116432B2 (en) | Method for manufacturing semiconductor device | |
JP2983098B2 (en) | Method for manufacturing semiconductor device | |
JPH08203899A (en) | Fabrication of semiconductor device | |
JPH07245300A (en) | Manufacture of semiconductor device | |
JP2000294636A (en) | Semiconductor device and manufacture of the same | |
JPH04142062A (en) | Formation of tungsten plug |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |