JP3158421B2 - Wiring formation method - Google Patents
Wiring formation methodInfo
- Publication number
- JP3158421B2 JP3158421B2 JP24140490A JP24140490A JP3158421B2 JP 3158421 B2 JP3158421 B2 JP 3158421B2 JP 24140490 A JP24140490 A JP 24140490A JP 24140490 A JP24140490 A JP 24140490A JP 3158421 B2 JP3158421 B2 JP 3158421B2
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- film
- contact hole
- wiring
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の配線の形成方法に関し、更に
詳しくは下層配線上に高融点金属配線を形成した配線の
形成方法に係わる。The present invention relates to a method for forming a wiring of a semiconductor device, and more particularly, to a method for forming a wiring in which a refractory metal wiring is formed on a lower wiring.
[発明の概要] 請求の範囲第1項記載の発明は、下層配線上に高融点
金属を選択成長させる配線の形成方法において、 アルミニウム配線上にバリヤメタルを介してシリコン
薄膜を形成してなる下層配線上に層間絶縁膜を形成し、
前記層間絶縁膜をオーバーエッチングしてコンタクトホ
ールを形成し、前記コンタクトホール内にタングステン
からなる高融点金属を選択成長させることにより、 コンタクトホール内に高融点金属を安定して埋め込め
るようにしたものである。[Summary of the Invention] The invention according to claim 1 is a method for forming a wiring for selectively growing a refractory metal on a lower wiring, wherein the lower wiring is formed by forming a silicon thin film on a aluminum wiring via a barrier metal. Form an interlayer insulating film on top,
A contact hole is formed by over-etching the interlayer insulating film, and a refractory metal made of tungsten is selectively grown in the contact hole so that the refractory metal can be stably embedded in the contact hole. It is.
[従来の技術] 次世代以降の超々LSIにおいては、益々微細化が進
み、0.35μmルール以下の微細加工が必要である。選択
タングステンCVDは、このように微細化が進む中で、0.3
5μm以下の径のコンタクトホールやビアホールを確実
にタングステン(W)を気相成長にて埋め込む配線形成
方法の一つとして注目されている。[Prior Art] In the next-generation ultra-ultra LSI, the miniaturization is progressing more and more, and the fine processing of 0.35 μm rule or less is required. With the progress of miniaturization in this way, selective tungsten CVD has
Attention has been paid to a method for forming a wiring in which tungsten (W) is surely buried in a contact hole or a via hole having a diameter of 5 μm or less by vapor phase growth.
このような配線形成方法は、第8図Aに示すように、
シリコン基板1上に形成されたSiO2で成る層間絶縁膜2
にコンタクトホール2aを開設し、タングステンの気相成
長を行なわせ、先ずコンタクトホール2a底面に核状のタ
ングステン粒3aが成長する。次に、このタングステン粒
3aが種となって成長し、第8図Bに示すように、コンタ
クトホール2a底面をほぼ埋め尽す。さらに、タングステ
ン3の成長が進み、第8図Cに示すように、コンタクト
ホールが埋め込まれる。Such a wiring forming method, as shown in FIG. 8A,
SiO 2 interlayer insulating film 2 formed on silicon substrate 1
Then, a contact hole 2a is opened, and vapor phase growth of tungsten is performed. First, nucleated tungsten grains 3a grow on the bottom surface of the contact hole 2a. Next, this tungsten grain
The seed 3a grows as a seed and almost completely fills the bottom of the contact hole 2a as shown in FIG. 8B. Further, the growth of tungsten 3 proceeds, and contact holes are buried as shown in FIG. 8C.
次に、第9図は他の従来例を示した断面図である。先
ず、下層配線層としてのアルミニウム(Al−Si1%)膜
4上に層間絶縁膜膜5を形成し、この層間絶縁膜5にコ
ンタクトホール5aを開設し、このコンタクトホール5a内
に、シラン還元法により選択的にタングステン6を形成
している。また、この他の従来例としては、タングステ
ンシリコン(WSi)膜上に(ポリサイドゲート)選択W
を形成したものが知られている。Next, FIG. 9 is a sectional view showing another conventional example. First, an interlayer insulating film 5 is formed on an aluminum (Al-Si 1%) film 4 as a lower wiring layer, a contact hole 5a is opened in the interlayer insulating film 5, and a silane reduction method is formed in the contact hole 5a. To selectively form tungsten 6. As another conventional example, a (polycide gate) selection W is formed on a tungsten silicon (WSi) film.
Are known.
[発明が解決しようとする課題] しかしながら、上記した従来例にあっては、下層配線
としてのシリコン基板上にタングステンを選択成長させ
た場合、コンタクトホール底部に種となる核状のタング
ステン粒が形成されなければ、タングステンは成長しな
いという問題点がある。特に、タングステンシリサイド
(WSix)上においては、核の個数が少なく、0.35μm,0.
2μmとコンタクトホール径が小さくなっていくに従っ
て、タングステンが成長するコンタクトホールと、タン
グステンが成長しないコンタクトホールができるなど、
不安定な要素となり得る問題があった。[Problems to be Solved by the Invention] However, in the above-described conventional example, when tungsten is selectively grown on a silicon substrate as a lower wiring, seeding nucleated tungsten grains are formed at the bottom of the contact hole. If not, tungsten will not grow. In particular, on tungsten silicide (WSix), the number of nuclei is small, and 0.35 μm, 0.
As the contact hole diameter decreases to 2 μm, there are contact holes where tungsten grows and contact holes where tungsten does not grow.
There was a problem that could be an unstable factor.
また、上記したシラン還元法により下層配線としての
アルミニウム膜上にタングステンを形成する場合、タン
グステンとアルミニウム膜との界面にアルミニウムの酸
化物(コンタクトホール開口後に生じる自然酸化膜な
ど)や、アルミニウムの弗化物(WF6の還元時に生成す
る)などがあり、その影響でコンタクト抵抗が非常に不
安定となる問題点がある。また、斯る問題の対策とし
て、InSituでArスパッタによるエッチングや塩素系ガス
によるプラズマエッチングなどが用いられているが、Ar
スパッタによった場合は選択性に問題があり、塩素系ガ
スによるプラズマエッチング等においては塩素(Cl)原
子が界面に残り、やはり、コンタクト抵抗が不安定にな
る問題点がある。When tungsten is formed on an aluminum film as a lower wiring by the silane reduction method described above, an oxide of aluminum (such as a natural oxide film formed after opening a contact hole) or a fluorine film of aluminum is formed at an interface between the tungsten and the aluminum film. There is such product (produced during the reduction of WF 6), the contact resistance at the impact there is a problem to be very unstable. Further, as a countermeasure for such a problem, etching by Ar sputtering in InSitu or plasma etching by a chlorine-based gas is used.
In the case of using sputtering, there is a problem in selectivity, and in plasma etching or the like using a chlorine-based gas, chlorine (Cl) atoms remain at the interface, and the contact resistance becomes unstable.
さらに、上記したようにWSi層上にタングステンを選
択成長させた従来例においては、WSi上に酸化膜が成長
し易い問題点があり、加えてWSi上の成長には遅れ時間
が生じる問題点がある。特に、シリコン基板の不純物拡
散層上と同時に形成しなければならない場合は、上記し
た遅れ時間の影響が埋め込み膜厚などの違いになってあ
らわれ不都合が生じるなどの問題がある。Further, in the conventional example in which tungsten is selectively grown on the WSi layer as described above, there is a problem that an oxide film easily grows on WSi, and in addition, there is a problem that a delay time occurs in growth on WSi. is there. In particular, when it must be formed simultaneously on the impurity diffusion layer of the silicon substrate, there is a problem that the influence of the above-mentioned delay time appears as a difference in the buried film thickness and the like, which causes inconvenience.
本発明は、このような従来の問題点に着目して創案さ
れたものであって、コンタクトホール内に高融点金属を
安定して埋め込めると共に、コンタクト抵抗の安定化並
びに膜成長の制御性を高める配線の形成方法を得んとす
るものである。The present invention has been made in view of such a conventional problem, and is capable of stably embedding a refractory metal in a contact hole, stabilizing a contact resistance and controlling film growth. It is an object of the present invention to obtain a method for forming a wiring to be enhanced.
[課題を解決するための手段] そこで、本発明は、アルミニウム配線上にバリヤメタ
ルを介してシリコン薄膜を形成してなる下層配線上に層
間絶縁膜を形成し、前記層間絶縁膜をオーバーエッチン
グしてコンタクトホールを形成し、前記コンタクトホー
ル内に高融点金属を選択成長させることを、その解決手
段としている。[Means for Solving the Problems] Accordingly, the present invention provides a method for forming an interlayer insulating film on a lower wiring formed by forming a silicon thin film on an aluminum wiring via a barrier metal, and over-etching the interlayer insulating film. The solution is to form a contact hole and selectively grow a refractory metal in the contact hole.
[作用] 本発明においては、層間絶縁膜をオーバーエッチング
してコンタクトホールを形成することにより、層間絶縁
膜と下層配線の界面から高融点金属の選択成長を容易に
する。このため、安定した埋め込みを可能にする。[Function] In the present invention, the selective growth of the refractory metal from the interface between the interlayer insulating film and the lower wiring is facilitated by forming the contact hole by over-etching the interlayer insulating film. For this reason, stable embedding is enabled.
[実施例] 以下、本発明に、係る配線の形成方法の詳細を図面に
示す実施例に基づいて説明する。EXAMPLES Hereinafter, details of a method for forming a wiring according to the present invention will be described based on examples shown in the drawings.
(第1実施例) 第1図A〜第1図C及び第2図は、本発明に係る第1
実施例を示している。(First Embodiment) FIGS. 1A to 1C and FIG. 2 show a first embodiment according to the present invention.
An example is shown.
先ず、本実施例は、第1図Aに示すように、半導体基
板(図示省略する)上の例えばフィールド酸化膜等のSi
O2絶縁膜10上に、例えばゲート電極からウエハ面に沿っ
て延在されるリンドープポリシリコン(以下DOPOSと称
する)膜11,タングステンシリサイド(WSix)膜12を形
成してパターニングを行ない、その上に層間絶縁膜13を
堆積させている。First, in this embodiment, as shown in FIG. 1A, for example, a Si film such as a field oxide film on a semiconductor substrate (not shown) is used.
On the O 2 insulating film 10, for example, a phosphorus-doped polysilicon (hereinafter referred to as DOPOS) film 11 and a tungsten silicide (WSix) film 12 extending along the wafer surface from the gate electrode are formed and patterned. An interlayer insulating film 13 is deposited thereon.
次に、リソグラフィー技術を用いてレジストパターン
を形成し、このレジストをマスクにして異方性エッチン
グを施しコンタクトホール14を開設する。この際、コン
タクトホール14は、第1図Bに示すように、タングステ
ンシリサイド膜12までオーバーエッチングを行なって形
成する。次に、CVD法により選択的にタングステンをコ
ンタクトホール14内に成長させる。この選択CVDの条件
は以下の通りである。Next, a resist pattern is formed using a lithography technique, and anisotropic etching is performed using the resist as a mask to open a contact hole. At this time, as shown in FIG. 1B, the contact hole 14 is formed by performing over-etching up to the tungsten silicide film 12. Next, tungsten is selectively grown in the contact hole 14 by a CVD method. The conditions for this selective CVD are as follows.
温度 260℃ 雰囲気圧力 0.2Torr 雰囲気ガス及びその流量 六フッ化タングステン(WF6) …10SCCM シラン(SiH4)… 7SCCM H2 ……1000SCCM なお、このような選択CVDを行なうと、第2図に示す
ように、まず、タングステンシリサイド(WSix)膜12と
層間絶縁膜13との界面に核状のタングステン粒15aが成
長しはじめる。その後、このタングステン粒15aが種と
して成長が進みコンタクトホール14を埋め尽す。Temperature 260 ° C. Atmospheric pressure 0.2 Torr Atmospheric gas and its flow rate Tungsten hexafluoride (WF 6 ) 10 SCCM silane (SiH 4 ) 7 SCCM H 2 … 1000 SCCM As shown in the figure, first, nucleated tungsten grains 15a begin to grow at the interface between the tungsten silicide (WSix) film 12 and the interlayer insulating film 13. After that, the tungsten grains 15a grow as seeds and fill the contact holes.
本実施例は、コンタクトホール14をタングステンシリ
サイド膜12を削るようにオーバーエッチングしたため、
層間絶縁膜13とタングステンシリサイド膜12の界面から
タングステンが成長し易くなるため、確実にタングステ
ン配線を形成することができる。In this embodiment, the contact hole 14 is over-etched so as to cut the tungsten silicide film 12,
Since tungsten easily grows from the interface between the interlayer insulating film 13 and the tungsten silicide film 12, a tungsten wiring can be surely formed.
(第2実施例) 第3図A〜第3図C及び第4図は、本発明の第2実施
例を示している。Second Embodiment FIGS. 3A to 3C and 4 show a second embodiment of the present invention.
本実施例は、第3図Aに示すように、上記第1実施例
におけるタングステンシリサイド膜12上に例えば膜厚10
0Å程度の多結晶シリコン膜16を形成している。In this embodiment, as shown in FIG. 3A, a film having a thickness of, for example, 10 μm is formed on the tungsten silicide film 12 in the first embodiment.
A polycrystalline silicon film 16 of about 0 ° is formed.
次に、上記第1実施例と同様にコンタクトホール14
を、第3図Bに示すように、タングステンシリサイド膜
12までオーバーエッチングする。次に、第3図Cに示す
ように、選択タングステンCVD法を行なって、コンタク
トホール14の埋め込みを行なう。このCVDの条件は、上
記第1実施例と同様である。Next, as in the first embodiment, contact holes 14 are formed.
As shown in FIG. 3B, a tungsten silicide film
Overetch to 12 Next, as shown in FIG. 3C, the contact holes 14 are buried by a selective tungsten CVD method. The conditions for this CVD are the same as in the first embodiment.
本実施例においては、CVD開始直後、第4図に示すよ
うに、まず、タングステンシリサイド膜12と多結晶シリ
コン膜16との界面及び多結晶シリコン膜16と層間絶縁膜
13との界面に核状のタングステン粒15b,15cが成長し、
これを種としてタングステン15の成長が進む。本実施例
は、このように2つの界面にタングステン粒15b,15cが
成長するため、種の個数が多く、このため、タングステ
ンシリサイド膜12上に安定してタングステン15が成長し
確実な配線が形成できる。In this embodiment, immediately after the start of CVD, as shown in FIG. 4, first, the interface between the tungsten silicide film 12 and the polycrystalline silicon film 16 and the polycrystalline silicon film 16 and the interlayer insulating film are formed.
Nuclear tungsten grains 15b and 15c grow at the interface with 13,
Using this as a seed, the growth of tungsten 15 proceeds. In this embodiment, since the tungsten grains 15b and 15c grow at the two interfaces, the number of seeds is large, and therefore, the tungsten 15 grows stably on the tungsten silicide film 12 and a reliable wiring is formed. it can.
なお、上記多結晶シリサイド膜16は、タングステンシ
リサイド膜12上の反射防止膜を兼ねてもよい。The polycrystalline silicide film 16 may also serve as an anti-reflection film on the tungsten silicide film 12.
上記第1実施例及び第2実施例は、タングステンシリ
サイド(WSix)上では選択タングステンが成長しにくい
欠点を、タングステンシリサイドと層間絶縁膜等との界
面からタングステンが成長し易すい点に着目して成され
たものであり、特にコンタクトホール径が、0.35μm以
下と小さくなった場合に有効である。The first and second embodiments focus on the drawback that selective tungsten is unlikely to grow on tungsten silicide (WSix) and that tungsten is easily grown from the interface between tungsten silicide and an interlayer insulating film. This is particularly effective when the contact hole diameter is reduced to 0.35 μm or less.
(第3実施例) 第5図は、本発明の第3実施例により形成された配線
の断面を示している。Third Embodiment FIG. 5 shows a cross section of a wiring formed according to a third embodiment of the present invention.
本実施例は、同図に示すように、下層配線としてのア
ルミニウム配線(Al−Si1%)4を形成し、その上に連
続的にスパッタ装置によってシリコン薄膜17を形成し、
パターニングを行ない、PSGなどの層間絶縁膜18を形成
する。なお、同図中20は、例えば などのバリヤメタル層である。In the present embodiment, as shown in the figure, an aluminum wiring (Al-Si 1%) 4 is formed as a lower layer wiring, and a silicon thin film 17 is continuously formed thereon by a sputtering apparatus.
Patterning is performed to form an interlayer insulating film 18 such as PSG. In the figure, 20 is, for example, And a barrier metal layer.
次に、層間絶縁膜18をエッチングしてコンタクトホー
ル19を開口する。このとき、コンタクトホール19の底部
には、シリコン薄膜17が少なくとも100Åの厚さ分が残
るようにエッチングを制御する。Next, the interlayer insulating film 18 is etched to open a contact hole 19. At this time, the etching is controlled so that the silicon thin film 17 has a thickness of at least 100 ° at the bottom of the contact hole 19.
その後、選択タングステンCVDを行ない、コンタクト
ホール19内にタングステンを選択成長させる。このCVD
条件は以下の通りである。Thereafter, selective tungsten CVD is performed to selectively grow tungsten in the contact hole 19. This CVD
The conditions are as follows.
雰囲気ガス及びその流量 シラン(SiH4) 7SCCM 六フッ化タングステン(WF6) 10SCCM 水素(H2) 1000SCCM 温度 260℃ 圧力 0.2Toor 上記方法を行った場合、コンタクトホール19の底部に
あったシリコン薄膜17は、タングステン15形成時にSi還
元反応によってほとんどなくなっているため、シリコン
膜によるアルミニウム配線4とのコンタクト抵抗の増加
はない。Atmosphere gas and its flow rate Silane (SiH 4 ) 7 SCCM Tungsten hexafluoride (WF 6 ) 10 SCCM Hydrogen (H 2 ) 1000 SCCM Temperature 260 ° C Pressure 0.2Toor When the above method was performed, it was at the bottom of the contact hole 19 Since the silicon thin film 17 is almost eliminated by the Si reduction reaction when the tungsten 15 is formed, the silicon film does not increase the contact resistance with the aluminum wiring 4.
(第4実施例) 第6図は、本発明の第4実施例を示す断面図である。(Fourth Embodiment) FIG. 6 is a sectional view showing a fourth embodiment of the present invention.
本実施例は、上記第3実施例の構造に対し、シリコン
薄膜17とアルミニウム配線4との間にバリヤメタル21を
介在させ、シリコン薄膜17とアルミニウム配線4の間で
SiとAlが反応するのを防止する構造となっている。そし
て、配線を形成するには、第3実施例と同様にコンタク
トホール19を開口した後、選択タングステンCVDを行な
えばよい。This embodiment is different from the structure of the third embodiment in that a barrier metal 21 is interposed between the silicon thin film 17 and the aluminum wiring 4, and the barrier metal 21 is interposed between the silicon thin film 17 and the aluminum wiring 4.
The structure prevents Si and Al from reacting. Then, in order to form a wiring, a selective tungsten CVD may be performed after opening the contact hole 19 as in the third embodiment.
本実施例は、特に、層間平坦化膜(層間絶縁膜)形成
時に、あるいはコンタクト形成時に温度が上昇してSiと
Alが反応する可能性がある場合に有利である。This embodiment is particularly effective when the temperature rises when forming an interlayer planarizing film (interlayer insulating film) or when forming a contact, and the
This is advantageous when Al may react.
上記した第3実施例及び第4実施例においては、アル
ミニウム系配線(Al,Al−Si)とタングステンとの界面
にAlの酸化物,フッ化物が形成されないため、コンタク
ト抵抗の安定した選択タングステンが形成できる。In the third and fourth embodiments described above, since oxides and fluorides of Al are not formed at the interface between the aluminum-based wiring (Al, Al—Si) and tungsten, the selected tungsten having a stable contact resistance can be obtained. Can be formed.
(第5実施例) 第7図A〜第7図Dは、本発明の第5実施例を示して
いる。(Fifth Embodiment) FIGS. 7A to 7D show a fifth embodiment of the present invention.
本実施例は、タングステンポリサイドゲート形成時
に、タングステンシリサイド(WSix)上に反射防止膜と
して形成した多結晶シリコンなどのシリコン系薄膜をコ
ンタクトホール形成時に意図的に100Å程度残し、その
シリコン系薄膜上に選択タングステンを形成するという
ものである。先ず、本実施例は、第7図Aに示すよう
に、シリコン基板(図示省略する)上にSiO2絶縁膜28を
形成し、その上にDOPOS膜22,タングステンシリサイド膜
23,反射防止膜としての多結晶シリコン膜24を順次積層
して所定のパターニングを行ないゲート電極を形成す
る。In this embodiment, a silicon-based thin film such as polycrystalline silicon formed as an anti-reflection film on tungsten silicide (WSix) is intentionally left about 100 mm at the time of forming a contact hole when a tungsten polycide gate is formed. Then, selective tungsten is formed. First, in this embodiment, as shown in FIG. 7A, a SiO 2 insulating film 28 is formed on a silicon substrate (not shown), and a DOPOS film 22 and a tungsten silicide film are formed thereon.
23, a polycrystalline silicon film 24 as an anti-reflection film is sequentially laminated and predetermined patterning is performed to form a gate electrode.
次に、第7図Bに示すように、SiO2で成る層間絶縁膜
25を形成し、周知の技術を用いてコンタクトホール26の
開口を行なう(第7図C)。このとき、多結晶シリコン
膜24は、意図的に100Å程度残るようにエッチングを行
なう。Next, as shown in FIG. 7B, an interlayer insulating film made of SiO 2
25 are formed, and a contact hole 26 is opened using a known technique (FIG. 7C). At this time, the polycrystalline silicon film 24 is intentionally etched so that about 100 ° remains.
次に、このコンタクトホール26内に選択タングステン
CVD法により、タングステン15を成長させて、コンタク
ト配線が形成される。上記CVD条件は、以下の通りであ
る。Next, select tungsten in this contact hole 26
The contact wiring is formed by growing tungsten 15 by the CVD method. The above CVD conditions are as follows.
温度 260℃ 圧力 0.2Torr 雰囲気ガス及びその流量 シラン(SiH4) 7SCCM 六フッ化タングステン(WF6) 10SCCM 水素(H2) 1000SCCM なお、上記選択タングステンCVDに際しては、多結晶
シリコン膜24は、 2WF6+3Si→2W+3SiF4 という反応によって、ほとんどなくなってしまうため、
第7図Dに示すようにタングステンシリサイド(WSi)
膜となり、コンタクトホール抵抗などで影響を与えるこ
とはない。Temperature 260 ° C. Pressure 0.2 Torr Atmospheric gas and its flow rate Silane (SiH 4 ) 7 SCCM Tungsten hexafluoride (WF 6 ) 10 SCCM Hydrogen (H 2 ) 1000 SCCM , 2WF 6 + 3Si → 2W + 3SiF 4
As shown in FIG. 7D, tungsten silicide (WSi)
It becomes a film and does not affect the contact hole resistance.
本実施例においては、酸化膜が形成され易く、選択タ
ングステン成長時に遅れ時間の長いタングステンシリサ
イド(WSi)と異なり、シリコン系薄膜(本実施例にお
いては多結晶シリコン)上にタングステンを成長させる
ため、安定してタングステンを形成できる。In this embodiment, unlike tungsten silicide (WSi), in which an oxide film is easily formed and which has a long delay time during selective tungsten growth, tungsten is grown on a silicon-based thin film (polycrystalline silicon in this embodiment). Tungsten can be formed stably.
以上、各実施例について説明したが、本発明はこれら
に限られるものではなく、構成の要旨に付随した各種の
設計変更が可能である。Although the embodiments have been described above, the present invention is not limited to these, and various design changes accompanying the gist of the configuration are possible.
[発明の効果] 以上の説明から明らかなように、本発明に係る配線の
形成方法に依れば、コンタクトホール内に高融点金属を
安定して埋め込める効果がある。[Effects of the Invention] As is clear from the above description, according to the method for forming a wiring according to the present invention, there is an effect that a refractory metal can be stably embedded in a contact hole.
また、コンタクト抵抗の安定した高融点金属を制御性
よく形成できる効果がある。Further, there is an effect that a refractory metal having a stable contact resistance can be formed with good controllability.
このため、コンタクトホール径が0.35μm以下のもの
にも適用が可能となり、より微細な加工が可能になる。For this reason, the present invention can be applied to those having a contact hole diameter of 0.35 μm or less, which enables finer processing.
第1図A〜第1図Cは、本発明に係る配線の形成方法の
第1実施例の工程を示す断面図、第2図は第1実施例の
断面斜視図、第3図A〜第3図Cは第2実施例の工程を
示す断面図、第4図は第2実施例の断面図斜視図、第5
図は第3実施例の断面図、第6図は第4実施例の断面
図、第7図A〜第7図Dは第5実施例の工程を示す断面
図、第8図A〜第8図Cは従来方法の工程を示す断面
図、第9図は他の従来例を示す断面図である。 4……アルミニウム配線、12……タングステンシリサイ
ド膜、13……層間絶縁膜、14……コンタクトホール、15
……タングステン、15a,15b,15c……タングステン粒、1
6……多結晶シリコン膜、17……シリコン薄膜、18……
層間絶縁膜、19……コンタクトホール、21……バリヤメ
タル、23……WSi膜、24……多結晶シリコン膜、 25……層間絶縁膜、26……コンタクトホール、 27……WSi膜。1A to 1C are cross-sectional views showing steps of a first embodiment of a method for forming a wiring according to the present invention, FIG. 2 is a cross-sectional perspective view of the first embodiment, and FIGS. FIG. 3C is a sectional view showing a process of the second embodiment, FIG. 4 is a perspective view of a sectional view of the second embodiment, and FIG.
7 is a sectional view of the third embodiment, FIG. 6 is a sectional view of the fourth embodiment, FIGS. 7A to 7D are sectional views showing steps of the fifth embodiment, and FIGS. FIG. C is a cross-sectional view showing steps of a conventional method, and FIG. 9 is a cross-sectional view showing another conventional example. 4 ... aluminum wiring, 12 ... tungsten silicide film, 13 ... interlayer insulating film, 14 ... contact hole, 15
…… Tungsten, 15a, 15b, 15c …… Tungsten particles, 1
6 ... polycrystalline silicon film, 17 ... silicon thin film, 18 ...
Interlayer insulating film, 19 contact hole, 21 barrier metal, 23 WSi film, 24 polycrystalline silicon film, 25 interlayer insulating film, 26 contact hole, 27 WSi film.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−114236(JP,A) 特開 昭64−57664(JP,A) 特開 平2−132825(JP,A) 特開 昭60−115221(JP,A) 特開 昭63−211650(JP,A) 特開 昭63−240046(JP,A) 特開 平3−101254(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 - 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-114236 (JP, A) JP-A-64-57664 (JP, A) JP-A-2-132825 (JP, A) JP-A-60-1985 115221 (JP, A) JP-A-63-211650 (JP, A) JP-A-63-240046 (JP, A) JP-A-3-101254 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/3205-21/3213 H01L 21/768
Claims (1)
てシリコン薄膜を形成してなる下層配線上に層間絶縁膜
を形成し、前記層間絶縁膜をオーバーエッチングしてコ
ンタクトホールを形成し、前記コンタクトホール内に高
融点金属を選択成長させることを特徴とする配線の形成
方法。An interlayer insulating film is formed on a lower layer wiring formed by forming a silicon thin film on an aluminum wiring via a barrier metal, and the interlayer insulating film is over-etched to form a contact hole. A method for forming a wiring, comprising selectively growing a refractory metal on a substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24140490A JP3158421B2 (en) | 1990-09-12 | 1990-09-12 | Wiring formation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24140490A JP3158421B2 (en) | 1990-09-12 | 1990-09-12 | Wiring formation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04120757A JPH04120757A (en) | 1992-04-21 |
JP3158421B2 true JP3158421B2 (en) | 2001-04-23 |
Family
ID=17073781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24140490A Expired - Fee Related JP3158421B2 (en) | 1990-09-12 | 1990-09-12 | Wiring formation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3158421B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3001782U (en) * | 1994-03-07 | 1994-09-06 | 藤井電工株式会社 | Carabiner for fall prevention |
JP2001337624A (en) * | 2000-05-26 | 2001-12-07 | Toshiba Corp | Array substrate and its manufacturing method |
-
1990
- 1990-09-12 JP JP24140490A patent/JP3158421B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04120757A (en) | 1992-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5763953A (en) | Semiconductor device and method of manufacturing the same | |
US5420072A (en) | Method for forming a conductive interconnect in an integrated circuit | |
US5656860A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
US7659630B2 (en) | Interconnect structures with interlayer dielectric | |
US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
US6309967B1 (en) | Method of forming a contact | |
US5219789A (en) | Method for forming contact portion of semiconductor device | |
US6043149A (en) | Method of purifying a metal line in a semiconductor device | |
JP2000306997A (en) | Semiconductor device having barrier metal layer and fabrication thereof | |
US5607878A (en) | Contact plug forming method | |
JP3158421B2 (en) | Wiring formation method | |
JP2573621B2 (en) | Method of manufacturing electrical interconnect | |
US20020197859A1 (en) | Method for forming a polycide structure in a semiconductor device | |
JPH04307732A (en) | Semiconductor device and its manufacture | |
US6083830A (en) | Process for manufacturing a semiconductor device | |
JP3246046B2 (en) | Deposition method of refractory metal film | |
JPS60111421A (en) | Manufacture of semiconductor device | |
JPH0529470A (en) | Forming method of wiring | |
JP2998444B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JP2702007B2 (en) | Method for manufacturing semiconductor device | |
JP3109269B2 (en) | Method for manufacturing semiconductor device | |
JPH0888224A (en) | Semiconductor device and its manufacture | |
JPH0945770A (en) | Semiconductor device and its manufacture | |
JPH05121564A (en) | Semiconductor device and manufacture thereof | |
JP3141382B2 (en) | Wiring formation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |