JP3138531B2 - Ｉｓｄｎ加入者線搬送装置 - Google Patents
Ｉｓｄｎ加入者線搬送装置Info
- Publication number
- JP3138531B2 JP3138531B2 JP04141215A JP14121592A JP3138531B2 JP 3138531 B2 JP3138531 B2 JP 3138531B2 JP 04141215 A JP04141215 A JP 04141215A JP 14121592 A JP14121592 A JP 14121592A JP 3138531 B2 JP3138531 B2 JP 3138531B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- continuous
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＩＳＤＮ加入者線搬送装
置に関し、特に連続する０信号の伝送方式を改善した加
入者線搬送装置に関する。
置に関し、特に連続する０信号の伝送方式を改善した加
入者線搬送装置に関する。
【０００２】
【従来の技術】ＩＳＤＮ加入者線搬送装置は交換機側に
接続された中央局ターミナルと端末装置が接続される遠
隔ターミナルとの間の複数のＩＳＤＮ加入者線を多重化
して接続するものである。
接続された中央局ターミナルと端末装置が接続される遠
隔ターミナルとの間の複数のＩＳＤＮ加入者線を多重化
して接続するものである。
【０００３】従来、この種のＩＳＤＮ加入者線搬送装置
は図２に示す回路構成をしている。本図は遠隔ターミナ
ル側に設置されたＩＳＤＮ加入者線搬送装置を示すもの
で、端末側からのデータ信号１０３を多重化ＰＣＭ信号
１０１に変換して中央局ターミナル側伝送路へ送出する
ＣＨ盤送信部１９，２１と、中央局ターミナルからの多
重化ＰＣＭ信号１０１を端末側のデータ信号１０２に変
換し端末側の伝送路へ送出するＣＨ盤受信部１８，２０
と、各ＣＨ盤側の多重化ＰＣＭ信号を中央部ターミナル
側の伝送路に接続するための多重化信号インタフェース
部５と、各ＣＨ盤を制御する装置内制御部６とから構成
されている。
は図２に示す回路構成をしている。本図は遠隔ターミナ
ル側に設置されたＩＳＤＮ加入者線搬送装置を示すもの
で、端末側からのデータ信号１０３を多重化ＰＣＭ信号
１０１に変換して中央局ターミナル側伝送路へ送出する
ＣＨ盤送信部１９，２１と、中央局ターミナルからの多
重化ＰＣＭ信号１０１を端末側のデータ信号１０２に変
換し端末側の伝送路へ送出するＣＨ盤受信部１８，２０
と、各ＣＨ盤側の多重化ＰＣＭ信号を中央部ターミナル
側の伝送路に接続するための多重化信号インタフェース
部５と、各ＣＨ盤を制御する装置内制御部６とから構成
されている。
【０００４】尚ＣＨ盤は加入者線の数だけ複数個収容さ
れている。この構成において、端末側から連続する０信
号のデータ値を伝送する場合は、信号の誤伝送を避ける
ため送信側即ち、ＣＨ盤送信部でこの連続０信号を１を
含む他の信号に変換して対向局に送出し、受信側のＣＨ
盤受信部でこれを連続０信号に戻している。尚、これを
連続０信号抑圧と称している。
れている。この構成において、端末側から連続する０信
号のデータ値を伝送する場合は、信号の誤伝送を避ける
ため送信側即ち、ＣＨ盤送信部でこの連続０信号を１を
含む他の信号に変換して対向局に送出し、受信側のＣＨ
盤受信部でこれを連続０信号に戻している。尚、これを
連続０信号抑圧と称している。
【０００５】次に本発明に関係するＣＨ盤受信部１８，
２０について説明する。ＣＨ盤受信部１８，２０は同じ
構成であるのでＣＨ盤受信部１８について内部構成を説
明する。多重化ＰＣＭ信号１０１を入力しタイムスロッ
ト割当信号１０４を入力によりＢ１データ信号１０６と
Ｂ２データ信号１０７とＤデータ信号１０５とＯｖｅｒ
Ｈｅａｄ信号１０９（以下ＯＨ信号と略す）とＺｅｒ
ｏ Ｂｙｔｅ Ｉｎｄｉｃａｔｅｒ信号１０８（以下Ｚ
ＢＩ信号と略す）とを分離抽出する多重化ＰＣＭ信号抽
出回路９と、Ｂ１データ信号１０６を入力しＢ１ＺＢＳ
制御信号１１０によりＢ１ＺＢＳ変換信号を出力するＢ
１ＺＢＳ変換回路１５と、Ｂ２データ信号１０７を入力
しＢ２ＺＢ２制御信号１１１によりＢ２ＺＢＳ変換信号
を出力するＢ２ＺＢＳ変換回路１６と、ＺＢＩ信号１０
８を入力しＢ１ＺＢＳ制御信号１１０とＢ２ＺＢＳ制御
信号１１１を出力するＺｅｒｏ Ｂｙｔｅ Ｓｕｂｓｔ
ｉｔｕｔｉｏｎ制御回路１２（以下ＺＢＳ制御回路と略
す）と、装置内制御信号を入力しタイムスロット割当信
号１０４を出力するＣＨ盤制御回路８と、Ｂ１ＺＢＳ変
換信号とＢ２ＺＢＳ変換信号とＤデータ信号１０５とＯ
Ｈ信号１０９とを入力しこれ等を多重化したＵインタフ
ェース送信信号１０２を出力するＵインタフェース回路
とを備えている。
２０について説明する。ＣＨ盤受信部１８，２０は同じ
構成であるのでＣＨ盤受信部１８について内部構成を説
明する。多重化ＰＣＭ信号１０１を入力しタイムスロッ
ト割当信号１０４を入力によりＢ１データ信号１０６と
Ｂ２データ信号１０７とＤデータ信号１０５とＯｖｅｒ
Ｈｅａｄ信号１０９（以下ＯＨ信号と略す）とＺｅｒ
ｏ Ｂｙｔｅ Ｉｎｄｉｃａｔｅｒ信号１０８（以下Ｚ
ＢＩ信号と略す）とを分離抽出する多重化ＰＣＭ信号抽
出回路９と、Ｂ１データ信号１０６を入力しＢ１ＺＢＳ
制御信号１１０によりＢ１ＺＢＳ変換信号を出力するＢ
１ＺＢＳ変換回路１５と、Ｂ２データ信号１０７を入力
しＢ２ＺＢ２制御信号１１１によりＢ２ＺＢＳ変換信号
を出力するＢ２ＺＢＳ変換回路１６と、ＺＢＩ信号１０
８を入力しＢ１ＺＢＳ制御信号１１０とＢ２ＺＢＳ制御
信号１１１を出力するＺｅｒｏ Ｂｙｔｅ Ｓｕｂｓｔ
ｉｔｕｔｉｏｎ制御回路１２（以下ＺＢＳ制御回路と略
す）と、装置内制御信号を入力しタイムスロット割当信
号１０４を出力するＣＨ盤制御回路８と、Ｂ１ＺＢＳ変
換信号とＢ２ＺＢＳ変換信号とＤデータ信号１０５とＯ
Ｈ信号１０９とを入力しこれ等を多重化したＵインタフ
ェース送信信号１０２を出力するＵインタフェース回路
とを備えている。
【０００６】対向局である中央部ターミナルのＣＨ盤送
信部において、Ｂ１データ信号１０６およびＢ２データ
信号１０７に対応する送信側データ信号は、あらかじめ
端末側からの入力データ信号が連続する０信号の場合、
この信号を連続０信号以外の信号に変換しており、また
同時にＺＢＩ信号中のＢ１データに関する部分およびＢ
２データに関する部分の信号を０から１の値にして送信
している。
信部において、Ｂ１データ信号１０６およびＢ２データ
信号１０７に対応する送信側データ信号は、あらかじめ
端末側からの入力データ信号が連続する０信号の場合、
この信号を連続０信号以外の信号に変換しており、また
同時にＺＢＩ信号中のＢ１データに関する部分およびＢ
２データに関する部分の信号を０から１の値にして送信
している。
【０００７】この対向局からの多重化ＰＣＭ信号１０１
をＣＨ盤受信部１８の多重化ＰＣＭ信号抽出回路９は多
重化信号インタフェース部５を介し受信し、多重化ＰＣ
Ｍ信号を各信号に分離する。ＺＢＩ信号１０８はＺＢＳ
制御回路１２に入力され、Ｂ１データに関する部分及び
Ｂ２データに関する部分の信号が抽出され、それぞれＢ
１ＺＢＳ制御信号１１０あるいはＢ２ＺＢＳ制御信号１
１１として出力される。Ｂ１ＺＢＳ変換回路１５におい
て、Ｂ１ＺＢＳ制御信号１１０が０から１に変化した場
合、入力のＢ１データ信号１０６を連続０信号のデータ
値に戻す。また同様にＢ２ＺＢＳ変換回路１６において
も、このＢ２ＺＢＳ制御信号が０から１に変化した場
合、入力のＢ２データ信号１０７を連続０信号に戻して
それぞれＵインタフェース回路１４を介し端末側に送出
している。
をＣＨ盤受信部１８の多重化ＰＣＭ信号抽出回路９は多
重化信号インタフェース部５を介し受信し、多重化ＰＣ
Ｍ信号を各信号に分離する。ＺＢＩ信号１０８はＺＢＳ
制御回路１２に入力され、Ｂ１データに関する部分及び
Ｂ２データに関する部分の信号が抽出され、それぞれＢ
１ＺＢＳ制御信号１１０あるいはＢ２ＺＢＳ制御信号１
１１として出力される。Ｂ１ＺＢＳ変換回路１５におい
て、Ｂ１ＺＢＳ制御信号１１０が０から１に変化した場
合、入力のＢ１データ信号１０６を連続０信号のデータ
値に戻す。また同様にＢ２ＺＢＳ変換回路１６において
も、このＢ２ＺＢＳ制御信号が０から１に変化した場
合、入力のＢ２データ信号１０７を連続０信号に戻して
それぞれＵインタフェース回路１４を介し端末側に送出
している。
【０００８】
【発明が解決しようとする課題】このように従来例にお
いては、連続０信号抑圧をＺＢＩ信号が０から１に変化
することにより行なっているので、対向局との間の伝送
路が断線障害を発生すると、ＣＨ盤が受信する多重化Ｐ
ＣＭ信号がオール１となり、ＺＢＩ信号もオール１であ
るので連続０信号抑圧と認識し、Ｂ１データ信号および
Ｂ２データ信号は連続０信号のデータ値に変換され端末
側に送信されることになる。しかし、端末側ではこのよ
うな障害が発生した時にＢ１データ信号およびＢ２デー
タ信号がオール１の信号、即ち障害が発生して端末側へ
送るべきデータがないことを示すアイドルコード信号と
なることにより送信側の障害を知ることになっており、
Ｂ１データ信号およびＢ２データ信号が強制的にオール
０の信号とされてしまうと、端末側はこのアイドルコー
ド信号を受信できないという問題がある。
いては、連続０信号抑圧をＺＢＩ信号が０から１に変化
することにより行なっているので、対向局との間の伝送
路が断線障害を発生すると、ＣＨ盤が受信する多重化Ｐ
ＣＭ信号がオール１となり、ＺＢＩ信号もオール１であ
るので連続０信号抑圧と認識し、Ｂ１データ信号および
Ｂ２データ信号は連続０信号のデータ値に変換され端末
側に送信されることになる。しかし、端末側ではこのよ
うな障害が発生した時にＢ１データ信号およびＢ２デー
タ信号がオール１の信号、即ち障害が発生して端末側へ
送るべきデータがないことを示すアイドルコード信号と
なることにより送信側の障害を知ることになっており、
Ｂ１データ信号およびＢ２データ信号が強制的にオール
０の信号とされてしまうと、端末側はこのアイドルコー
ド信号を受信できないという問題がある。
【０００９】
【課題を解決するための手段】本発明の連続０信号抑圧
方式は、複数の端末側からデータ信号を入力しこのデー
タが０信号を連続する時はこの連続０信号以外の信号に
それぞれ変換しこの変換を行ったことを示す変換情報を
それぞれ付加した後多重化し多重化ＰＣＭ信号として伝
送路へ送出する送信回路と、前記多重化ＰＣＭ信号を受
信し複数の前記データ信号と前記変換情報とに分離化し
た後前記変換情報により前記データ信号の変換部分を連
続０信号に戻しこのデータ信号を複数の端末側にそれぞ
れ送出する受信回路とを備えるＩＳＤＮ加入者線搬送装
置において、前記受信回路は前記伝送路の断を検出しこ
の検出信号により前記データ信号の変換部分を連続０信
号に戻す動作を禁止する機能を備えている。
方式は、複数の端末側からデータ信号を入力しこのデー
タが０信号を連続する時はこの連続０信号以外の信号に
それぞれ変換しこの変換を行ったことを示す変換情報を
それぞれ付加した後多重化し多重化ＰＣＭ信号として伝
送路へ送出する送信回路と、前記多重化ＰＣＭ信号を受
信し複数の前記データ信号と前記変換情報とに分離化し
た後前記変換情報により前記データ信号の変換部分を連
続０信号に戻しこのデータ信号を複数の端末側にそれぞ
れ送出する受信回路とを備えるＩＳＤＮ加入者線搬送装
置において、前記受信回路は前記伝送路の断を検出しこ
の検出信号により前記データ信号の変換部分を連続０信
号に戻す動作を禁止する機能を備えている。
【００１０】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。図１は本発明の一実施例のブロック図で
ある。
して説明する。図１は本発明の一実施例のブロック図で
ある。
【００１１】中央局ターミナル側伝送路からの多重化Ｐ
ＣＭ信号１０１は、ＣＨ盤受信部１の多重化ＰＣＭ信号
抽出回路９及び他のＣＨ盤受信部３に入力される。ま
た、装置内制御部６はＣＨ盤が使用可能なタイムスロッ
トの情報を含む装置内制御信号１２１をＣＨ盤制御回路
８に対して送り、ＣＨ盤制御回路８はタイムスロット割
当信号１０４を多重化ＰＣＭ信号抽出回路９に対して送
る。多重化ＰＣＭ信号抽出回路９は、タイムスロット割
当信号１０４に従い多重化ＰＣＭ信号１０１の中から自
ＣＨ盤に送られて来るＢ１データ成分、Ｂ２データ成
分、Ｄデータ成分、ＯＨ信号成分、ＺＢ１信号成分を抽
出し、Ｂ１データ信号１０６をＢ１ＺＢＳ変換回路１０
に送り、Ｂ２データ信号１０７をＢ２ＺＢＳ変換回路１
１に送り、Ｄデータ信号２４をＵインタフェース回路１
４に送り、ＺＢＩ信号１０８をＺＢＳ制御回路１２に送
り、ＯＨ信号１０９をＵインタフェース回路１４及びＯ
Ｈ信号断検出回路７に送る。
ＣＭ信号１０１は、ＣＨ盤受信部１の多重化ＰＣＭ信号
抽出回路９及び他のＣＨ盤受信部３に入力される。ま
た、装置内制御部６はＣＨ盤が使用可能なタイムスロッ
トの情報を含む装置内制御信号１２１をＣＨ盤制御回路
８に対して送り、ＣＨ盤制御回路８はタイムスロット割
当信号１０４を多重化ＰＣＭ信号抽出回路９に対して送
る。多重化ＰＣＭ信号抽出回路９は、タイムスロット割
当信号１０４に従い多重化ＰＣＭ信号１０１の中から自
ＣＨ盤に送られて来るＢ１データ成分、Ｂ２データ成
分、Ｄデータ成分、ＯＨ信号成分、ＺＢ１信号成分を抽
出し、Ｂ１データ信号１０６をＢ１ＺＢＳ変換回路１０
に送り、Ｂ２データ信号１０７をＢ２ＺＢＳ変換回路１
１に送り、Ｄデータ信号２４をＵインタフェース回路１
４に送り、ＺＢＩ信号１０８をＺＢＳ制御回路１２に送
り、ＯＨ信号１０９をＵインタフェース回路１４及びＯ
Ｈ信号断検出回路７に送る。
【００１２】ＯＨ信号断検出回路１３は、ＯＨ信号１０
９中に含まれて０が９５回連続した後１が１回現れる同
期ビットを監視して、同期ビットの規則性が保たれてい
る時は１の値を示し、ターミナル間の伝送路の断線とい
った障害が発生したことにより多重化ＰＣＭ信号１０１
中のＯＨ信号成分がオール１となり同期ビットの規則性
が失われた時には０の値を示すＺＢＳ禁止信号１２０を
Ｂ１ＺＢＳ変換回路１０及びＢ２ＺＢＳ変換回路１１に
対して送る。
９中に含まれて０が９５回連続した後１が１回現れる同
期ビットを監視して、同期ビットの規則性が保たれてい
る時は１の値を示し、ターミナル間の伝送路の断線とい
った障害が発生したことにより多重化ＰＣＭ信号１０１
中のＯＨ信号成分がオール１となり同期ビットの規則性
が失われた時には０の値を示すＺＢＳ禁止信号１２０を
Ｂ１ＺＢＳ変換回路１０及びＢ２ＺＢＳ変換回路１１に
対して送る。
【００１３】ＺＢＳ制御回路１２はＺＢＩ信号１０８中
からＢ１データの真の値がオール０である場合１の値を
とるＢ１データに関する成分を抽出してＢ１ＺＢＳ制御
信号１１０とし、Ｂ２データの真の値がオール０である
場合１の値をとるＢ２データに関する成分を抽出してＢ
２ＺＢＳ制御信号１１１として、それぞれＢ１ＺＢＳ変
換回路１０とＢ２ＺＢＳ変換回路１１とに送る。
からＢ１データの真の値がオール０である場合１の値を
とるＢ１データに関する成分を抽出してＢ１ＺＢＳ制御
信号１１０とし、Ｂ２データの真の値がオール０である
場合１の値をとるＢ２データに関する成分を抽出してＢ
２ＺＢＳ制御信号１１１として、それぞれＢ１ＺＢＳ変
換回路１０とＢ２ＺＢＳ変換回路１１とに送る。
【００１４】Ｂ１ＺＢＳ変換回路１０は、ＺＢＳ禁止信
号１２０が１の値である場合ターミナル間の伝送路に障
害が発生していないと認識し、Ｂ１ＺＢＳ制御信号１１
０が０の値の時は連続０信号抑圧が行われていないと判
断してＢ１データ信号１０６の値をそのままＢ１ＺＢＳ
変換信号としてＵインタフェース回路１４に送り、Ｂ１
ＺＢＳ制御信号１１０が１の値の時は連続０信号抑圧が
行われてデータ値が変えられていると判断してオール０
のデータをＢ１ＺＢＳ変換信号としてＵインタフェース
回路１４に送る。
号１２０が１の値である場合ターミナル間の伝送路に障
害が発生していないと認識し、Ｂ１ＺＢＳ制御信号１１
０が０の値の時は連続０信号抑圧が行われていないと判
断してＢ１データ信号１０６の値をそのままＢ１ＺＢＳ
変換信号としてＵインタフェース回路１４に送り、Ｂ１
ＺＢＳ制御信号１１０が１の値の時は連続０信号抑圧が
行われてデータ値が変えられていると判断してオール０
のデータをＢ１ＺＢＳ変換信号としてＵインタフェース
回路１４に送る。
【００１５】また、ＺＢＳ禁止信号１２０が０の値であ
る場合、Ｂ１ＺＢＳ変換回路１０はターミナル間の伝送
路に障害が発生していると認識し、多重化ＰＣＭ信号１
０１がオール１となったためＢ１ＺＢＳ制御信号１１０
が１の値を示すと判断して、Ｂ１ＺＢＳ制御信号１１０
に従ったＢ１データのオール０データへの変換を行わな
い。ターミナル間の伝送路の障害発生時には、Ｂ１デー
タ信号１０６はオール１のデータになっているのでＢ１
ＺＢＳ変換信号もオール１となりＵインタフェース回路
１４に送られる。
る場合、Ｂ１ＺＢＳ変換回路１０はターミナル間の伝送
路に障害が発生していると認識し、多重化ＰＣＭ信号１
０１がオール１となったためＢ１ＺＢＳ制御信号１１０
が１の値を示すと判断して、Ｂ１ＺＢＳ制御信号１１０
に従ったＢ１データのオール０データへの変換を行わな
い。ターミナル間の伝送路の障害発生時には、Ｂ１デー
タ信号１０６はオール１のデータになっているのでＢ１
ＺＢＳ変換信号もオール１となりＵインタフェース回路
１４に送られる。
【００１６】上述したＢ１ＺＢＳ変換回路１０と同様
に、Ｂ２ＺＢＳ変換回路１１は、ＺＢＳ禁止信号１２０
が１の値である場合ターミナル間の伝送路に障害が発生
していないと認識し、Ｂ２ＺＢＳ制御信号１１１が０の
値の時は連続０信号抑圧が行われていないと判断してＢ
２データ信号２３の値をそのままＢ２ＺＢＳ変換信号と
してＵインタフェース回路１４に送り、Ｂ２ＺＢＳ制御
信号１１１が１の値の時は連続０信号抑圧が行われてデ
ータ値が変えられていると判断してオール０のデータを
Ｂ２ＺＢＳ変換信号としてＵインタフェース回路１４に
送る。
に、Ｂ２ＺＢＳ変換回路１１は、ＺＢＳ禁止信号１２０
が１の値である場合ターミナル間の伝送路に障害が発生
していないと認識し、Ｂ２ＺＢＳ制御信号１１１が０の
値の時は連続０信号抑圧が行われていないと判断してＢ
２データ信号２３の値をそのままＢ２ＺＢＳ変換信号と
してＵインタフェース回路１４に送り、Ｂ２ＺＢＳ制御
信号１１１が１の値の時は連続０信号抑圧が行われてデ
ータ値が変えられていると判断してオール０のデータを
Ｂ２ＺＢＳ変換信号としてＵインタフェース回路１４に
送る。
【００１７】また、ＺＢＳ禁止信号１２０が０の値であ
る場合、Ｂ２ＺＢＳ変換回路１１はターミナル間の伝送
路に障害が発生していると認識し、多重化ＰＣＭ信号１
０１がオール１となったためＢ２ＺＢＳ制御信号１１１
が１の値を示すと判断して、Ｂ２ＺＢＳ制御信号１１１
に従ったＢ２データのオール０データへの変換を行わな
い。ターミナル間の伝送路の障害発生時には、Ｂ２デー
タ信号２３はオール１のデータになっているのでＢ２Ｚ
ＢＳ変換信号もオール１となりＵインタフェース回路１
４に送られる。
る場合、Ｂ２ＺＢＳ変換回路１１はターミナル間の伝送
路に障害が発生していると認識し、多重化ＰＣＭ信号１
０１がオール１となったためＢ２ＺＢＳ制御信号１１１
が１の値を示すと判断して、Ｂ２ＺＢＳ制御信号１１１
に従ったＢ２データのオール０データへの変換を行わな
い。ターミナル間の伝送路の障害発生時には、Ｂ２デー
タ信号２３はオール１のデータになっているのでＢ２Ｚ
ＢＳ変換信号もオール１となりＵインタフェース回路１
４に送られる。
【００１８】Ｕインタフェース回路１４は、Ｂ１ＺＢＳ
変換信号とＢ２ＺＢＳ変換信号とＤデータ信号１０５と
ＯＨ信号１０９とを多重化したＵインタフェース送信信
号１０２を終端装置側に対して送る。
変換信号とＢ２ＺＢＳ変換信号とＤデータ信号１０５と
ＯＨ信号１０９とを多重化したＵインタフェース送信信
号１０２を終端装置側に対して送る。
【００１９】
【発明の効果】以上説明したように本発明は、伝送路の
断障害をＯＨ信号より検出しこの検出信号により連続０
信号抑圧の動作を禁止しているので、伝送路障害時の送
るべきＢ１データ信号およびＢ２データ信号の値が存在
しないことを示すオール１のアイドルコード信号を端末
側に送ることができる。従って端末側において迅速な障
害対応が可能となる効果がある。
断障害をＯＨ信号より検出しこの検出信号により連続０
信号抑圧の動作を禁止しているので、伝送路障害時の送
るべきＢ１データ信号およびＢ２データ信号の値が存在
しないことを示すオール１のアイドルコード信号を端末
側に送ることができる。従って端末側において迅速な障
害対応が可能となる効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】従来例のブロック図である。
１，３ ＣＨ盤受信部 ２，４ ＣＨ盤送信部 ５ 多重化信号インタフェース部 ６ 装置内制御部 ７ ＯＨ信号断検出回路 ８ ＣＨ盤制御回路 ９ 多重化ＰＣＭ信号抽出回路 １０ Ｂ１ＺＢＳ変換回路 １１ Ｂ２ＺＢＳ変換回路 １２ Ｚｅｒｏ Ｂｙｔｅ Ｓｕｂｓｔｉｔｕｔｉｏ
ｎ制御回路（ＺＢＳ制御回路） １４ Ｕインタフェース回路
ｎ制御回路（ＺＢＳ制御回路） １４ Ｕインタフェース回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−72509（ＪＰ，Ａ) 特開 昭60−163557（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04Q 3/52 H04Q 11/00 - 11/04 H04M 3/08 - 3/14 H04M 3/22 - 3/36 H04Q 1/20 - 1/26 H04L 25/00 - 25/66 H04B 1/60 H04B 3/46 - 3/48 H04B 17/00 - 17/02
Claims (2)
- 【請求項１】 複数の端末側からデータ信号を入力しこ
のデータが０信号を連続する時はこの連続０信号以外の
信号にそれぞれ変換しこの変換を実行したことを示す変
換情報をそれぞれに付加した後多重化し多重化ＰＣＭ信
号として伝送路へ送出する送信回路と、前記多重化ＰＣ
Ｍ信号を受信し複数の前記データ信号と前記変換情報と
に分離化した後前記変換情報により前記データ信号の変
換部分を連続０信号に戻しこのデータ信号を複数の端末
側にそれぞれ送出する受信回路とを備えるＩＳＤＮ加入
者線搬送装置において、前記受信回路は前記伝送路の断
を検出しこの検出信号により前記データ信号の変換部分
を連続０信号に戻す動作を禁止する機能を備えることを
特徴とするＩＳＤＮ加入者線搬送装置。 - 【請求項２】 伝送路からの多重化ＰＣＭ信号を受信し
前記多重化ＰＣＭ信号を構成するＤデータ信号とＢ１デ
ータ信号とＢ２データ信号とＯＨ信号とＺＢＩ信号とに
分離し出力する多重化ＰＣＭ信号抽出回路と、前記Ｂ１
データ信号を入力し前記ＺＢＩ信号から得られるＢ１Ｚ
ＢＳ制御信号によりこの信号が１を示した時に前記Ｂ１
データ信号を連続する０信号に変換し出力するＢ１ＺＢ
Ｓ変換回路と、前記Ｂ２データ信号を入力し前記ＺＢＩ
信号から得られるＢ２ＺＢＳ制御信号によりこの信号が
１を示した時に前記Ｂ２データ信号を連続する０信号に
変換し出力するＢ２ＺＢＳ変換回路とを備えるＩＳＤＮ
加入者線搬送装置において、前記ＯＨ信号を入力しこの
信号のレベル断を検出するＺＢＳ禁止信号を出力するＯ
Ｈ信号入力断検出回路と、前記Ｂ１ＺＢＳ変換回路は前
記ＺＢＳ禁止信号を入力した時に前記連続する０信号に
変換する動作を禁止する機能と、前記Ｂ２ＺＢＳ変換回
路は前記ＺＢＳ禁止信号を入力した時に前記連続する０
信号に変換する動作を禁止する機能とを備えることを特
徴とするＩＳＤＮ加入者線搬送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04141215A JP3138531B2 (ja) | 1992-06-02 | 1992-06-02 | Ｉｓｄｎ加入者線搬送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04141215A JP3138531B2 (ja) | 1992-06-02 | 1992-06-02 | Ｉｓｄｎ加入者線搬送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05336583A JPH05336583A (ja) | 1993-12-17 |
| JP3138531B2 true JP3138531B2 (ja) | 2001-02-26 |
Family
ID=15286820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04141215A Expired - Fee Related JP3138531B2 (ja) | 1992-06-02 | 1992-06-02 | Ｉｓｄｎ加入者線搬送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3138531B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4201046A1 (de) * | 1992-01-17 | 1993-07-22 | Bayer Ag | Verfahren zur reinigung von polymerloesungen |
| WO2001017213A1 (fr) * | 1999-08-30 | 2001-03-08 | Fujitsu Limited | Systeme indicateur d'alarme rnis |
-
1992
- 1992-06-02 JP JP04141215A patent/JP3138531B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05336583A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| CA1298420C (en) | Demultiplexer system | |
| US3936602A (en) | Full duplex data transmission system using two speeds of diphase signal for simplified sync | |
| US5367395A (en) | Apparatus for detection and location of faults in two-way communication through single optical path | |
| US4779261A (en) | Loop network | |
| JP3094087B2 (ja) | インタフエースユニツト | |
| CN87105673A (zh) | 三时隙数字用户线终端 | |
| CA1312362C (en) | Fault detection signal transmission system | |
| JP3138531B2 (ja) | Ｉｓｄｎ加入者線搬送装置 | |
| US4815105A (en) | Selective signalling encoder/decoder for multipoint data communication networks | |
| US5455824A (en) | Message information terminating system | |
| US3963867A (en) | Method for indicating a free-line state in a binary data communication system | |
| JP2758008B2 (ja) | 障害情報伝達方式 | |
| KR100187824B1 (ko) | 전전자 교환기의 가입자 제어회로에서 통화중 호절단 확인 장치 | |
| JP3076935B2 (ja) | 障害区間判定方式 | |
| JP2877825B2 (ja) | 多重化装置の警報転送方式 | |
| JP2985538B2 (ja) | 過負荷制御ｐｃｍ端局装置 | |
| JPS63219295A (ja) | デイジタルバス伝送における交換方式 | |
| JPS6394754A (ja) | デイジタル多重通信路における保守情報伝達方式 | |
| EP0953966A2 (en) | Modem voice/data mode switching arrangement. | |
| JPH0469460B2 (ja) | ||
| JPH0787429B2 (ja) | 警報表示信号伝送方式 | |
| JPS60218938A (ja) | 信号多重伝送方式 | |
| JPH0317423B2 (ja) | ||
| JPS6367387B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
| LAPS | Cancellation because of no payment of annual fees |