JP3137389B2 - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JP3137389B2 JP3137389B2 JP03272141A JP27214191A JP3137389B2 JP 3137389 B2 JP3137389 B2 JP 3137389B2 JP 03272141 A JP03272141 A JP 03272141A JP 27214191 A JP27214191 A JP 27214191A JP 3137389 B2 JP3137389 B2 JP 3137389B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- timing
- power supply
- switch means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、単一直流電源から
その電源電圧の０〜−１倍の範囲、＋１〜＋２倍の範囲
の任意の値の電圧を発生させる昇圧回路に関するもので
ある。
その電源電圧の０〜−１倍の範囲、＋１〜＋２倍の範囲
の任意の値の電圧を発生させる昇圧回路に関するもので
ある。
【０００２】
【従来の技術】従来から、現在の入力電源の電圧よりも
大きな電圧が要求される場合には、別の外部からその電
源を供給するか、或いは昇圧回路を用いてその電源を作
成していた。
大きな電圧が要求される場合には、別の外部からその電
源を供給するか、或いは昇圧回路を用いてその電源を作
成していた。
【０００３】
【発明が解決しようとする課題】しかし、外部から電源
を供給する場合は、そのための新たな電源を用意しなけ
ればならず、また従来の昇圧回路で昇圧する場合は得ら
れる電圧が整数倍であり、中間電圧が要求されている場
合には、マージンの取りすぎとなって電力消費が増大す
るという問題がある。
を供給する場合は、そのための新たな電源を用意しなけ
ればならず、また従来の昇圧回路で昇圧する場合は得ら
れる電圧が整数倍であり、中間電圧が要求されている場
合には、マージンの取りすぎとなって電力消費が増大す
るという問題がある。
【０００４】本発明の目的は、別電源を必要とすること
なく、また中間電圧が得られるようにして上記した問題
を解決した昇圧回路を提供することである。
なく、また中間電圧が得られるようにして上記した問題
を解決した昇圧回路を提供することである。
【０００５】
【課題を解決するための手段】このために第１の発明の
昇圧回路は、第１のコンデンサ（Ｃ１）、第２のコンデ
ンサ（Ｃ２）、及び一端が接地（２）に接続され他端が
出力端子（３）に接続された第３のコンデンサ（Ｃ３）
と、第１のタイミングで前記第１のコンデンサを前記電
源端子と前記接地との間に接続する第１、第３のスイッ
チ手段（Ｓ１，Ｓ３）と、前記第１のタイミングで前記
第２のコンデンサの両端間を接続する第４、第５のスイ
ッチ手段（Ｓ４，Ｓ５）と、第２のタイミングで前記第
１のコンデンサと前記第２のコンデンサを閉ループ状に
前記第３のスイッチ手段を介して接続する第２、第５の
スイッチ手段（Ｓ２，Ｓ５）と、第３のタイミングで前
記第２のコンデンサと前記第３のコンデンサを閉ループ
状に前記第４のスイッチ手段を介して接続する第６のス
イッチ手段（Ｓ６）とを具備し、前記第１のタイミン
グ、前記第２のタイミング、前記第３のタイミングの順
でこれを順次繰り返し、前記第１のタイミングで前記第
１のコンデンサを前記電源端子の電圧で充電すると共に
前記第２のコンデンサの電荷を消滅させ、前記第２のタ
イミングで前記第２のコンデンサを前記第１のコンデン
サの電圧で充電し、前記第３のタイミングで前記第３の
コンデンサを前記第２のコンデンサの電圧で充電して、
前記出力端子から前記電源端子の電圧を前記第１、第２
のコンデンサの容量比で分割した電圧を電源端子の電圧
と反転した極性で出力するよう構成した。
昇圧回路は、第１のコンデンサ（Ｃ１）、第２のコンデ
ンサ（Ｃ２）、及び一端が接地（２）に接続され他端が
出力端子（３）に接続された第３のコンデンサ（Ｃ３）
と、第１のタイミングで前記第１のコンデンサを前記電
源端子と前記接地との間に接続する第１、第３のスイッ
チ手段（Ｓ１，Ｓ３）と、前記第１のタイミングで前記
第２のコンデンサの両端間を接続する第４、第５のスイ
ッチ手段（Ｓ４，Ｓ５）と、第２のタイミングで前記第
１のコンデンサと前記第２のコンデンサを閉ループ状に
前記第３のスイッチ手段を介して接続する第２、第５の
スイッチ手段（Ｓ２，Ｓ５）と、第３のタイミングで前
記第２のコンデンサと前記第３のコンデンサを閉ループ
状に前記第４のスイッチ手段を介して接続する第６のス
イッチ手段（Ｓ６）とを具備し、前記第１のタイミン
グ、前記第２のタイミング、前記第３のタイミングの順
でこれを順次繰り返し、前記第１のタイミングで前記第
１のコンデンサを前記電源端子の電圧で充電すると共に
前記第２のコンデンサの電荷を消滅させ、前記第２のタ
イミングで前記第２のコンデンサを前記第１のコンデン
サの電圧で充電し、前記第３のタイミングで前記第３の
コンデンサを前記第２のコンデンサの電圧で充電して、
前記出力端子から前記電源端子の電圧を前記第１、第２
のコンデンサの容量比で分割した電圧を電源端子の電圧
と反転した極性で出力するよう構成した。
【０００６】第２の発明は、第１の発明において、一端
が前記電源端子に接続され他端が別の出力端子（１３）
に接続された第４のコンデンサ（Ｃ９）と、前記第３の
タイミングで前記第１のコンデンサと前記第４のコンデ
ンサを閉ループ接続する第７，第８のスイッチ手段（Ｓ
１５，Ｓ１６）とを具備し、前記第３のタイミングで前
記第４のコンデンサを前記第１のコンデンサの電圧で充
電して、前記別の出力端子から前記電源端子の電圧を前
記第１，第２のコンデンサの容量比で分割した電圧に前
記電源電圧を同極性で加算した電圧を出力するよう構成
した。
が前記電源端子に接続され他端が別の出力端子（１３）
に接続された第４のコンデンサ（Ｃ９）と、前記第３の
タイミングで前記第１のコンデンサと前記第４のコンデ
ンサを閉ループ接続する第７，第８のスイッチ手段（Ｓ
１５，Ｓ１６）とを具備し、前記第３のタイミングで前
記第４のコンデンサを前記第１のコンデンサの電圧で充
電して、前記別の出力端子から前記電源端子の電圧を前
記第１，第２のコンデンサの容量比で分割した電圧に前
記電源電圧を同極性で加算した電圧を出力するよう構成
した。
【０００７】
【発明の実施の形態】［第１の実施形態］ 以下、本発明の実施形態について説明する。図１は本発
明の第１の実施形態の昇圧回路の原理説明用の回路図で
ある。１は電源端子（入力端子）、２は接地（ＧＮ
Ｄ）、３は出力端子、Ｃ１〜Ｃ３はコンデンサ、Ｓ１〜
Ｓ６はスイッチである。
明の第１の実施形態の昇圧回路の原理説明用の回路図で
ある。１は電源端子（入力端子）、２は接地（ＧＮ
Ｄ）、３は出力端子、Ｃ１〜Ｃ３はコンデンサ、Ｓ１〜
Ｓ６はスイッチである。
【０００８】この回路では、次のシーケンスでスイッチ
Ｓ１〜Ｓ６をオン／オフ制御する。 （１）．Ｓ１、Ｓ３、Ｓ４、Ｓ５をオンし、Ｓ２、Ｓ６
をオフする。 （２）．Ｓ２、Ｓ３、Ｓ５をオンし、Ｓ１、Ｓ４、Ｓ６
をオフする。 （３）．Ｓ４、Ｓ６をオンし、Ｓ１、Ｓ２、Ｓ３、Ｓ５
をオフする。 （４）．（１）〜（３）を繰り返す。
Ｓ１〜Ｓ６をオン／オフ制御する。 （１）．Ｓ１、Ｓ３、Ｓ４、Ｓ５をオンし、Ｓ２、Ｓ６
をオフする。 （２）．Ｓ２、Ｓ３、Ｓ５をオンし、Ｓ１、Ｓ４、Ｓ６
をオフする。 （３）．Ｓ４、Ｓ６をオンし、Ｓ１、Ｓ２、Ｓ３、Ｓ５
をオフする。 （４）．（１）〜（３）を繰り返す。
【０００９】この結果、（１）のステップでは、コンデ
ンサＣ１が電源端子１と接地間に接続されて、そのコン
デンサＣ１に電源電圧Ｖｃｃが図示の極性で充電され
る。また、コンデンサＣ２の電荷が放電消去される。
ンサＣ１が電源端子１と接地間に接続されて、そのコン
デンサＣ１に電源電圧Ｖｃｃが図示の極性で充電され
る。また、コンデンサＣ２の電荷が放電消去される。
【００１０】（２）のステップでは、コンデンサＣ１と
コンデンサＣ２が接地２を介してループ接続され、コン
デンサＣ１の電荷Ｑ＝Ｃ１・Ｖｃｃの一部がコンデンサ
Ｃ２に放電される。コンデンサＣ１に残った電荷をＱ
１、コンデンサＣ２に移った電荷をＱ２とすると、 Ｑ＝Ｑ１＋Ｑ２ Ｑ１＝Ｃ１・Ｖａ Ｑ２＝Ｃ２・Ｖａ であり、よって、 Ｖａ＝Ｖｃｃ・Ｃ１／（Ｃ１＋Ｃ２）＜Ｖｃｃとなる。
コンデンサＣ２が接地２を介してループ接続され、コン
デンサＣ１の電荷Ｑ＝Ｃ１・Ｖｃｃの一部がコンデンサ
Ｃ２に放電される。コンデンサＣ１に残った電荷をＱ
１、コンデンサＣ２に移った電荷をＱ２とすると、 Ｑ＝Ｑ１＋Ｑ２ Ｑ１＝Ｃ１・Ｖａ Ｑ２＝Ｃ２・Ｖａ であり、よって、 Ｖａ＝Ｖｃｃ・Ｃ１／（Ｃ１＋Ｃ２）＜Ｖｃｃとなる。
【００１１】（３）のステップでは、コンデンサＣ２と
コンデンサＣ３がループ接続されるので、コンデンサＣ
２の電荷Ｑ２がコンデンサＣ３に図示の極牲で転移し
て、そのコンデンサＣ３の一方の端子、つまり出力端子
３に−Ｖａが現れる。
コンデンサＣ３がループ接続されるので、コンデンサＣ
２の電荷Ｑ２がコンデンサＣ３に図示の極牲で転移し
て、そのコンデンサＣ３の一方の端子、つまり出力端子
３に−Ｖａが現れる。
【００１２】このように、電源電圧Ｖｃｃをコンデンサ
Ｃ１とＣ２の容量比で分割した電圧を反転した電圧−Ｖ
ａが得られる。よって、このコンデンサＣ１とＣ２の容
量比を適宜設定することにより、０〜−Ｖｃｃの間の任
意の電圧を出力電圧に取り出すことができる。
Ｃ１とＣ２の容量比で分割した電圧を反転した電圧−Ｖ
ａが得られる。よって、このコンデンサＣ１とＣ２の容
量比を適宜設定することにより、０〜−Ｖｃｃの間の任
意の電圧を出力電圧に取り出すことができる。
【００１３】なお、上記したステップ（３）は、次の
（３’）のように変更することもできる。 （３’）．Ｓ１、Ｓ３、Ｓ４、Ｓ６をオンし、Ｓ２、Ｓ
５をオフする。この（３’）のステップを使用すれば、
（１）のステップで行うコンデンサＣ１への充電がこの
（３’）のステップから継続されることになる。
（３’）のように変更することもできる。 （３’）．Ｓ１、Ｓ３、Ｓ４、Ｓ６をオンし、Ｓ２、Ｓ
５をオフする。この（３’）のステップを使用すれば、
（１）のステップで行うコンデンサＣ１への充電がこの
（３’）のステップから継続されることになる。
【００１４】図２は図１の回路を具体化した昇圧回路で
ある。ここでは、スイッチＳ１、Ｓ２をＰチャンネルＭ
ＯＳトランジスタで構成し、スイッチＳ３〜Ｓ６をＮチ
ャンネルＭＯＳトランジスタで構成している。４〜７は
クロック入力端子である。
ある。ここでは、スイッチＳ１、Ｓ２をＰチャンネルＭ
ＯＳトランジスタで構成し、スイッチＳ３〜Ｓ６をＮチ
ャンネルＭＯＳトランジスタで構成している。４〜７は
クロック入力端子である。
【００１５】この回路では、前記ステップ（１）〜
（３）に応じて、図３に示すようにクロック入力端子４
〜７の論理レベルを制御すれば良い。ステップ（１）で
はＭＰ１、ＭＮ３、ＭＮ４、ＭＮ５のみがオンし、ステ
ップ（２）ではＭＰ２、ＭＮ３、ＭＮ５のみがオンし、
ステップ（３）ではＭＮ４、ＭＮ６のみがオンする。
（３）に応じて、図３に示すようにクロック入力端子４
〜７の論理レベルを制御すれば良い。ステップ（１）で
はＭＰ１、ＭＮ３、ＭＮ４、ＭＮ５のみがオンし、ステ
ップ（２）ではＭＰ２、ＭＮ３、ＭＮ５のみがオンし、
ステップ（３）ではＭＮ４、ＭＮ６のみがオンする。
【００１６】［第２の実施形態］ 図４は第２の実施形態の昇圧回路の原理説明用の回路図
である。Ｓ１３〜Ｓ２０はスイッチ、Ｃ７〜Ｃ１０はコ
ンデンサ、１３、１４は出力端子である。この回路は、
図１の回路に相当する構成がスイッチＳ１３，Ｓ１４，
Ｓ１７〜Ｓ２０、コンデンサＣ７，Ｃ８，Ｃ１０であ
る。すなわち、本回路は、図１の回路構成にスイッチＳ
１５，Ｓ１６、コンデンサＣ９、および出力端子１３を
追加したものである。
である。Ｓ１３〜Ｓ２０はスイッチ、Ｃ７〜Ｃ１０はコ
ンデンサ、１３、１４は出力端子である。この回路は、
図１の回路に相当する構成がスイッチＳ１３，Ｓ１４，
Ｓ１７〜Ｓ２０、コンデンサＣ７，Ｃ８，Ｃ１０であ
る。すなわち、本回路は、図１の回路構成にスイッチＳ
１５，Ｓ１６、コンデンサＣ９、および出力端子１３を
追加したものである。
【００１７】この回路では、次のシーケンスでスイッチ
Ｓ１３〜Ｓ２０のオン／オフを制御する。 （ａ）．Ｓ１３、Ｓ１４、Ｓ１８、Ｓ１９をオンし、Ｓ
１５、Ｓ１６、Ｓ１７、Ｓ２０をオフする。 （ｂ）．Ｓ１４、Ｓ１７、Ｓ１９をオンし、Ｓ１３、Ｓ
１５、Ｓ１６、Ｓ１８、Ｓ２０をオフする。 （ｃ）．Ｓ１５、Ｓ１６、Ｓ１８、Ｓ２０をオンし、Ｓ
１３、Ｓ１４、Ｓ１７、Ｓ１９をオフする。 （d）．（ａ）〜（ｃ）を繰り返す。
Ｓ１３〜Ｓ２０のオン／オフを制御する。 （ａ）．Ｓ１３、Ｓ１４、Ｓ１８、Ｓ１９をオンし、Ｓ
１５、Ｓ１６、Ｓ１７、Ｓ２０をオフする。 （ｂ）．Ｓ１４、Ｓ１７、Ｓ１９をオンし、Ｓ１３、Ｓ
１５、Ｓ１６、Ｓ１８、Ｓ２０をオフする。 （ｃ）．Ｓ１５、Ｓ１６、Ｓ１８、Ｓ２０をオンし、Ｓ
１３、Ｓ１４、Ｓ１７、Ｓ１９をオフする。 （d）．（ａ）〜（ｃ）を繰り返す。
【００１８】この結果、（ａ）のステップでは、コンデ
ンサＣ７に電源電圧Ｖｃｃが充電され、コンデンサＣ８
の電荷が放電消去される。（ｂ）のステップでは、コン
デンサＣ７の電荷の一部がコンデンサＣ８に放電され
る。コンデンサＣ７，Ｃ８の電圧Ｖｃは、前記図１の場
合と同様の考え方から、 Ｖｃ＝Ｖｃｃ・Ｃ７／（Ｃ７＋Ｃ８）＜Ｖｃｃ となる。
ンサＣ７に電源電圧Ｖｃｃが充電され、コンデンサＣ８
の電荷が放電消去される。（ｂ）のステップでは、コン
デンサＣ７の電荷の一部がコンデンサＣ８に放電され
る。コンデンサＣ７，Ｃ８の電圧Ｖｃは、前記図１の場
合と同様の考え方から、 Ｖｃ＝Ｖｃｃ・Ｃ７／（Ｃ７＋Ｃ８）＜Ｖｃｃ となる。
【００１９】そして、次の（ｃ）のステップでコンデン
サＣ７の電圧Ｖｃの電荷がコンデンサＣ９に図示の極牲
で転移される。また、コンデンサＣ８の電圧Ｖｃの電荷
がコンデンサＣ１０に図示の極性で転移される。
サＣ７の電圧Ｖｃの電荷がコンデンサＣ９に図示の極牲
で転移される。また、コンデンサＣ８の電圧Ｖｃの電荷
がコンデンサＣ１０に図示の極性で転移される。
【００２０】以上から、出力端子１３には、電源電圧Ｖ
ｃｃにコンデンサＣ９の電圧Ｖｃを上乗せした電圧「Ｖ
ｃｃ＋Ｖｃ」が出力する。また、出力端子１４にはコン
デンサＣ１０の電圧−Ｖｃが出力する。
ｃｃにコンデンサＣ９の電圧Ｖｃを上乗せした電圧「Ｖ
ｃｃ＋Ｖｃ」が出力する。また、出力端子１４にはコン
デンサＣ１０の電圧−Ｖｃが出力する。
【００２１】図５は図３の回路を具体化した昇圧回路で
ある。ここでは、スイッチＳ１３、Ｓ１５、Ｓ１６、Ｓ
１７をＰチャンネルＭＯＳトランジスタで構成し、スイ
ッチＳ１４、Ｓ１８、Ｓ１９、Ｓ２０をＮチャンネルＭ
ＯＳトランジスタで構成している。１５はインバータ、
１６〜１８はクロック入力端子である。
ある。ここでは、スイッチＳ１３、Ｓ１５、Ｓ１６、Ｓ
１７をＰチャンネルＭＯＳトランジスタで構成し、スイ
ッチＳ１４、Ｓ１８、Ｓ１９、Ｓ２０をＮチャンネルＭ
ＯＳトランジスタで構成している。１５はインバータ、
１６〜１８はクロック入力端子である。
【００２２】この回路では、前記ステップ（ａ）〜
（ｃ）に応して、図６に示すようにクロック入力端１６
〜１８の論理レベルを制御すれば良い。ステップ（ａ）
ではＭＰ１３、ＭＮ１４、ＭＮ１８、ＭＮ１９のみがオ
ンし、ステップ（ｂ）ではＭＮ１４、ＭＰ１７、ＭＮ１
９のみがオンし、ステップ（ｃ）ではＭＰ１５、ＭＰ１
６、ＭＮ１８、ＭＮ２０のみがオンする。
（ｃ）に応して、図６に示すようにクロック入力端１６
〜１８の論理レベルを制御すれば良い。ステップ（ａ）
ではＭＰ１３、ＭＮ１４、ＭＮ１８、ＭＮ１９のみがオ
ンし、ステップ（ｂ）ではＭＮ１４、ＭＰ１７、ＭＮ１
９のみがオンし、ステップ（ｃ）ではＭＰ１５、ＭＰ１
６、ＭＮ１８、ＭＮ２０のみがオンする。
【００２３】なお、上記具体化実施例ではスイッチＳ１
〜Ｓ６，Ｓ１３〜Ｓ２０にＭＯＳトランジスタを使用し
たが、通常のバイポーラトランジスタで構成することも
できる。
〜Ｓ６，Ｓ１３〜Ｓ２０にＭＯＳトランジスタを使用し
たが、通常のバイポーラトランジスタで構成することも
できる。
【００２４】
【発明の効果】以上から本発明によれば、外部電源を使
用せずとも、０〜−Ｖｃｃの間の任意の電圧、「Ｖｃｃ
〜２Ｖｃｃ」の間の任意の電圧を得ることができる。
用せずとも、０〜−Ｖｃｃの間の任意の電圧、「Ｖｃｃ
〜２Ｖｃｃ」の間の任意の電圧を得ることができる。
【図１】 本発明の第１の実施形態の昇圧回路の原理説
明用の回路図である。
明用の回路図である。
【図２】 図１の昇圧回路の具体的回路図である。
【図３】 図２の回路を動作するためのクロック入力端
子の真理値の説明図である。
子の真理値の説明図である。
【図４】 本発明の第２の実施形態の昇圧回路の原理説
明用の回路図である。
明用の回路図である。
【図５】 図４の昇圧回路の具体的回路図である。
【図６】 図５の回路を動作するためのクロック入力端
子の真理値の説明図である。
子の真理値の説明図である。
１：電源端子（入力端子）、２：接地（ＧＮＤ）、３，
１３，１４：出力端子、４〜７，１６〜１８：クロック
入力端子、１５：インバータ。
１３，１４：出力端子、４〜７，１６〜１８：クロック
入力端子、１５：インバータ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−99468（ＪＰ，Ａ) 実開 昭63−198382（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/07
Claims (2)
- 【請求項１】第１のコンデンサ（Ｃ１）、第２のコンデ
ンサ（Ｃ２）、及び一端が接地（２）に接続され他端が
出力端子（３）に接続された第３のコンデンサ（Ｃ３）
と、 第１のタイミングで前記第１のコンデンサを前記電源端
子と前記接地との間に接続する第１、第３のスイッチ手
段（Ｓ１，Ｓ３）と、 前記第１のタイミングで前記第２のコンデンサの両端間
を接続する第４、第５のスイッチ手段（Ｓ４，Ｓ５）
と、 第２のタイミングで前記第１のコンデンサと前記第２の
コンデンサを閉ループ状に前記第３のスイッチ手段を介
して接続する第２、第５のスイッチ手段（Ｓ２，Ｓ５）
と、 第３のタイミングで前記第２のコンデンサと前記第３の
コンデンサを閉ループ状に前記第４のスイッチ手段を介
して接続する第６のスイッチ手段（Ｓ６）とを具備し、 前記第１のタイミング、前記第２のタイミング、前記第
３のタイミングの順でこれを順次繰り返し、 前記第１のタイミングで前記第１のコンデンサを前記電
源端子の電圧で充電すると共に前記第２のコンデンサの
電荷を消滅させ、前記第２のタイミングで前記第２のコ
ンデンサを前記第１のコンデンサの電圧で充電し、前記
第３のタイミングで前記第３のコンデンサを前記第２の
コンデンサの電圧で充電して、前記出力端子から前記電
源端子の電圧を前記第１、第２のコンデンサの容量比で
分割した電圧を電源端子の電圧と反転した極性で出力す
ることを特徴とする昇圧回路。 - 【請求項２】 請求項１において、 一端が前記電源端子に接続され他端が別の出力端子（１
３）に接続された第４のコンデンサ（Ｃ９）と、 前記第３のタイミングで前記第１のコンデンサと前記第
４のコンデンサを閉ル ープ接続する第７，第８のスイッ
チ手段（Ｓ１５，Ｓ１６）とを具備し、 前記第３のタイミングで前記第４のコンデンサを前記第
１のコンデンサの電圧で充電して、前記別の出力端子か
ら前記電源端子の電圧を前記第１，第２のコンデンサの
容量比で分割した電圧に前記電源電圧を同極性で加算し
た電圧を出力することを特徴とする昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03272141A JP3137389B2 (ja) | 1991-09-24 | 1991-09-24 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03272141A JP3137389B2 (ja) | 1991-09-24 | 1991-09-24 | 昇圧回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000144480A Division JP3345683B2 (ja) | 1991-09-24 | 2000-05-17 | 昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0591725A JPH0591725A (ja) | 1993-04-09 |
| JP3137389B2 true JP3137389B2 (ja) | 2001-02-19 |
Family
ID=17509660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03272141A Expired - Fee Related JP3137389B2 (ja) | 1991-09-24 | 1991-09-24 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3137389B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12009744B2 (en) * | 2022-09-20 | 2024-06-11 | Psemi Corporation | Charge pump with fractional negative voltage output |
-
1991
- 1991-09-24 JP JP03272141A patent/JP3137389B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0591725A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100900965B1 (ko) | 고전압용 씨모스 전하 펌프 | |
| JP2639325B2 (ja) | 定電圧発生回路 | |
| US5668508A (en) | Oscillator circuit having oscillation frequency independent from the supply voltage value | |
| US7208997B2 (en) | Charge pump power supply circuit | |
| US20060152274A1 (en) | Voltage generating/transferring circuit | |
| JP2000013198A (ja) | ヒステリシスコンパレータ回路、及び波形発生回路 | |
| JPH06153493A (ja) | チャージポンプ回路 | |
| KR100478866B1 (ko) | 저전력발진기 | |
| JP3137389B2 (ja) | 昇圧回路 | |
| JP3422928B2 (ja) | チャージポンプ式駆動回路 | |
| JPS59178014A (ja) | 発振回路 | |
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| JPH02233015A (ja) | 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ | |
| JP2000003598A (ja) | ブースト回路及びこれを備える半導体記憶装置 | |
| JP3345683B2 (ja) | 昇圧回路 | |
| JP2005044203A (ja) | 電源回路 | |
| JP3064573B2 (ja) | 昇圧回路 | |
| JP3102589B2 (ja) | 昇圧回路 | |
| JPH0746825A (ja) | チャージポンプ回路 | |
| JP3102590B2 (ja) | 昇圧回路 | |
| JP3102588B2 (ja) | 昇圧回路 | |
| JPH01134796A (ja) | 不揮発性半導体記憶装置 | |
| JP2005092401A (ja) | 電源回路 | |
| US6906504B2 (en) | Voltage booster circuit and semiconductor device for incorporating same | |
| JPH10228793A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000418 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |