JP3135337B2 - スイッチング電源回路の出力電圧制御回路 - Google Patents
スイッチング電源回路の出力電圧制御回路Info
- Publication number
- JP3135337B2 JP3135337B2 JP04033488A JP3348892A JP3135337B2 JP 3135337 B2 JP3135337 B2 JP 3135337B2 JP 04033488 A JP04033488 A JP 04033488A JP 3348892 A JP3348892 A JP 3348892A JP 3135337 B2 JP3135337 B2 JP 3135337B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output voltage
- transistor
- reference voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング電源回路
に係り、特に基準電圧と出力電圧との比較結果に基づい
て出力電圧の安定化制御を行うスイッチング電源回路の
出力電圧制御回路に関する。
に係り、特に基準電圧と出力電圧との比較結果に基づい
て出力電圧の安定化制御を行うスイッチング電源回路の
出力電圧制御回路に関する。
【０００２】
【従来の技術】従来のフライバック方式のスイッチング
レギュレータの構成を図４に示す。
レギュレータの構成を図４に示す。
【０００３】同図において、Ｅ１は直流電源、Ｅ２はこ
のスイッチングレギュレータの制御駆動に使用されるド
ライブ用直流電源である。またＴ１はスイッチングトラ
ンス、Ｑ１はスイッチングトランスＴ１（一次側コイ
ル）への電流供給をスイッチングするスイッチングトラ
ンジスタである。さらにＱ２およびＱ３はそれぞれスイ
ッチングトランジスタＱ１をドライブするドライブ用ト
ランジスタである。ＯＰ１は二次側出力電圧ｅ１と基準
電圧ｅ２とを比較する第１オペアンプである。但し、二
次側出力電圧ｅ１については抵抗Ｒ１および抵抗Ｒ２に
よって分圧した電圧が第１オペアンプＯＰ１に入力され
る。さらにＯＳＣは基準三角波を発振する発振回路であ
る。ＯＰ２は発振回路ＯＳＣからの基準三角波と第１オ
ペアンプＯＰ１の出力とを比較する第２オペアンプであ
る。Ｂは第１オペアンプＯＰ１に与える基準電圧ｅ２を
設定するための基準電圧設定回路部である。またＤ１は
スイッチングトランジスタＴ１の二次側回路に流れる電
流を整流するダイオード、Ｃ１は平滑用のコンデンサで
ある。
のスイッチングレギュレータの制御駆動に使用されるド
ライブ用直流電源である。またＴ１はスイッチングトラ
ンス、Ｑ１はスイッチングトランスＴ１（一次側コイ
ル）への電流供給をスイッチングするスイッチングトラ
ンジスタである。さらにＱ２およびＱ３はそれぞれスイ
ッチングトランジスタＱ１をドライブするドライブ用ト
ランジスタである。ＯＰ１は二次側出力電圧ｅ１と基準
電圧ｅ２とを比較する第１オペアンプである。但し、二
次側出力電圧ｅ１については抵抗Ｒ１および抵抗Ｒ２に
よって分圧した電圧が第１オペアンプＯＰ１に入力され
る。さらにＯＳＣは基準三角波を発振する発振回路であ
る。ＯＰ２は発振回路ＯＳＣからの基準三角波と第１オ
ペアンプＯＰ１の出力とを比較する第２オペアンプであ
る。Ｂは第１オペアンプＯＰ１に与える基準電圧ｅ２を
設定するための基準電圧設定回路部である。またＤ１は
スイッチングトランジスタＴ１の二次側回路に流れる電
流を整流するダイオード、Ｃ１は平滑用のコンデンサで
ある。
【０００４】次に上述した基準電圧設定回路部Ｂの構成
を説明する。基準電圧設定回路部Ｂは、ドライブ用直流
電源Ｅ２と第１オペアンプＯＰ１のマイナス端子との間
に介挿された抵抗Ｒ３と、第１オペアンプＯＰ１のマイ
ナス端子とグランドとの間に接続された４つの抵抗Ｒ
４、Ｒ５、Ｒ６、Ｒ７と、３つのトランジスタＱ４、Ｑ
５、Ｑ６とから構成される。抵抗Ｒ５、Ｒ６、Ｒ７はそ
れぞれ個々のトランジスタＱ４、Ｑ５、Ｑ６のコレクタ
端子に接続され、エミッタ端子はグランドに接続されて
いる。そして各トランジスタＱ４、Ｑ５、Ｑ６のベース
端子にはそれぞれ基準電圧ｅ２を設定するための３ビッ
トのデジタル信号が入力されるようになっている。これ
により基準電圧設定回路部Ｂは８種類の基準電圧ｅ２の
切り替えが可能になっている。
を説明する。基準電圧設定回路部Ｂは、ドライブ用直流
電源Ｅ２と第１オペアンプＯＰ１のマイナス端子との間
に介挿された抵抗Ｒ３と、第１オペアンプＯＰ１のマイ
ナス端子とグランドとの間に接続された４つの抵抗Ｒ
４、Ｒ５、Ｒ６、Ｒ７と、３つのトランジスタＱ４、Ｑ
５、Ｑ６とから構成される。抵抗Ｒ５、Ｒ６、Ｒ７はそ
れぞれ個々のトランジスタＱ４、Ｑ５、Ｑ６のコレクタ
端子に接続され、エミッタ端子はグランドに接続されて
いる。そして各トランジスタＱ４、Ｑ５、Ｑ６のベース
端子にはそれぞれ基準電圧ｅ２を設定するための３ビッ
トのデジタル信号が入力されるようになっている。これ
により基準電圧設定回路部Ｂは８種類の基準電圧ｅ２の
切り替えが可能になっている。
【０００５】次にこのスイッチングレギュレータの動作
を説明する。なお、説明を簡単にするため、スイッチン
グトランジスタＱ１がオン時の電圧ドロップを０Ｖと
し、オフ時は無限大の抵抗（完全にオープン状態）にな
ると仮定する。またトランジスタＱ４、Ｑ５、Ｑ６はビ
ット信号が“１”のときオン、“０”のときオフになる
ものとする。
を説明する。なお、説明を簡単にするため、スイッチン
グトランジスタＱ１がオン時の電圧ドロップを０Ｖと
し、オフ時は無限大の抵抗（完全にオープン状態）にな
ると仮定する。またトランジスタＱ４、Ｑ５、Ｑ６はビ
ット信号が“１”のときオン、“０”のときオフになる
ものとする。
【０００６】まず基本的な動作から説明する。スイッチ
ングトランジスタＱ１がＯＮになると、直流電源Ｅ１か
らの直流電流がスイッチングトランスＴ１の一次側コイ
ルに流れる。そしてスイッチングトランジスタＱ１がＯ
ＮからＯＦＦになった瞬間、スイッチングトランスＴ１
の一次側コイルに蓄積されたエネルギが二次側コイルに
伝達され、ダイオードＤ１が導通状態となる。この後、
ダイオードＤ１を通過した電流は平滑用コンデンサＣ１
にてリップルを除去された後、二次側出力電圧Ｅ３とな
って負荷へ供給される。
ングトランジスタＱ１がＯＮになると、直流電源Ｅ１か
らの直流電流がスイッチングトランスＴ１の一次側コイ
ルに流れる。そしてスイッチングトランジスタＱ１がＯ
ＮからＯＦＦになった瞬間、スイッチングトランスＴ１
の一次側コイルに蓄積されたエネルギが二次側コイルに
伝達され、ダイオードＤ１が導通状態となる。この後、
ダイオードＤ１を通過した電流は平滑用コンデンサＣ１
にてリップルを除去された後、二次側出力電圧Ｅ３とな
って負荷へ供給される。
【０００７】この間、抵抗Ｒ１、Ｒ２によって分圧した
二次側出力電圧ｅ１と基準電圧ｅ２とを第１オペアンプ
ＯＰ１にて比較した結果に基づき、二次側出力電圧Ｅ３
の安定化制御が行われる。即ち、第１オペアンプＯＰ１
の出力は第２オペアンプＯＰ２のマイナス端子に入力さ
れる。第２オペアンプＯＰ２ではこの第１オペアンプＯ
Ｐ１の出力と発振回路ＯＳＣより出力された基準三角波
とを比較し、その比較結果に応じた増幅電圧をドライブ
用トランジスタＱ２、Ｑ３のベースに入力して、スイッ
チングトランジスタＱ１のＯＮ・ＯＦＦを切り替える。
二次側出力電圧ｅ１と基準電圧ｅ２とを第１オペアンプ
ＯＰ１にて比較した結果に基づき、二次側出力電圧Ｅ３
の安定化制御が行われる。即ち、第１オペアンプＯＰ１
の出力は第２オペアンプＯＰ２のマイナス端子に入力さ
れる。第２オペアンプＯＰ２ではこの第１オペアンプＯ
Ｐ１の出力と発振回路ＯＳＣより出力された基準三角波
とを比較し、その比較結果に応じた増幅電圧をドライブ
用トランジスタＱ２、Ｑ３のベースに入力して、スイッ
チングトランジスタＱ１のＯＮ・ＯＦＦを切り替える。
【０００８】これにより、二次側出力電圧ｅ１が基準電
圧ｅ２より高くなったとき、スイッチングトランジスタ
Ｑ１のゲート端子に入力されるパルスオン幅が狭くなっ
て二次側出力電圧Ｅ３を落とすよう制御が行われる。逆
に、二次側出力電圧ｅ１が基準電圧ｅ２より低くなった
とき、スイッチングトランジスタＱ１にベース入力され
るパルスオン幅が広くなって二次側出力電圧Ｅ３を高め
るよう制御が行われる。 またこのスイッチングレギュ
レータでは、第１オペアンプＯＰ１に入力される基準電
圧ｅ２を変更することで二次側出力電圧Ｅ３を切り替え
ることが可能である。ここで第１オペアンプＯＰ１とグ
ランドとの間に接続された抵抗（基準電圧設定回路部Ｂ
内の等価抵抗）をＲｅ、第１オペアンプＯＰ１とドライ
ブ用直流電源Ｅ２との間の抵抗をＲ３、ドライブ用直流
電源電圧をＥ２とすると、二次側出力電圧Ｅ３は下記の
式から求められる。
圧ｅ２より高くなったとき、スイッチングトランジスタ
Ｑ１のゲート端子に入力されるパルスオン幅が狭くなっ
て二次側出力電圧Ｅ３を落とすよう制御が行われる。逆
に、二次側出力電圧ｅ１が基準電圧ｅ２より低くなった
とき、スイッチングトランジスタＱ１にベース入力され
るパルスオン幅が広くなって二次側出力電圧Ｅ３を高め
るよう制御が行われる。 またこのスイッチングレギュ
レータでは、第１オペアンプＯＰ１に入力される基準電
圧ｅ２を変更することで二次側出力電圧Ｅ３を切り替え
ることが可能である。ここで第１オペアンプＯＰ１とグ
ランドとの間に接続された抵抗（基準電圧設定回路部Ｂ
内の等価抵抗）をＲｅ、第１オペアンプＯＰ１とドライ
ブ用直流電源Ｅ２との間の抵抗をＲ３、ドライブ用直流
電源電圧をＥ２とすると、二次側出力電圧Ｅ３は下記の
式から求められる。
【０００９】 Ｅ３＝（（Ｒ１＋Ｒ２）／Ｒ２）（１−（Ｒ３／Ｒ３＋Ｒｅ））Ｅ２ また抵抗Ｒｅは基準電圧設定回路部Ｂに入力される３ビ
ットのデジタル信号に基づいて８段階に変更が可能であ
る。これをまとめたのが次の表である。
ットのデジタル信号に基づいて８段階に変更が可能であ
る。これをまとめたのが次の表である。
【００１０】
【表１】 しかしながら、この基準電圧設定回路部Ｂにおいては次
のような問題がある。表より明らかなように、抵抗Ｒ
４、Ｒ５、Ｒ６、Ｒ７の値は、ビット信号とそのビット
信号の時に出力させたい電圧より決定される。即ち、ビ
ット信号“０（２進数を１０進数に置き換えた値）”で
抵抗Ｒ４、ビット信号“１”で抵抗Ｒ５、ビット信号
“２”で抵抗Ｒ６、ビット信号“４”で抵抗Ｒ７のそれ
ぞれの値を決定できる。したがって、ビット信号“３、
５、６、７”の時の電圧は、先に決定した各抵抗Ｒ４、
Ｒ５、Ｒ６、Ｒ７の値より自動的に決定されてしまう。
したがって、二次側出力電圧の設定の自由度は著しく制
限されたものとなり、汎用性を欠いたものとなってしま
うなどの問題が生じていた。
のような問題がある。表より明らかなように、抵抗Ｒ
４、Ｒ５、Ｒ６、Ｒ７の値は、ビット信号とそのビット
信号の時に出力させたい電圧より決定される。即ち、ビ
ット信号“０（２進数を１０進数に置き換えた値）”で
抵抗Ｒ４、ビット信号“１”で抵抗Ｒ５、ビット信号
“２”で抵抗Ｒ６、ビット信号“４”で抵抗Ｒ７のそれ
ぞれの値を決定できる。したがって、ビット信号“３、
５、６、７”の時の電圧は、先に決定した各抵抗Ｒ４、
Ｒ５、Ｒ６、Ｒ７の値より自動的に決定されてしまう。
したがって、二次側出力電圧の設定の自由度は著しく制
限されたものとなり、汎用性を欠いたものとなってしま
うなどの問題が生じていた。
【００１１】またこれとは別に、デジタル信号をＤ／Ａ
変換し、その結果を第１オペアンプのマイナス端子に入
力する方法がある。しかし、この方法では、“０”から
“７”までそれぞれ等分割した出力電圧しか得られない
と言う難点がある。
変換し、その結果を第１オペアンプのマイナス端子に入
力する方法がある。しかし、この方法では、“０”から
“７”までそれぞれ等分割した出力電圧しか得られない
と言う難点がある。
【００１２】
【発明が解決しようとする課題】本発明はこのような課
題を解決するためのもので、スイッチング電源回路の出
力電圧を複数の段階に渡って高い自由度で、しかも基準
電圧設定のための入力デジタル信号のビット数を増やす
こと無く設定することのできるスイッチング電源回路の
出力電圧制御回路の提供を目的とする。
題を解決するためのもので、スイッチング電源回路の出
力電圧を複数の段階に渡って高い自由度で、しかも基準
電圧設定のための入力デジタル信号のビット数を増やす
こと無く設定することのできるスイッチング電源回路の
出力電圧制御回路の提供を目的とする。
【００１３】
【課題を解決するための手段】本発明のスイッチング電
源回路の出力電圧制御回路は上記した目的を達成するた
めに、直流電源の電圧を分圧するために直列接続された
第１と第２の抵抗と、前記第２の抵抗に並列接続された
第３の抵抗とトランジスタのコレクタ端子がそれぞれ接
続する第１のトランジスタ及び第２のトランジスタを複
数有し、前記トランジスタのうち第１のトランジスタの
ベース端子を論理回路の出力端子に接続した複数の論理
回路と、ビット信号を入力するための複数のビット信号
入力端子であって、前記ビット信号入力端子を前記トラ
ンジスタのうちの第２のトランジスタのベース端子及び
前記論理回路と接続するようにし、前記ビット信号入力
端子に入力されたビット信号に基づき、前記トランジス
タを制御し、前記第１の抵抗と第２と第３の並列抵抗に
より分圧された基準電圧と出力電圧を比較する比較回路
と、前記比較回路の比較結果に基づき、前記出力電圧を
制御する制御回路とを具備している。
源回路の出力電圧制御回路は上記した目的を達成するた
めに、直流電源の電圧を分圧するために直列接続された
第１と第２の抵抗と、前記第２の抵抗に並列接続された
第３の抵抗とトランジスタのコレクタ端子がそれぞれ接
続する第１のトランジスタ及び第２のトランジスタを複
数有し、前記トランジスタのうち第１のトランジスタの
ベース端子を論理回路の出力端子に接続した複数の論理
回路と、ビット信号を入力するための複数のビット信号
入力端子であって、前記ビット信号入力端子を前記トラ
ンジスタのうちの第２のトランジスタのベース端子及び
前記論理回路と接続するようにし、前記ビット信号入力
端子に入力されたビット信号に基づき、前記トランジス
タを制御し、前記第１の抵抗と第２と第３の並列抵抗に
より分圧された基準電圧と出力電圧を比較する比較回路
と、前記比較回路の比較結果に基づき、前記出力電圧を
制御する制御回路とを具備している。
【００１４】
【作用】即ち、本発明において、複数のビット信号入力
端子に入力されたビット信号は、トランジスタのベース
端子と論理回路の入力端子に選択的に入力され、論理回
路の出力も他のトランジスタのベース端子に入力され
る。これにより、各トランジスタは、各ビット信号入力
端子に入力されたビット信号により選択的にオンにな
り、オンになったトランジスタのコレクタ端子に接続さ
れた第２の抵抗と第１の抵抗によって基準電圧が設定さ
れ、この基準電圧と出力電圧との比較結果に基づいて出
力電圧の安定化制御が行われる。
端子に入力されたビット信号は、トランジスタのベース
端子と論理回路の入力端子に選択的に入力され、論理回
路の出力も他のトランジスタのベース端子に入力され
る。これにより、各トランジスタは、各ビット信号入力
端子に入力されたビット信号により選択的にオンにな
り、オンになったトランジスタのコレクタ端子に接続さ
れた第２の抵抗と第１の抵抗によって基準電圧が設定さ
れ、この基準電圧と出力電圧との比較結果に基づいて出
力電圧の安定化制御が行われる。
【００１５】したがって、この発明により、スイッチン
グ電源回路の出力電圧を複数の段階に渡って、高い自由
度で、しかも基準電圧設定のための入力デジタル信号の
ビット数を増やすこと無く設定することが可能になる。
グ電源回路の出力電圧を複数の段階に渡って、高い自由
度で、しかも基準電圧設定のための入力デジタル信号の
ビット数を増やすこと無く設定することが可能になる。
【００１６】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【００１７】図１は本発明に係る一実施例のフライバッ
ク方式のスイッチングレギュレータの構成を示す回路図
である。
ク方式のスイッチングレギュレータの構成を示す回路図
である。
【００１８】同図において、Ｅ１は直流電源であり、具
体的には商用交流１００Ｖ電源を整流、平滑化して得ら
れたものに相当する。Ｅ２はこのスイッチングレギュレ
ータを制御駆動するため使用されるドライブ用直流電源
である。Ｔ１は一次側回路から二次側回路へのエネルギ
伝達用のスイッチングトランスである。Ｑ１はスイッチ
ングトランスＴ１（一次側コイル）への電流供給をスイ
ッチングするためのスイッチングトランジスタである。
Ｑ２およびＱ３はそれぞれスイッチングトランジスタＱ
１をドライブするためのドライブ用トランジスタであ
る。ＯＰ１は二次側出力電圧ｅ１と基準電圧ｅ２とを比
較してその比較結果に応じた増幅電圧を出力する第１オ
ペアンプである。但し、二次側出力電圧ｅ１については
抵抗Ｒ１および抵抗Ｒ２によって分圧した電圧が第１オ
ペアンプＯＰ１に入力される。さらにＯＳＣは基準三角
波を発振する発振回路である。ＯＰ２は発振回路ＯＳＣ
からの基準三角波と第１オペアンプＯＰ１の出力とを比
較してその比較結果に応じた増幅電圧を各ドライブ用ト
ランジスタＱ２、Ｑ３のベース端子に入力する第２オペ
アンプである。Ｂは第１オペアンプＯＰ１に供給する基
準電圧ｅ２を設定するための基準電圧設定回路部であ
る。またＤ１はスイッチングトランジスタＴ１の二次側
回路に流れる電流を整流するダイオード、Ｃ１は平滑用
のコンデンサである。
体的には商用交流１００Ｖ電源を整流、平滑化して得ら
れたものに相当する。Ｅ２はこのスイッチングレギュレ
ータを制御駆動するため使用されるドライブ用直流電源
である。Ｔ１は一次側回路から二次側回路へのエネルギ
伝達用のスイッチングトランスである。Ｑ１はスイッチ
ングトランスＴ１（一次側コイル）への電流供給をスイ
ッチングするためのスイッチングトランジスタである。
Ｑ２およびＱ３はそれぞれスイッチングトランジスタＱ
１をドライブするためのドライブ用トランジスタであ
る。ＯＰ１は二次側出力電圧ｅ１と基準電圧ｅ２とを比
較してその比較結果に応じた増幅電圧を出力する第１オ
ペアンプである。但し、二次側出力電圧ｅ１については
抵抗Ｒ１および抵抗Ｒ２によって分圧した電圧が第１オ
ペアンプＯＰ１に入力される。さらにＯＳＣは基準三角
波を発振する発振回路である。ＯＰ２は発振回路ＯＳＣ
からの基準三角波と第１オペアンプＯＰ１の出力とを比
較してその比較結果に応じた増幅電圧を各ドライブ用ト
ランジスタＱ２、Ｑ３のベース端子に入力する第２オペ
アンプである。Ｂは第１オペアンプＯＰ１に供給する基
準電圧ｅ２を設定するための基準電圧設定回路部であ
る。またＤ１はスイッチングトランジスタＴ１の二次側
回路に流れる電流を整流するダイオード、Ｃ１は平滑用
のコンデンサである。
【００１９】次に上述した基準電圧設定回路部Ｂの構成
を説明する。基準電圧設定回路部Ｂは、ドライブ用直流
電源Ｅ２と第１オペアンプＯＰ１のマイナス端子との間
に介挿された抵抗Ｒ３と、第１オペアンプＯＰ１のマイ
ナス端子とグランドとの間に接続された８つの抵抗Ｒ
４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１
と、７つのトランジスタＱ４、Ｑ５、Ｑ６、Ｑ７、Ｑ
８、Ｑ９、Ｑ１０と、４つのＡＮＤ回路ＩＣ１、ＩＣ
２、ＩＣ３、ＩＣ４とから構成される。ここで抵抗Ｒ
５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１はそれぞ
れ個々のトランジスタＱ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、
Ｑ９、Ｑ１０のコレクタ端子に接続され、エミッタ端子
はグランドに接続されている。そしてトランジスタＱ
４、Ｑ５、Ｑ６のベース端子にはそれぞれ基準電圧を設
定するためのビット信号が外部入力されるようになって
いる。また、０ビット目の信号は同時に３つのＡＮＤ回
路ＩＣ１、ＩＣ２、ＩＣ４の入力端に入力される。同様
に１ビット目の信号は２つのＡＮＤ回路ＩＣ１、ＩＣ３
の入力端に入力される。さらに同様に２ビット目の信号
は２つのＡＮＤ回路ＩＣ２、ＩＣ３の入力端に入力され
る。またＡＮＤ回路ＩＣ４のもう一方の入力端にはＡＮ
Ｄ回路ＩＣ３の出力が入力される。そして、各ＡＮＤ回
路ＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４の出力はそれぞれト
ランジスタＱ７、Ｑ８、Ｑ９、Ｑ１０のベース端子に入
力されるようになっている。これにより、この基準電圧
設定回路部Ｂは３ビットの信号入力に対し８種類の基準
電圧の切り替えが可能になっている。
を説明する。基準電圧設定回路部Ｂは、ドライブ用直流
電源Ｅ２と第１オペアンプＯＰ１のマイナス端子との間
に介挿された抵抗Ｒ３と、第１オペアンプＯＰ１のマイ
ナス端子とグランドとの間に接続された８つの抵抗Ｒ
４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１
と、７つのトランジスタＱ４、Ｑ５、Ｑ６、Ｑ７、Ｑ
８、Ｑ９、Ｑ１０と、４つのＡＮＤ回路ＩＣ１、ＩＣ
２、ＩＣ３、ＩＣ４とから構成される。ここで抵抗Ｒ
５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１はそれぞ
れ個々のトランジスタＱ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、
Ｑ９、Ｑ１０のコレクタ端子に接続され、エミッタ端子
はグランドに接続されている。そしてトランジスタＱ
４、Ｑ５、Ｑ６のベース端子にはそれぞれ基準電圧を設
定するためのビット信号が外部入力されるようになって
いる。また、０ビット目の信号は同時に３つのＡＮＤ回
路ＩＣ１、ＩＣ２、ＩＣ４の入力端に入力される。同様
に１ビット目の信号は２つのＡＮＤ回路ＩＣ１、ＩＣ３
の入力端に入力される。さらに同様に２ビット目の信号
は２つのＡＮＤ回路ＩＣ２、ＩＣ３の入力端に入力され
る。またＡＮＤ回路ＩＣ４のもう一方の入力端にはＡＮ
Ｄ回路ＩＣ３の出力が入力される。そして、各ＡＮＤ回
路ＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４の出力はそれぞれト
ランジスタＱ７、Ｑ８、Ｑ９、Ｑ１０のベース端子に入
力されるようになっている。これにより、この基準電圧
設定回路部Ｂは３ビットの信号入力に対し８種類の基準
電圧の切り替えが可能になっている。
【００２０】次にこのスイッチングレギュレータの動作
を説明する。
を説明する。
【００２１】スイッチングトランジスタＱ１がＯＮにな
ると、直流電源Ｅ１からの直流電流がスイッチングトラ
ンスＴ１の一次側コイルに流れる。そしてスイッチング
トランジスタＱ１がＯＮからＯＦＦになった瞬間、スイ
ッチングトランスＴ１の一次側コイルに蓄積されたエネ
ルギが二次側コイルに伝達され、ダイオードＤ１が導通
状態となる。この後、ダイオードＤ１を通過した電流は
平滑用コンデンサＣ１にてリップルを除去された後、二
次側出力電圧Ｅ３となって負荷へ供給される。この間、
抵抗Ｒ１、Ｒ２によって分圧した二次側出力電圧ｅ１と
基準電圧ｅ２とを第１オペアンプＯＰ１にて比較した結
果に基づき、二次側出力電圧Ｅ３の安定化制御が行われ
る。
ると、直流電源Ｅ１からの直流電流がスイッチングトラ
ンスＴ１の一次側コイルに流れる。そしてスイッチング
トランジスタＱ１がＯＮからＯＦＦになった瞬間、スイ
ッチングトランスＴ１の一次側コイルに蓄積されたエネ
ルギが二次側コイルに伝達され、ダイオードＤ１が導通
状態となる。この後、ダイオードＤ１を通過した電流は
平滑用コンデンサＣ１にてリップルを除去された後、二
次側出力電圧Ｅ３となって負荷へ供給される。この間、
抵抗Ｒ１、Ｒ２によって分圧した二次側出力電圧ｅ１と
基準電圧ｅ２とを第１オペアンプＯＰ１にて比較した結
果に基づき、二次側出力電圧Ｅ３の安定化制御が行われ
る。
【００２２】ここで、ドライブ用直流電源電圧をＥ２、
第１オペアンプＯＰ１とグランドとの間に接続された抵
抗（基準電圧設定回路部Ｂ内の等価抵抗）をＲｅ、第１
オペアンプＯＰ１とドライブ用直流電源Ｅ２との間の抵
抗をＲ３とすると、第１オペアンプＯＰ１に入力される
分圧後の二次側出力電圧ｅ１および基準電圧ｅ２はそれ
ぞれ下記の式によって求められる。
第１オペアンプＯＰ１とグランドとの間に接続された抵
抗（基準電圧設定回路部Ｂ内の等価抵抗）をＲｅ、第１
オペアンプＯＰ１とドライブ用直流電源Ｅ２との間の抵
抗をＲ３とすると、第１オペアンプＯＰ１に入力される
分圧後の二次側出力電圧ｅ１および基準電圧ｅ２はそれ
ぞれ下記の式によって求められる。
【００２３】 ｅ１＝（Ｒ２／（Ｒ１＋Ｒ２））Ｅ３ ｅ２＝（１−（Ｒ３／（Ｒ３＋Ｒｅ）））Ｅ２ 二次側出力電圧Ｅ３の安定化制御はこれら二次側出力電
圧ｅ１と基準電圧ｅ２とが等しくなるようにスイッチン
グトランジスタＱ１のパルスオン幅（ローレベルに対す
るハイレベルの割合）を制御して行われる。
圧ｅ１と基準電圧ｅ２とが等しくなるようにスイッチン
グトランジスタＱ１のパルスオン幅（ローレベルに対す
るハイレベルの割合）を制御して行われる。
【００２４】すなわち、第１オペアンプＯＰ１にて二次
側出力電圧ｅ１と基準電圧ｅ２とを比較した後、その増
幅信号を第２オペアンプＯＰ２のマイナス端子に入力す
る。第２オペアンプＯＰ２ではこの第１オペアンプＯＰ
１から出力と発振回路ＯＳＣより出力された基準三角波
とを比較し、その比較結果に応じた増幅電圧をドライブ
用トランジスタＱ２、Ｑ３のベース端子に入力して、ス
イッチングトランジスタＱ１のＯＮ・ＯＦＦを切り替え
る。
側出力電圧ｅ１と基準電圧ｅ２とを比較した後、その増
幅信号を第２オペアンプＯＰ２のマイナス端子に入力す
る。第２オペアンプＯＰ２ではこの第１オペアンプＯＰ
１から出力と発振回路ＯＳＣより出力された基準三角波
とを比較し、その比較結果に応じた増幅電圧をドライブ
用トランジスタＱ２、Ｑ３のベース端子に入力して、ス
イッチングトランジスタＱ１のＯＮ・ＯＦＦを切り替え
る。
【００２５】これにより、二次側出力電圧ｅ１が基準電
圧ｅ２より高くなったとき、スイッチングトランジスタ
Ｑ１のゲート端子に入力されるパルスオン幅が狭くなっ
て二次側出力電圧Ｅ３を落とすよう制御が行われる。逆
に、二次側出力電圧ｅ１が基準電圧ｅ２より低くなった
とき、スイッチングトランジスタＱ１のゲート端子に入
力されるパルスオン幅が広くなって二次側出力電圧Ｅ３
を上げるよう制御が行われる。
圧ｅ２より高くなったとき、スイッチングトランジスタ
Ｑ１のゲート端子に入力されるパルスオン幅が狭くなっ
て二次側出力電圧Ｅ３を落とすよう制御が行われる。逆
に、二次側出力電圧ｅ１が基準電圧ｅ２より低くなった
とき、スイッチングトランジスタＱ１のゲート端子に入
力されるパルスオン幅が広くなって二次側出力電圧Ｅ３
を上げるよう制御が行われる。
【００２６】次に基準電圧設定回路部Ｂでの基準電圧ｅ
２の設定について説明する。
２の設定について説明する。
【００２７】以下の表は基準電圧設定回路部Ｂに入力さ
れる３ビットの信号と各ＡＮＤ回路ＩＣ１〜ＩＣ４の出
力および第１オペアンプＯＰ１とグランドとの間に接続
された抵抗（基準電圧設定回路部Ｂ内の等価抵抗）Ｒｅ
との関係を示したものである。
れる３ビットの信号と各ＡＮＤ回路ＩＣ１〜ＩＣ４の出
力および第１オペアンプＯＰ１とグランドとの間に接続
された抵抗（基準電圧設定回路部Ｂ内の等価抵抗）Ｒｅ
との関係を示したものである。
【表２】 この表から分かるように、この基準電圧設定回路部Ｂで
は、３ビットの信号入力で８通りの抵抗Ｒｅを自由に設
定できる。即ち、２進数を１０進数に置き換えた値が
“０”の場合については抵抗Ｒ４の値を選ぶことで抵抗
Ｒｅが決まる。また“１”の場合については抵抗Ｒ５の
値を選ぶだけで抵抗Ｒｅが決まる。さらに“２”の場合
については、抵抗Ｒ６の値を選ぶだけで抵抗Ｒｅが決ま
る。同様に、“３”の場合については抵抗Ｒ８、“４”
の場合については抵抗Ｒ７、“５”の場合については抵
抗Ｒ９、“６”の場合については抵抗Ｒ１０、“７”の
場合については抵抗Ｒ１１の各値を選ぶことによって抵
抗Ｒｅが決定される。
は、３ビットの信号入力で８通りの抵抗Ｒｅを自由に設
定できる。即ち、２進数を１０進数に置き換えた値が
“０”の場合については抵抗Ｒ４の値を選ぶことで抵抗
Ｒｅが決まる。また“１”の場合については抵抗Ｒ５の
値を選ぶだけで抵抗Ｒｅが決まる。さらに“２”の場合
については、抵抗Ｒ６の値を選ぶだけで抵抗Ｒｅが決ま
る。同様に、“３”の場合については抵抗Ｒ８、“４”
の場合については抵抗Ｒ７、“５”の場合については抵
抗Ｒ９、“６”の場合については抵抗Ｒ１０、“７”の
場合については抵抗Ｒ１１の各値を選ぶことによって抵
抗Ｒｅが決定される。
【００２８】したがってこのスイッチングレギュレータ
では、基準電圧ｅ２を設定するためのデジタル信号のビ
ット数を増やさずに、基準電圧設定回路部Ｂ内にて設定
可能な等価抵抗Ｒｅを自由に選択することができる。こ
れにより、スイッチングレギュレータにおける出力電圧
の設定の自由度が大幅に向上する。
では、基準電圧ｅ２を設定するためのデジタル信号のビ
ット数を増やさずに、基準電圧設定回路部Ｂ内にて設定
可能な等価抵抗Ｒｅを自由に選択することができる。こ
れにより、スイッチングレギュレータにおける出力電圧
の設定の自由度が大幅に向上する。
【００２９】なお、本発明はフライバック方式のスイッ
チング電源回路だけでなく、その他フォワード方式、プ
ッシュプル方式、昇圧型、降圧型などの様々な方式のス
イッチング電源回路にも応用できる。
チング電源回路だけでなく、その他フォワード方式、プ
ッシュプル方式、昇圧型、降圧型などの様々な方式のス
イッチング電源回路にも応用できる。
【００３０】図２は本発明の他の実施例の昇圧型スイッ
チングレギュレータの構成を示す回路図である。
チングレギュレータの構成を示す回路図である。
【００３１】同図に示すスイッチングレギュレータにお
いて、スイッチングトランジスタＱ１がＯＮになるとイ
ンダクタンスＬにエネルギが蓄積される。その後、スイ
ッチングトランジスタＱ１がＯＦＦになると、インダク
タンスＬに蓄積されたエネルギが入力電圧に重畳され、
ダイオードＤ１を導通する電流となって流れる。ダイオ
ードＤ１を通過した電流は平滑用コンデンサＣ１により
平滑化され、出力電圧Ｅ３となって負荷へ供給される。
いて、スイッチングトランジスタＱ１がＯＮになるとイ
ンダクタンスＬにエネルギが蓄積される。その後、スイ
ッチングトランジスタＱ１がＯＦＦになると、インダク
タンスＬに蓄積されたエネルギが入力電圧に重畳され、
ダイオードＤ１を導通する電流となって流れる。ダイオ
ードＤ１を通過した電流は平滑用コンデンサＣ１により
平滑化され、出力電圧Ｅ３となって負荷へ供給される。
【００３２】ここで、インダクタンスＬに蓄積されるエ
ネルギはスイッチングトランジスタＱ１のパルスオン幅
によって増減制御される。したがって、基準電圧設定回
路部Ｂを含む出力電圧制御系については先の実施例をそ
のまま用いることができる。また以上の実施例では、基
準電圧設定回路部ＢにＡＮＤ回路ＩＣ１〜ＩＣ４を用い
たが、例えばＮＯＲ回路などの他の論理回路を用いても
よい。
ネルギはスイッチングトランジスタＱ１のパルスオン幅
によって増減制御される。したがって、基準電圧設定回
路部Ｂを含む出力電圧制御系については先の実施例をそ
のまま用いることができる。また以上の実施例では、基
準電圧設定回路部ＢにＡＮＤ回路ＩＣ１〜ＩＣ４を用い
たが、例えばＮＯＲ回路などの他の論理回路を用いても
よい。
【００３３】図３は基準電圧設定回路部ＢにＮＯＲ回路
ＩＣ５、ＩＣ６、ＩＣ７、ＩＣ８を組み込んだ場合の回
路構成を示す。この例で、０ビット目の信号は３つのＮ
ＯＲ回路ＩＣ５、ＩＣ６、ＩＣ８の各入力端に入力され
る。同様に１ビット目の信号はＮＯＲ回路ＩＣ５、ＩＣ
７、ＩＣ８の各入力端に入力される。さらに２ビット目
の信号はＮＯＲ回路ＩＣ６、ＩＣ７、ＩＣ８の各入力端
に入力される。そして、各ＮＯＲ回路ＩＣ５、ＩＣ６、
ＩＣ７、ＩＣ８の出力はそれぞれトランジスタＱ７、Ｑ
８、Ｑ９、Ｑ１０のベースに入力される。
ＩＣ５、ＩＣ６、ＩＣ７、ＩＣ８を組み込んだ場合の回
路構成を示す。この例で、０ビット目の信号は３つのＮ
ＯＲ回路ＩＣ５、ＩＣ６、ＩＣ８の各入力端に入力され
る。同様に１ビット目の信号はＮＯＲ回路ＩＣ５、ＩＣ
７、ＩＣ８の各入力端に入力される。さらに２ビット目
の信号はＮＯＲ回路ＩＣ６、ＩＣ７、ＩＣ８の各入力端
に入力される。そして、各ＮＯＲ回路ＩＣ５、ＩＣ６、
ＩＣ７、ＩＣ８の出力はそれぞれトランジスタＱ７、Ｑ
８、Ｑ９、Ｑ１０のベースに入力される。
【００３４】以下の表は基準電圧設定回路部Ｂに入力さ
れる３ビットの信号と各ＮＯＲ回路ＩＣ５〜ＩＣ８の出
力および第１オペアンプＯＰ１とグランドとの間に接続
された抵抗（基準電圧設定回路部Ｂ内の等価抵抗）Ｒｅ
との関係を示したものである。
れる３ビットの信号と各ＮＯＲ回路ＩＣ５〜ＩＣ８の出
力および第１オペアンプＯＰ１とグランドとの間に接続
された抵抗（基準電圧設定回路部Ｂ内の等価抵抗）Ｒｅ
との関係を示したものである。
【表３】 この表から分かるように、この基準電圧設定回路部Ｂで
は、２進数を１０進数に置き換えた値が“０”の場合に
ついては抵抗Ｒ１１の値を選ぶことで抵抗Ｒｅが決ま
る。また“１”の場合については抵抗Ｒ１０の値を選ぶ
ことで抵抗Ｒｅが決まる。“２”の場合については抵抗
Ｒ９の値を選ぶことで抵抗Ｒｅが決まる。同様に、
“３”の場合については抵抗Ｒ４、“４”の場合につい
ては抵抗Ｒ８、“５”の場合については抵抗Ｒ７、
“６”の場合については抵抗Ｒ６、“７”の場合につい
ては抵抗Ｒ５の各値を選ぶことで抵抗Ｒｅが決定され
る。
は、２進数を１０進数に置き換えた値が“０”の場合に
ついては抵抗Ｒ１１の値を選ぶことで抵抗Ｒｅが決ま
る。また“１”の場合については抵抗Ｒ１０の値を選ぶ
ことで抵抗Ｒｅが決まる。“２”の場合については抵抗
Ｒ９の値を選ぶことで抵抗Ｒｅが決まる。同様に、
“３”の場合については抵抗Ｒ４、“４”の場合につい
ては抵抗Ｒ８、“５”の場合については抵抗Ｒ７、
“６”の場合については抵抗Ｒ６、“７”の場合につい
ては抵抗Ｒ５の各値を選ぶことで抵抗Ｒｅが決定され
る。
【００３５】なお、以上の実施例では、３ビットの信号
で基準電圧を設定しているが、４ビット以上の信号を用
いてこれを行ってもよいことは言うまでもない。
で基準電圧を設定しているが、４ビット以上の信号を用
いてこれを行ってもよいことは言うまでもない。
【００３６】また、本発明は、第１オペアンブＯＰ１の
マイナス端子とドライブ用直流電源Ｅ２との間の抵抗Ｒ
３を設定するものとしても応用できる。
マイナス端子とドライブ用直流電源Ｅ２との間の抵抗Ｒ
３を設定するものとしても応用できる。
【００３７】さらに本発明は、第１オペアンブＯＰ１の
プラス端子とグランドとの間の抵抗Ｒ２を設定するもの
としても応用できる。
プラス端子とグランドとの間の抵抗Ｒ２を設定するもの
としても応用できる。
【００３８】また以上の実施例では、入力したすべての
ビット信号を用いて抵抗Ｒｅを設定するため４つの論理
回路を用いたが、入力したビット信号の一部を用いる場
合には論理回路の数を減らすことも可能である。
ビット信号を用いて抵抗Ｒｅを設定するため４つの論理
回路を用いたが、入力したビット信号の一部を用いる場
合には論理回路の数を減らすことも可能である。
【００３９】
【発明の効果】以上説明したように本発明のスイッチン
グ電源回路の出力電圧制御回路によれば、スイッチング
電源回路の出力電圧を複数の段階に渡って、高い自由度
で、しかも基準電圧設定のための入力デジタル信号のビ
ット数を増やすこと無く設定することが可能になる。
グ電源回路の出力電圧制御回路によれば、スイッチング
電源回路の出力電圧を複数の段階に渡って、高い自由度
で、しかも基準電圧設定のための入力デジタル信号のビ
ット数を増やすこと無く設定することが可能になる。
【図１】本発明に係る一実施例のフライバック方式のス
イッチングレギュレータの構成を示す回路図である。
イッチングレギュレータの構成を示す回路図である。
【図２】本発明の他の実施例の昇圧型スイッチングレギ
ュレータの構成を示す回路図である。
ュレータの構成を示す回路図である。
【図３】図１のスイッチングレギュレータの基準電圧設
定回路部にＮＯＲ回路を組み込んだ場合の構成を示す回
路図である。
定回路部にＮＯＲ回路を組み込んだ場合の構成を示す回
路図である。
【図４】従来のフライバック方式のスイッチングレギュ
レータの構成を示す回路図である。
レータの構成を示す回路図である。
Ｅ１…直流電源、Ｅ２…ドライブ用直流電源、Ｔ１…ス
イッチングトランス、Ｑ１…スイッチングトランジス
タ、Ｑ２、Ｑ３…ドライブ用トランジスタ、ＯＰ１…第
１オペアンプ、Ｒ１〜Ｒ１１…抵抗、ＯＳＣ…発振回
路、ＯＰ２…第２オペアンプ、Ｂ…基準電圧設定回路
部、Ｄ１…ダイオード、Ｃ１…平滑用コンデンサ、Ｑ４
〜Ｑ１０…基準電圧（等価抵抗Ｒｅ）設定用のトランジ
スタ、ＩＣ１〜ＩＣ４…ＡＮＤ回路。
イッチングトランス、Ｑ１…スイッチングトランジス
タ、Ｑ２、Ｑ３…ドライブ用トランジスタ、ＯＰ１…第
１オペアンプ、Ｒ１〜Ｒ１１…抵抗、ＯＳＣ…発振回
路、ＯＰ２…第２オペアンプ、Ｂ…基準電圧設定回路
部、Ｄ１…ダイオード、Ｃ１…平滑用コンデンサ、Ｑ４
〜Ｑ１０…基準電圧（等価抵抗Ｒｅ）設定用のトランジ
スタ、ＩＣ１〜ＩＣ４…ＡＮＤ回路。
Claims (1)
- 【請求項１】 直流電源の電圧を分圧するために直列接
続された第１と第２の抵抗と、 前記第２の抵抗に並列接続された第３の抵抗とトランジ
スタのコレクタ端子がそれぞれ接続する第１のトランジ
スタ及び第２のトランジスタを複数有し、 前記トランジスタのうち第１のトランジスタのベース端
子を論理回路の出力端子に接続した複数の論理回路と、ビット信号を入力するための複数のビット信号入力端子
であって、前記ビット信号入力端子を前記トランジスタ
のうちの第２のトランジスタのベース端子及び前記論理
回路と接続するようにし 、 前記ビット信号入力端子に入力されたビット信号に基づ
き、前記トランジスタを制御し、前記第１の抵抗と第２
と第３の並列抵抗により分圧された基準電圧と出力電圧
を比較する比較回路と、 前記比較回路の比較結果に基づき、前記出力電圧を制御
する制御回路とを具備することを特徴とするスイッチン
グ電源回路の出力電圧制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04033488A JP3135337B2 (ja) | 1992-02-20 | 1992-02-20 | スイッチング電源回路の出力電圧制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04033488A JP3135337B2 (ja) | 1992-02-20 | 1992-02-20 | スイッチング電源回路の出力電圧制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05236740A JPH05236740A (ja) | 1993-09-10 |
| JP3135337B2 true JP3135337B2 (ja) | 2001-02-13 |
Family
ID=12387945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04033488A Expired - Fee Related JP3135337B2 (ja) | 1992-02-20 | 1992-02-20 | スイッチング電源回路の出力電圧制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3135337B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6711730B2 (ja) * | 2016-09-27 | 2020-06-17 | ホシデン株式会社 | 電源装置 |
-
1992
- 1992-02-20 JP JP04033488A patent/JP3135337B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05236740A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5729448A (en) | Low cost highly manufacturable DC-to-DC power converter | |
| EP1508960B1 (en) | Method of forming a high efficiency power controller | |
| EP0291120B1 (en) | A regulated high frequency power supply | |
| EP0048477A1 (en) | Subscriber line interface circuit utilizing impedance synthesizer and shared voltage source for loop current regulation control | |
| JPH0795765A (ja) | 直流安定化電源装置 | |
| US4301498A (en) | Voltage converter apparatus having output regulating means | |
| JP3767560B2 (ja) | スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 | |
| JP3135337B2 (ja) | スイッチング電源回路の出力電圧制御回路 | |
| JPS6218970A (ja) | 電源装置 | |
| EP0534422B1 (en) | A power supply device | |
| JP2827999B2 (ja) | 電圧調整器用の供給電圧を選択する回路 | |
| JP3014649B2 (ja) | Ｄｃ／ｄｃコンバータで構成される増設直流電源 | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JPH04364358A (ja) | Ｄｃ−ｄｃコンバータ | |
| US4378531A (en) | Negative resistance oscillator suited for partial integration | |
| JPH0670486U (ja) | 昇降圧型ｄｃ−ｄｃコンバータ | |
| JPH05115173A (ja) | 可変直流電源 | |
| JPH07135767A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3098863B2 (ja) | 直流−直流変換回路 | |
| US4658341A (en) | Regulated DC power supply | |
| JP2860219B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2614056B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPS60190166A (ja) | 負荷抵抗回路方式 | |
| JPH019270Y2 (ja) | ||
| SU1251253A1 (ru) | Стабилизирующий преобразователь напр жени посто нного тока |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |