JP3128268B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3128268B2
JP3128268B2 JP16033691A JP16033691A JP3128268B2 JP 3128268 B2 JP3128268 B2 JP 3128268B2 JP 16033691 A JP16033691 A JP 16033691A JP 16033691 A JP16033691 A JP 16033691A JP 3128268 B2 JP3128268 B2 JP 3128268B2
Authority
JP
Japan
Prior art keywords
film
liquid crystal
crystal display
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16033691A
Other languages
Japanese (ja)
Other versions
JPH0511274A (en
Inventor
健作 矢野
俊明 矢内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16033691A priority Critical patent/JP3128268B2/en
Publication of JPH0511274A publication Critical patent/JPH0511274A/en
Application granted granted Critical
Publication of JP3128268B2 publication Critical patent/JP3128268B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、スイッチング素子を有
する液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display having a switching element.

【0002】[0002]

【従来の技術】各種の表示装置として広く用いられてい
る液晶表示装置には、単純マトリクス方式とアクティブ
マトリクス方式とがあるが、画質や応答スピードの点で
優れているアクティブマトリクス方式が、パーソナル・
コンピュータの表示装置や産業機器の表示端末として注
目されている。このアクティブマトリクス方式は、各絵
素をスイッチングする素子により、さらに、薄膜トラン
ジスタ(Thin Film Transistor:TFT)を使う3端子
型のものと、薄膜ダイオード(Thin Film Diode:TF
D)を使う2端子型のものとがある。
2. Description of the Related Art Liquid crystal display devices widely used as various display devices include a simple matrix system and an active matrix system. The active matrix system, which is superior in image quality and response speed, is a personal computer.
Attention has been paid to display devices for computers and display terminals for industrial equipment. The active matrix method includes a three-terminal type using thin film transistors (TFTs) and a thin film diode (TF) by switching elements for each picture element.
There is a two-terminal type using D).

【0003】一般に、TFT型は高画質だがコストや歩
留まりに課題があり、また、TFD型は生産性が高く低
コストだが画質の点で課題がある。
In general, the TFT type has high image quality but has problems in cost and yield, and the TFD type has high productivity and low cost but has problems in image quality.

【0004】ここで、歩留まりに影響を与えるのは、素
子特性のばらつきもあるが、製造プロセスの繁雑さによ
って生じる画像欠陥が原因となることも多い。この画像
欠陥には、白点、黒点、しみおよびむら等がある。この
白点欠陥の、特に構造起因欠陥について、TFD型を例
にとって説明する。
[0004] Here, the yield may be affected by variations in element characteristics, but is often caused by image defects caused by the complexity of the manufacturing process. These image defects include white spots, black spots, spots and unevenness. The white spot defect, particularly the structure-induced defect, will be described by taking a TFD type as an example.

【0005】通常、TFT型でも同様であるが、TFD
型において、透光性基板上には、各画素毎のダイオード
が対応する画素電極と平面的に配置されている。このた
め、ダイオードを含む各構成要素が極めて近接した配置
関係となり、画素電極をエッチングで形成する際にごみ
等が存在すると、エッチング残りが発生し、各構成要素
間がショートし易くなる。このショートが白点欠陥とな
る。この白点欠陥の発生度合いは、画素数が高密度にな
るに従って急増する。
[0005] Normally, the same applies to the TFT type.
In the mold, a diode for each pixel is planarly arranged on a translucent substrate with a corresponding pixel electrode. For this reason, the components including the diode have an extremely close arrangement relationship, and if dust or the like is present when the pixel electrode is formed by etching, etching residue is generated and the components are easily short-circuited. This short becomes a white spot defect. The degree of occurrence of this white spot defect increases rapidly as the number of pixels increases.

【0006】この事情をTFD型の一つである、MIM
(Metal Insulator Metal)ダイオードを用いた構造を
例にとり、図を参照して説明する。
[0006] This situation is described as one of the TFD types, MIM.
(Metal Insulator Metal) structure using a diode as an example will be described with reference to FIG.

【0007】図は1画素分の領域を示す平面図であ
る。11は各種のガラスから選ばれる透光性基板で、この
透光性基板11の上面には、金属タンタル(Ta)膜を基
にスパッター法で形成されたバスライン12、および、ダ
イオード形成のために帯状の突起部13が配設されてい
る。これらバスライン12および突起部13を形成している
タンタル膜の表面には、陽極酸化法により絶縁体である
五酸化タンタル(Ta25)を形成する。なお、陽極酸
化法はピンホールレス膜を形成することができるので、
TFD型ダイオードの形成には必ず使用される。
FIG. 6 is a plan view showing an area for one pixel. Reference numeral 11 denotes a light-transmitting substrate selected from various types of glass. On the upper surface of the light-transmitting substrate 11, a bus line 12 formed by a sputtering method based on a metal tantalum (Ta) film and a light-transmitting substrate are formed. Is provided with a strip-shaped projection 13. Tantalum pentoxide (Ta 2 O 5 ), which is an insulator, is formed on the surface of the tantalum film forming the bus lines 12 and the projections 13 by anodic oxidation. In addition, since the pinhole-less film can be formed by the anodic oxidation method,
It is always used to form a TFD diode.

【0008】上記帯状の突起部13に対しては、帯状の対
向金属膜14を交差させて十字形状に積層形成し、ダイオ
ード15を形成する。この対向金属膜14には、ダイオード
特性の安定性を考慮してクロム(Cr)膜を使用する。
したがって、この例でのMIMのダイオード15は、Ta
/Ta25/Crの構成を有する。また、このダイオー
ド15は、対向金属膜14の部分において画素電極16と電気
的に接続している。この画素電極16には、エッチングが
容易であることからITO(Indium Tin Oxide)膜が使
用され、図示のようにダイオード15を囲むように平面的
に配置されている。
On the strip-shaped projection 13, a strip-shaped opposing metal film 14 is crossed and laminated in a cross shape to form a diode 15. As the counter metal film 14, a chromium (Cr) film is used in consideration of the stability of the diode characteristics.
Therefore, the diode 15 of the MIM in this example is Ta
/ Ta 2 O 5 / Cr. The diode 15 is electrically connected to the pixel electrode 16 at the opposing metal film 14. The pixel electrode 16 is made of an ITO (Indium Tin Oxide) film because it is easily etched, and is arranged in a plane so as to surround the diode 15 as shown in the figure.

【0009】上記構成において、各構成要素は互いに接
近して配置されているが、最も寸法が小さいのは、バス
ライン12と画素電極16とが隣接している領域Aであり、
その間隔は約5μmである。
In the above configuration, the components are arranged close to each other, but the smallest dimension is the area A where the bus line 12 and the pixel electrode 16 are adjacent to each other.
The interval is about 5 μm.

【0010】このような寸法関係において、画素電極16
をエッチングする際にゴミが存在すると、ゴミと同一形
状のエッチング残り17が発生する。このエッチング残り
17が図示のような状態で生じると、バスライン12の表面
に形成されたTa25膜が絶縁破壊し易くなり、バスラ
イン12のタンタル膜と画素電極16とが短絡する。すなわ
ち、このような過程が白点欠陥の原因である。
In such a dimensional relationship, the pixel electrode 16
If the dust is present when etching is performed, an etching residue 17 having the same shape as the dust is generated. This etching residue
If 17 occurs in the state as shown in the figure, the Ta 2 O 5 film formed on the surface of the bus line 12 is easily broken down, and the tantalum film of the bus line 12 and the pixel electrode 16 are short-circuited. That is, such a process is the cause of the white spot defect.

【0011】このような白点欠陥を減少させる手段とし
ては、ゴミの低減を図ることが最も重要で直接的な手段
である。ここで、半導体の場合は、確率論的にウェーハ
当り何枚ものチップが良品として取れる。しかし、液晶
表示装置では透光性基板1枚当りの面積が10インチ等
と極めて大きいため、チャージ数が1〜3枚と小さく、
ゴミの絶対数が問題になってしまい、1枚も良品が取れ
ない場合も起こり得るため、半導体とは異なる難しさが
ある。
As a means for reducing such white spot defects, reduction of dust is the most important and direct means. Here, in the case of a semiconductor, a number of chips per wafer can be taken as non-defective products stochastically. However, in a liquid crystal display device, the area per one translucent substrate is extremely large, such as 10 inches, so that the number of charges is as small as 1 to 3 sheets.
Since the absolute number of dusts becomes a problem, and there is a possibility that no good product can be obtained, there is a difficulty different from that of a semiconductor.

【0012】上記説明は液晶表示装置の画像欠陥を問題
点としているが、次に、高精細化に伴う開口率の低下に
ついて説明する。
In the above description, the problem of the image defect of the liquid crystal display device is a problem. Next, the decrease in the aperture ratio due to the higher definition will be described.

【0013】近年、カラー液晶表示装置の技術発展には
目覚ましいものがあり、その中心となっているのはアモ
ルファスシリコン膜でTFT型のスイッチング素子を構
成した、アクティブマトリクス型のものである。その理
由は、前述のようにアクティブマトリクス型の画質が良
いとされていることと、アモルファスシリコン膜が、他
の材料と異なって価電子制御が容易なことから、バルク
半導体と同様にTFT型のスイッチング素子を形成する
に最適な材料との評価を得たためであり、この10年急
速に技術発展が続いている。この他に、アクティブマト
リクス型の一つとして、前述した2端子型のものも、そ
の製造方法の容易さから独自に発達している。
In recent years, there have been remarkable technological developments in color liquid crystal display devices, and the main one is an active matrix type in which an amorphous silicon film constitutes a TFT type switching element. The reason is that, as described above, the image quality of the active matrix type is good, and the amorphous silicon film is easy to control the valence electrons unlike other materials. This is because the technology has been evaluated as the most suitable material for forming the switching element, and the technology has been rapidly developing in the last ten years. In addition to the above, the two-terminal type described above as one of the active matrix types has been independently developed due to the easiness of the manufacturing method.

【0014】このようなTFT型の現在の技術展開は大
きく分けて2つがある。1つは大面積化であり、対角1
0インチ級が主力製品となっている。この場合、画素数
は640(×3原色)×480個のいわゆる中精細表示
であり、パーソナルコンピュータのディスプレイに使わ
れ始めている。他の1つは高精細化である。
The current technological development of such a TFT type is roughly classified into two types. One is to increase the area, and the diagonal is 1
The main product is the 0-inch class. In this case, the number of pixels is a so-called medium-definition display of 640 (× 3 primary colors) × 480 pixels, which has begun to be used for a display of a personal computer. Another is high definition.

【0015】いずれにしても、これらの場合、ライン数
が増え、画素の蓄積容量を大きくする必要がある。しか
し、アモルファスシリコン膜を使用するTFT型では、
アモルファスシリコン膜の移動度が小さいため、各TF
Tのサイズを小さくして画素の開口率を維持することが
難しくなりつつある。
In any case, in these cases, the number of lines increases, and it is necessary to increase the storage capacity of the pixels. However, in the TFT type using an amorphous silicon film,
Since the mobility of the amorphous silicon film is small, each TF
It is becoming difficult to reduce the size of T and maintain the aperture ratio of the pixels.

【0016】同様に、前述した2端子型液晶表示装置に
おいても、大面積化の傾向にあり、12インチ級が開発
されつつある。高精細化についても、2端子型の一つで
ある前記MIM型の液晶表示装置では、9.8インチで
画素数640(×3原色)×400のものが開発されて
いる。この2端子型液晶表示装置でのダイオード面積
は、TFT型とは異なり、通常5μm角程度の面積しか
ないため、開口率の点ではTFT型より優れている。
Similarly, the two-terminal type liquid crystal display device described above also tends to have a large area, and a 12-inch class liquid crystal display device is being developed. Regarding high definition, in the case of the MIM type liquid crystal display device which is one of the two terminal types, a device having 9.8 inches and 640 pixels (× 3 primary colors) × 400 has been developed. The diode area of the two-terminal type liquid crystal display device is different from that of the TFT type, and usually has only an area of about 5 μm square.

【0017】しかし、TFD型である2端子、TFT型
である3端子のいずれのスイッチング形態を採るにして
も、今後さらに高精細化が進めば、開口率の低下に伴う
コントラストの低下は避けられない。
However, regardless of the switching mode of the two terminals of the TFD type and the three terminals of the TFT type, a reduction in contrast due to a decrease in the aperture ratio can be avoided if the definition is further improved in the future. Absent.

【0018】これらの事情をMIM型のダイオードを用
いた構造を例にとり、図7および図8を参照して説明す
る。
These circumstances will be described with reference to FIGS. 7 and 8, taking a structure using an MIM type diode as an example.

【0019】図7に示す透光性基板11は、2値表示にお
ける1画素分の領域の平面図であり、1画素分の領域
は、図示のように例えば垂直方向210μm×水平方向
210μmのピッチを有する。なお、各構成要素に付し
た符号は図8と共通のもので、同一符号は対応する構成
要素を表す。これら各構成要素は図示のように次の寸法
関係を有する。
The translucent substrate 11 shown in FIG. 7 is a plan view of a region for one pixel in binary display. The region for one pixel has a pitch of, for example, 210 μm in the vertical direction × 210 μm in the horizontal direction, as shown in FIG. Having. The reference numerals given to the respective constituent elements are the same as those in FIG. 8, and the same reference numerals indicate the corresponding constituent elements. These components have the following dimensional relationships as shown.

【0020】まず、バスライン12は線幅20μm、突起
部13は幅5μm×長さ20μmであり、この突起部13
と、これに対して交差するように十字形状に積層配置さ
れた対向金属膜14とで構成されるダイオード15は5μm
×5μmである。画素電極16は垂直方向190μm×水
平方向170μmの大きさを有し、突起部13を避けるべ
く図示のような切欠部を有する。この場合の開口率(画
素電極16の面積/1画素領域の面積)は約72%であ
る。
First, the bus line 12 has a line width of 20 μm, and the protrusion 13 has a width of 5 μm × length 20 μm.
And a counter metal film 14 laminated in a cross shape so as to intersect with this, a diode 15 of 5 μm
× 5 μm. The pixel electrode 16 has a size of 190 μm in the vertical direction × 170 μm in the horizontal direction, and has a cutout as shown to avoid the protrusion 13. In this case, the aperture ratio (the area of the pixel electrode 16 / the area of one pixel region) is about 72%.

【0021】ここでカラー化する場合は、この1画素領
域を3原色分として3分割して構成しなければならな
い。2端子型ではカラーフィルタはストライプ型に配置
されているので図で示すように1画素領域を垂直方向
に沿ってRGBの3原色用に3等分し、それぞれにバス
ライン12、突起部13、この突起部13と共にダイオード15
を構成する対向金属膜14を設けている。
Here, in the case of colorization, this one pixel region must be divided into three parts for three primary colors. In the case of the two-terminal type, the color filters are arranged in a stripe type. Therefore, as shown in FIG. 8 , one pixel area is divided into three equal parts for the three primary colors of RGB along the vertical direction. , Together with the projection 13, the diode 15
Are provided.

【0022】この場合、3等分されたRGB毎の各1画
素領域の寸法は、垂直方向210μm×水平方向70μ
mとなる。各構成要素の寸法についてみると、バスライ
ン12は、ライン抵抗の関係から細くすることが出来ず、
幅20μmのままである。ダイオード15の大きさも、現
在のマスク作成技術の限界から小さくできず、5μm×
5μmのままである。
In this case, the size of each pixel area for each of the three equally divided RGB is 210 μm in the vertical direction × 70 μm in the horizontal direction.
m. Looking at the dimensions of each component, the bus line 12 cannot be made thinner due to the line resistance,
The width remains 20 μm. The size of the diode 15 cannot be reduced due to the limit of the current mask making technology, and is 5 μm ×
It remains at 5 μm.

【0023】したがって、画素電極16のみが小さくな
り、図の例では、垂直方向190μm×水平方向30μ
mとなる。このときの開口率を図に従って計算すると約
35%となり、図での開口率約72%に対して半減し
てしまう。また、光の透過量(輝度)も16%と予想以
上に低下してしまい、図の場合に対して低下の割合は
30%程度となる。
Accordingly, only the pixel electrode 16 becomes smaller, and in the example shown in the figure, 190 μm in the vertical direction × 30 μm in the horizontal direction.
m. The aperture ratio at this time becomes about 35% when calculated in accordance with figure halved to around 72% aperture ratio in FIG. Further, the amount of transmission of light (luminance) even cause decreased than expected 16%, the percentage of decrease for the case of FIG. 7 is about 30%.

【0024】このような問題を解決するためには、全体
の画素数を少なくして1画素領域の面積を大きくする
か、または表示装置の大きさを拡大して画素数を保った
まま1画素領域の面積を大きくするかである。
In order to solve such a problem, the area of one pixel region is increased by reducing the total number of pixels, or the size of the display device is enlarged so that one pixel is maintained while maintaining the number of pixels. It is to increase the area of the region.

【0025】ところが、このような画素数や表示装置の
大きさの変更を伴うことは、高精細化とはならない。
However, such a change in the number of pixels and the size of the display device does not result in higher definition.

【0026】[0026]

【発明が解決しようとする課題】上述のように、各構成
要素が同一平面に配置されているため、これらの配置構
成に寸法上の制約が加わり、その結果、白点欠陥等の画
像欠陥が生じたり、カラー化の場合に、開口率の大幅な
低下が生じたりする。
As described above, since the constituent elements are arranged on the same plane, dimensional restrictions are imposed on these arrangements, and as a result, image defects such as white spot defects are caused. Or in the case of colorization, the aperture ratio is greatly reduced.

【0027】このような状況に対する新しい試みとし
て、立体的な配置構成が考えられている。一般に、平面
的な配置による集積度に限界が生じた場合、半導体の分
野では、IC回路のダイナミックラム(DRAM)やC
CDなどの映像デバイスのように立体的(3次元)に配
置するのが技術的な流れである。液晶表示装置において
もこのような試みが行なわれた例がある。例えば、ハイ
ビジョン用液晶投射型表示装置の場合、透過型では開口
率が大幅に低下するので反射型として、開口率を低下さ
せないことが考えられている。
As a new attempt for such a situation, a three-dimensional arrangement has been considered. Generally, when the degree of integration due to planar arrangement is limited, in the field of semiconductors, dynamic ram (DRAM) or C
The technical flow is to arrange them three-dimensionally (three-dimensionally) like a video device such as a CD. There is an example in which such an attempt has been made also in a liquid crystal display device. For example, in the case of a liquid crystal projection display device for high-definition television, since the aperture ratio is greatly reduced in the transmission type, it is considered that the aperture ratio is not reduced as the reflection type.

【0028】また、このように、立体的な配置構成をし
た場合、絶縁層を介して上下の層を電気的に接続しよう
とすると、絶縁層にコンタクト用のスルーホールを形成
しなければならず、絶縁層が厚い場合にはスルーホール
が深くなり、そのテーパー角度が急俊になり、コンタク
トホールに接する部分の段切れが生じ易くなるおそれが
ある。
Further, in the case of such a three-dimensional arrangement, if the upper and lower layers are to be electrically connected via the insulating layer, a through hole for contact must be formed in the insulating layer. On the other hand, when the insulating layer is thick, the through-hole becomes deep, the taper angle becomes steep, and there is a possibility that a step in contact with the contact hole is likely to occur.

【0029】本発明は、上記問題点に鑑みなされたもの
で、白点欠陥等の映像欠陥の発生を低減できる液晶表示
装置を提供することを目的とする。
The present invention has been made in view of the above problems, and has as its object to provide a liquid crystal display device that can reduce the occurrence of image defects such as white spot defects.

【0030】[0030]

【課題を解決するための手段】本発明は、バスライン
と、このバスラインに接続して形成されたスイッチング
素子と、このスイッチング素子とは別個に前記バスライ
ンと同層に形成されたパッドと、前記スイッチング素子
の一部を形成するとともに、前記パッドを覆って形成さ
れた金属膜と、この金属膜を覆って形成された層間絶縁
膜と、前記パッド上の前記層間絶縁膜に形成されたスル
ーホールと、前記層間絶縁膜を介して前記スイッチング
素子に対して配設され、前記パッドにより深さが浅く
された前記スルーホールにより前記金属膜導電接続さ
れる画素電極とを具備したものである。
According to the present invention, there is provided a bus line, a switching element connected to the bus line, and the bus line separately provided from the switching element.
A pad formed on the same layer as the switching element;
And over the pad.
Metal film, an interlayer insulating film formed to cover the metal film, and a through hole formed in the interlayer insulating film on the pad.
And Horu, wherein arranged in corresponds before kiss switching elements through an interlayer insulating film, shallow depth by the pad
It is obtained; and a pixel electrode which is conductively connected to the metal film by the through hole is.

【0031】また、画素電極は、層間絶縁膜を介しバス
ラインの上部にまで拡大して配置されたものである。
The pixel electrodes are arranged so as to extend to the upper part of the bus line via the interlayer insulating film.

【0032】さらに、層間絶縁膜は、有機物質であるも
のである。
Further, the interlayer insulating film is made of an organic substance.

【0033】また、層間絶縁膜は、ポリイミド膜である
ものである。
The interlayer insulating film is a polyimide film.

【0034】またさらに、スルーホールは、ドライエッ
チングで形成されたものである。
Further, the through holes are formed by dry etching.

【0035】そしてまた、スルーホールは、酸化プラズ
マでエッチングされたものである。
Further, the through holes are etched by oxidizing plasma.

【0036】また、スルーホールは、複数個設けられた
ものである。
Further, a plurality of through holes are provided.

【0037】[0037]

【作用】本発明は、層間絶縁膜を介してスイッチング素
子に対して画素電極を配設したことにより、各構成要
素間の配置に寸法的な余裕が生じ、各構成要素の大きさ
が同じで、従来と同程度のゴミの量が積載ても、白点
欠陥等の映像欠陥の発生が大幅に少なくなる。
DETAILED DESCRIPTION OF THE INVENTION The present invention, by which is disposed a pixel electrode and corresponds to the switching element through an interlayer insulating film, resulting dimensional allowance in the arrangement between the components, the size of each component In the same manner, even if the same amount of dust is loaded as before, the occurrence of image defects such as white spot defects is greatly reduced.

【0038】また、パッド上の層間絶縁膜にスルーホー
ルを設けて、このスルーホールの深さを浅くしているの
で、画素電極とスイッチング素子とのコンタクト部分の
面積を確保しつつ、スルーホールの最上面での径がより
小さくなり、画素電極の断線の発生が低減する。
Further , a through hole is formed on the interlayer insulating film on the pad.
To reduce the depth of this through hole.
In the contact portion between the pixel electrode and the switching element,
While securing the area, the diameter at the top surface of the through hole is more
And the occurrence of disconnection of the pixel electrode is reduced.

【0039】[0039]

【実施例】以下、本発明の一実施例を図面を参照して説
明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0040】図1は2端子型の液晶表示装置の一実施例
における1画素領域を示す平面図であり、各構成要素に
付した符号は、図8で付した符号と対応し、同じ符号は
同じ構成要素を表している。
FIG. 1 is a plan view showing one pixel region in one embodiment of a two-terminal type liquid crystal display device. The reference numerals assigned to the respective components correspond to the reference numerals given in FIG. They represent the same components.

【0041】以下、各部の構成を、液晶表示装置の製造
プロセスに従って説明する。透光性基板11は、各種のガ
ラス材から選ばれており、必要によっては予めその表面
にコーティング膜が施される。この場合のコーティング
膜としては五酸化タンタル膜(Ta2Ox:x〜5)あ
るいは酸化シリコン膜(SiOx)等がある。
Hereinafter, the structure of each part will be described in accordance with the manufacturing process of the liquid crystal display device. The light-transmitting substrate 11 is selected from various glass materials, and a coating film is applied to the surface thereof in advance as necessary. In this case, the coating film includes a tantalum pentoxide film (Ta 2 Ox: x to 5) or a silicon oxide film (SiOx).

【0042】透光性基板11に、厚さ2000〜3000
オングストロームのタンタル(Ta)膜を、通常スパッ
タリング法によって形成する。この透光性基板11上に形
成されたタンタル膜に対して、図示のようなバスライン
12、突起部13およびパッドとしてのパッド部27が形成さ
れるようにエッチングを行なう。この場合、バスライン
12の幅寸法は10μm、突起部13の幅寸法は5μmとす
る。また、エッチングとしてテーパーエッチングを施す
ため、CF4ガスとO2ガスとからなる混合ガスによりプ
ラズマエッチングを行なう。
The light transmitting substrate 11 has a thickness of 2000 to 3000
An Angstrom tantalum (Ta) film is usually formed by a sputtering method. The tantalum film formed on the translucent substrate 11 is
Etching is performed so as to form 12, the projection 13 and the pad 27 as a pad. In this case, the bus line
The width of 12 is 10 μm, and the width of the protrusion 13 is 5 μm. In addition, in order to perform taper etching as etching, plasma etching is performed using a mixed gas of CF 4 gas and O 2 gas.

【0043】次に、これらのタンタル膜の表面に、陽極
酸化法により絶縁膜(Ta25膜)を形成する。この陽
極酸化法は、純水に0.01wt%のクエン酸を混合し
た溶液中で、約40V程度の電圧を印加することにより
行なわれる。膜厚は500〜1000オングストローム
の範囲とする。すなわち、五酸化タンタル膜を用いるM
IM型のダイオードは、プールフレンケル伝導を用いる
ため、膜厚が薄すぎるとリーク気味になり、厚すぎると
絶縁体の効果が出過ぎて電流が流れなくなるので、上記
寸法範囲が選ばれる。
Next, an insulating film (Ta 2 O 5 film) is formed on the surface of these tantalum films by anodic oxidation. This anodic oxidation method is performed by applying a voltage of about 40 V in a solution in which 0.01 wt% of citric acid is mixed with pure water. The thickness is in the range of 500 to 1000 Å. That is, M using a tantalum pentoxide film
Since the IM-type diode uses the Pool-Frenkel conduction, if the film thickness is too thin, it tends to leak, and if it is too thick, the effect of the insulator becomes too large to allow current to flow, so the above-mentioned size range is selected.

【0044】ダイオード15を構成するための対向金属膜
14には、クロム(Cr)を用い、まず、スパッタリング
法により、厚さ1500オングストローム程度のクロム
膜を形成する。ここで、クロム膜を選んだのは、特性の
安定性と非直線性とが良いためである。このようにして
形成したクロム膜をエッチングし、突起部13と交差させ
て十字形状となるとともに下面がパッド部27に対向する
位置に積層状態で対向金属膜14を形成する。このエッチ
ングには、下地である五酸化タンタル膜との選択比を考
慮して、一般にウエットエッチング法を用いる。対向金
属膜14の幅寸法は5μmとする。このため、十字形状の
交差部に5μm×5μmのMIM型のダイオード15が形
成される。ここまでのプロセスは、従来からのMIM型
のダイオード15の形成法と同じである。
Opposite Metal Film for Constituting Diode 15
First, a chromium film having a thickness of about 1500 angstroms is formed by sputtering using chromium (Cr). The reason why the chromium film was selected here is that the stability of the characteristics and the non-linearity are good. The chromium film formed in this manner is etched to form a cross shape crossing the protruding portion 13, and the opposed metal film 14 is formed in a laminated state at a position where the lower surface faces the pad portion 27. In this etching, a wet etching method is generally used in consideration of a selectivity with respect to a tantalum pentoxide film as a base. The width of the opposing metal film 14 is 5 μm. Therefore, a 5 μm × 5 μm MIM-type diode 15 is formed at the intersection of the cross. The process up to this point is the same as the conventional method of forming the MIM type diode 15.

【0045】そして、このようにバスライン12とMIM
型のダイオード15とを形成した透光性基板11上の全面
に、層間絶縁膜18としての、低温焼成ポリイミド膜を塗
布する。この場合、キュア温度は180℃であり、膜厚
は5000オングストロームである。
Then, as described above, the bus line 12 and the MIM
A low-temperature fired polyimide film as an interlayer insulating film 18 is applied on the entire surface of the light-transmitting substrate 11 on which the diode 15 of the mold is formed. In this case, the curing temperature is 180 ° C. and the film thickness is 5000 Å.

【0046】なお、層間絶縁膜18として低温焼成ポリイ
ミド膜を例示したが、酸化シリコン膜、金属酸化物ある
いは他の有機絶縁膜であっても良い。ただし、以下の説
明は、層間絶縁膜18を用いたものとして行なう。
Although the low-temperature fired polyimide film is exemplified as the interlayer insulating film 18, a silicon oxide film, a metal oxide, or another organic insulating film may be used. However, the following description is made on the assumption that the interlayer insulating film 18 is used.

【0047】上記塗布により図1のII−II断面図である
図2に示すように、MIM型のダイオード15の表面は、
層間絶縁膜18により完全に覆われる。この後、対向金属
膜14の、MIM型のダイオード15となる部分から外れた
部分の真上に位置する層間絶縁膜18をエッチングして、
コンタクト用のスルーホール19を2個形成する。このエ
ッチングは酸化プラズマを用いる。このとき、図1のV
−Vの断面図である図3に示すように、スルーホール19
が上開きのテーパー状となるようにテーパーエッチング
を行なう。また、層間絶縁膜18に形成されるスルーホー
ル19にパッド部27が設けられるため、対向金属膜14上面
までの層間絶縁膜18の厚さが薄くなり、深さが浅くな
り、このスルーホール19のテーパー角をなだらかに形成
できる。このように、スルーホール19をテーパー状と
し、スルーホール19の深さを浅くしスルーホール19のテ
ーパー角をなだらかに形成するのは、このスルーホール
19内に形成される導電部に、断線が生じないようにする
ためである。さらに、ダイオード15とは別個にパッド部
27を設けたことにより、スルーホール19の深さを浅くで
きる。これにより、コンタクト部分の面積を確保しつ
つ、スルーホール19の最上面での径をより小さくでき
る。特に、テーパーエッチングを施したスルーホール19
としたため、スルーホール19の深さが浅くなるほど最上
面での径の不所望な肥大化を防止できる。上記低温焼成
層間絶縁膜18は、他の積層膜との付着力が弱いので、相
手の表面をプラズマによって荒らす必要がある。なお、
プラズマとしては、対向金属膜14の表面酸化膜の除去を
兼ねてアルゴン(Ar)プラズマを用いている。
As shown in FIG. 2, which is a cross-sectional view taken along the line II-II of FIG. 1, the surface of the MIM diode 15 is
It is completely covered by the interlayer insulating film 18. Thereafter, the interlayer insulating film 18 located just above the portion of the opposing metal film 14 that is outside the portion to be the MIM diode 15 is etched,
Two through holes 19 for contact are formed. This etching uses an oxidizing plasma. At this time, V in FIG.
As shown in FIG.
Is subjected to taper etching so as to form an upwardly open tapered shape. Further, since the pad portion 27 is provided in the through hole 19 formed in the interlayer insulating film 18, the thickness of the interlayer insulating film 18 up to the upper surface of the opposing metal film 14 is reduced, and the depth is reduced. Can be formed smoothly. In this way, the through hole 19 is tapered, the depth of the through hole 19 is made shallow, and the taper angle of the through hole 19 is formed smoothly.
This is to prevent a disconnection from occurring in the conductive portion formed in 19. Furthermore, the pad section is provided separately from the diode 15.
By providing 27, the depth of through hole 19 can be reduced
Wear. This secures the area of the contact area
The diameter at the top surface of the through hole 19 can be made smaller.
You. In particular, through holes 19 with taper etching
Therefore, the shallower the depth of the through hole 19, the better
Unnecessary enlargement of the diameter on the surface can be prevented. Since the low-temperature fired interlayer insulating film 18 has low adhesion to other laminated films, it is necessary to roughen the surface of the other layer by plasma. In addition,
As plasma, argon (Ar) plasma is used for the purpose of removing the surface oxide film of the opposing metal film 14.

【0048】次に、層間絶縁膜18上に画素電極16を形成
すべく、ITO膜をスパッタリング法により、約100
0オングストロームの厚さに形成し、さらに希塩酸溶液
でエッチングして、図示のような画素電極16の形状に形
成する。この画素電極16の形状は、図8で示した従来の
ものと異なり、図1で示すように、下層に位置するダイ
オード15を覆うように作ることが可能であり、このよう
にした場合、従来に比べてコントラストの高い表示を得
ることができる。
Next, in order to form the pixel electrode 16 on the interlayer insulating film 18, the ITO film is sputtered to about 100
It is formed to a thickness of 0 Å and further etched with a dilute hydrochloric acid solution to form a pixel electrode 16 as shown. The shape of the pixel electrode 16 is different from the conventional one shown in FIG. 8, and can be made to cover the diode 15 located in the lower layer as shown in FIG. , A display with higher contrast can be obtained.

【0049】ここで、上述のようにITO膜をスパッタ
リング法で形成した際、ITO膜はテーパー上のスルー
ホール19を介して、下層に位置する対向金属膜14と、図
3で示すように、電気的に接続する。この場合、スルー
ホール19は滑らかなテーパー角を有するとともにパッド
部27で深さを浅くするように形成されているため、前述
のように、画素電極16はいわゆる段切れによる断線を生
じることなく対向金属膜14に接続される。
Here, when the ITO film is formed by the sputtering method as described above, the ITO film is connected to the lower opposing metal film 14 through the tapered through hole 19 as shown in FIG. Make an electrical connection. In this case, since the through-hole 19 has a smooth taper angle and is formed so as to decrease the depth at the pad portion 27, the pixel electrodes 16 face each other without causing disconnection due to so-called step disconnection as described above. Connected to metal film 14.

【0050】図1の例では、コンタクト用のスルーホー
ル19を2個設けたが、電気的接続が確実であれば何個で
あってもよい。
In the example of FIG. 1, two through holes 19 for contact are provided. However, any number of through holes 19 may be used as long as electrical connection is ensured.

【0051】なお、以下の構成およびその製造プロセス
は、通常の液晶表示装置と同じである。図2および図3
にしたがって説明すると、上述のように、画素電極16を
形成した後、絶縁膜20として再度低温焼成ポリイミド膜
を塗布し、配向処理を施す。この絶縁膜20の膜厚は画素
電極16上で約800オングストロームとする。
The following structure and its manufacturing process are the same as those of a normal liquid crystal display. 2 and 3
As described above, after the pixel electrode 16 is formed, a low-temperature fired polyimide film is again applied as the insulating film 20 and an alignment process is performed. The thickness of the insulating film 20 is about 800 Å on the pixel electrode 16.

【0052】図示上方の対向透明電極基板21は、透光性
基板22上にストライプ状のITO膜23を形成し、その上
に低温焼成ポリイミド膜24を塗布したもので、このポリ
イミド膜24の表面にも配向処理が施されている。
The opposing transparent electrode substrate 21 in the upper part of the figure is formed by forming a stripe-shaped ITO film 23 on a light-transmitting substrate 22 and coating a low-temperature baked polyimide film 24 thereon. Is also subjected to an orientation treatment.

【0053】そして、これら両透光性基板間に図2で示
す如く液晶25が注入され、液晶表示装置として組み立て
られる。
Then, a liquid crystal 25 is injected between the two translucent substrates as shown in FIG. 2 to assemble a liquid crystal display.

【0054】上記構成によれば、バスライン12と画素電
極16とがスルーホール19を介して異なる層に配置されて
いるとともに、パッド部27でスルーホール19の深さを浅
くしてテーパー角度が急峻にならないようにしたので、
画素電極16の段切れを防止するとともに短絡をなくすこ
とができる。したがって、従来の製造プロセスに比べて
やや工程数は増えるが、白点画像欠陥の確実な低減が可
能である。
According to the above configuration, the bus line 12 and the pixel electrode 16 are arranged in different layers via the through hole 19, and the depth of the through hole 19 is reduced by the pad portion 27 to reduce the taper angle. I tried not to be steep,
It is possible to prevent disconnection of the pixel electrode 16 and eliminate short circuit. Therefore, although the number of steps is slightly increased as compared with the conventional manufacturing process, white spot image defects can be reliably reduced.

【0055】なお、上記実施例は、MIM型のダイオー
ドを例にとって説明したが、MSI(Metal Semi-Insul
ator)のような、一般的な他の2端子型の液晶表示装置
にも適用することができる。
Although the above embodiment has been described by taking an MIM type diode as an example, an MSI (Metal Semi-Insul
ator) and other general two-terminal liquid crystal display devices.

【0056】次に、他の実施例を図4および図5を参照
して説明する。なお、図4はR,G,Bのうち1原色分
の1画素領域を示し、図5は図4のVII−VII断面図であ
る。
Next, another embodiment will be described with reference to FIGS. 4 shows one pixel region for one primary color among R, G, and B, and FIG. 5 is a sectional view taken along line VII-VII of FIG.

【0057】この実施例は、図8で説明したように1画
素領域をR,G,B用に3分割した場合でも、分割され
た1画素についての開口率を大幅に低下させないための
ものである。
This embodiment is intended to prevent the aperture ratio of one divided pixel from being significantly reduced even when one pixel region is divided into three for R, G and B as described with reference to FIG. is there.

【0058】ここで、開口率を低下させる最大の要因
は、図8におけるバスライン12がタンタルなどの金属で
構成されているために不透過であることによる。図8に
おけるバスライン12は、ダイオード15を構成する突起部
13と切り離すことができれば、透過性の材料であっても
よい。もちろん、ライン抵抗の条件が満たされることが
条件ではある。また、図8のように、バスライン12と画
素電極16とが平面配置されている場合は、画素電極16の
面積に制約を受けるため、バスライン12が透過性であれ
不透過性であれ開口率に影響はない。このため、開口率
を大きく取れる新たな立体配置が要望されている。
The biggest factor in lowering the aperture ratio is that the bus line 12 shown in FIG. 8 is opaque because it is made of metal such as tantalum. The bus line 12 in FIG.
As long as it can be separated from 13, it may be a permeable material. Of course, the condition is that the condition of the line resistance is satisfied. When the bus line 12 and the pixel electrode 16 are arranged in a plane as shown in FIG. 8, the area of the pixel electrode 16 is restricted. The rate is not affected. For this reason, there is a demand for a new three-dimensional arrangement capable of obtaining a large aperture ratio.

【0059】図4における1画素領域の大きさは、図8
の場合と同じで、垂直方向210μm×水平方向70μ
mである。まず、各種のガラス材から選ばれた透光性基
板11の上面に、電子ビーム蒸着法によってITOによる
透明導電膜のバスライン31を厚さ1000オングストロ
ームで形成する。形成温度は220℃で完全にポリ化す
ることにより、シート抵抗として15Ω/シートの極め
て低い値とする。しかし、金属材料であるタンタルの、
厚さ3000オングストロームでのシート抵抗値5Ω/
シートに対しては数倍あるため、線幅を狭くすることが
できず、図示のように1画素領域ほぼ一杯に配線する。
図の例では線幅は50μmである。
The size of one pixel region in FIG.
The same as in the case of 210 μm in the vertical direction × 70 μ in the horizontal direction
m. First, a bus line 31 of a transparent conductive film made of ITO is formed to a thickness of 1000 Å on the upper surface of a light-transmitting substrate 11 selected from various glass materials by an electron beam evaporation method. The sheet is formed at a temperature of 220 ° C. and completely poly-formed, so that the sheet resistance is set to an extremely low value of 15Ω / sheet. However, tantalum, a metal material,
Sheet resistance 5Ω / at 3000 Angstroms thickness
Since the sheet width is several times that of the sheet, the line width cannot be reduced, and wiring is performed almost completely in one pixel area as shown in the figure.
In the illustrated example, the line width is 50 μm.

【0060】次に、バスライン31を形成した透光性基板
11の全面に層間絶縁膜32を約3000オングストローム
程度形成する。本実施例では低温焼成ポリイミド膜を被
着して約180℃で固化させる。
Next, the light-transmitting substrate on which the bus line 31 is formed
An interlayer insulating film 32 is formed on the entire surface of the substrate 11 to a thickness of about 3000 angstroms. In this embodiment, a low temperature fired polyimide film is applied and solidified at about 180 ° C.

【0061】ここで、層間絶縁膜32に低温焼成ポリイミ
ド膜を用いた理由は、配線間の溝を十分に埋められるか
らである。しかし、バスライン31の形状にテーパーをつ
けるなど工夫すれば、層間絶縁膜32の材料として、酸化
シリコン膜など、有機・無機を問わず何でも使用するこ
とができる。
The reason why the low-temperature fired polyimide film is used as the interlayer insulating film 32 is that the grooves between the wirings can be sufficiently filled. However, if the shape of the bus line 31 is tapered or the like, any material can be used as the material of the interlayer insulating film 32 regardless of organic or inorganic, such as a silicon oxide film.

【0062】次に、この層間絶縁膜32に孔径7μm程度
のコンタクト用スルーホール33を形成し、このスルーホ
ール33を介してパスライン31の一部を外部に露出させ
る。このスルーホール33は、酸素ガスのプラズマエッチ
ングによって形成する。このとき、レジストには予めテ
ーパー角を施しておき、エッチング後に層間絶縁膜32で
あるポリイミド膜に、図5で示すようなテーパー角を有
するスルーホール33が形成されるようにする。また、層
間絶縁膜32が、例えば酸化シリコン膜の場合は、フロン
ガス(CF4ガス)により反応性イオンエッチングを行
なってスルーホール33を形成し、その後、このスルーホ
ール33のコーナをラウンドエッチングすることによりテ
ーパー角を設けてもよい。
Next, a contact through hole 33 having a hole diameter of about 7 μm is formed in the interlayer insulating film 32, and a part of the pass line 31 is exposed to the outside through the through hole 33. The through holes 33 are formed by plasma etching of oxygen gas. At this time, a taper angle is given to the resist in advance, and a through hole 33 having a taper angle as shown in FIG. 5 is formed in the polyimide film which is the interlayer insulating film 32 after the etching. When the interlayer insulating film 32 is, for example, a silicon oxide film, reactive ion etching is performed by using a chlorofluorocarbon gas (CF 4 gas) to form a through hole 33, and thereafter, the corner of the through hole 33 is round-etched. May be provided for the taper angle.

【0063】次に、層間絶縁膜32の表面およびスルーホ
ール33の底部に露出しているバスライン31の表面を逆ス
パッタ法によって荒らし、それぞれ膜付着力を増大させ
る。この後、スルーホール33を含む層間絶縁膜32の上面
にタンタル膜などの金属膜を付着させ、その後、図4で
示すように、電極部34および突起部35を有する所定の形
状にエッチングする。スルーホール33の周囲の、電極部
34の形状は15μm角であり、また突起部35の形状は、
幅5μm×長さ20μmである。
Next, the surface of the interlayer insulating film 32 and the surface of the bus line 31 exposed at the bottom of the through hole 33 are roughened by the reverse sputtering method to increase the film adhesion. Thereafter, a metal film such as a tantalum film is adhered to the upper surface of the interlayer insulating film 32 including the through hole 33, and thereafter, as shown in FIG. Electrodes around through hole 33
The shape of 34 is 15 μm square, and the shape of the projection 35 is
5 μm in width × 20 μm in length.

【0064】なお、逆スパッタ法とタンタル膜の付着は
連続スパッタ装置で行なう。
The reverse sputtering method and the attachment of the tantalum film are performed by a continuous sputtering apparatus.

【0065】次に、これら電極部34および突起部35から
なるタンタル膜の表面に酸化膜を形成する。この酸化膜
は酸化タンタル膜であり、純水にクエン酸0.1%を混
入させた陽極酸化法で形成する。そして、この膜厚はプ
ールフレンケル伝導を考慮して800オングストローム
とする。
Next, an oxide film is formed on the surface of the tantalum film composed of the electrode portion 34 and the projection 35. This oxide film is a tantalum oxide film and is formed by an anodic oxidation method in which 0.1% of citric acid is mixed in pure water. The thickness is set to 800 Å in consideration of the pool Frenkel conduction.

【0066】突起部35と共にMIM型のダイオード36を
形成する対向金属電極37には、クロムを用い、同じくス
パッタ法により膜厚2000オングストロームに形成さ
れる。この対向金属電極37の線幅は、幅5μmで長さは
20μmとする。この結果、MIM型のダイオード36の
面積は5μm×5μmとなる。
The opposite metal electrode 37 forming the MIM type diode 36 together with the projection 35 is formed of chromium and has a film thickness of 2000 Å by the same sputtering method. The line width of the counter metal electrode 37 is 5 μm in width and 20 μm in length. As a result, the area of the MIM type diode 36 is 5 μm × 5 μm.

【0067】次に、MIM型のダイオード36を形成した
層間絶縁膜32の全面に、画素電極38としてITOによる
透明導電膜を膜厚1000オングストロームで被着さ
せ、その後、MIM型のダイオード36の部分を避けるよ
うに、図6で示す形状にエッチングする。この場合、画
素電極38の大きさは、およそ垂直方向170μm×水平
方向60μmとなり、開口率は64%となる。これは、
従来の開口率35%に比べ大幅な増大である。また、輝
度低下も30%となり、R,G,Bへの3等分に対応し
た輝度低下になっており、妥当な値が得られる。
Next, a transparent conductive film made of ITO is deposited as a pixel electrode 38 on the entire surface of the interlayer insulating film 32 on which the MIM diode 36 is formed at a thickness of 1000 Å. In order to avoid this, the etching is performed into the shape shown in FIG. In this case, the size of the pixel electrode 38 is approximately 170 μm in the vertical direction × 60 μm in the horizontal direction, and the aperture ratio is 64%. this is,
This is a great increase compared to the conventional aperture ratio of 35%. Further, the luminance reduction is 30%, which is a luminance reduction corresponding to R, G and B equally divided into three, and a reasonable value is obtained.

【0068】その他の構成およびその製造プロセスは一
般の液晶表示装置と同じであり、それらの説明は省略す
る。
The other configuration and the manufacturing process are the same as those of a general liquid crystal display device, and the description thereof is omitted.

【0069】上記構成によれば、バスライン31を、同じ
く透明導電膜による画素電極38とは、層間絶縁膜32を介
して別の層に配置したので、開口率を従来に比べ大幅に
増大することができ、従来のように1画素領域の面積を
増大させたり、画素数を減少させたりすることなく、高
精細な表示を行なうことができる。
According to the above configuration, the bus line 31 is arranged in a different layer from the pixel electrode 38 also made of a transparent conductive film via the interlayer insulating film 32, so that the aperture ratio is greatly increased as compared with the conventional case. Thus, high-definition display can be performed without increasing the area of one pixel region or reducing the number of pixels as in the related art.

【0070】上記実施例では、バスライン31は透明電極
膜のみで構成しているが、例えばライン抵抗の低減化を
助けるため等により、1部分を金属配線で並列配線して
もよい。また、バスライン31の幅寸法は、その抵抗値に
よって自由に選べるものであり、さらに、コンタクト用
スルーホール33の数も必要に応じて決めればよい。
In the above embodiment, the bus line 31 is composed of only the transparent electrode film. However, for example, one part may be connected in parallel with a metal wiring in order to help reduce the line resistance. The width of the bus line 31 can be freely selected depending on its resistance value, and the number of contact through holes 33 may be determined as needed.

【0071】さらに、2端子型の一例として、MIM型
のダイオードを例にとって説明したが、他の2端子型、
例えばMSI型にも適用することができる。
Further, the MIM type diode has been described as an example of the two-terminal type.
For example, it can be applied to the MSI type.

【0072】[0072]

【発明の効果】本発明によれば、層間絶縁膜を介してス
イッチング素子に対応して画素電極を配設したことによ
り、各構成要素間の配置に寸法的な余裕が生じ、各構成
要素の大きさが同じで、従来と同程度のゴミの量が積載
ても、白点欠陥等の映像欠陥の発生を大幅に少なくで
き、また、パッド上の層間絶縁膜にスルーホールを設け
て、このスルーホールの深さを浅くしているので、画素
電極とスイッチング素子とのコンタクト部分の面積を確
保しつつ、スルーホールの最上面での径をより小さくで
、画素電極の断線の発生を低減できる。
According to the present invention, a switch is provided via an interlayer insulating film.
The pixel electrodes are arranged corresponding to the switching elements .
Ri, resulting dimensional allowance in the arrangement between the components, the magnitude of each component is the same, the amount of conventional level of dust loading
And even, the occurrence of image defects white point defects can be greatly reduced, also, a through hole formed in the interlayer insulating film on the pad
Because the depth of this through hole is shallow, the pixel
The diameter at the uppermost surface of the through hole can be reduced while securing the area of the contact portion between the electrode and the switching element, and the occurrence of disconnection of the pixel electrode can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の液晶表示装置の一実施例を示す1画素
領域の平面図である。
FIG. 1 is a plan view of one pixel region showing one embodiment of a liquid crystal display device of the present invention.

【図2】図1のIIII断面図である。FIG. 2 is a sectional view taken along line II - II of FIG.

【図3】図1の断面図である。It is a V cross-sectional view - [3] V of FIG.

【図4】他の実施例の液晶表示装置を示す1画素領域の
平面図である。
FIG. 4 is a plan view of one pixel region showing a liquid crystal display device of another embodiment.

【図5】図4のVII−VII断面図である。FIG. 5 is a sectional view taken along line VII-VII of FIG. 4;

【図6】従来例の液晶表示装置を示す1画素領域の平面
図である。
FIG. 6 is a plan view of one pixel region showing a conventional liquid crystal display device.

【図7】他の従来例の液晶表示装置を示す1画素領域の
平面図である。
FIG. 7 is a plan view of one pixel region showing another conventional liquid crystal display device.

【図8】さらに他の従来例の液晶表示装置を示す1画素
領域の平面図である。
FIG. 8 is a plan view of one pixel region showing still another conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

12,31 バスライン 16,38 画素電極 18,32 層間絶縁膜 19,33 スルーホール 27 パッドとしてのパッド部12, 31 Bus line 16, 38 Pixel electrode 18, 32 Interlayer insulating film 19, 33 Through hole 27 Pad part as pad

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−33971(JP,A) 特開 平2−157827(JP,A) 特開 平1−293567(JP,A) 特開 平2−275417(JP,A) 特開 平4−220625(JP,A) 特開 平1−222226(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/1333 G09F 9/30 H01L 49/02 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-33971 (JP, A) JP-A-2-157727 (JP, A) JP-A-1-293567 (JP, A) JP-A-2- 275417 (JP, A) JP-A-4-220625 (JP, A) JP-A-1-222226 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1362 G02F 1 / 1333 G09F 9/30 H01L 49/02

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 バスラインと、 このバスラインに接続して形成されたスイッチング素子
と、このスイッチング素子とは別個に前記バスラインと同層
に形成されたパッドと、 前記スイッチング素子の一部を形成するとともに、前記
パッドを覆って形成された金属膜と、 この金属膜 を覆って形成された層間絶縁膜と、前記パッド上の前記層間絶縁膜に形成されたスルーホー
ルと、 前記 層間絶縁膜を介して前記スイッチング素子に対
て配設され、前記パッドにより深さが浅くされた前記ス
ルーホールにより前記金属膜導電接続される画素電極
具備したことを特徴とする液晶表示装置。
1. A bus line, a switching element formed to be connected to the bus line, and a switching element formed separately from the bus line in the same layer as the bus line.
And a part of the switching element is formed, and
A metal film formed to cover the pad, an interlayer insulating film formed to cover the metal film , and a through hole formed to the interlayer insulating film on the pad
Le and the interlayer insulating film is arranged to correspond to before kiss switching element via the scan depth is shallower by the pad
Pixel electrode conductively connected to the metal film by a through hole
A liquid crystal display device characterized by including and.
【請求項2】 画素電極は、層間絶縁膜を介しバスライ
ンの上部にまで拡大して配置されたことを特徴とする請
求項1記載の液晶表示装置。
2. A pixel electrode, a liquid crystal display device according to claim 1, characterized in that disposed enlarged up to the top of the bus line <br/> down through the interlayer insulating film.
【請求項3】 層間絶縁膜は、有機物質であることを特
徴とする請求項1または2記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the interlayer insulating film is made of an organic material.
【請求項4】 層間絶縁膜は、ポリイミド膜であること
を特徴とする請求項1または3記載の液晶表示装置。
4. The liquid crystal display device according to claim 1, wherein the interlayer insulating film is a polyimide film.
【請求項5】 スルーホールは、ドライエッチングで形
成されたことを特徴とする請求項1ないし4いずれか記
載の液晶表示装置。
5. The liquid crystal display device according to claim 1, wherein the through holes are formed by dry etching.
【請求項6】 スルーホールは、酸化プラズマでエッチ
ングされたことを特徴とする請求項1ないし5いずれか
記載の液晶表示装置。
6. The liquid crystal display device according to claim 1, wherein the through holes are etched by oxidizing plasma.
【請求項7】 スルーホールは、複数個設けられたこと
を特徴とする請求項1ないし6いずれか記載の液晶表示
装置。
7. The liquid crystal display device according to claim 1, wherein a plurality of through holes are provided.
JP16033691A 1991-07-01 1991-07-01 Liquid crystal display Expired - Fee Related JP3128268B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16033691A JP3128268B2 (en) 1991-07-01 1991-07-01 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16033691A JP3128268B2 (en) 1991-07-01 1991-07-01 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH0511274A JPH0511274A (en) 1993-01-19
JP3128268B2 true JP3128268B2 (en) 2001-01-29

Family

ID=15712775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16033691A Expired - Fee Related JP3128268B2 (en) 1991-07-01 1991-07-01 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3128268B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001337347A (en) * 2000-05-29 2001-12-07 Toshiba Corp Liquid crystal display device and method of manufacture thereof
JP2008052154A (en) * 2006-08-28 2008-03-06 Optrex Corp Electronic apparatus and manufacturing method of electronic apparatus

Also Published As

Publication number Publication date
JPH0511274A (en) 1993-01-19

Similar Documents

Publication Publication Date Title
US6040882A (en) Liquid crystal display device having &#34;H&#34; character common electrode and method of fabricating thereof
EP0723179B1 (en) Liquid crystal display device
TWI396910B (en) Display substrate, method of manufacturing the same and display panel having the same
KR20150019989A (en) Arrays Substrate For Organic Light Emitting Diode Display Device And Manufacturing Method The Same
JPH1020331A (en) Liquid crystal display device
JP2003107523A (en) Liquid crystal display device
US5831692A (en) Stacked capacitor structures for liquid crystal displays and related methods
JPH1090671A (en) Liquid crystal display device
JPH05243333A (en) Thin film field-effect transistor substrate
JPH10213812A (en) Active matrix type liquid crystal display device
JP3128268B2 (en) Liquid crystal display
US6949417B1 (en) Liquid crystal display and method of manufacturing the same
JP2702294B2 (en) Active matrix substrate
JPH1020339A (en) Active matrix substrate
JPH10268356A (en) Liquid crystal display device
JPH01283519A (en) Liquid crystal display device
US5856853A (en) Short circuit preventing film of liquid crystal electro-optical device and manufacturing method thereof
JPH0611728A (en) Liquid crystal display device and its production
JP2895698B2 (en) Active matrix substrate
JP3096394B2 (en) Display device
JP2714270B2 (en) Liquid crystal display
JPH0618928A (en) Active matrix substrate
JP3559354B2 (en) Liquid crystal display device and method of manufacturing the same
KR100923674B1 (en) A liquid crystal display device having sufficient storage capacitance
KR20000077113A (en) Liquid crystal display apparatus

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees