JP2001337347A - Liquid crystal display device and method of manufacture thereof - Google Patents

Liquid crystal display device and method of manufacture thereof

Info

Publication number
JP2001337347A
JP2001337347A JP2000158736A JP2000158736A JP2001337347A JP 2001337347 A JP2001337347 A JP 2001337347A JP 2000158736 A JP2000158736 A JP 2000158736A JP 2000158736 A JP2000158736 A JP 2000158736A JP 2001337347 A JP2001337347 A JP 2001337347A
Authority
JP
Japan
Prior art keywords
layer
substrate
liquid crystal
hole
colored layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000158736A
Other languages
Japanese (ja)
Other versions
JP2001337347A5 (en
Inventor
Nobuko Fukuoka
暢子 福岡
Kiyoshi Shobara
潔 庄原
Daisuke Miyazaki
大輔 宮崎
Hitoshi Hado
仁 羽藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000158736A priority Critical patent/JP2001337347A/en
Publication of JP2001337347A publication Critical patent/JP2001337347A/en
Publication of JP2001337347A5 publication Critical patent/JP2001337347A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress a display defect when a color filter is formed on an active matrix substrate. SOLUTION: An Ar reverse sputtering having <=8,000 J energy is performed to colored layers 6a-6c in which through holes 7 are formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置およ
びその製造方法に関し、特に、カラーフィルタ(着色層
ともいう)がアクティブマトリクス基板上に積層された
液晶表示装置およびその製造方法に適用して好適なもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the same, and more particularly, to a liquid crystal display device having a color filter (also referred to as a colored layer) laminated on an active matrix substrate and a method of manufacturing the same. It is suitable.

【0002】[0002]

【従来の技術】従来の液晶表示装置では、配向膜が形成
された2枚の電極基板が、配向膜が対向するように所定
の間隔で配置され、これら2枚の電極基板の間に液晶層
が設けられている。これら2枚の電極基板は、その周辺
領域に配置されたシール材および封止材により貼り合わ
され、粒子状スペーサまたはフォトリソグラフィー法に
より形成された樹脂からなるスペーサ柱をこれら2枚の
電極基板の間に配置することにより、これら2枚の電極
基板の間隔が一定に保持されている。
2. Description of the Related Art In a conventional liquid crystal display device, two electrode substrates having an alignment film formed thereon are arranged at a predetermined interval so that the alignment films are opposed to each other, and a liquid crystal layer is interposed between the two electrode substrates. Is provided. These two electrode substrates are bonded together by a sealing material and a sealing material disposed in a peripheral region thereof, and a spacer pillar made of a particulate spacer or a resin formed by photolithography is interposed between the two electrode substrates. , The distance between these two electrode substrates is kept constant.

【0003】液晶表示装置にカラー表示させる場合、赤
色R、緑色G、青色Bからなる着色層が電極基板の一方
に配置され、樹脂からなる透明保護膜が必要に応じて着
色層上やスイッチング素子を有する基板上に形成され
る。
When a color display is performed on a liquid crystal display device, a colored layer composed of red R, green G, and blue B is disposed on one of the electrode substrates, and a transparent protective film made of a resin is provided on the colored layer or the switching element as necessary. Formed on a substrate having

【0004】ここで、対向基板との合わせずれの影響を
防止して、開口率を増加させるため、アクティブマトリ
クス基板上に着色層を形成することが行われている。
Here, in order to prevent the influence of misalignment with the counter substrate and increase the aperture ratio, a colored layer is formed on the active matrix substrate.

【0005】この構成では、アクティブマトリクス基板
上に形成されるスイッチング素子と、アクティブマトリ
クス基板上に形成される画素電極との間に着色層が設け
られ、スイッチング素子と画素電極との導通を確保する
ために、着色層にはスルーホールが形成される。
[0005] In this configuration, a coloring layer is provided between the switching element formed on the active matrix substrate and the pixel electrode formed on the active matrix substrate to ensure conduction between the switching element and the pixel electrode. Therefore, through holes are formed in the colored layer.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、着色層
にスルーホールを形成することにより、スイッチング素
子と画素電極との導通を確保する方法では、着色層材料
がスルーホールに残渣として残ると、コンタクト不良が
発生し、表示不良となるという問題があった。
However, in the method of forming a through hole in the colored layer to ensure conduction between the switching element and the pixel electrode, if the material of the colored layer remains in the through hole as a residue, the contact failure occurs. This causes a problem of display failure.

【0007】さらに、着色層をアクティブマトリクス基
板上に積層すると、配向膜や液晶層と直接接する着色層
材料に起因して、表示むらや焼き付きが発生するという
問題もあった。
Further, when a colored layer is laminated on an active matrix substrate, there is a problem that display unevenness and image sticking occur due to a colored layer material which is in direct contact with an alignment film and a liquid crystal layer.

【0008】そこで、本発明の目的は、カラーフィルタ
をアクティブマトリクス基板上に形成する場合の表示不
良を抑制することが可能な液晶表示装置およびその製造
方法を提供することである。
An object of the present invention is to provide a liquid crystal display device capable of suppressing display defects when a color filter is formed on an active matrix substrate, and a method of manufacturing the same.

【0009】[0009]

【課題を解決するための手段】上述した課題を解決する
ために、請求項1記載の本発明によれば、信号線と走査
線との交差位置に対応してスイッチング素子をアレイ基
板上に形成する工程と、前記スイッチング素子の少なく
とも一部を覆うようにして、前記スイッチング素子上に
着色層を形成する工程と、前記着色層にスルーホールを
形成する工程と、前記スルーホールが形成された着色層
に対し、エネルギーが8000J以下の逆スパッタを行
う工程と、前記スルーホールが形成された着色層上に画
素電極を形成する工程と、前記アレイ基板と対向する対
向基板を所定の間隔で配置する工程と、前記アレイ基板
と前記対向基板との間に液晶を封入する工程とを備える
ことを特徴とする。
According to the first aspect of the present invention, a switching element is formed on an array substrate corresponding to an intersection between a signal line and a scanning line. Forming a colored layer on the switching element so as to cover at least a part of the switching element; forming a through hole in the colored layer; and coloring the through hole. A step of performing reverse sputtering with an energy of 8000 J or less on the layer, a step of forming a pixel electrode on the colored layer in which the through-hole is formed, and disposing a counter substrate facing the array substrate at a predetermined interval. And a step of sealing liquid crystal between the array substrate and the counter substrate.

【0010】これにより、逆スパッタによる着色層の分
解を抑制しつつ、スルーホールに残渣として残った着色
層材料を除去することが可能となるとともに、着色層の
含まれる不純物が配向膜や液晶層に溶出することを抑制
することが可能となり、コンタクト不良を低減すること
が可能となるとともに、配向むらや焼き付け現象の発生
を低減することが可能となる。
[0010] This makes it possible to remove the coloring layer material remaining as a residue in the through hole while suppressing the decomposition of the coloring layer due to reverse sputtering, and to remove impurities contained in the coloring layer from the alignment film and the liquid crystal layer. It is possible to suppress the elution of the sapphire, and it is possible to reduce the contact failure, and it is possible to reduce the occurrence of the uneven alignment and the burning phenomenon.

【0011】また、請求項3記載の発明によれば、信号
線と走査線との交差位置に対応してスイッチング素子が
マトリクス状に形成されたアクティブマトリクス基板
と、前記スイッチング素子の少なくとも一部を覆うよう
にして形成された着色層と、前記着色層に形成されたス
ルーホールと、前記スルーホールが形成された着色層に
対し、エネルギーが8000J以下の逆スパッタを行う
ことにより形成された表面改質層と、前記着色層上に積
層され、前記スルーホールを介して前記スイッチング素
子と電気的に接続された画素電極と、前記アクティブマ
トリクス基板に対し、所定の間隔で対向配置された対向
基板と、前記アクティブマトリクス基板と前記対向基板
とを前記所定の間隔で保持するスペーサと、前記アクテ
ィブマトリクス基板と前記対向基板との間に設けられた
液晶層とを備えることを特徴とする。
According to the third aspect of the present invention, an active matrix substrate in which switching elements are formed in a matrix corresponding to intersections between signal lines and scanning lines, and at least a part of the switching elements are provided. The surface layer formed by performing reverse sputtering with an energy of 8000 J or less on the colored layer formed so as to cover, the through hole formed in the colored layer, and the colored layer formed with the through hole. And a pixel electrode laminated on the coloring layer and electrically connected to the switching element through the through hole, and a counter substrate disposed to face the active matrix substrate at a predetermined interval. A spacer for holding the active matrix substrate and the counter substrate at the predetermined interval, and the active matrix substrate Characterized in that it comprises a liquid crystal layer provided between the counter substrate.

【0012】これにより、着色層の含まれる不純物が配
向膜や液晶層に溶出することを抑制しつつ、スルーホー
ルに残渣として残った着色層材料を除去することが可能
となるとともに、着色層の表面改質を行って、着色層上
に形成される画素電極の密着性や加工性を向上させるこ
とが可能となり、着色層をアクティブマトリクス基板上
に形成する際の表示不良を抑制することが可能となる。
This makes it possible to remove the coloring layer material remaining as a residue in the through hole while suppressing the impurities contained in the coloring layer from being eluted into the alignment film and the liquid crystal layer. By performing surface modification, it is possible to improve the adhesion and processability of the pixel electrode formed on the colored layer, and it is possible to suppress display defects when the colored layer is formed on the active matrix substrate. Becomes

【0013】[0013]

【発明の実施の形態】以下、本発明の一実施形態に係わ
る液晶表示装置について図面を参照しながら説明する。
図1は、本発明の一実施形態に係わる液晶表示装置の概
略構成を示す断面図である。図1において、TFTアレ
イ基板1は、ガラス基板4上に形成されたスイッチング
素子5を備え、スイッチング素子5上には、着色層6a
〜6cが形成されている。ここで、着色層6aは青色
B、着色層6bは緑色G、着色層6cは赤色Rであり、
着色層6bの端が着色層6aおよび着色層6cで覆われ
ている。また、着色層6a〜6cの着色層材料には、例
えば、紫外線硬化型アクリル樹脂を用いる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a liquid crystal display according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a sectional view illustrating a schematic configuration of a liquid crystal display device according to an embodiment of the present invention. In FIG. 1, a TFT array substrate 1 includes a switching element 5 formed on a glass substrate 4, and a colored layer 6a is provided on the switching element 5.
To 6c are formed. Here, the colored layer 6a is blue B, the colored layer 6b is green G, the colored layer 6c is red R,
The end of the coloring layer 6b is covered with the coloring layer 6a and the coloring layer 6c. For the coloring layer material of the coloring layers 6a to 6c, for example, an ultraviolet curable acrylic resin is used.

【0014】着色層6a〜6cには、スイッチング素子
5の配置位置に対応してスルーホール7が形成され、ス
ルーホール7が形成された着色層6a〜6c上には、画
素電極8が形成されている。また、画素電極8上には、
画素電極8および着色層6a〜6cを覆うようにして、
配向膜9が形成されている。
Through holes 7 are formed in the colored layers 6a to 6c corresponding to the positions of the switching elements 5, and pixel electrodes 8 are formed on the colored layers 6a to 6c in which the through holes 7 are formed. ing. Also, on the pixel electrode 8,
So as to cover the pixel electrode 8 and the colored layers 6a to 6c,
An alignment film 9 is formed.

【0015】一方、対向基板2は、ガラス基板10上に
形成された対向電極11を備え、対向電極11上には、
配向膜12が形成されている。
On the other hand, the counter substrate 2 includes a counter electrode 11 formed on a glass substrate 10, and the counter electrode 11 has
An alignment film 12 is formed.

【0016】ここで、画素電極8および対向電極11
は、例えば、ITO膜などの透明電極を用いることがで
きる。また、配向膜9、12の配向膜材料には、例え
ば、ポリイミドを用いることができる。
Here, the pixel electrode 8 and the counter electrode 11
For example, a transparent electrode such as an ITO film can be used. In addition, as an alignment film material of the alignment films 9 and 12, for example, polyimide can be used.

【0017】TFTアレイ基板1と対向基板2とは、配
向膜9、12が互いに向き合うようにして対向配置さ
れ、TFTアレイ基板1と対向基板2との間に配置され
たスペーサ13により所定の間隔で保持されている。
The TFT array substrate 1 and the opposing substrate 2 are opposed to each other so that the alignment films 9 and 12 face each other, and a predetermined distance is provided by a spacer 13 disposed between the TFT array substrate 1 and the opposing substrate 2. Is held in.

【0018】ここで、スペーサ13は、例えば、ビーズ
状スペーサまたはフォトリソグラフィー法により形成さ
れた樹脂系スペーサ柱を用いることができる。
Here, as the spacer 13, for example, a bead-shaped spacer or a resin-based spacer pillar formed by a photolithography method can be used.

【0019】TFTアレイ基板1と対向基板2との間の
隙間には、液晶層3が形成され、TFTアレイ基板1と
対向基板2との間に設けられたシール材14によりシー
ルされている。このシール材14は、液晶注入口を除く
基板外周を囲むように配置され、TFTアレイ基板1と
対向基板2とを接着する。また、液晶注入口には、封止
材が塗布されている。ここで、シール材14のシール材
料には、例えば、熱硬化型エポキシ系接着剤を用いるこ
とができる。
A liquid crystal layer 3 is formed in a gap between the TFT array substrate 1 and the opposing substrate 2 and is sealed by a sealing material 14 provided between the TFT array substrate 1 and the opposing substrate 2. The sealing material 14 is arranged so as to surround the outer periphery of the substrate except for the liquid crystal injection port, and adheres the TFT array substrate 1 to the counter substrate 2. A sealing material is applied to the liquid crystal injection port. Here, as a sealing material of the sealing material 14, for example, a thermosetting epoxy-based adhesive can be used.

【0020】図2(a)は、図1のTFTアレイ基板1
の着色層6bに対応する部分の概略構成を示す上面図、
図2(b)は、図2(a)のA−A線で切断した断面図
である。図2において、ガラス基板4上には、走査線2
1aが配置され、走査線21aにはゲート電極21bが
接続されている。ここで、走査線21aおよびゲート電
極21bは、例えば、MoW(モリブデン・タングステ
ン)膜を用いることができる。
FIG. 2A shows the TFT array substrate 1 of FIG.
Top view showing a schematic configuration of a portion corresponding to the colored layer 6b of FIG.
FIG. 2B is a cross-sectional view taken along line AA in FIG. In FIG. 2, a scanning line 2 is provided on a glass substrate 4.
1a is arranged, and a gate electrode 21b is connected to the scanning line 21a. Here, for the scanning line 21a and the gate electrode 21b, for example, a MoW (molybdenum / tungsten) film can be used.

【0021】走査線21aおよびゲート電極21b上に
は、ゲート絶縁膜22が形成され、ゲート絶縁膜22上
にはアモルファスシリコン層23が形成されている。ア
モルファスシリコン層23は、ゲート電極21bの配置
位置に対応するチャネル層23aおよびその両側のn
拡散層23b、23cを有している。そして、n拡散
層23b上には、ソース電極25が形成され、n拡散
層23c上には、ドレイン電極24bが形成され、ドレ
イン電極24bは信号線24aに接続されている。ここ
で、ソース電極25、ドレイン電極24bおよび信号線
24aは、例えば、3層構造のMo/Al/Mo膜を用
いることができる。
A gate insulating film 22 is formed on the scanning line 21a and the gate electrode 21b, and an amorphous silicon layer 23 is formed on the gate insulating film 22. The amorphous silicon layer 23 includes a channel layer 23a corresponding to the arrangement position of the gate electrode 21b and n + on both sides thereof.
It has diffusion layers 23b and 23c. Then, on the n + diffusion layer 23b, the source electrode 25 is formed, on the n + diffusion layer 23c, the drain electrode 24b are formed, the drain electrode 24b is connected to a signal line 24a. Here, as the source electrode 25, the drain electrode 24b, and the signal line 24a, for example, a three-layer Mo / Al / Mo film can be used.

【0022】ゲート電極21b、ゲート絶縁膜22、チ
ャネル層23a、n拡散層23b、23c、ソース電
極25およびドレイン電極24bは、図1のスイッチン
グ素子5として機能するTFT(薄膜トランジスタ)を
構成し、走査線21aおよび信号線24aは交差して配
置される。そして、この走査線21aおよび信号線24
aの交差位置に対応して、スイッチング素子5がマトリ
ックス状に配置されている。
The gate electrode 21b, gate insulating film 22, channel layer 23a, n + diffusion layers 23b and 23c, source electrode 25 and drain electrode 24b constitute a TFT (thin film transistor) functioning as the switching element 5 in FIG. The scanning line 21a and the signal line 24a are arranged to intersect. The scanning line 21a and the signal line 24
The switching elements 5 are arranged in a matrix corresponding to the intersections of a.

【0023】このスイッチング素子5上には、保護膜2
6を介して着色層6bが形成されている。この着色層6
bは、ストライプ状に配置されるとともに、着色層6b
には、ソース電極25の配置位置に対応して、スルーホ
ール7が形成されている。着色層6b上には、スイッチ
ング素子5に対応して画素電極8が設けられ、この画素
電極8はスルーホール7を介しソース電極25と接続さ
れている。
On the switching element 5, a protective film 2
A colored layer 6b is formed through the layer 6. This colored layer 6
b are arranged in a stripe pattern and the colored layer 6b
, Through holes 7 are formed corresponding to the arrangement positions of the source electrodes 25. On the coloring layer 6b, a pixel electrode 8 is provided corresponding to the switching element 5, and the pixel electrode 8 is connected to the source electrode 25 via the through hole 7.

【0024】ここで、スルーホール7が形成された着色
層6a〜6cにはAr逆スパッタが行われ、Ar逆スパ
ッタのパワーを5000W/m以下に制御する。これ
により、スルーホール不良の発生を抑制し、かつ、着色
層6a〜6cからの不純物の溶出を防止して、配向むら
や焼き付け現象などの表示むらの発生を抑制することが
できる。
Here, Ar reverse sputtering is performed on the colored layers 6a to 6c in which the through holes 7 are formed, and the power of the Ar reverse sputtering is controlled to 5000 W / m 2 or less. Thereby, it is possible to suppress the occurrence of defective through-holes and to prevent the elution of impurities from the coloring layers 6a to 6c, thereby suppressing the occurrence of display unevenness such as uneven alignment and printing.

【0025】図3は、本発明の一実施形態に係わる液晶
表示装置の不良に関するAr逆スパッタエネルギー依存
性を示すグラフである。ここで、一般にスルーホールの
残渣を取り除く効果があると認められている紫外線の照
射を逆スパッタ前に行い、その照射条件を変えて、実験
を行った。
FIG. 3 is a graph showing the dependence of the failure of the liquid crystal display device on the reverse sputtering energy of Ar according to the embodiment of the present invention. Here, an experiment was performed by irradiating ultraviolet rays, which are generally recognized as having an effect of removing residues from through holes, before reverse sputtering, and changing the irradiation conditions.

【0026】図3(a)〜(c)において、紫外線を照
射しない場合は、Ar逆スパッタエネルギーを6000
J以上とすると、スルーホールの残渣を取り除くことが
できる。一方、紫外線を照射すると、Ar逆スパッタエ
ネルギーがより小さくても、スルーホールの残渣を取り
除くことができる。例えば、紫外線を500mJ/cm
照射した場合、Ar逆スパッタエネルギーは4000
J以上でよい。
In FIGS. 3A to 3C, when no ultraviolet light is irradiated, the Ar reverse sputtering energy is set to 6000.
By setting J or more, the residue of the through hole can be removed. On the other hand, irradiation with ultraviolet light can remove through-hole residues even if the Ar reverse sputtering energy is smaller. For example, ultraviolet rays of 500 mJ / cm
When 2 irradiations are performed, the Ar reverse sputtering energy is 4000
It may be J or more.

【0027】一方、図3(d)〜(i)において、Ar
逆スパッタエネルギーを8000J以上とすると、配向
むら、焼き付きおよび不純物量が急激に増加する。
On the other hand, in FIGS.
When the reverse sputtering energy is 8000 J or more, uneven alignment, image sticking and the amount of impurities rapidly increase.

【0028】ここで、着色層材料など液晶層または配向
膜と直接接する材料に起因する表示むらは、着色層の中
の有機不純物が液晶層や配向膜中に溶出し、その結果、
配向むらや焼き付け現象などが発生するためであること
が分かった。すなわち、アルキル酸、フェニルカルボン
酸、フェニルカルボン酸誘導体、フェニレンジカルボン
酸、フェニレンジカルボン酸誘導体、アルキルアミン、
アニリン、アニリン誘導体、フェニレンジアミン、フェ
ニレンジアミン誘導体、フエニレンアミンカルボン酸、
フェニレンアミンカルボン酸誘導体、アルキルイミドな
どの有機不純物が着色層に含まれており、これが原因で
あることが分かった。
Here, display unevenness caused by a material which is in direct contact with the liquid crystal layer or the alignment film, such as a color layer material, is caused by the fact that organic impurities in the color layer are eluted into the liquid crystal layer or the alignment film.
It has been found that this is due to the occurrence of uneven alignment and a printing phenomenon. That is, alkyl acids, phenylcarboxylic acids, phenylcarboxylic acid derivatives, phenylenedicarboxylic acids, phenylenedicarboxylic acid derivatives, alkylamines,
Aniline, aniline derivative, phenylenediamine, phenylenediamine derivative, phenyleneamine carboxylic acid,
Organic impurities such as a phenyleneamine carboxylic acid derivative and an alkyl imide were contained in the colored layer, which was found to be the cause.

【0029】さらに、これらの不純物は、着色層の中で
も顔料に多く含まれることが分かった。例えば、液晶表
示装置のカラーフィルタの緑色着色材料に用いられる顔
料は、G7やG86の顔料であるが、これらには、上記
のような不純物が多く含まれる。
Further, it was found that these impurities are contained in the pigment in the colored layer in a large amount. For example, the pigment used for the green coloring material of the color filter of the liquid crystal display device is a pigment of G7 or G86, which contains many impurities as described above.

【0030】さらに、これを着色ペーストに分散する際
の分散剤にも多くの不純物が含まれる。さらには、上記
の顔料や分散剤は、高温時やアルカリへの接触、あるい
は紫外線への暴露によって分解し、上記の有機不純物を
発生することが分かった。これらはAr逆スパッタのエ
ネルギーを強くすることでより酷くなる。この結果、A
r逆スパッタエネルギーを8000J以下とすることに
より、配向むら、焼き付きおよび不純物量の増加を抑制
することができる。
Further, the dispersant for dispersing this in the colored paste also contains many impurities. Furthermore, it was found that the above-mentioned pigments and dispersants were decomposed at high temperatures, by contact with alkalis, or by exposure to ultraviolet rays, to generate the above-mentioned organic impurities. These become more severe by increasing the energy of Ar reverse sputtering. As a result, A
By setting the r reverse sputtering energy to 8000 J or less, uneven alignment, image sticking, and an increase in the amount of impurities can be suppressed.

【0031】図3の結果を総合して判断すると、Ar逆
スパッタエネルギーを8000J以下とすることによ
り、スルーホール不良の発生を抑制し、かつ、配向むら
や焼き付き現象などの表示むらの発生を抑制することが
できる。
Judging from the results shown in FIG. 3, by making the Ar reverse sputtering energy 8000 J or less, the occurrence of through-hole defects is suppressed, and the occurrence of display unevenness such as uneven alignment and image sticking is suppressed. can do.

【0032】一方、紫外線を大量に照射すると、スルー
ホール不良の抑制には効果があるが、TFTのしきい値
が経時変化を起こす原因となるので、紫外線とAr逆ス
パッタの併用による処理が望ましい。
On the other hand, irradiating a large amount of ultraviolet rays is effective in suppressing through-hole defects, but causes a temporal change in the threshold value of the TFT. Therefore, it is desirable to use a combination of ultraviolet rays and Ar reverse sputtering. .

【0033】以下、本発明の一実施形態に係わる液晶表
示装置の製造方法について説明する。
Hereinafter, a method for manufacturing a liquid crystal display device according to an embodiment of the present invention will be described.

【0034】TFTアレイ基板1の製造では、0.8μ
m程度の厚みのモリブデン・タングステン膜をスパッタ
リング法によりガラス基板4上に堆積し、フォトリソグ
ラフィー技術を用いて、このモリブデン・タングステン
膜をパータニングすることにより、走査線21aおよび
ゲート電極21bを形成する。
In manufacturing the TFT array substrate 1, 0.8 μm
A scanning line 21a and a gate electrode 21b are formed by depositing a molybdenum / tungsten film having a thickness of about m on the glass substrate 4 by a sputtering method and patterning the molybdenum / tungsten film using a photolithography technique.

【0035】次に、走査線21aおよびゲート電極21
bの形成されたガラス基板4上にゲート絶縁膜22を形
成する。このゲート絶縁膜22は、例えば、プラズマC
VDなどによる酸化シリコン膜または窒化シリコン膜を
用いることができる。
Next, the scanning line 21a and the gate electrode 21
A gate insulating film 22 is formed on the glass substrate 4 on which b is formed. The gate insulating film 22 is made of, for example, plasma C
A silicon oxide film or a silicon nitride film by VD or the like can be used.

【0036】次に、走査線21aおよびゲート電極21
bの形成されたガラス基板4上に、アモルファス・シリ
コン膜をプラズマCVD法により堆積し、このアモルフ
ァス・シリコン膜をパターニングすることにより、アモ
ルファスシリコン層23を形成する。そして、ゲート電
極21bの両側のアモルファスシリコン層23に、砒素
や燐などをイオン注入することにより、チャネル層23
aの両側にn拡散層23b、23cを形成する。
Next, the scanning line 21a and the gate electrode 21
An amorphous silicon film is deposited on the glass substrate 4 on which b is formed by a plasma CVD method, and the amorphous silicon film is patterned to form an amorphous silicon layer 23. Then, arsenic, phosphorus, or the like is ion-implanted into the amorphous silicon layer 23 on both sides of the gate electrode 21b, thereby forming the channel layer 23.
The n + diffusion layers 23b and 23c are formed on both sides of “a”.

【0037】次に、Moくモリブデン)、Alくアルミ
ニウム)、Moくモリブデン)を順次堆積し、これらを
パータニングすることにより、ソース電極25、ドレイ
ン電極24bおよび信号線24aを形成する。
Next, molybdenum (Mo), aluminum (Al) and molybdenum (Mo) are sequentially deposited and patterned to form a source electrode 25, a drain electrode 24b and a signal line 24a.

【0038】次に、ソース電極25、ドレイン電極24
bおよび信号線24aが形成されたガラス基板4上に、
紫外線硬化型アクリル系緑色レジスト液をスピンコート
する。続いて、約90℃で約5分間プリベークし、所定
のフォトマスクパターンを用いて、150mJ/cm
の強度の紫外線により露光する。なお、このフォトマス
クパターンは、緑色着色層6bに対応するストライプ形
状パターンと、スルーホール7を形成するための直径1
5μmの円形状パターンを有している。続いて、約0.
1重量%のTMAH(テトラメチルアンモニウムハイド
ライド)水溶液を用いて約60秒間現像する。そして、
水洗い後、約200℃で1時間ほどポストベークするこ
とにより、スルーホール7を有する緑色着色層6bを形
成する。
Next, the source electrode 25 and the drain electrode 24
b and the glass substrate 4 on which the signal line 24a is formed,
A UV-curable acrylic green resist solution is spin-coated. Subsequently, pre-baking is performed at about 90 ° C. for about 5 minutes, and 150 mJ / cm 2 using a predetermined photomask pattern.
Exposure with ultraviolet light of intensity. The photomask pattern has a stripe pattern corresponding to the green coloring layer 6b and a diameter of 1 mm for forming the through hole 7.
It has a circular pattern of 5 μm. Subsequently, about 0.
Develop with a 1% by weight aqueous solution of TMAH (tetramethylammonium hydride) for about 60 seconds. And
After washing with water, post-baking is performed at about 200 ° C. for about 1 hour to form a green colored layer 6 b having through holes 7.

【0039】続いて、青色着色層6a、赤色着色層6c
も同様の工程で形成する。この際、、緑色着色層6bの
パターンの端が青色着色層6aおよび赤色着色層6cで
覆われている構成とする。これは、各着色層6a〜6c
を加工する際に用いる露光マスクを適合するように作製
することで達成できる。
Subsequently, the blue coloring layer 6a and the red coloring layer 6c
Is formed in a similar process. At this time, the end of the pattern of the green coloring layer 6b is covered with the blue coloring layer 6a and the red coloring layer 6c. This is because each of the colored layers 6a to 6c
It can be achieved by manufacturing an exposure mask used for processing the silicon so as to be suitable.

【0040】次に、紫外線を500mJ/cm照射す
る。
Next, an ultraviolet ray is irradiated at 500 mJ / cm 2 .

【0041】次に、通常の方法を用いて、Arガスの逆
スパッタを200W×20秒=4000Jで行う。
Next, reverse sputtering of Ar gas is performed at 200 W × 20 seconds = 4000 J using a usual method.

【0042】次に、保護膜26として酸化シリコン膜な
どをプラズマCVDなどにより形成し、スパッタリング
法によりITO膜を着色層24上に堆積する。そして、
このITO膜をパタニングすることにより、画素電極8
を形成する。
Next, a silicon oxide film or the like is formed as the protective film 26 by plasma CVD or the like, and an ITO film is deposited on the coloring layer 24 by a sputtering method. And
By patterning this ITO film, the pixel electrode 8
To form

【0043】次に、ポリイミドからなる配向膜材料を基
板全面に塗布し、配向処理を施すことにより、配向膜9
を形成する。
Next, an alignment film material made of polyimide is applied to the entire surface of the substrate, and is subjected to an alignment treatment.
To form

【0044】次に、対向基板2の製造では、ガラス基板
10上にスパッタ法によりITO膜を約100nmの厚
さに堆積して対向電極11を形成し、続いて、ポリイミ
ドからなる配向膜材料を基板全面に塗布し、配向処理を
施すことにより、配向膜12を形成する。
Next, in the manufacture of the opposing substrate 2, an ITO film is deposited on the glass substrate 10 to a thickness of about 100 nm by sputtering to form the opposing electrode 11, and then an alignment film material made of polyimide is applied. The alignment film 12 is formed by coating the entire surface of the substrate and performing an alignment process.

【0045】次に、対向基板2の配向膜12の面上に、
直径約5μmの粒状スペーサ13を1平方mmあたり約
100個の割合で散布する。続いて、所定の大きさを有
するファイバが混入されたシール材14を、液晶注入用
の注入口を除き、対向基板2の外周周辺部に塗布する。
Next, on the surface of the alignment film 12 of the counter substrate 2,
The granular spacers 13 having a diameter of about 5 μm are sprayed at a rate of about 100 pieces per 1 mm 2. Subsequently, a sealing material 14 in which a fiber having a predetermined size is mixed is applied to the periphery of the counter substrate 2 except for an injection port for injecting liquid crystal.

【0046】次に、この対向基板2とTFTアレイ基板
1とをシール材14を介して貼り合わせることにより、
空状態のセルを形成する。
Next, the opposing substrate 2 and the TFT array substrate 1 are bonded to each other with a sealing material 14 interposed therebetween.
Form an empty cell.

【0047】次に、カイラル材が添加されたネマティッ
ク液晶材料を、注入口からセル内に真空注入することに
より、液晶層3を形成する。そして、ネマティック液晶
材料の注入後、封止材としての紫外線硬化樹脂を用いて
注入口を封止する。
Next, the liquid crystal layer 3 is formed by vacuum-injecting a nematic liquid crystal material to which the chiral material has been added into the cell from the injection port. Then, after the nematic liquid crystal material is injected, the injection port is sealed using an ultraviolet curable resin as a sealing material.

【0048】次に、セルの両側にそれぞれ偏光板を配置
する。
Next, a polarizing plate is arranged on each side of the cell.

【0049】このようにして作製された液晶表示素子
は、スルーホール不良がなく、かつ、着色層からの不純
物の溶出が抑制され、配向むらや焼き付きなどの表示む
らが低減される。
The thus manufactured liquid crystal display element has no through-hole defect, suppresses elution of impurities from the colored layer, and reduces display unevenness such as uneven alignment and image sticking.

【0050】なお、上に述べた例では、2枚の基板間を
一定の間隔に保つためのスペーサとして、粒状スペーサ
を基板上に散布する方法をとったが、基板上に樹脂層を
所定膜厚、所定形状にパターン形成し、スペーサとして
用いるようにしてもよい。この際、その樹脂層として、
上記の着色層を積層して形成する方法や、着色層とは別
に透明または、黒色の材料を用いるようにしてもよい。
また、これらは感光性材料を用いるか、または非感光性
材料の場合には、感光性レジストを用いてエッチングす
ることにより形成することができる。
In the above-described example, a method is used in which granular spacers are scattered on the substrates as spacers for keeping a constant distance between the two substrates. A pattern having a predetermined thickness and thickness may be used as a spacer. At this time, as the resin layer,
A method in which the above colored layers are stacked and formed, or a transparent or black material may be used separately from the colored layers.
Further, these can be formed by using a photosensitive material or, in the case of a non-photosensitive material, by etching using a photosensitive resist.

【0051】[0051]

【発明の効果】以上説明したように、本発明によれば、
カラーフィルタをアクティブマトリクス基板上に形成す
る場合のスルーホール不良を低減することが可能となる
とともに、着色層からの不純物の溶出を抑制し、配向む
らや焼き付きなどの表示むらを抑制することが可能とな
る。
As described above, according to the present invention,
It is possible to reduce through-hole defects when a color filter is formed on an active matrix substrate, suppress elution of impurities from the colored layer, and suppress display unevenness such as uneven alignment and burn-in. Becomes

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係わる液晶表示装置の概
略構成を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a schematic configuration of a liquid crystal display device according to an embodiment of the present invention.

【図2】図2(a)は、本発明の一実施形態に係わるア
クティブマトリクス基板の概略構成を示す上面図、図2
(b)は、図2(a)のA−A線で切断した断面図であ
る。
FIG. 2A is a top view showing a schematic configuration of an active matrix substrate according to one embodiment of the present invention, and FIG.
FIG. 2B is a sectional view taken along line AA in FIG.

【図3】本発明の一実施形態に係わる液晶表示装置の不
良に関する逆スパッタエネルギー依存性を示すグラフで
ある。
FIG. 3 is a graph showing the dependence of a defect of a liquid crystal display device on reverse sputter energy according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 TFTアレイ基板 2 対向基板 3 液晶 4、10 ガラス基板 5 スイッチング素子 6a〜6c カラーフィルタ 7 スルーホール 8 画素電極 9、12 配向膜 11 対向電極 13 スペーサ 14 シール材 21a 走査線 21b ゲート電極 22 ゲート絶縁膜 23 アモルファスシリコン層 23a チャネル層 23b、23c n拡散層 24a 信号線 24b ドレイン電極 25 ソース電極 26 保護膜DESCRIPTION OF SYMBOLS 1 TFT array substrate 2 Counter substrate 3 Liquid crystal 4, 10 Glass substrate 5 Switching element 6a-6c Color filter 7 Through hole 8 Pixel electrode 9, 12 Alignment film 11 Counter electrode 13 Spacer 14 Seal material 21a Scanning line 21b Gate electrode 22 Gate insulation Film 23 amorphous silicon layer 23a channel layer 23b, 23cn + diffusion layer 24a signal line 24b drain electrode 25 source electrode 26 protective film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮崎 大輔 埼玉県深谷市幡羅町1丁目9番2号 株式 会社東芝深谷工場内 (72)発明者 羽藤 仁 埼玉県深谷市幡羅町1丁目9番2号 株式 会社東芝深谷工場内 Fターム(参考) 2H091 FA02Y FC10 FC26 FD04 FD24 GA13 LA11 LA15 LA16 2H092 JA26 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB51 JB56 KA05 KA07 KA16 KA18 KB14 MA05 MA08 MA13 MA19 MA27 MA35 MA37 MA41 NA18 NA25 NA27 NA29 PA03 PA04 PA08 QA07 5C094 AA02 AA31 AA42 BA03 BA43 CA19 CA24 DA13 EA04 EA05 EA07 EB02 ED03  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Daisuke Miyazaki 1-9-2 Hara-cho, Fukaya-shi, Saitama Prefecture Inside the Toshiba Fukaya Plant (72) Inventor Jin Hitoshi 1-9-1-2 Harara-cho, Fukaya-shi, Saitama No. F-term in the Toshiba Fukaya Factory (reference) 2H091 FA02Y FC10 FC26 FD04 FD24 GA13 LA11 LA15 LA16 2H092 JA26 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB51 JB56 KA05 KA07 KA16 KA18 MA13 MA05 MA08 MA08 NA25 NA27 NA29 PA03 PA04 PA08 QA07 5C094 AA02 AA31 AA42 BA03 BA43 CA19 CA24 DA13 EA04 EA05 EA07 EB02 ED03

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 信号線と走査線との交差位置に対応して
スイッチング素子をアレイ基板上に形成する工程と、 前記スイッチング素子の少なくとも一部を覆うようにし
て、前記スイッチング素子上に着色層を形成する工程
と、 前記着色層にスルーホールを形成する工程と、 前記スルーホールが形成された着色層に対し、エネルギ
ーが8000J以下の逆スパッタを行う工程と、 前記スルーホールが形成された着色層上に画素電極を形
成する工程と、 前記アレイ基板と対向する対向基板を所定の間隔で配置
する工程と、 前記アレイ基板と前記対向基板との間に液晶を封入する
工程とを備えることを特徴とする液晶表示装置の製造方
法。
A step of forming a switching element on an array substrate corresponding to an intersection of a signal line and a scanning line; and a coloring layer on the switching element so as to cover at least a part of the switching element. Forming a through-hole in the colored layer; performing reverse sputtering with an energy of 8000 J or less on the colored layer in which the through-hole is formed; and coloring the formed through-hole. Forming a pixel electrode on a layer, arranging a counter substrate facing the array substrate at a predetermined interval, and enclosing liquid crystal between the array substrate and the counter substrate. A method for manufacturing a liquid crystal display device characterized by the above-mentioned.
【請求項2】 前記着色層に紫外線を照射する工程を前
記逆スパッタを行う工程の前にさらに備えたことを特徴
とする請求項1記載の液晶表示装置の製造方法。
2. The method according to claim 1, further comprising the step of irradiating the colored layer with ultraviolet rays before the step of performing the reverse sputtering.
【請求項3】 前記逆スパッタはArにより行われるこ
とを特徴とする請求項1記載の液晶表示装置の製造方
法。
3. The method according to claim 1, wherein the reverse sputtering is performed by Ar.
【請求項4】 信号線と走査線との交差位置に対応して
スイッチング素子がマトリクス状に形成されたアクティ
ブマトリクス基板と、 前記スイッチング素子の少なくとも一部を覆うようにし
て形成された着色層と、 前記着色層に形成されたスルーホールと、 前記スルーホールが形成された着色層に対し、エネルギ
ーが8000J以下の逆スパッタを行うことにより形成
された表面改質層と、 前記着色層上に積層され、前記スルーホールを介して前
記スイッチング素子と電気的に接続された画素電極と、 前記アクティブマトリクス基板に対し、所定の間隔で対
向配置された対向基板と、 前記アクティブマトリクス基板と前記対向基板とを前記
所定の間隔で保持するスペーサと、 前記アクティブマトリクス基板と前記対向基板との間に
設けられた液晶層とを備えることを特徴とする液晶表示
装置。
4. An active matrix substrate in which switching elements are formed in a matrix corresponding to intersections between signal lines and scanning lines; and a coloring layer formed so as to cover at least a part of the switching elements. A through-hole formed in the colored layer; a surface-modified layer formed by performing reverse sputtering with an energy of 8000 J or less on the colored layer in which the through-hole is formed; and a laminate on the colored layer. A pixel electrode electrically connected to the switching element via the through hole; a counter substrate disposed to face the active matrix substrate at a predetermined interval; and the active matrix substrate and the counter substrate. A spacer for holding the substrate at the predetermined interval; and a spacer provided between the active matrix substrate and the counter substrate. A liquid crystal display device, comprising a liquid crystal layer.
JP2000158736A 2000-05-29 2000-05-29 Liquid crystal display device and method of manufacture thereof Pending JP2001337347A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000158736A JP2001337347A (en) 2000-05-29 2000-05-29 Liquid crystal display device and method of manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000158736A JP2001337347A (en) 2000-05-29 2000-05-29 Liquid crystal display device and method of manufacture thereof

Publications (2)

Publication Number Publication Date
JP2001337347A true JP2001337347A (en) 2001-12-07
JP2001337347A5 JP2001337347A5 (en) 2007-08-23

Family

ID=18663163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000158736A Pending JP2001337347A (en) 2000-05-29 2000-05-29 Liquid crystal display device and method of manufacture thereof

Country Status (1)

Country Link
JP (1) JP2001337347A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239125A (en) * 1986-04-11 1987-10-20 Toppan Printing Co Ltd Production of electrode plate for color display device
JPH0511274A (en) * 1991-07-01 1993-01-19 Toshiba Corp Liquid crystal display device
JPH10232409A (en) * 1996-12-18 1998-09-02 Nec Corp Thin film transistor array substrate and its manufacture
JPH11258630A (en) * 1998-03-13 1999-09-24 Toshiba Corp Manufacture of color liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239125A (en) * 1986-04-11 1987-10-20 Toppan Printing Co Ltd Production of electrode plate for color display device
JPH0511274A (en) * 1991-07-01 1993-01-19 Toshiba Corp Liquid crystal display device
JPH10232409A (en) * 1996-12-18 1998-09-02 Nec Corp Thin film transistor array substrate and its manufacture
JPH11258630A (en) * 1998-03-13 1999-09-24 Toshiba Corp Manufacture of color liquid crystal display device

Similar Documents

Publication Publication Date Title
JP4445077B2 (en) Active matrix type liquid crystal display device
JP4363723B2 (en) Liquid crystal display
KR20050004236A (en) Process for manufacturing liquid crystal display
JP2000122071A (en) Liquid crystal display element and production of liquid crystal display element
JP2007133412A (en) Liquid crystal display device and method of fabricating the same
US20170090232A1 (en) Display substrate, manufacturing method thereof and display device
JPH1039292A (en) Liquid crystal display element
JPH11109373A (en) Liquid crystal display element
JP2008139555A (en) Liquid crystal display device and its manufacturing method
JP2003186022A (en) Liquid crystal display device and its manufacturing method
US20200012137A1 (en) Substrate for display device, display device, and method of producing substrate for display device
KR100626347B1 (en) Method of manufacturing a TFT LCD pannel
US7696027B2 (en) Method of fabricating display substrate and method of fabricating display panel using the same
JPH03167524A (en) Color liquid crystal display device
JP2000338506A (en) Liquid crystal display device and its production
JP2001337347A (en) Liquid crystal display device and method of manufacture thereof
TWI344563B (en) Liquid crystal display unit and method for fabricating the same
JP2000187223A (en) Liquid crystal display device
JP2000147239A (en) Color filter substrate for liquid crystal display device, liquid crystal display device and their production
JPH034214A (en) Liquid crystal display device
WO2010086920A1 (en) Method for manufacturing display device
JP2000187229A (en) Liquid crystal display device
JPH1195202A (en) Active matrix type liquid crystal display device
JP2002341330A (en) Liquid crystal display device and manufacturing method for liquid crystal display device
KR100621608B1 (en) Method of manufacturing a TFT LCD pannel

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914