JP3127328B2 - 表示パネル - Google Patents
表示パネルInfo
- Publication number
- JP3127328B2 JP3127328B2 JP35979792A JP35979792A JP3127328B2 JP 3127328 B2 JP3127328 B2 JP 3127328B2 JP 35979792 A JP35979792 A JP 35979792A JP 35979792 A JP35979792 A JP 35979792A JP 3127328 B2 JP3127328 B2 JP 3127328B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- liquid crystal
- horizontal
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、画像表示装置であると
ころのマトリクス型液晶表示パネルに関する
ころのマトリクス型液晶表示パネルに関する
【０００２】
【従来の技術】映像等を表示する画像表示装置、特に液
晶表示パネルにおいては、液晶の“焼付き”防止のため
に、１水平ライン毎或いは１フレーム毎に極性反転させ
た映像信号により液晶への書き込みを行っている。
晶表示パネルにおいては、液晶の“焼付き”防止のため
に、１水平ライン毎或いは１フレーム毎に極性反転させ
た映像信号により液晶への書き込みを行っている。
【０００３】図７に従来の液晶パネルの駆動回路の一
例、及び図８にそのタイミングチャートを示す。
例、及び図８にそのタイミングチャートを示す。
【０００４】図中１は走査信号線、２は表示信号線、３
は垂直シフトレジスタ、４は水平シフトレジスタであ
り、ＣB は水平シフトレジスタ４の信号に応じてゲート
オンしたトランジスタを介して映像信号（Ｖｉｄｅｏ）
を蓄積する蓄積容量、ＣLC及びＣADD は各画素の液晶容
量及び付加容量、ＣF は表示信号線２の寄生容量であ
る。この型の液晶表示パネルにおいては、水平の画像信
号期間中（１Ｈの水平ブランキング以外の期間）にＶｉ
ｄｅｏ信号を各ＣB に順次蓄積し、次の水平ブランキン
グ期間に、１ライン（φＶn に相当）分の信号を同時に
φＶn に接続されている画素に書き込む。
は垂直シフトレジスタ、４は水平シフトレジスタであ
り、ＣB は水平シフトレジスタ４の信号に応じてゲート
オンしたトランジスタを介して映像信号（Ｖｉｄｅｏ）
を蓄積する蓄積容量、ＣLC及びＣADD は各画素の液晶容
量及び付加容量、ＣF は表示信号線２の寄生容量であ
る。この型の液晶表示パネルにおいては、水平の画像信
号期間中（１Ｈの水平ブランキング以外の期間）にＶｉ
ｄｅｏ信号を各ＣB に順次蓄積し、次の水平ブランキン
グ期間に、１ライン（φＶn に相当）分の信号を同時に
φＶn に接続されている画素に書き込む。
【０００５】この際、図８に示されるように、Ｖｉｄｅ
ｏ信号をＣB に蓄積する１Ｈの水平ブランキング以外の
期間を含んで、表示信号線２及び画素（ＣLC ，Ｃ
ADD ）を初期化電位ＶＲ１に固定している。これは、前
段のＶｉｄｅｏ信号の履歴が次段のＶｉｄｅｏ信号に影
響するのを防止するために行われるものであり、ＶＲ１
は極性反転されたＶｉｄｅｏ信号の中心、即ち、各画素
に接続されている画素電極に液晶を挟んで対向している
対向電極の電位となるように一定に保たれている。
ｏ信号をＣB に蓄積する１Ｈの水平ブランキング以外の
期間を含んで、表示信号線２及び画素（ＣLC ，Ｃ
ADD ）を初期化電位ＶＲ１に固定している。これは、前
段のＶｉｄｅｏ信号の履歴が次段のＶｉｄｅｏ信号に影
響するのを防止するために行われるものであり、ＶＲ１
は極性反転されたＶｉｄｅｏ信号の中心、即ち、各画素
に接続されている画素電極に液晶を挟んで対向している
対向電極の電位となるように一定に保たれている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来例のような表示信号線及び画素の初期化を行う場合、
画素への映像信号の書き込みに際し、以下のような信号
振幅の減衰が生ずる。
来例のような表示信号線及び画素の初期化を行う場合、
画素への映像信号の書き込みに際し、以下のような信号
振幅の減衰が生ずる。
【０００７】即ち、映像信号をＶvideo ，画素に書き込
まれる信号をＶpixel とすると、先述した各容量の存在
により、
まれる信号をＶpixel とすると、先述した各容量の存在
により、
【０００８】
【数１】 となる。
【０００９】上記（１）式から、画素信号Ｖpixel では
【００１０】
【数２】 ことがわかる。
【００１１】この関係を図９に示す。図９に示されるよ
うに、極性反転する映像信号Ｖvideo の２つの領域（ａ
領域，ｂ領域）において、Ｖvideo の振幅が同じであっ
ても、画素信号Ｖpixel と対向電極の電位ＶCOM との電
位差が異なると共に、特にｂ領域においては、極端に信
号振幅の減衰が生じている。
うに、極性反転する映像信号Ｖvideo の２つの領域（ａ
領域，ｂ領域）において、Ｖvideo の振幅が同じであっ
ても、画素信号Ｖpixel と対向電極の電位ＶCOM との電
位差が異なると共に、特にｂ領域においては、極端に信
号振幅の減衰が生じている。
【００１２】この様な現象による信号振幅の減衰を補償
するために、入力の映像信号の電圧を上げると、表示の
コントラストの低下や画像の劣化を防止するために、駆
動回路のトランジスタの耐圧を上げなければならず、ま
た、消費電力増大を招くという問題があった。
するために、入力の映像信号の電圧を上げると、表示の
コントラストの低下や画像の劣化を防止するために、駆
動回路のトランジスタの耐圧を上げなければならず、ま
た、消費電力増大を招くという問題があった。
【００１３】
【課題を解決するための手段及び作用】本発明は、上記
課題を解決し、入力映像信号の電圧を上げることなく高
輝度，高コントラストな画像を表示可能な液晶表示パネ
ルを提供するものである。
課題を解決し、入力映像信号の電圧を上げることなく高
輝度，高コントラストな画像を表示可能な液晶表示パネ
ルを提供するものである。
【００１４】即ち本発明は、複数の走査信号線（１）と
複数の表示信号線（２）との各交点に第１トランジスタ
（５）、液晶を用いた液晶容量（ＣLC）及び付加容量
（ＣADD）からなる画素を接続した回路、該複数の走査
信号線（１）に接続した垂直シフトレジスタ（３）及び
該複数の表示信号線（１）に接続した水平シフトレジス
タ（４）を有する液晶パネル、前記水平シフトレジスタ
（４）からの信号に応じてゲートオンする第２トランジ
スタ（６）を介して一水平画像信号期間内の映像信号を
蓄積する蓄積容量（ＣB）、前記映像信号の極性を一水
平画像信号期間毎に反転させる回路（１０５）、前記蓄
積容量（ＣB）に蓄積された前記映像信号を水平ブラン
キング期間内に同時に画素に出力させる第３トランジス
タ（７）、並びに、前記表示信号線の電位を水平ブラン
キング期間内で初期化するための初期化電位（ＶＲ１）
を設定し、該初期化電位の極性を、一水平画像信号期間
（１Ｈ）毎に、後続の一水平画像信号期間内の映像信号
（Ｖ video ）極性と同一極性に設定する初期化手段（１
０４）を有し、前記初期化電位を前記映像信号の最大振
幅に設定したことを特徴とする表示パネルである。また
本発明は、複数の走査信号線（１）と複数の表示信号線
（２）との各交点に第１トランジスタ（５）、液晶を用
いた液晶容量（ＣLC）及び付加容量（ＣADD）からなる
画素を接続した回路、該複数の走査信号線（１）に接続
した垂直シフトレジスタ（３）及び該複数の表示信号線
（１）に接続した水平シフトレジスタ（４）を有する液
晶パネル、前記水平シフトレジスタ（４）からの信号に
応じてゲートオンする第２トランジスタ（６）を介して
一水平画像信号期間内の映像信号を蓄積する蓄積容量
（ＣB）、前記映像信号の極性を一フレーム期間毎に反
転させる回路（１０５）、前記蓄積容量（ＣB）に蓄積
された前記映像信号を水平ブランキング期間内に同時に
画素に出力させる第３トランジスタ（７）、並びに、前
記表示信号線の電位を一フレーム期間の最後の一水平画
像信号期間で初期化するための初期化電位（ＶＲ１）を
設定し、該初期化電位の極性を、一フレーム期間毎に、
後続の一フレーム期間内の映像信号（Ｖ video ）極性と
同一極性に設定する初期化手段（１０４）を有し、前記
初期化電位を前記映像信号の最大振幅に設定したことを
特徴とする表示パネルである。
複数の表示信号線（２）との各交点に第１トランジスタ
（５）、液晶を用いた液晶容量（ＣLC）及び付加容量
（ＣADD）からなる画素を接続した回路、該複数の走査
信号線（１）に接続した垂直シフトレジスタ（３）及び
該複数の表示信号線（１）に接続した水平シフトレジス
タ（４）を有する液晶パネル、前記水平シフトレジスタ
（４）からの信号に応じてゲートオンする第２トランジ
スタ（６）を介して一水平画像信号期間内の映像信号を
蓄積する蓄積容量（ＣB）、前記映像信号の極性を一水
平画像信号期間毎に反転させる回路（１０５）、前記蓄
積容量（ＣB）に蓄積された前記映像信号を水平ブラン
キング期間内に同時に画素に出力させる第３トランジス
タ（７）、並びに、前記表示信号線の電位を水平ブラン
キング期間内で初期化するための初期化電位（ＶＲ１）
を設定し、該初期化電位の極性を、一水平画像信号期間
（１Ｈ）毎に、後続の一水平画像信号期間内の映像信号
（Ｖ video ）極性と同一極性に設定する初期化手段（１
０４）を有し、前記初期化電位を前記映像信号の最大振
幅に設定したことを特徴とする表示パネルである。また
本発明は、複数の走査信号線（１）と複数の表示信号線
（２）との各交点に第１トランジスタ（５）、液晶を用
いた液晶容量（ＣLC）及び付加容量（ＣADD）からなる
画素を接続した回路、該複数の走査信号線（１）に接続
した垂直シフトレジスタ（３）及び該複数の表示信号線
（１）に接続した水平シフトレジスタ（４）を有する液
晶パネル、前記水平シフトレジスタ（４）からの信号に
応じてゲートオンする第２トランジスタ（６）を介して
一水平画像信号期間内の映像信号を蓄積する蓄積容量
（ＣB）、前記映像信号の極性を一フレーム期間毎に反
転させる回路（１０５）、前記蓄積容量（ＣB）に蓄積
された前記映像信号を水平ブランキング期間内に同時に
画素に出力させる第３トランジスタ（７）、並びに、前
記表示信号線の電位を一フレーム期間の最後の一水平画
像信号期間で初期化するための初期化電位（ＶＲ１）を
設定し、該初期化電位の極性を、一フレーム期間毎に、
後続の一フレーム期間内の映像信号（Ｖ video ）極性と
同一極性に設定する初期化手段（１０４）を有し、前記
初期化電位を前記映像信号の最大振幅に設定したことを
特徴とする表示パネルである。
【００１５】本発明によれば、表示信号線の初期化電位
を、映像信号の最大振幅における電位にすることで、最
大限に画素信号の振幅を大きくでき、高輝度且つ高コン
トラストを確保できる。
を、映像信号の最大振幅における電位にすることで、最
大限に画素信号の振幅を大きくでき、高輝度且つ高コン
トラストを確保できる。
【００１６】図７に示したような駆動回路を有する液晶
パネルを、本発明の駆動方法により駆動する際のタイミ
ングチャートの一例を図１に示す。
パネルを、本発明の駆動方法により駆動する際のタイミ
ングチャートの一例を図１に示す。
【００１７】図１に示されるように、本発明において
は、Ｖｉｄｅｏ信号を容量ＣBに蓄積する１Ｈの水平ブ
ランキング以外の期間を含んで、表示信号線２及び画素
（ＣLC，ＣADD）を初期化する電位ＶＲ１は、後続のＶ
ｉｄｅｏ信号の極性と同一極性であり、且つ、映像信号
Ｖ video の最大振幅における電位と同一である。この時
の映像信号Ｖvideoと画素信号Ｖpixel及び初期化電位Ｖ
Ｒ１の関係を図２に示す。このように、本発明によれば
ＶＲ１をＶvideoと同一極性で且つＶ video の最大振幅と
同一にすることにより、いずれの領域（ａ領域及びｂ領
域）においても、先述したＶＲ１によるＶpixelのシフ
ト方向をＶpixelの振幅を増大する方向にすることがで
き、Ｖvideoの電圧を上げることなくＶpixelの振幅を最
大限に大きくでき、高輝度な表示画像が得られると共に
コントラストが低下することがない。
は、Ｖｉｄｅｏ信号を容量ＣBに蓄積する１Ｈの水平ブ
ランキング以外の期間を含んで、表示信号線２及び画素
（ＣLC，ＣADD）を初期化する電位ＶＲ１は、後続のＶ
ｉｄｅｏ信号の極性と同一極性であり、且つ、映像信号
Ｖ video の最大振幅における電位と同一である。この時
の映像信号Ｖvideoと画素信号Ｖpixel及び初期化電位Ｖ
Ｒ１の関係を図２に示す。このように、本発明によれば
ＶＲ１をＶvideoと同一極性で且つＶ video の最大振幅と
同一にすることにより、いずれの領域（ａ領域及びｂ領
域）においても、先述したＶＲ１によるＶpixelのシフ
ト方向をＶpixelの振幅を増大する方向にすることがで
き、Ｖvideoの電圧を上げることなくＶpixelの振幅を最
大限に大きくでき、高輝度な表示画像が得られると共に
コントラストが低下することがない。
【００１８】これまでの説明は、１水平ライン毎に極性
反転された映像信号を用いた場合のものであるが、１フ
レーム毎、１フレームを複数のフィールドに分割した１
フィールド毎に、或いはまた、画素毎（ドットインバー
ジョン）に極性反転された映像信号を用いる場合にも本
発明により駆動することができる。図６に、１フレーム
毎に極性反転された映像信号を用いた時のタイミングチ
ャートの一例を示す。
反転された映像信号を用いた場合のものであるが、１フ
レーム毎、１フレームを複数のフィールドに分割した１
フィールド毎に、或いはまた、画素毎（ドットインバー
ジョン）に極性反転された映像信号を用いる場合にも本
発明により駆動することができる。図６に、１フレーム
毎に極性反転された映像信号を用いた時のタイミングチ
ャートの一例を示す。
【００１９】この場合、１フレーム期間（１Ｖ）の最後
の水平ブランキング期間の終りに、後続の１フレーム期
間における映像信号と同一極性となるように初期化電圧
ＶＲ１がリセットされる。
の水平ブランキング期間の終りに、後続の１フレーム期
間における映像信号と同一極性となるように初期化電圧
ＶＲ１がリセットされる。
【００２０】
【実施例】以下、本発明の実施例を説明する。
【００２１】実施例１ 本実施例における駆動回路のブロック図を図３に示す。
尚、表示パネル部の駆動回路は図７と、また、タイミン
グチャートは図１と同様である。
尚、表示パネル部の駆動回路は図７と、また、タイミン
グチャートは図１と同様である。
【００２２】図３において、１０１は液晶表示パネル、
１０２はφＲ１，φＲ２，φＴ等のタイミング制御を行
うクロックジェネレータ、１０３はクロックドライバ
ー、１０４はクロックジェネレータ１０２からの信号１
０６に応じてＶＲ１の電圧をＶRST1とＶRST2に切換える
手段、１０５は映像信号を液晶用の例えば±５Ｖに変換
する映像信号処理回路であり、クロックジェネレータ１
０２からの反転信号１０７により映像信号の極性を反転
する。
１０２はφＲ１，φＲ２，φＴ等のタイミング制御を行
うクロックジェネレータ、１０３はクロックドライバ
ー、１０４はクロックジェネレータ１０２からの信号１
０６に応じてＶＲ１の電圧をＶRST1とＶRST2に切換える
手段、１０５は映像信号を液晶用の例えば±５Ｖに変換
する映像信号処理回路であり、クロックジェネレータ１
０２からの反転信号１０７により映像信号の極性を反転
する。
【００２３】切換え手段１０４において、表示信号線２
及び画素（ＣLC，ＣADD ）を初期化するＶＲ１は、図１
に示したタイミングで映像信号の極性と同一極性となる
様にＶRST1とＶRST2に切換えられる。
及び画素（ＣLC，ＣADD ）を初期化するＶＲ１は、図１
に示したタイミングで映像信号の極性と同一極性となる
様にＶRST1とＶRST2に切換えられる。
【００２４】本実施例において、Ｖ RST1＝５（Ｖ），Ｖ
RST2＝−５（Ｖ）に設定することにより画素信号Ｖ
pixelの振幅を最大にできる。
RST2＝−５（Ｖ）に設定することにより画素信号Ｖ
pixelの振幅を最大にできる。
【００２５】実施例２ 本実施例ではカラー表示パネルにおいて、Ｒ（レッ
ド），Ｇ（グリーン），Ｂ（ブルー）の各画素の表示信
号の初期化電圧ＶＲＲ，ＶＲＧ，ＶＲＢを各々独立して
切換えられる様にした。
ド），Ｇ（グリーン），Ｂ（ブルー）の各画素の表示信
号の初期化電圧ＶＲＲ，ＶＲＧ，ＶＲＢを各々独立して
切換えられる様にした。
【００２６】本実施例における駆動回路のブロック図
は、図３とほぼ同じであり、切換え手段１０４を３つ有
し、その各々はＶＲＲ，ＶＲＧ，ＶＲＢをクロックジェ
ネレータ１０２からの信号１０６に応じてＶRST1とＶ
RST2に独立して切り換えることができるようになってい
る。
は、図３とほぼ同じであり、切換え手段１０４を３つ有
し、その各々はＶＲＲ，ＶＲＧ，ＶＲＢをクロックジェ
ネレータ１０２からの信号１０６に応じてＶRST1とＶ
RST2に独立して切り換えることができるようになってい
る。
【００２７】本実施例における液晶表示パネル部の駆動
回路を図４に示す。本実施例においても、各々独立した
初期化信号線によりφＲ１のタイミングでＲ，Ｇ，Ｂの
各画素及び表示信号線をＶRST1及びＶRST2の電位に初期
化でき、極性反転された映像信号の最大振幅にＶRST1及
びＶRST2を設定することにより、各画素信号Ｖpixelの
振幅を最大にできる。
回路を図４に示す。本実施例においても、各々独立した
初期化信号線によりφＲ１のタイミングでＲ，Ｇ，Ｂの
各画素及び表示信号線をＶRST1及びＶRST2の電位に初期
化でき、極性反転された映像信号の最大振幅にＶRST1及
びＶRST2を設定することにより、各画素信号Ｖpixelの
振幅を最大にできる。
【００２８】実施例３ 本実施例では、図３に示した駆動回路に、液晶パネル１
０１の温度補償を行う温度補正回路を付加したものであ
る。
０１の温度補償を行う温度補正回路を付加したものであ
る。
【００２９】図５に本実施例における駆動回路のブロッ
ク図を示す。図中１０８は液晶パネル内の温度信号、１
０９，１１０は初期化電圧ＶRST1，ＶRST2発生回路であ
る。
ク図を示す。図中１０８は液晶パネル内の温度信号、１
０９，１１０は初期化電圧ＶRST1，ＶRST2発生回路であ
る。
【００３０】上記構成を有する本実施例では、液晶パネ
ル１０１の温度変化による回路部の各容量等の変化に伴
う画像信号の変化を、初期化電圧ＶRST1，ＶRST2を温度
信号１０８により補正することにより補償することがで
きる。これにより、使用環境温度が変化しても、輝度，
コントラストを一定にすることができる。
ル１０１の温度変化による回路部の各容量等の変化に伴
う画像信号の変化を、初期化電圧ＶRST1，ＶRST2を温度
信号１０８により補正することにより補償することがで
きる。これにより、使用環境温度が変化しても、輝度，
コントラストを一定にすることができる。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
表示信号線を後続の映像信号の極性と同一極性で且つ映
像信号の最大振幅における電位に初期化することによ
り、画素信号を、その振幅を増大する方向にシフトする
ことができ、且つ、映像信号の電圧を上げることなく画
素信号の振幅を最大限に大きくでき、高輝度な表示画像
が得られると共に、駆動回路のトランジスタの耐圧を上
げることなく表示画像のコントラストの低下を防止する
ことができ、更には、消費電力の増大を招くことがない
という効果を奏する。
表示信号線を後続の映像信号の極性と同一極性で且つ映
像信号の最大振幅における電位に初期化することによ
り、画素信号を、その振幅を増大する方向にシフトする
ことができ、且つ、映像信号の電圧を上げることなく画
素信号の振幅を最大限に大きくでき、高輝度な表示画像
が得られると共に、駆動回路のトランジスタの耐圧を上
げることなく表示画像のコントラストの低下を防止する
ことができ、更には、消費電力の増大を招くことがない
という効果を奏する。
【図１】本発明におけるタイミングチャートの一例であ
る。
る。
【図２】本発明における極性反転された映像信号と初期
化電位及び画素信号の関係を説明するための図である。
化電位及び画素信号の関係を説明するための図である。
【図３】実施例１における駆動回路のブロック図であ
る。
る。
【図４】実施例２における液晶表示パネルの回路図であ
る。
る。
【図５】実施例３における駆動回路のブロック図であ
る。
る。
【図６】本発明におけるタイミングチャートの一例であ
る。
る。
【図７】従来例の液晶表示パネルの回路図である。
【図８】図７に示した液晶表示パネルのタイミングチャ
ートである。
ートである。
【図９】従来例における極性反転された映像信号と初期
化電位及び画素信号の関係を説明するための図である。
化電位及び画素信号の関係を説明するための図である。
１ 走査信号線 ２ 表示信号線 ３ 垂直シフトレジスタ ４ 水平シフトレジスタ５ 第１トランジスタ ６ 第２トランジスタ ７ 第３トランジスタ １０１ 液晶表示パネル １０２ クロックジェネレータ １０３ クロックドライバー １０４ 切換え手段（初期化手段） １０５ 映像信号処理回路 １０６ 切換え信号 １０７ 反転信号 １０８ 温度信号 １０９ ＶRST1発生回路 １１０ ＶRST2発生回路Ｃ LC 液晶容量 Ｃ ADD 付加容量 Ｃ B 蓄積容量
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須川 成利 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平２−204718（ＪＰ，Ａ) 特開 平５−66383（ＪＰ，Ａ) 特開 平３−219288（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 550
Claims (2)
- 【請求項１】 複数の走査信号線（１）と複数の表示信
号線（２）との各交点に第１トランジスタ（５）、液晶
を用いた液晶容量（ＣLC）及び付加容量（ＣADD）から
なる画素を接続した回路、該複数の走査信号線（１）に
接続した垂直シフトレジスタ（３）及び該複数の表示信
号線（１）に接続した水平シフトレジスタ（４）を有す
る液晶パネル、前記水平シフトレジスタ（４）からの信
号に応じてゲートオンする第２トランジスタ（６）を介
して一水平画像信号期間内の映像信号を蓄積する蓄積容
量（ＣB）、前記映像信号の極性を一水平画像信号期間
毎に反転させる回路（１０５）、前記蓄積容量（ＣB）
に蓄積された前記映像信号を水平ブランキング期間内に
同時に画素に出力させる第３トランジスタ（７）、並び
に、前記表示信号線の電位を水平ブランキング期間内で
初期化するための初期化電位（ＶＲ１）を設定し、該初
期化電位の極性を、一水平画像信号期間（１Ｈ）毎に、
後続の一水平画像信号期間内の映像信号（Ｖ video ）極
性と同一極性に設定する初期化手段（１０４）を有し、
前記初期化電位を前記映像信号の最大振幅に設定したこ
とを特徴とする表示パネル。 - 【請求項２】 複数の走査信号線（１）と複数の表示信
号線（２）との各交点に第１トランジスタ（５）、液晶
を用いた液晶容量（ＣLC）及び付加容量（ＣADD）から
なる画素を接続した回路、該複数の走査信号線（１）に
接続した垂直シフトレジスタ（３）及び該複数の表示信
号線（１）に接続した水平シフトレジスタ（４）を有す
る液晶パネル、前記水平シフトレジスタ（４）からの信
号に応じてゲートオンする第２トランジスタ（６）を介
して一水平画像信号期間内の映像信号を蓄積する蓄積容
量（ＣB）、前記映像信号の極性を一フレーム期間毎に
反転させる回路（１０５）、前記蓄積容量（ＣB）に蓄
積された前記映像信号を水平ブランキング期間内に同時
に画素に出力させる第３トランジスタ（７）、並びに、
前記表示信号線の電位を一フレーム期間の最後の一水平
画像信号期間で初期化するための初期化電位（ＶＲ１）
を設定し、該初期化電位の極性を、一フレーム期間毎
に、後続の一フレーム期間内の映像信号（Ｖ video ）極
性と同一極性に設定する初期化手段（１０４）を有し、
前記初期化電位を前記映像信号の最大振幅に設定したこ
とを特徴とする表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35979792A JP3127328B2 (ja) | 1992-12-29 | 1992-12-29 | 表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35979792A JP3127328B2 (ja) | 1992-12-29 | 1992-12-29 | 表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06202074A JPH06202074A (ja) | 1994-07-22 |
| JP3127328B2 true JP3127328B2 (ja) | 2001-01-22 |
Family
ID=18466342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35979792A Expired - Fee Related JP3127328B2 (ja) | 1992-12-29 | 1992-12-29 | 表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127328B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013156645A (ja) * | 2013-03-15 | 2013-08-15 | Seiko Epson Corp | 電気光学装置、電気光学装置の制御装置および電子機器 |
-
1992
- 1992-12-29 JP JP35979792A patent/JP3127328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06202074A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5841410A (en) | Active matrix liquid crystal display and method of driving the same | |
| US5598180A (en) | Active matrix type display apparatus | |
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100748840B1 (ko) | 액정표시장치와 그 구동방법 | |
| US6075505A (en) | Active matrix liquid crystal display | |
| KR101310379B1 (ko) | 액정표시장치와 그 구동방법 | |
| US7221344B2 (en) | Liquid crystal display device and driving control method thereof | |
| US20020089485A1 (en) | Liquid crystal display with multi-frame inverting function and an apparatus and a method for driving the same | |
| KR20030095320A (ko) | 표시 장치 및 표시 장치의 구동 방법 | |
| EP0656615B1 (en) | Active matrix liquid crystal display with improvements to the connection of the last line | |
| JP4378125B2 (ja) | 液晶表示装置 | |
| KR100783697B1 (ko) | 동화상 보정 기능을 갖는 액정 표시 장치와 이의 구동장치 및 방법 | |
| US7499010B2 (en) | Display, driver device for same, and display method for same | |
| JPH11231843A (ja) | 液晶表示装置 | |
| KR20000023433A (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| JPS6271932A (ja) | 液晶表示装置の駆動方法 | |
| JPH11337975A (ja) | 液晶表示装置およびアクティブマトリクス型液晶表示装置およびその駆動方法 | |
| US20020186195A1 (en) | Electro-optic display device using a multi-row addressing scheme | |
| JP3127328B2 (ja) | 表示パネル | |
| JPH11265173A (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
| JPH08179364A (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| KR20080026718A (ko) | 액정 표시 장치 | |
| US20080062210A1 (en) | Driving device, display apparatus having the same and method of driving the display apparatus | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| US5734365A (en) | Liquid crystal display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |