JP3121372B2 - 電動シャッタ装置の障害物検知回路 - Google Patents
電動シャッタ装置の障害物検知回路Info
- Publication number
- JP3121372B2 JP3121372B2 JP03121660A JP12166091A JP3121372B2 JP 3121372 B2 JP3121372 B2 JP 3121372B2 JP 03121660 A JP03121660 A JP 03121660A JP 12166091 A JP12166091 A JP 12166091A JP 3121372 B2 JP3121372 B2 JP 3121372B2
- Authority
- JP
- Japan
- Prior art keywords
- detection switch
- turned
- fet
- circuit
- obstacle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Operating, Guiding And Securing Of Roll- Type Closing Members (AREA)
- Power-Operated Mechanisms For Wings (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、障害物がある場合にシ
ャッタの閉動作を停止する安全機能を備えた電動シャッ
タ装置の障害物検知回路に関するものである。
ャッタの閉動作を停止する安全機能を備えた電動シャッ
タ装置の障害物検知回路に関するものである。
【０００２】
【従来の技術】従来の電動シャッタ装置としては図５に
示すものがある。この電動シャッタ装置では、複数枚の
スラットａを上下方向に連結して構成されたシャッタ１
を備え、開閉機４で回転駆動されるシャッタドラム３に
より両端が案内レール２内に嵌まったシャッタ１を巻取
りあるいは巻戻しすることによりシャッタ１を昇降させ
る構造となっている。
示すものがある。この電動シャッタ装置では、複数枚の
スラットａを上下方向に連結して構成されたシャッタ１
を備え、開閉機４で回転駆動されるシャッタドラム３に
より両端が案内レール２内に嵌まったシャッタ１を巻取
りあるいは巻戻しすることによりシャッタ１を昇降させ
る構造となっている。
【０００３】ところで、この種の電動シャッタ装置で
は、シャッタ１が降下する時に、下降経路に障害物があ
ると、その障害物を破損したり、あるいは電動シャッタ
装置自体がシャッタの逆巻を起こして破損したりする恐
れがあった。そこで、この種の電動シャッタ装置ではシ
ャッタ１の最下端に検出スイッチ６（例えば、テープス
イッチ等)を設け、検出スイッチ６により障害物が検出
された際にはシャッタ１の下降を停止させる安全機能を
備えている。なお、検出スイッチ６で障害物が検出され
た際には、発光器７を発光させて（例えば、瞬間的に２
回発光させる)、開閉機４の駆動を制御する制御盤１０
に停止命令を送る。具体的には、図５あるいは図６に示
すように発光器７の光を受光する受光器８、及びこの受
光器８の受光出力で作動するリレー９とを介して制御盤
１０が停止命令を受信して、開閉機４の動作を停止させ
る構成になっている。なお、通常のシャッタ１の開閉は
操作スイッチ１１の操作で制御するようにしてある。
は、シャッタ１が降下する時に、下降経路に障害物があ
ると、その障害物を破損したり、あるいは電動シャッタ
装置自体がシャッタの逆巻を起こして破損したりする恐
れがあった。そこで、この種の電動シャッタ装置ではシ
ャッタ１の最下端に検出スイッチ６（例えば、テープス
イッチ等)を設け、検出スイッチ６により障害物が検出
された際にはシャッタ１の下降を停止させる安全機能を
備えている。なお、検出スイッチ６で障害物が検出され
た際には、発光器７を発光させて（例えば、瞬間的に２
回発光させる)、開閉機４の駆動を制御する制御盤１０
に停止命令を送る。具体的には、図５あるいは図６に示
すように発光器７の光を受光する受光器８、及びこの受
光器８の受光出力で作動するリレー９とを介して制御盤
１０が停止命令を受信して、開閉機４の動作を停止させ
る構成になっている。なお、通常のシャッタ１の開閉は
操作スイッチ１１の操作で制御するようにしてある。
【０００４】上記検出スイッチ６のオン状態を検知する
障害物検知回路１２の具体回路を図７に示す。この障害
物検知回路１２はバッテリ１３を電源として動作し、検
出スイッチ６の一端に電圧を印加する抵抗Ｒ1及びコン
デンサＣ1からなる充電回路１４と、検出スイッチ６の
他端に接続され検出スイッチ６のオン時にコンデンサＣ
1の充電電荷によりベース抵抗Ｒ2を介してベース電流が
供給されてオンするトランジスタＱ1 ’と、トランジス
タＱ1 ’のオン時にパルス信号を発生するパルス発生手
段としてのワンショットマルチバイブレータ（例えば、
ＴＣ４５３８ＢＰを用いて構成してあり、以下ワンショ
ットマルチと略称する)１５と、上記充電回路１４にゲ
ートが接続されたＦＥＴＱ2と、ワンショットマルチ１
５の出力でリセットがかかった際にＦＥＴＱ2のソース
をグランド電位にしてＦＥＴＱ2をオン可能状態とし、
この際のＦＥＴＱ2のドレイン電位を検知することによ
り検出スイッチ６のオン状態を検知する演算処理手段と
してのＣＰＵ１６とで構成してある。
障害物検知回路１２の具体回路を図７に示す。この障害
物検知回路１２はバッテリ１３を電源として動作し、検
出スイッチ６の一端に電圧を印加する抵抗Ｒ1及びコン
デンサＣ1からなる充電回路１４と、検出スイッチ６の
他端に接続され検出スイッチ６のオン時にコンデンサＣ
1の充電電荷によりベース抵抗Ｒ2を介してベース電流が
供給されてオンするトランジスタＱ1 ’と、トランジス
タＱ1 ’のオン時にパルス信号を発生するパルス発生手
段としてのワンショットマルチバイブレータ（例えば、
ＴＣ４５３８ＢＰを用いて構成してあり、以下ワンショ
ットマルチと略称する)１５と、上記充電回路１４にゲ
ートが接続されたＦＥＴＱ2と、ワンショットマルチ１
５の出力でリセットがかかった際にＦＥＴＱ2のソース
をグランド電位にしてＦＥＴＱ2をオン可能状態とし、
この際のＦＥＴＱ2のドレイン電位を検知することによ
り検出スイッチ６のオン状態を検知する演算処理手段と
してのＣＰＵ１６とで構成してある。
【０００５】この障害物検知回路１２では、障害物によ
り図８（ａ）に示すように検出スイッチ６がオンする
と、充電回路１４の充電電荷でトランジスタＱ1 ’がオ
ンとなり、ワンショットマルチ１５に同図（ｃ）に示す
ようにトリガがかかる。この際の充電回路１４のコンデ
ンサＣ1 の充放電状態を図８（ｂ）に示し、ワンショッ
トマルチ１５の出力を同図（ｄ）に示す。
り図８（ａ）に示すように検出スイッチ６がオンする
と、充電回路１４の充電電荷でトランジスタＱ1 ’がオ
ンとなり、ワンショットマルチ１５に同図（ｃ）に示す
ようにトリガがかかる。この際の充電回路１４のコンデ
ンサＣ1 の充放電状態を図８（ｂ）に示し、ワンショッ
トマルチ１５の出力を同図（ｄ）に示す。
【０００６】上記ワンショットマルチ１５の出力でＣＰ
Ｕ１６にリセットがかかり、このときＣＰＵ１６はＦＥ
ＴＱ2 をオン可能状態とする。ここで、検出スイッチ６
のオンによりトランジスタＱ1 がオンしたのであれば、
充電回路１４の充電電荷が放電されているので、ＦＥＴ
Ｑ2 がオンすることはない。
Ｕ１６にリセットがかかり、このときＣＰＵ１６はＦＥ
ＴＱ2 をオン可能状態とする。ここで、検出スイッチ６
のオンによりトランジスタＱ1 がオンしたのであれば、
充電回路１４の充電電荷が放電されているので、ＦＥＴ
Ｑ2 がオンすることはない。
【０００７】逆に、ノイズなどによりトランジスタＱ1
がオンした場合には、充電回路１４の充電電荷が放電さ
れていないため、ＦＥＴＱ2 がオンとなる。従って、こ
のＦＥＴＱ2 のドレイン電位をＣＰＵ１６が検出すれ
ば、検出スイッチ６がオンされたことを確実に検知でき
るのである。よって、例えばトランジスタＱ1 がノイズ
でオンした場合などの誤動作することを防止できる。
がオンした場合には、充電回路１４の充電電荷が放電さ
れていないため、ＦＥＴＱ2 がオンとなる。従って、こ
のＦＥＴＱ2 のドレイン電位をＣＰＵ１６が検出すれ
ば、検出スイッチ６がオンされたことを確実に検知でき
るのである。よって、例えばトランジスタＱ1 がノイズ
でオンした場合などの誤動作することを防止できる。
【０００８】ここで、この障害物検知回路１２では、上
記抵抗Ｒ2 及びトランジスタＱ1 ’からなる回路ではで
きるだけ消費電力が少なくなるように抵抗値あるいはhf
eを選んである（例えば、上記回路の電流を２μＡ程度
にしてある)。
記抵抗Ｒ2 及びトランジスタＱ1 ’からなる回路ではで
きるだけ消費電力が少なくなるように抵抗値あるいはhf
eを選んである（例えば、上記回路の電流を２μＡ程度
にしてある)。
【０００９】
【発明が解決しようとする課題】ところで、上記検出部
１２では上述したように抵抗Ｒ2 及びトランジスタ
Ｑ1 ’のｈfeを検出スイッチ６のオン時における消費電
流を小さくするように選んである。しかし、検出スイッ
チ６がオンしたままとなると、トランジスタＱ1 ’はオ
ン状態を保持する。このとき、抵抗Ｒ2 及びトランジス
タＱ1 ’のベース・エミッタ間を流れる電流を微小とし
てあっても、トランジスタＱ1 ’にはその電流のｈfe倍
の電流が流れるため、消費電流が大きくなる問題があ
る。
１２では上述したように抵抗Ｒ2 及びトランジスタ
Ｑ1 ’のｈfeを検出スイッチ６のオン時における消費電
流を小さくするように選んである。しかし、検出スイッ
チ６がオンしたままとなると、トランジスタＱ1 ’はオ
ン状態を保持する。このとき、抵抗Ｒ2 及びトランジス
タＱ1 ’のベース・エミッタ間を流れる電流を微小とし
てあっても、トランジスタＱ1 ’にはその電流のｈfe倍
の電流が流れるため、消費電流が大きくなる問題があ
る。
【００１０】本発明は上述の点に鑑みて為されたもので
あり、その目的とするところは、検出スイッチがオンし
続けても消費電流が多くならない電動シャッタ装置の障
害物検知回路を提供することにある。
あり、その目的とするところは、検出スイッチがオンし
続けても消費電流が多くならない電動シャッタ装置の障
害物検知回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明では、上記目的を
達成するために、検出スイッチの一端に電圧を印加する
第１の抵抗及びコンデンサからなる充電回路と、検出ス
イッチの他端に第２の抵抗を介してゲートが接続される
と共に、ゲート・ソース間に第３の抵抗が接続され、検
出スイッチのオン時にコンデンサの充電電荷によりオン
する第１のＦＥＴと、この第１のＦＥＴのオン時にパル
ス信号を発生するパルス発生手段と、上記充電回路にゲ
ートが接続された第２のＦＥＴと、上記パルス発生手段
の出力でリセットがかかった際に、ソースをグランド電
位にして第２のＦＥＴをオン可能状態とし、このときの
第２のＦＥＴのドレイン電位を検知することにより検出
スイッチのオン状態を検知する演算処理手段とを備え、
第１乃至第３の抵抗の分圧電圧を第１のＦＥＴのオン電
圧よりも低く設定してある。
達成するために、検出スイッチの一端に電圧を印加する
第１の抵抗及びコンデンサからなる充電回路と、検出ス
イッチの他端に第２の抵抗を介してゲートが接続される
と共に、ゲート・ソース間に第３の抵抗が接続され、検
出スイッチのオン時にコンデンサの充電電荷によりオン
する第１のＦＥＴと、この第１のＦＥＴのオン時にパル
ス信号を発生するパルス発生手段と、上記充電回路にゲ
ートが接続された第２のＦＥＴと、上記パルス発生手段
の出力でリセットがかかった際に、ソースをグランド電
位にして第２のＦＥＴをオン可能状態とし、このときの
第２のＦＥＴのドレイン電位を検知することにより検出
スイッチのオン状態を検知する演算処理手段とを備え、
第１乃至第３の抵抗の分圧電圧を第１のＦＥＴのオン電
圧よりも低く設定してある。
【００１２】
【作用】本発明は、上述のように検出スイッチのオン時
にオンとなる従来のトランジスタの代わりにＦＥＴを用
いると共に、第１乃至第３の抵抗の分圧電圧を第１のＦ
ＥＴのオン電圧よりも低く設定することにより、充電回
路のコンデンサの充電電荷が放電された際にＦＥＴがオ
フとなるようにして、検出スイッチがオン状態を維持し
ても消費電流が多くならないようにしたものである。
にオンとなる従来のトランジスタの代わりにＦＥＴを用
いると共に、第１乃至第３の抵抗の分圧電圧を第１のＦ
ＥＴのオン電圧よりも低く設定することにより、充電回
路のコンデンサの充電電荷が放電された際にＦＥＴがオ
フとなるようにして、検出スイッチがオン状態を維持し
ても消費電流が多くならないようにしたものである。
【００１３】
【実施例】図１に本発明の一実施例としての障害物検知
回路の要部構成を示す。本実施例では、上述した図７の
回路のトランジスタＱ1 ’に代えてＦＥＴＱ1 を用いて
ある。なお、その他の構成は図７の回路で説明したと同
様の構成であるので、説明は省略する。
回路の要部構成を示す。本実施例では、上述した図７の
回路のトランジスタＱ1 ’に代えてＦＥＴＱ1 を用いて
ある。なお、その他の構成は図７の回路で説明したと同
様の構成であるので、説明は省略する。
【００１４】ところで、図７においては発光器７も示し
てあり、発光器７の発光ダイオードＬＤ1〜ＬＤ4 の点
灯制御も上記ＣＰＵ１６が行い、発光ダイオードＬＤ1
〜ＬＤ4 は定電流駆動してある。また、図７におけるス
イッチＳＷ1,ＳＷ2は発光器７から受光器８に送られる
送信信号のコード設定用のスイッチである。さらに、Ｃ
ＰＵ１６やワンショットマルチ１５にはバッテリ電圧を
定電圧回路１７,１８で定電圧化した電圧を電源として
供給してある。
てあり、発光器７の発光ダイオードＬＤ1〜ＬＤ4 の点
灯制御も上記ＣＰＵ１６が行い、発光ダイオードＬＤ1
〜ＬＤ4 は定電流駆動してある。また、図７におけるス
イッチＳＷ1,ＳＷ2は発光器７から受光器８に送られる
送信信号のコード設定用のスイッチである。さらに、Ｃ
ＰＵ１６やワンショットマルチ１５にはバッテリ電圧を
定電圧回路１７,１８で定電圧化した電圧を電源として
供給してある。
【００１５】以下、本実施例の障害物検知回路１２の動
作について説明する。なお、図１の構成以外の構成につ
いては図７に基づいて説明する。定常時（シャッタ１が
開いて検知スイッチ６がオフのとき)には、抵抗Ｒ1を介
してコンデンサＣ1が充電された状態になっている。い
ま、シャッタ１が閉じられた際に障害物が検出スイッチ
６に当たったとすると、図２（ａ）に示すように検出ス
イッチ６がオンとなる。このようにして検出スイッチ６
がオンとなると、ＦＥＴＱ1 のゲートにコンデンサＣ1
の両端電圧（ほぼ駆動電源の電圧Ｖcc）が印加される。
つまり、この場合にはコンデンサＣ1の充電電荷が図２
（ｂ）に示すように抵抗Ｒ2 ，Ｒ3 を介して放電され
る。
作について説明する。なお、図１の構成以外の構成につ
いては図７に基づいて説明する。定常時（シャッタ１が
開いて検知スイッチ６がオフのとき)には、抵抗Ｒ1を介
してコンデンサＣ1が充電された状態になっている。い
ま、シャッタ１が閉じられた際に障害物が検出スイッチ
６に当たったとすると、図２（ａ）に示すように検出ス
イッチ６がオンとなる。このようにして検出スイッチ６
がオンとなると、ＦＥＴＱ1 のゲートにコンデンサＣ1
の両端電圧（ほぼ駆動電源の電圧Ｖcc）が印加される。
つまり、この場合にはコンデンサＣ1の充電電荷が図２
（ｂ）に示すように抵抗Ｒ2 ，Ｒ3 を介して放電され
る。
【００１６】このようにＦＥＴＱ1 のゲートにコンデン
サＣ1 の両端電圧が印加されると、ＦＥＴＱ1 がオンと
なり、図２（ｃ）に示すようにワンショットマルチ１５
のトリガ入力Ｂにトリガ信号が入力される。従って、ワ
ンショットマルチ１５の出力Ｑから同図（ｄ）に示すパ
ルス信号が出力される。このパルス信号はＣＰＵ１６の
リセット入力ＲＳＴに入力され、ＣＰＵ１６にリセット
がかかる。このようにＣＰＵ１６にリセットがかかる
と、一定時間の遅れの後にＣＰＵ１６の反転出力Ｐ82が
ローレベルになり、ＦＥＴＱ2がオン可能状態となる。
サＣ1 の両端電圧が印加されると、ＦＥＴＱ1 がオンと
なり、図２（ｃ）に示すようにワンショットマルチ１５
のトリガ入力Ｂにトリガ信号が入力される。従って、ワ
ンショットマルチ１５の出力Ｑから同図（ｄ）に示すパ
ルス信号が出力される。このパルス信号はＣＰＵ１６の
リセット入力ＲＳＴに入力され、ＣＰＵ１６にリセット
がかかる。このようにＣＰＵ１６にリセットがかかる
と、一定時間の遅れの後にＣＰＵ１６の反転出力Ｐ82が
ローレベルになり、ＦＥＴＱ2がオン可能状態となる。
【００１７】この場合には、充電回路１４のコンデンサ
Ｃ1は抵抗Ｒ2 ，Ｒ3 を介して放電されているので、Ｆ
ＥＴＱ2がオンとならない。よって、このときのＦＥＴ
Ｑ2のドレイン電位はハイレベルのままとなる。このド
レイン電位はＣＰＵ１６の入力Ｐ00で検知しており、こ
のようにＦＥＴＱ2のドレイン電位がハイレベルのまま
であるときには、検出スイッチ６がオンされているとＣ
ＰＵ１６が判断する。従って、この場合には発光ダイオ
ードＬＤ 1 を発光（例えば、瞬間的に２回点灯する等)
により制御盤１０側に障害物が存在することを示す信号
を送る。なお、この障害物の検知時にはＣＰＵ１６は動
作表示用の発光ダイオードＬＤ5 を点灯するようにして
ある。
Ｃ1は抵抗Ｒ2 ，Ｒ3 を介して放電されているので、Ｆ
ＥＴＱ2がオンとならない。よって、このときのＦＥＴ
Ｑ2のドレイン電位はハイレベルのままとなる。このド
レイン電位はＣＰＵ１６の入力Ｐ00で検知しており、こ
のようにＦＥＴＱ2のドレイン電位がハイレベルのまま
であるときには、検出スイッチ６がオンされているとＣ
ＰＵ１６が判断する。従って、この場合には発光ダイオ
ードＬＤ 1 を発光（例えば、瞬間的に２回点灯する等)
により制御盤１０側に障害物が存在することを示す信号
を送る。なお、この障害物の検知時にはＣＰＵ１６は動
作表示用の発光ダイオードＬＤ5 を点灯するようにして
ある。
【００１８】いま、ノイズで検出スイッチ６がオフであ
るにも拘わらずＦＥＴＱ1 がオンした場合は、次のよう
にして検出スイッチ６がオンでないことを検知する。つ
まり、この場合にもＦＥＴＱ1 のオンによりＣＰＵ１６
にリセットがかかり、ＦＥＴＱ2のソースがローレベル
に引き下げられるが、このようなノイズによる場合に
は、コンデンサＣ1は充電状態にあるため、ＦＥＴＱ2が
オンし、ドレイン電位がローレベルになる。
るにも拘わらずＦＥＴＱ1 がオンした場合は、次のよう
にして検出スイッチ６がオンでないことを検知する。つ
まり、この場合にもＦＥＴＱ1 のオンによりＣＰＵ１６
にリセットがかかり、ＦＥＴＱ2のソースがローレベル
に引き下げられるが、このようなノイズによる場合に
は、コンデンサＣ1は充電状態にあるため、ＦＥＴＱ2が
オンし、ドレイン電位がローレベルになる。
【００１９】従って、ＣＰＵ１６では検出スイッチ６が
オンされていないことを識別することができ、このため
ノイズによる誤動作を生じない。ところで、本実施例の
場合には、抵抗Ｒ1 〜Ｒ3 の分圧電圧をＦＥＴＱ1 のオ
ン電圧よりも低く設定してある。つまり、充電回路１４
のコンデンサＣ1 の充電電荷が放電された際に抵抗Ｒ1
〜Ｒ3 の分圧電圧（Ｒ3 ・Ｖcc／（Ｒ1 ＋Ｒ2 ＋
Ｒ3 ））が図２（ｂ）に示すようにＦＥＴＱ1 のオン電
圧以下となるようにしてある。このようにすれば、たと
え検出スイッチ６がオンしたままとなっても、ＦＥＴＱ
1 がオン状態を維持しないため、消費電流が多くならな
い。図２（ｄ）にＦＥＴＱ1 に流れるドレイン電流を示
す。
オンされていないことを識別することができ、このため
ノイズによる誤動作を生じない。ところで、本実施例の
場合には、抵抗Ｒ1 〜Ｒ3 の分圧電圧をＦＥＴＱ1 のオ
ン電圧よりも低く設定してある。つまり、充電回路１４
のコンデンサＣ1 の充電電荷が放電された際に抵抗Ｒ1
〜Ｒ3 の分圧電圧（Ｒ3 ・Ｖcc／（Ｒ1 ＋Ｒ2 ＋
Ｒ3 ））が図２（ｂ）に示すようにＦＥＴＱ1 のオン電
圧以下となるようにしてある。このようにすれば、たと
え検出スイッチ６がオンしたままとなっても、ＦＥＴＱ
1 がオン状態を維持しないため、消費電流が多くならな
い。図２（ｄ）にＦＥＴＱ1 に流れるドレイン電流を示
す。
【００２０】ところで、上述の場合にはＣＰＵ１６を用
いてあるが、勿論ＣＰＵ１６の代わりにＣＭＯＳ論理回
路を用いて障害物検知回路を構成しても良い。また、ワ
ンショットマルチ１５の代わりにＣＰＵ１６等にリセッ
トをかけるのに必要な長さのタイミング信号を発生する
タイミング回路を用いて構成しても良い。次に、上記検
出スイッチ６の構造の一例を図３及び図４に示す。この
検出スイッチ６の操作部は図３に示すように上記した障
害物検知回路１２を内蔵する送信機Ａの下部中央に設け
てある。
いてあるが、勿論ＣＰＵ１６の代わりにＣＭＯＳ論理回
路を用いて障害物検知回路を構成しても良い。また、ワ
ンショットマルチ１５の代わりにＣＰＵ１６等にリセッ
トをかけるのに必要な長さのタイミング信号を発生する
タイミング回路を用いて構成しても良い。次に、上記検
出スイッチ６の構造の一例を図３及び図４に示す。この
検出スイッチ６の操作部は図３に示すように上記した障
害物検知回路１２を内蔵する送信機Ａの下部中央に設け
てある。
【００２１】この操作部は、図４に示すように、上下方
向で移動するプランジャ２０を備え、このプランジャ２
０はプランジャガイド２１とこのプランジャガイド２１
にかしめて取り付けられるプランジャストッパ２２とで
支持してあり、この内部にプランジャ２０を下方に付勢
する復帰ばね２３を収めてある。プランジャガイド２１
はプランジャ２０が先端を下部から突出させて収められ
る筒状の形状となっており、送信器Ａのケース２８を構
成する裏蓋２６に同時成形により形成してある。
向で移動するプランジャ２０を備え、このプランジャ２
０はプランジャガイド２１とこのプランジャガイド２１
にかしめて取り付けられるプランジャストッパ２２とで
支持してあり、この内部にプランジャ２０を下方に付勢
する復帰ばね２３を収めてある。プランジャガイド２１
はプランジャ２０が先端を下部から突出させて収められ
る筒状の形状となっており、送信器Ａのケース２８を構
成する裏蓋２６に同時成形により形成してある。
【００２２】プランジャ２０にはＥリング２４をかしめ
てプランジャガイド２１からの抜け止めを施してある。
ここで、復帰ばね２３とＥリング２４との間にはばねス
トッパ２５を挟んで、Ｅリング２４の隙間から復帰ばね
２３が外れることを防止してある。つまり、ばねストッ
パ２５を挟んでいないと、復帰ばね２３の端部がＥリン
グ２４の切欠部分に食い込む。そこで、ばねストッパ２
５でこれを防止してある。
てプランジャガイド２１からの抜け止めを施してある。
ここで、復帰ばね２３とＥリング２４との間にはばねス
トッパ２５を挟んで、Ｅリング２４の隙間から復帰ばね
２３が外れることを防止してある。つまり、ばねストッ
パ２５を挟んでいないと、復帰ばね２３の端部がＥリン
グ２４の切欠部分に食い込む。そこで、ばねストッパ２
５でこれを防止してある。
【００２３】この検出スイッチ６のスイッチ本体６ａ
は、送信機Ａ内に収納されたプリント基板２７などに取
り付けてある。なお、図４の場合にはスイッチ本体６ａ
として、マイクロスイッチを用いた場合を示す。いま、
上記プランジャ２０が障害物等により押し上げられる
と、プランジャ２０の上端でアクチュータが押されて、
スイッチ本体６ａがオンとなる。そして、障害物がなく
なって、復帰ばね２３のばね力でプランジャ２０が復帰
すると、スイッチ本体６ａがオフとなる。
は、送信機Ａ内に収納されたプリント基板２７などに取
り付けてある。なお、図４の場合にはスイッチ本体６ａ
として、マイクロスイッチを用いた場合を示す。いま、
上記プランジャ２０が障害物等により押し上げられる
と、プランジャ２０の上端でアクチュータが押されて、
スイッチ本体６ａがオンとなる。そして、障害物がなく
なって、復帰ばね２３のばね力でプランジャ２０が復帰
すると、スイッチ本体６ａがオフとなる。
【００２４】ここで、上記操作部ではプランジャ２０を
上を薄く、下は厚くして２点支持しているので、プラン
ジャガイド２１の偏心があっても、プランジャ２０がこ
じれず、円滑に上下に移動し、長寿命となる。なお、プ
ランジャ２０はＳＵＳで形成すると、強度及び寿命の点
で好ましい。また、スイッチ本体６ａとしてはプッシュ
スイッチなども使用することができる。
上を薄く、下は厚くして２点支持しているので、プラン
ジャガイド２１の偏心があっても、プランジャ２０がこ
じれず、円滑に上下に移動し、長寿命となる。なお、プ
ランジャ２０はＳＵＳで形成すると、強度及び寿命の点
で好ましい。また、スイッチ本体６ａとしてはプッシュ
スイッチなども使用することができる。
【００２５】
【発明の効果】本発明は上述のように、検出スイッチの
一端に電圧を印加する第１の抵抗及びコンデンサからな
る充電回路と、検出スイッチの他端に第２の抵抗を介し
てゲートが接続されると共に、ゲート・ソース間に第３
の抵抗が接続され、検出スイッチのオン時にコンデンサ
の充電電荷によりオンする第１のＦＥＴと、この第１の
ＦＥＴのオン時にパルス信号を発生するパルス発生手段
と、上記充電回路にゲートが接続された第２のＦＥＴ
と、上記パルス発生手段の出力でリセットがかかった際
に、ソースをグランド電位にして第２のＦＥＴをオン可
能状態とし、このときの第２のＦＥＴのドレイン電位を
検知することにより検出スイッチのオン状態を検知する
演算処理手段とを備え、第１乃至第３の抵抗の分圧電圧
を第１のＦＥＴのオン電圧よりも低く設定したものであ
り、検出スイッチのオン時にオンとなる従来のトランジ
スタの代わりにＦＥＴを用いると共に、第１乃至第３の
抵抗の分圧電圧を第１のＦＥＴのオン電圧よりも低く設
定してあるので、充電回路のコンデンサの充電電荷が放
電された際にＦＥＴがオフとなり、検出スイッチがオン
状態を維持しても消費電流が多くなることがない。
一端に電圧を印加する第１の抵抗及びコンデンサからな
る充電回路と、検出スイッチの他端に第２の抵抗を介し
てゲートが接続されると共に、ゲート・ソース間に第３
の抵抗が接続され、検出スイッチのオン時にコンデンサ
の充電電荷によりオンする第１のＦＥＴと、この第１の
ＦＥＴのオン時にパルス信号を発生するパルス発生手段
と、上記充電回路にゲートが接続された第２のＦＥＴ
と、上記パルス発生手段の出力でリセットがかかった際
に、ソースをグランド電位にして第２のＦＥＴをオン可
能状態とし、このときの第２のＦＥＴのドレイン電位を
検知することにより検出スイッチのオン状態を検知する
演算処理手段とを備え、第１乃至第３の抵抗の分圧電圧
を第１のＦＥＴのオン電圧よりも低く設定したものであ
り、検出スイッチのオン時にオンとなる従来のトランジ
スタの代わりにＦＥＴを用いると共に、第１乃至第３の
抵抗の分圧電圧を第１のＦＥＴのオン電圧よりも低く設
定してあるので、充電回路のコンデンサの充電電荷が放
電された際にＦＥＴがオフとなり、検出スイッチがオン
状態を維持しても消費電流が多くなることがない。
【図１】本発明の一実施例の障害物検知回路の要部構成
を示す回路図である。
を示す回路図である。
【図２】同上の動作説明図である。
【図３】上記障害物検知回路を内蔵する送信機の側面図
である。
である。
【図４】（ａ）は同上の正面断面図である。 （ｂ）は同上の側面断面図である。
【図５】電動シャッタ装置の説明図である。
【図６】同上の構成を示すブロック図である。
【図７】従来の障害物検知回路の回路図である。
【図８】同上の要部の動作説明図である。
６ 検出スイッチ ７ 発光器 １２ 障害物検知回路 １４ 充電回路 １５ ワンショットマルチバイブレータ １６ ＣＰＵ Ｑ1 ，Ｑ2 ＦＥＴ Ｒ1 〜Ｒ3 抵抗 Ｃ1 コンデンサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) E06B 9/80 E05F 15/10
Claims (1)
- 【請求項１】 シャッタ最下端に設けられた検出スイッ
チの操作状態から障害物を検知する障害物検知回路と、
この障害物検知回路の検出出力を送信する送信機と、送
信機からの信号を受信する受信機と、受信出力に応じて
シャッタの閉動作を停止するシャッタ制御手段とからな
る電動シャッタ装置において、上記検出スイッチの一端
に電圧を印加する第１の抵抗及びコンデンサからなる充
電回路と、検出スイッチの他端に第２の抵抗を介してゲ
ートが接続されると共に、ゲート・ソース間に第３の抵
抗が接続され、検出スイッチのオン時にコンデンサの充
電電荷によりオンする第１のＦＥＴと、この第１のＦＥ
Ｔのオン時にパルス信号を発生するパルス発生手段と、
上記充電回路にゲートが接続された第２のＦＥＴと、上
記パルス発生手段の出力でリセットがかかった際に、ソ
ースをグランド電位にして第２のＦＥＴをオン可能状態
とし、このときの第２のＦＥＴのドレイン電位を検知す
ることにより検出スイッチのオン状態を検知する演算処
理手段とを備え、第１乃至第３の抵抗の分圧電圧を第１
のＦＥＴのオン電圧よりも低く設定して成ることを特徴
とする電動シャッタ装置の障害物検知回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03121660A JP3121372B2 (ja) | 1991-05-28 | 1991-05-28 | 電動シャッタ装置の障害物検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03121660A JP3121372B2 (ja) | 1991-05-28 | 1991-05-28 | 電動シャッタ装置の障害物検知回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04350286A JPH04350286A (ja) | 1992-12-04 |
| JP3121372B2 true JP3121372B2 (ja) | 2000-12-25 |
Family
ID=14816747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03121660A Expired - Fee Related JP3121372B2 (ja) | 1991-05-28 | 1991-05-28 | 電動シャッタ装置の障害物検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3121372B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4526906B2 (ja) * | 2004-09-03 | 2010-08-18 | トステム鈴木シャッター株式会社 | シャッター |
| JP2006207282A (ja) * | 2005-01-28 | 2006-08-10 | Ｙｋｋ Ａｐ株式会社 | 電動シャッター |
-
1991
- 1991-05-28 JP JP03121660A patent/JP3121372B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04350286A (ja) | 1992-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583081A (en) | Status indicator system for a radio-controlled door operator | |
| US5909093A (en) | Remotely controlled blind arrangement | |
| EP0396453A1 (en) | Safety system for universal attachment to existing garage door openers | |
| US6748180B2 (en) | Capacitor regulated high efficiency driver for a light emitting diode | |
| KR960011625A (ko) | 컴퓨터의 전원공급 제어장치 | |
| US20080111509A1 (en) | Anti-pinch window control system | |
| US4119896A (en) | Sequencing control circuit | |
| US6995533B2 (en) | Controlled torque drive for a barrier operator | |
| JP3121372B2 (ja) | 電動シャッタ装置の障害物検知回路 | |
| CA2091180C (en) | Power conserving door holder | |
| JP2773476B2 (ja) | 負荷制御電源装置 | |
| JPH07245187A (ja) | ストロボ装置 | |
| US20030205978A1 (en) | Apparatus for controlling extension and retraction of a shielding member | |
| JP2561714Y2 (ja) | 障害物検出装置 | |
| US5713055A (en) | Ambient light sensitive automatic flash control circuit | |
| JP2747688B2 (ja) | 電動シャッタ装置 | |
| JPH03279585A (ja) | 電動シャッタ装置 | |
| US6903584B2 (en) | Circuit and method for detecting the state of a switch | |
| US7382511B2 (en) | Light modulation type photointerrupter | |
| US6714735B1 (en) | Capacitor charging device for a flash | |
| JP2506674B2 (ja) | ストロボ装置 | |
| KR940000366Y1 (ko) | 탤리/건전지의 로우 램프 구동 및 건전지 로우 경보회로 | |
| US7743265B2 (en) | System restart circuit and system restart method thereof | |
| JPH0734389Y2 (ja) | 自動水洗装置 | |
| JP3099477B2 (ja) | 圧電素子駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000926 |
|
| LAPS | Cancellation because of no payment of annual fees |