JP3119029B2 - 入力保護回路を有する半導体集積回路装置 - Google Patents
入力保護回路を有する半導体集積回路装置Info
- Publication number
- JP3119029B2 JP3119029B2 JP05101729A JP10172993A JP3119029B2 JP 3119029 B2 JP3119029 B2 JP 3119029B2 JP 05101729 A JP05101729 A JP 05101729A JP 10172993 A JP10172993 A JP 10172993A JP 3119029 B2 JP3119029 B2 JP 3119029B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor region
- input
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は入力保護回路を有する半
導体集積回路装置に係り、特に所定の高いクランプレベ
ル値を容易に設定できるダイオードを含む入力保護回路
に関する。
導体集積回路装置に係り、特に所定の高いクランプレベ
ル値を容易に設定できるダイオードを含む入力保護回路
に関する。
【０００２】
【従来の技術】外部からの静電気や偶発的に加わる大き
な異常電圧から内部の半導体集積回路を保護するため
に、ダイオードを入力保護回路として入力ボンディング
パッドに接続して形成する従来技術の一例を図５に示
す。同図において、（Ａ）は平面図、（Ｂ）は（Ａ）の
Ｂ−Ｂ部の一部回路図を含む断面図であり、（Ｃ）は回
路図である。
な異常電圧から内部の半導体集積回路を保護するため
に、ダイオードを入力保護回路として入力ボンディング
パッドに接続して形成する従来技術の一例を図５に示
す。同図において、（Ａ）は平面図、（Ｂ）は（Ａ）の
Ｂ−Ｂ部の一部回路図を含む断面図であり、（Ｃ）は回
路図である。
【０００３】半導体集積回路（図示省略）が形成された
Ｐ型半導体基板１上に、入力ボンディングパッド２およ
び入力配線層３がアルミニウムにより連続的に形成され
ており、この入力配線層３が内部の半導体集積回路の入
力接点に接続されている。また半導体集積回路に基準電
位（例えば、接地電位：ＧＮＤ）を供給する基準電位配
線層１３もアルミニウムにより形成されている。そして
入力配線層３の分岐された部分に、高不純物濃度のＮ+
型半導体領域４４がコンタクトホール１１を通して接続
され、基準電位配線層１３の分岐された箇所に、高不純
物濃度のＰ+ 型半導体領域４５がコンタクトホール１１
を通して接続されており、このＮ+ 型半導体領域４４と
Ｐ+ 型半導体領域４５によるＰＮ接合４６により入力保
護回路４０としてのダイオード４６を形成して、図５
（Ｃ）の回路図に示す入力回路となっている。
Ｐ型半導体基板１上に、入力ボンディングパッド２およ
び入力配線層３がアルミニウムにより連続的に形成され
ており、この入力配線層３が内部の半導体集積回路の入
力接点に接続されている。また半導体集積回路に基準電
位（例えば、接地電位：ＧＮＤ）を供給する基準電位配
線層１３もアルミニウムにより形成されている。そして
入力配線層３の分岐された部分に、高不純物濃度のＮ+
型半導体領域４４がコンタクトホール１１を通して接続
され、基準電位配線層１３の分岐された箇所に、高不純
物濃度のＰ+ 型半導体領域４５がコンタクトホール１１
を通して接続されており、このＮ+ 型半導体領域４４と
Ｐ+ 型半導体領域４５によるＰＮ接合４６により入力保
護回路４０としてのダイオード４６を形成して、図５
（Ｃ）の回路図に示す入力回路となっている。
【０００４】通常、半導体集積回路の入力接点に位置す
るゲート電極に過大の電界が印加されると、その下のゲ
ート絶縁膜は膜厚が数十ｎｍ（ナノメータ）と薄いため
に絶縁膜破壊を起こし半導体集積回路の動作不良の原因
になるが、上記入力保護回路により外部から入力ボンデ
ィングパッド２を通して過大な異常電圧が印加された場
合、その電圧は上記保護ダイオード４６によりクランプ
され、ゲート電極にかかる電界強度を低減させることが
でき、ゲート絶縁膜破壊が防止される。
るゲート電極に過大の電界が印加されると、その下のゲ
ート絶縁膜は膜厚が数十ｎｍ（ナノメータ）と薄いため
に絶縁膜破壊を起こし半導体集積回路の動作不良の原因
になるが、上記入力保護回路により外部から入力ボンデ
ィングパッド２を通して過大な異常電圧が印加された場
合、その電圧は上記保護ダイオード４６によりクランプ
され、ゲート電極にかかる電界強度を低減させることが
でき、ゲート絶縁膜破壊が防止される。
【０００５】しかしながら上記半導体集積回路装置の入
力保護回路においては、過大の異常電圧に対するＰＮ接
合ダイオードのクランプレベル（ブレイクダウン電圧）
は、保護される半導体集積回路を製作する際に各配線層
とオーミックコンタクトをとるために半導体回路領域に
形成されるＮ+ 型半導体領域およびＰ+ 型半導体領域と
同時に形成されるＮ+ 型半導体領域４４およびＰ+ 型半
導体領域４５の不純物濃度によって決定される。すなわ
ち、オーミックコンタクトをとるための不純物濃度の組
合せにより一義的に決定される。そしてＮ+ 型半導体領
域４４も入力配線層３とオーミックコンタクトをとるた
めの不純物濃度であり、Ｐ+ 型半導体領域４５も基準電
位配線層１３とオーミックコンタクトをとるための不純
物濃度である。
力保護回路においては、過大の異常電圧に対するＰＮ接
合ダイオードのクランプレベル（ブレイクダウン電圧）
は、保護される半導体集積回路を製作する際に各配線層
とオーミックコンタクトをとるために半導体回路領域に
形成されるＮ+ 型半導体領域およびＰ+ 型半導体領域と
同時に形成されるＮ+ 型半導体領域４４およびＰ+ 型半
導体領域４５の不純物濃度によって決定される。すなわ
ち、オーミックコンタクトをとるための不純物濃度の組
合せにより一義的に決定される。そしてＮ+ 型半導体領
域４４も入力配線層３とオーミックコンタクトをとるた
めの不純物濃度であり、Ｐ+ 型半導体領域４５も基準電
位配線層１３とオーミックコンタクトをとるための不純
物濃度である。
【０００６】したがってクランプレベルを所望の値に高
くすることに制限を生じ、多岐にわたる半導体集積回路
に適した種々のクランプレベルの設定は不可能となり、
設計・製作の自由度に欠けるという欠点があった。
くすることに制限を生じ、多岐にわたる半導体集積回路
に適した種々のクランプレベルの設定は不可能となり、
設計・製作の自由度に欠けるという欠点があった。
【０００７】図６に他の従来技術として、半導体集積回
路内の保護される素子と保護ダイオードとを半導体基板
の同じ半導体領域に形成した例を示す。このような半導
体集積回路装置は、例えば特公昭６０−５６３１０号公
報に開示されている。
路内の保護される素子と保護ダイオードとを半導体基板
の同じ半導体領域に形成した例を示す。このような半導
体集積回路装置は、例えば特公昭６０−５６３１０号公
報に開示されている。
【０００８】半導体基板６１の一半導体領域であるＰ型
ウエル６２内に、半導体集積回路を構成しかつ入力ボン
ディングパッド２に印加される過大な異常電圧から保護
されなければならないＦＥＴ６０とこの保護を行う保護
ダイオード６６とを共存させている。すなわちＦＥＴ６
０はＶSSやＧＮＤ等の基準電圧配線層１３に接続するＮ
+ 型ソース領域６３と、次段の素子にＦＥＴ６０の出力
信号を送るＮ+ 型ドレイン領域６４と、両領域間のチャ
ンネル領域上のゲート絶縁膜６８と、ゲート絶縁膜上に
形成され入力ボンディングパッド２に接続されて入力信
号を受けるゲ−ト電極６９とを有して構成されている。
一方、Ｐウエル領域６２にオーミックコンタクトをとる
Ｐ+ 型半導体領域６７が形成されてここに基準電圧配線
層１３が接続され、保護ダイオード６６を構成するため
のＮ+ 型半導体領域６５が形成されて入力ボンディング
パッド２に接続されている。
ウエル６２内に、半導体集積回路を構成しかつ入力ボン
ディングパッド２に印加される過大な異常電圧から保護
されなければならないＦＥＴ６０とこの保護を行う保護
ダイオード６６とを共存させている。すなわちＦＥＴ６
０はＶSSやＧＮＤ等の基準電圧配線層１３に接続するＮ
+ 型ソース領域６３と、次段の素子にＦＥＴ６０の出力
信号を送るＮ+ 型ドレイン領域６４と、両領域間のチャ
ンネル領域上のゲート絶縁膜６８と、ゲート絶縁膜上に
形成され入力ボンディングパッド２に接続されて入力信
号を受けるゲ−ト電極６９とを有して構成されている。
一方、Ｐウエル領域６２にオーミックコンタクトをとる
Ｐ+ 型半導体領域６７が形成されてここに基準電圧配線
層１３が接続され、保護ダイオード６６を構成するため
のＮ+ 型半導体領域６５が形成されて入力ボンディング
パッド２に接続されている。
【０００９】この装置においてはＮ+ 型半導体領域６５
とＰ+ 型半導体領域６７とは離間しており、Ｎ+ 型半導
体領域６５とその周囲のＰウエル領域６２とで生成され
るＰＮ接合６６により保護ダイオード６６を構成してい
るから、そのクランプレベルは図５のものより高くな
る。しかしながらＰウエル領域６２の不純物濃度はＦＥ
Ｔのしきい値電圧等の特性により決定されるから、保護
ダイオード６６のブレイクダウン電圧すなわちクランプ
レベルを自由に所定の値にすることはやはり不可能とな
る。
とＰ+ 型半導体領域６７とは離間しており、Ｎ+ 型半導
体領域６５とその周囲のＰウエル領域６２とで生成され
るＰＮ接合６６により保護ダイオード６６を構成してい
るから、そのクランプレベルは図５のものより高くな
る。しかしながらＰウエル領域６２の不純物濃度はＦＥ
Ｔのしきい値電圧等の特性により決定されるから、保護
ダイオード６６のブレイクダウン電圧すなわちクランプ
レベルを自由に所定の値にすることはやはり不可能とな
る。
【００１０】
【発明が解決しようとする課題】以上のように従来技術
の保護回路におけるクランプダイオードのブレイクダウ
ン電圧はそれを構成する領域の不純物濃度にのみに依存
していたから、保護される半導体集積回路が種々のクラ
ンプレベルを必要とする場合は、その対応に困難を生じ
る。
の保護回路におけるクランプダイオードのブレイクダウ
ン電圧はそれを構成する領域の不純物濃度にのみに依存
していたから、保護される半導体集積回路が種々のクラ
ンプレベルを必要とする場合は、その対応に困難を生じ
る。
【００１１】したがって本発明の目的は、種々のクラン
プレベル（ブレイクダウン電圧）を自由に設定すること
ができるダイオードを含む入力保護回路を具備する半導
体集積回路装置を提供することにある。
プレベル（ブレイクダウン電圧）を自由に設定すること
ができるダイオードを含む入力保護回路を具備する半導
体集積回路装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明の特徴は、半導体
基板の第１の箇所に設けられた半導体集積回路と、前記
半導体基板の第２の箇所に設けられた入力ボンディング
パッドと、前記入力ボンディングパッドと前記半導体集
積回路との間を接続する入力配線層と、基準電位を供給
する基準電位配線層と、前記半導体基板の第３の箇所に
設けられかつ前記入力配線層と前記基準電位配線層との
間に結合されて前記入力ボンディングパッドからの異常
電圧をクランプする入力保護回路とを具備した半導体集
積回路装置において、前記入力保護回路が、前記入力配
線層に接続する高不純物濃度の第１導電型の第１の半導
体領域と、前記基準電位配線層に接続する高不純物濃度
の第２導電型の第２の半導体領域と、前記第１の半導体
領域と前記第２の半導体領域との間に配置され、該第１
および第２の半導体領域のいずれか一方とＰＮ接合を形
成する低不純物濃度の電界強度緩和領域であって、前記
入力ボンディングパッドに前記異常電圧が加わったとき
前記ＰＮ接合から延在する空乏層を前記第１および第２
の半導体領域のいずれかの他方に到達させることにより
前記第１および第２の半導体領域間をブレイクダウンさ
せて前記異常電圧をクランプさせる電界強度緩和領域と
を有して構成した半導体集積回路装置にある。ここで、
前記電界強度緩和領域は前記第１の半導体領域よりも低
い不純物濃度を有する第１の導電型の領域であって前記
第２の半導体領域と前記ＰＮ接合を形成し、前記第１の
半導体領域と前記第２の半導体領域とで入力保護ダイオ
ードを構成することができる。あるいは、前記電界強度
緩和領域は前記第２の半導体領域よりも低い不純物濃度
を有する第２の導電型の領域であって前記第１の半導体
領域と前記ＰＮ接合を形成し、前記第１の半導体領域と
前記第２の半導体領域とで入力保護ダイオードを構成す
ることができる。また、前記第１の半導体領域、前記第
２の半導体領域および前記電界強度緩和領域は、前記半
導体基板内に同じ深さで形成されていることが好まし
い。ここで、前記第１の半導体領域と前記第２の半導体
領域とは１〜１０μｍ離間し、その間を前記電界強度緩
和領域が充填配置していることが好ましい。さらに、前
記入力保護回路は、前記入力ボンディングパッドからの
異常電圧をクランプする際のブレイクダウンによって発
生する降伏電流を吸収する第１導電型の第３の半導体領
域を有し、該第３の半導体領域は前記第２の半導体領域
と共に前記基準電位配線層に接続して形成していること
が好ましい。
基板の第１の箇所に設けられた半導体集積回路と、前記
半導体基板の第２の箇所に設けられた入力ボンディング
パッドと、前記入力ボンディングパッドと前記半導体集
積回路との間を接続する入力配線層と、基準電位を供給
する基準電位配線層と、前記半導体基板の第３の箇所に
設けられかつ前記入力配線層と前記基準電位配線層との
間に結合されて前記入力ボンディングパッドからの異常
電圧をクランプする入力保護回路とを具備した半導体集
積回路装置において、前記入力保護回路が、前記入力配
線層に接続する高不純物濃度の第１導電型の第１の半導
体領域と、前記基準電位配線層に接続する高不純物濃度
の第２導電型の第２の半導体領域と、前記第１の半導体
領域と前記第２の半導体領域との間に配置され、該第１
および第２の半導体領域のいずれか一方とＰＮ接合を形
成する低不純物濃度の電界強度緩和領域であって、前記
入力ボンディングパッドに前記異常電圧が加わったとき
前記ＰＮ接合から延在する空乏層を前記第１および第２
の半導体領域のいずれかの他方に到達させることにより
前記第１および第２の半導体領域間をブレイクダウンさ
せて前記異常電圧をクランプさせる電界強度緩和領域と
を有して構成した半導体集積回路装置にある。ここで、
前記電界強度緩和領域は前記第１の半導体領域よりも低
い不純物濃度を有する第１の導電型の領域であって前記
第２の半導体領域と前記ＰＮ接合を形成し、前記第１の
半導体領域と前記第２の半導体領域とで入力保護ダイオ
ードを構成することができる。あるいは、前記電界強度
緩和領域は前記第２の半導体領域よりも低い不純物濃度
を有する第２の導電型の領域であって前記第１の半導体
領域と前記ＰＮ接合を形成し、前記第１の半導体領域と
前記第２の半導体領域とで入力保護ダイオードを構成す
ることができる。また、前記第１の半導体領域、前記第
２の半導体領域および前記電界強度緩和領域は、前記半
導体基板内に同じ深さで形成されていることが好まし
い。ここで、前記第１の半導体領域と前記第２の半導体
領域とは１〜１０μｍ離間し、その間を前記電界強度緩
和領域が充填配置していることが好ましい。さらに、前
記入力保護回路は、前記入力ボンディングパッドからの
異常電圧をクランプする際のブレイクダウンによって発
生する降伏電流を吸収する第１導電型の第３の半導体領
域を有し、該第３の半導体領域は前記第２の半導体領域
と共に前記基準電位配線層に接続して形成していること
が好ましい。
【００１３】本発明の他の特徴は、半導体基板の第１の
箇所に設けられた半導体集積回路と、前記半導体基板の
第２の箇所に設けられた入力ボンディングパッドと、前
記入力ボンディングパッドと前記半導体集積回路との間
を接続する入力配線層と、基準電位を供給する基準電位
配線層と、前記半導体基板の第３の箇所に設けられかつ
前記入力配線層と前記基準電位配線層との間に結合され
て前記入力ボンディングパッドからの異常電圧をクラン
プする入力保護回路とを具備した半導体集積回路装置に
おいて、前記入力保護回路が、前記入力配線層に接続す
る第１導電型の第１の半導体領域と、前記第１の半導体
領域よりも低い不純物濃度を有して該第１の半導体領域
を少くとも三方向から、好ましくは１〜１０μｍの幅を
有して、取り囲んで形成された第１導電型の電界強度緩
和領域と、前記基準電位配線層に接続しかつ前記電界強
度緩和領域とＰＮ接合を生成して該電界強度緩和領域を
少くとも三方向から取り囲んで形成された第２導電型の
第２の半導体領域と、前記第２の半導体領域と共に前記
基準電位配線層に接続し該第２の半導体領域を少くとも
三方向から取り囲んで形成された第１導電型の第３の半
導体領域とを具備して構成され、前記電界強度緩和領域
によりクランプレベルを設定し、かつ前記入力ボンディ
ングパッドからの異常電圧をクランプする際の前記第１
および第２の半導体領域間のブレイクダウンによって発
生する降伏電流を前記第３の半導体領域により吸収する
ようにした半導体集積回路装置にある。
箇所に設けられた半導体集積回路と、前記半導体基板の
第２の箇所に設けられた入力ボンディングパッドと、前
記入力ボンディングパッドと前記半導体集積回路との間
を接続する入力配線層と、基準電位を供給する基準電位
配線層と、前記半導体基板の第３の箇所に設けられかつ
前記入力配線層と前記基準電位配線層との間に結合され
て前記入力ボンディングパッドからの異常電圧をクラン
プする入力保護回路とを具備した半導体集積回路装置に
おいて、前記入力保護回路が、前記入力配線層に接続す
る第１導電型の第１の半導体領域と、前記第１の半導体
領域よりも低い不純物濃度を有して該第１の半導体領域
を少くとも三方向から、好ましくは１〜１０μｍの幅を
有して、取り囲んで形成された第１導電型の電界強度緩
和領域と、前記基準電位配線層に接続しかつ前記電界強
度緩和領域とＰＮ接合を生成して該電界強度緩和領域を
少くとも三方向から取り囲んで形成された第２導電型の
第２の半導体領域と、前記第２の半導体領域と共に前記
基準電位配線層に接続し該第２の半導体領域を少くとも
三方向から取り囲んで形成された第１導電型の第３の半
導体領域とを具備して構成され、前記電界強度緩和領域
によりクランプレベルを設定し、かつ前記入力ボンディ
ングパッドからの異常電圧をクランプする際の前記第１
および第２の半導体領域間のブレイクダウンによって発
生する降伏電流を前記第３の半導体領域により吸収する
ようにした半導体集積回路装置にある。
【００１４】本発明の別の特徴は、半導体基板の第１の
箇所に設けられた半導体集積回路と、前記半導体基板の
第２の箇所に設けられた入力ボンディングパッドと、前
記入力ボンディングパッドと前記半導体集積回路との間
を接続する入力配線層と、基準電位を供給する基準電位
配線層と、前記半導体基板の第３の箇所に設けられかつ
前記入力配線層と前記基準電位配線層との間に結合され
て前記入力ボンディングパッドからの異常電圧をクラン
プする入力保護回路とを具備した半導体集積回路装置に
おいて、前記入力保護回路が、前記入力配線層に接続す
る第１導電型の第１の半導体領域と、前記第１の半導体
領域とＰＮ接合を生成して該第１の半導体領域を、好ま
しくは１〜１０μｍの幅を有して、少くとも三方向から
取り囲んで形成された第２導電型の電界強度緩和領域
と、前記基準電位配線層に接続しかつ前記電界強度緩和
領域より高い不純物濃度を有して該電界強度緩和領域少
くとも三方向から取り囲んで形成された第２導電型の第
２の半導体領域と、前記第２の半導体領域と共に前記基
準電位配線層に接続し該第２の半導体領域を少くとも三
方向から取り囲んで形成された第１導電型の第３の半導
体領域とを具備して構成され、前記電界強度緩和領域に
よりクランプレベルを設定し、かつ前記入力ボンディン
グパッドからの異常電圧をクランプする際の前記第１お
よび第２の半導体領域間のブレイクダウンによって発生
する降伏電流を前記第３の半導体領域により吸収するよ
うにした半導体集積回路装置にある。
箇所に設けられた半導体集積回路と、前記半導体基板の
第２の箇所に設けられた入力ボンディングパッドと、前
記入力ボンディングパッドと前記半導体集積回路との間
を接続する入力配線層と、基準電位を供給する基準電位
配線層と、前記半導体基板の第３の箇所に設けられかつ
前記入力配線層と前記基準電位配線層との間に結合され
て前記入力ボンディングパッドからの異常電圧をクラン
プする入力保護回路とを具備した半導体集積回路装置に
おいて、前記入力保護回路が、前記入力配線層に接続す
る第１導電型の第１の半導体領域と、前記第１の半導体
領域とＰＮ接合を生成して該第１の半導体領域を、好ま
しくは１〜１０μｍの幅を有して、少くとも三方向から
取り囲んで形成された第２導電型の電界強度緩和領域
と、前記基準電位配線層に接続しかつ前記電界強度緩和
領域より高い不純物濃度を有して該電界強度緩和領域少
くとも三方向から取り囲んで形成された第２導電型の第
２の半導体領域と、前記第２の半導体領域と共に前記基
準電位配線層に接続し該第２の半導体領域を少くとも三
方向から取り囲んで形成された第１導電型の第３の半導
体領域とを具備して構成され、前記電界強度緩和領域に
よりクランプレベルを設定し、かつ前記入力ボンディン
グパッドからの異常電圧をクランプする際の前記第１お
よび第２の半導体領域間のブレイクダウンによって発生
する降伏電流を前記第３の半導体領域により吸収するよ
うにした半導体集積回路装置にある。
【００１５】
【実施例】以下図面を参照して本発明を説明する。
【００１６】図１は本発明の実施例の半導体集積回路装
置（半導体チップ）３０の全体を概略的に示す平面図で
あり、半導体基板１の中央部３１には半導体集積回路３
３が形成され、中央部３１を除く周辺部３２の各箇所に
は入力ボンディングパッド２および本発明の入力保護回
路１０（２０）がそれぞれ形成されている。入力配線層
３が入力ボンディングパッド２と半導体集積回路３３の
入力接点（ノード）３７との間を接続して形成され、半
導体集積回路３３に基準電位を供給する基準電位配線層
１３が接地端子等の基準電位端子３８に接続して形成さ
れている。そして基準電位配線層１３と入力配線層３と
の間に上記入力保護回路１０（２０）が結合されてい
る。
置（半導体チップ）３０の全体を概略的に示す平面図で
あり、半導体基板１の中央部３１には半導体集積回路３
３が形成され、中央部３１を除く周辺部３２の各箇所に
は入力ボンディングパッド２および本発明の入力保護回
路１０（２０）がそれぞれ形成されている。入力配線層
３が入力ボンディングパッド２と半導体集積回路３３の
入力接点（ノード）３７との間を接続して形成され、半
導体集積回路３３に基準電位を供給する基準電位配線層
１３が接地端子等の基準電位端子３８に接続して形成さ
れている。そして基準電位配線層１３と入力配線層３と
の間に上記入力保護回路１０（２０）が結合されてい
る。
【００１７】半導体集積回路３３は素子３４を含んで構
成され、この素子は、装置３０が固体撮像装置の場合は
ＣＣＤであり、また他の装置ではＭＯＳ型ＦＥＴとなる
こともある。ＣＣＤおよびＭＯＳ型ＦＥＴのいずれの場
合でも、入力ノード３７に接続するゲート電極３５に正
規レベルの正電圧のクロック信号もしくは情報信号が印
加されることにより、そのチヤネル領域は導通状態とな
る。しかし、ゲート電極下のゲート絶縁膜は膜厚が数十
ｎｍと薄いので、入力ボンディングパッド２に外部から
偶発的に加わる大きな異常電圧から保護するために入力
保護回路１０（２０）を必要とする。
成され、この素子は、装置３０が固体撮像装置の場合は
ＣＣＤであり、また他の装置ではＭＯＳ型ＦＥＴとなる
こともある。ＣＣＤおよびＭＯＳ型ＦＥＴのいずれの場
合でも、入力ノード３７に接続するゲート電極３５に正
規レベルの正電圧のクロック信号もしくは情報信号が印
加されることにより、そのチヤネル領域は導通状態とな
る。しかし、ゲート電極下のゲート絶縁膜は膜厚が数十
ｎｍと薄いので、入力ボンディングパッド２に外部から
偶発的に加わる大きな異常電圧から保護するために入力
保護回路１０（２０）を必要とする。
【００１８】図２（Ａ）、（Ｂ）を参照して本発明の第
１の実施例の保護回路１０の構成を説明する。入力ボン
ディングパッド２と半導体集積回路の入力ノード３７と
を接続する入力配線層３がこの入力ボンディングパッド
２と連続的にアルミニウムで形成され、また、基準電位
端子３８に接続して基準電位を供給する基準電位配線層
１３もアルミニウムで形成されている。
１の実施例の保護回路１０の構成を説明する。入力ボン
ディングパッド２と半導体集積回路の入力ノード３７と
を接続する入力配線層３がこの入力ボンディングパッド
２と連続的にアルミニウムで形成され、また、基準電位
端子３８に接続して基準電位を供給する基準電位配線層
１３もアルミニウムで形成されている。
【００１９】入力配線層３と基準電位配線層１３との間
に結合されて入力ボンディングパッド２からの異常電圧
をクランプする入力保護回路１０は、入力配線層３の分
岐された部分に絶縁膜（図示省略）に設けられた複数の
コンタクトホール１１を通して接続された不純物濃度
（ピーク濃度、以下同様）が５×１０21／ｃｍ3 である
Ｎ+ 型半導体領域４と、Ｎ+ 型半導体領域４よりも低い
５×１０17／ｃｍ3 の不純物濃度を有し、３μｍの幅ｗ
をもってＮ+ 型半導体領域４を三方向から取り囲んで形
成されたＮ型の電界強度緩和領域９と、基準電位配線層
１３の分岐された部分に複数のコンタクトホール１１を
通して接続されかつ電界強度緩和領域９とＰＮ接合６を
生成して該領域９を三方向から取り囲んで形成された不
純物濃度が１×１０19／ｃｍ3 のＰ+ 型半導体領域５
と、Ｐ+ 型半導体領域５と共に基準電位配線層１３に複
数のコンタクトホール１１を通して接続されさらにＰ+
型半導体領域５を三方向から取り囲んで形成された不純
物濃度が５×１０19／ｃｍ3 のＮ+ 型半導体領域７とを
具備している。
に結合されて入力ボンディングパッド２からの異常電圧
をクランプする入力保護回路１０は、入力配線層３の分
岐された部分に絶縁膜（図示省略）に設けられた複数の
コンタクトホール１１を通して接続された不純物濃度
（ピーク濃度、以下同様）が５×１０21／ｃｍ3 である
Ｎ+ 型半導体領域４と、Ｎ+ 型半導体領域４よりも低い
５×１０17／ｃｍ3 の不純物濃度を有し、３μｍの幅ｗ
をもってＮ+ 型半導体領域４を三方向から取り囲んで形
成されたＮ型の電界強度緩和領域９と、基準電位配線層
１３の分岐された部分に複数のコンタクトホール１１を
通して接続されかつ電界強度緩和領域９とＰＮ接合６を
生成して該領域９を三方向から取り囲んで形成された不
純物濃度が１×１０19／ｃｍ3 のＰ+ 型半導体領域５
と、Ｐ+ 型半導体領域５と共に基準電位配線層１３に複
数のコンタクトホール１１を通して接続されさらにＰ+
型半導体領域５を三方向から取り囲んで形成された不純
物濃度が５×１０19／ｃｍ3 のＮ+ 型半導体領域７とを
具備している。
【００２０】上記保護回路１０は図２（Ｃ）に示すよう
に、Ｎ+ 型半導体領域４−Ｐ+ 型半導体領域５間に形成
された保護ダイオード６’とＮ型の電界強度緩和領域９
内に形成される抵抗素子１２との直列体が入力配線層３
と基準電位配線層１３との間に挿入されたものとなる。
この保護ダイオード６’のブレイクダウン電圧が、ＰＮ
接合６およびＮ型の電界強度緩和領域９内の空乏層の作
用により定められるのが本発明の特徴の一つである。
に、Ｎ+ 型半導体領域４−Ｐ+ 型半導体領域５間に形成
された保護ダイオード６’とＮ型の電界強度緩和領域９
内に形成される抵抗素子１２との直列体が入力配線層３
と基準電位配線層１３との間に挿入されたものとなる。
この保護ダイオード６’のブレイクダウン電圧が、ＰＮ
接合６およびＮ型の電界強度緩和領域９内の空乏層の作
用により定められるのが本発明の特徴の一つである。
【００２１】そして入力ボンディングパッドからの異常
電圧によって保護ダイオード６’がブレイクダウンを起
し、このブレイクダウン電圧により内部の半導体集積回
路３３の入力ノード３７の入力電圧がクランプされて、
素子３４（図１）が保護される。
電圧によって保護ダイオード６’がブレイクダウンを起
し、このブレイクダウン電圧により内部の半導体集積回
路３３の入力ノード３７の入力電圧がクランプされて、
素子３４（図１）が保護される。
【００２２】このようにこの実施例のＮ型の電界強度緩
和領域９はオーミックコンタクトと関係ないから、必要
とする高いクランプレベルに適した低い不純物濃度に設
定することができる。またＮ型の電界強度緩和領域９は
低い不純物濃度であるから、ダイオード６’がブレイク
ダウンを起こした後のリミッタとしての作用を行なう抵
抗素子１２を形成することができる。実際の装置におい
て抵抗素子１２の抵抗値は約５０Ωであることが好まし
いから、Ｎ型の電界強度緩和領域９の不純物濃度および
形状を、所定のブレイクダウン電圧を得ると共にこの抵
抗値を得るように設定することができる。
和領域９はオーミックコンタクトと関係ないから、必要
とする高いクランプレベルに適した低い不純物濃度に設
定することができる。またＮ型の電界強度緩和領域９は
低い不純物濃度であるから、ダイオード６’がブレイク
ダウンを起こした後のリミッタとしての作用を行なう抵
抗素子１２を形成することができる。実際の装置におい
て抵抗素子１２の抵抗値は約５０Ωであることが好まし
いから、Ｎ型の電界強度緩和領域９の不純物濃度および
形状を、所定のブレイクダウン電圧を得ると共にこの抵
抗値を得るように設定することができる。
【００２３】一方、Ｎ+ 型半導体領域７は上記ブレイク
ダウンによって発生する降伏電流を効果的に吸収する作
用を行なう。すなわち、ブレイクダウンによって発生す
るホットな正孔がＰ+ 型半導体領域５に吸収されて基準
電位配線層１３に流れると同様に、ホットな電子は本発
明のＮ+ 型半導体領域７に吸収されて基準電位配線層１
３に流すことができるから、ホットな電子が基板に浮遊
発散して内部の半導体集積回路３３（図１）の動作が不
安定になることが回避できる。
ダウンによって発生する降伏電流を効果的に吸収する作
用を行なう。すなわち、ブレイクダウンによって発生す
るホットな正孔がＰ+ 型半導体領域５に吸収されて基準
電位配線層１３に流れると同様に、ホットな電子は本発
明のＮ+ 型半導体領域７に吸収されて基準電位配線層１
３に流すことができるから、ホットな電子が基板に浮遊
発散して内部の半導体集積回路３３（図１）の動作が不
安定になることが回避できる。
【００２４】次に電界強度緩和領域の作用を詳細に説明
する。Ｎ型の電界強度緩和領域９の役割りは、Ｎ型の電
界強度緩和領域９とＰ+ 型半導体領域５との間のブレイ
クダウン電圧を用いるのではなく、Ｎ+ 型半導体領域４
とＰ+ 型半導体領域５との間の電界強度を緩和させ、こ
れによりＮ+ 型半導体領域４とＰ+ 型半導体領域５間の
実効的なブレイクダウン電圧をシフトさせ、任意のブレ
イクダウン電圧（クランプレベル）を設定できるように
したことである。すなわち過大な正電圧が入力ボンディ
ングパッド２に印加されるとＰＮ接合６は逆バイアスの
状態となりそこから電界強度緩和領域内を伸長する空乏
層がＮ+ 型半導体領域４に到達してブレイクダウン現象
が発生する。
する。Ｎ型の電界強度緩和領域９の役割りは、Ｎ型の電
界強度緩和領域９とＰ+ 型半導体領域５との間のブレイ
クダウン電圧を用いるのではなく、Ｎ+ 型半導体領域４
とＰ+ 型半導体領域５との間の電界強度を緩和させ、こ
れによりＮ+ 型半導体領域４とＰ+ 型半導体領域５間の
実効的なブレイクダウン電圧をシフトさせ、任意のブレ
イクダウン電圧（クランプレベル）を設定できるように
したことである。すなわち過大な正電圧が入力ボンディ
ングパッド２に印加されるとＰＮ接合６は逆バイアスの
状態となりそこから電界強度緩和領域内を伸長する空乏
層がＮ+ 型半導体領域４に到達してブレイクダウン現象
が発生する。
【００２５】このように伸長する空乏層がＮ+ 型半導体
領域４に到達する態様によりブレイクダウン電圧が定ま
るのであるから、電界強度緩和領域９の不純物濃度と共
に同領域の幅（Ｎ+ 型半導体領域４−Ｐ+ 型半導体領域
５間の距離）ｗにより同電圧が定められることになる。
領域４に到達する態様によりブレイクダウン電圧が定ま
るのであるから、電界強度緩和領域９の不純物濃度と共
に同領域の幅（Ｎ+ 型半導体領域４−Ｐ+ 型半導体領域
５間の距離）ｗにより同電圧が定められることになる。
【００２６】したがって、電界強度緩和領域９を配置す
ることにより、Ｎ+ 型半導体領域４とＰ+ 型半導体領域
５間との距離ｗをパラメータとして複数の任意のブレイ
クダウン電圧（クランプレベル）を同一の半導体チップ
上で工程数を増やすことなく生成することができる。ち
なみに、ｗを長くするとブレイクダウン電圧は高くな
り、一方、ｗを長くして同じブレイクダウン電圧値を得
る場合は電界強度緩和領域の不純物濃度をより低くする
必要がある。
ることにより、Ｎ+ 型半導体領域４とＰ+ 型半導体領域
５間との距離ｗをパラメータとして複数の任意のブレイ
クダウン電圧（クランプレベル）を同一の半導体チップ
上で工程数を増やすことなく生成することができる。ち
なみに、ｗを長くするとブレイクダウン電圧は高くな
り、一方、ｗを長くして同じブレイクダウン電圧値を得
る場合は電界強度緩和領域の不純物濃度をより低くする
必要がある。
【００２７】実際に装置を設計する場合には、最初に電
界強度緩和領域の不純物濃度を１×１０17／ｃｍ3 〜１
×１０18／ｃｍ3 の範囲のうちから所定の値を設定し、
次にその長さｗを所定のブレイクダウン電圧（クランプ
レベル）が得られるように決定する。
界強度緩和領域の不純物濃度を１×１０17／ｃｍ3 〜１
×１０18／ｃｍ3 の範囲のうちから所定の値を設定し、
次にその長さｗを所定のブレイクダウン電圧（クランプ
レベル）が得られるように決定する。
【００２８】第１の実施例では電界強度緩和領域９の不
純物濃度を５×１０17／ｃｍ3 とし、その幅ｗを３μｍ
とすることにより、ブレイクダウン電圧を３７．５Ｖに
設計している。
純物濃度を５×１０17／ｃｍ3 とし、その幅ｗを３μｍ
とすることにより、ブレイクダウン電圧を３７．５Ｖに
設計している。
【００２９】図３にブレイクダウン電圧（ＶBD［Ａ．
Ｕ．］（任意単位））と電界強度緩和領域の幅ｗとの関
係を示す。ｗが零のＡ点のＶBDは従来技術の図５のもの
に相当する。ｗがｗ1 のＢ点からｗ2 のＣ点までのＶBD
は、ｗを変化させることによりΔＶBDの範囲変化させる
ことができる遷移領域で、この範囲で任意の種々の値の
ブレイクダウン電圧すなわちクラプレベルを得ることが
できる。例えばＡ点が２５Ｖで、Ｂ点が２７．５Ｖ、Ｃ
点が４７．５Ｖとなり、ｗをｗ1 −ｗ2 間で変化させる
ことによりＢ−Ｃ間の２０Ｖの範囲におよんでブレイク
ダウン電圧を変化させることができる。ブレイクダウン
電圧を変化させることができるｗの下限値ｗ1 は、不純
物の導入・拡散を含めたリソグラフィ技術によるもので
あり、その値は１μｍとなる。一方、ブレイクダウン電
圧を変化させることができる電界強度緩和領域のｗの上
限値ｗ2 は同領域の不純物濃度により異なり、上記した
実際に装置を設計する際に選択される濃度範囲のうちの
最低濃度である１×１０17／ｃｍ3 の場合のｗ2 は１０
μｍとなる。そしてこの不純物濃度が高くなるにしたが
いｗ2 は小になり、例えば第１の実施例のように不純物
濃度を５×１０17／ｃｍ3 に設定した場合のｗ2 は８μ
ｍとなる。ｗがｗ2 より大きい領域Ｄは、Ｎ型の電界強
度緩和領域９とＰ+ 型半導体領域５とで生成されたＰＮ
接合６から伸長した空乏層がＮ+ 型半導体領域４に到達
する前に電界強度緩和領域９とＰ+ 型半導体領域５とで
ブレイクダウンする飽和領域であり、この場合、Ｎ+ 型
半導体領域４は単にオーミックコンタクト領域としての
作用のみを行ない、ＶBDはｗに無関係で、Ｎ型の電界強
度緩和領域９とＰ+型半導体領域５との不純物濃度のみ
に依存する通常のＰＮ接合耐圧である。保護すべき集積
回路と同じ箇所に形成されかつＰ型とＮ型とが逆である
が、従来技術の図６における保護ダイオード６６がこの
領域Ｄに相当する。
Ｕ．］（任意単位））と電界強度緩和領域の幅ｗとの関
係を示す。ｗが零のＡ点のＶBDは従来技術の図５のもの
に相当する。ｗがｗ1 のＢ点からｗ2 のＣ点までのＶBD
は、ｗを変化させることによりΔＶBDの範囲変化させる
ことができる遷移領域で、この範囲で任意の種々の値の
ブレイクダウン電圧すなわちクラプレベルを得ることが
できる。例えばＡ点が２５Ｖで、Ｂ点が２７．５Ｖ、Ｃ
点が４７．５Ｖとなり、ｗをｗ1 −ｗ2 間で変化させる
ことによりＢ−Ｃ間の２０Ｖの範囲におよんでブレイク
ダウン電圧を変化させることができる。ブレイクダウン
電圧を変化させることができるｗの下限値ｗ1 は、不純
物の導入・拡散を含めたリソグラフィ技術によるもので
あり、その値は１μｍとなる。一方、ブレイクダウン電
圧を変化させることができる電界強度緩和領域のｗの上
限値ｗ2 は同領域の不純物濃度により異なり、上記した
実際に装置を設計する際に選択される濃度範囲のうちの
最低濃度である１×１０17／ｃｍ3 の場合のｗ2 は１０
μｍとなる。そしてこの不純物濃度が高くなるにしたが
いｗ2 は小になり、例えば第１の実施例のように不純物
濃度を５×１０17／ｃｍ3 に設定した場合のｗ2 は８μ
ｍとなる。ｗがｗ2 より大きい領域Ｄは、Ｎ型の電界強
度緩和領域９とＰ+ 型半導体領域５とで生成されたＰＮ
接合６から伸長した空乏層がＮ+ 型半導体領域４に到達
する前に電界強度緩和領域９とＰ+ 型半導体領域５とで
ブレイクダウンする飽和領域であり、この場合、Ｎ+ 型
半導体領域４は単にオーミックコンタクト領域としての
作用のみを行ない、ＶBDはｗに無関係で、Ｎ型の電界強
度緩和領域９とＰ+型半導体領域５との不純物濃度のみ
に依存する通常のＰＮ接合耐圧である。保護すべき集積
回路と同じ箇所に形成されかつＰ型とＮ型とが逆である
が、従来技術の図６における保護ダイオード６６がこの
領域Ｄに相当する。
【００３０】図４（Ａ）〜（Ｃ）に本発明の第２の実施
例の保護回路２０を示す。尚、図４（Ａ）〜（Ｃ）にお
いて図２（Ａ）〜（Ｃ）と同一もしくは類似の機能の箇
所は同じ符号を付してあるから重複する説明は省略す
る。
例の保護回路２０を示す。尚、図４（Ａ）〜（Ｃ）にお
いて図２（Ａ）〜（Ｃ）と同一もしくは類似の機能の箇
所は同じ符号を付してあるから重複する説明は省略す
る。
【００３１】異なる点は、クランプレベル設定用の領域
として、Ｎ型の電界強度緩和領域９のかわりにＰ型の電
界強度緩和領域８を用いたことであるが、その作用は第
１の実施例と同様である。すなわち、Ｐ型の電界強度緩
和領域８とＮ+ 型半導体領域４との間にＰＮ接合１６を
生成し、ＰＮ接合１６からＰ型の電界強度緩和領域８内
を伸長する空乏層がＰ+ 型半導体領域５に到達する態様
で、Ｎ+ 型半導体領域４とＰ+ 型半導体領域５間の保護
ダイオード１６’のブレイクダウン電圧が決定される。
そしてＰ型の電界強度緩和領域８内にリミッタとして形
成される抵抗素子２２は保護ダイオード６’と基準電位
配線層１３との間に挿入されることとなる。この第２の
実施例においても、第１の実施例と同様の効果が得られ
る。
として、Ｎ型の電界強度緩和領域９のかわりにＰ型の電
界強度緩和領域８を用いたことであるが、その作用は第
１の実施例と同様である。すなわち、Ｐ型の電界強度緩
和領域８とＮ+ 型半導体領域４との間にＰＮ接合１６を
生成し、ＰＮ接合１６からＰ型の電界強度緩和領域８内
を伸長する空乏層がＰ+ 型半導体領域５に到達する態様
で、Ｎ+ 型半導体領域４とＰ+ 型半導体領域５間の保護
ダイオード１６’のブレイクダウン電圧が決定される。
そしてＰ型の電界強度緩和領域８内にリミッタとして形
成される抵抗素子２２は保護ダイオード６’と基準電位
配線層１３との間に挿入されることとなる。この第２の
実施例においても、第１の実施例と同様の効果が得られ
る。
【００３２】また、以上の第１および第２の実施例で
は、Ｐ型半導体基板に形成した入力保護回路について説
明したが、Ｎ型半導体基板に形成した入力保護回路に対
しても、Ｐ型半導体基板内のＰ型或いはＮ型ウエル層に
形成した入力保護回路に対しても、Ｎ型半導体基板内の
Ｐ型或いはＮ型ウエル層に形成した入力保護回路に対し
ても本発明は適用できる。さらに、入力ボンディングパ
ッドとポリシリコン或いは拡散層による前値抵抗を介し
て接続された入力保護回路に対しても本発明は適用でき
る。
は、Ｐ型半導体基板に形成した入力保護回路について説
明したが、Ｎ型半導体基板に形成した入力保護回路に対
しても、Ｐ型半導体基板内のＰ型或いはＮ型ウエル層に
形成した入力保護回路に対しても、Ｎ型半導体基板内の
Ｐ型或いはＮ型ウエル層に形成した入力保護回路に対し
ても本発明は適用できる。さらに、入力ボンディングパ
ッドとポリシリコン或いは拡散層による前値抵抗を介し
て接続された入力保護回路に対しても本発明は適用でき
る。
【００３３】
【発明の効果】以上説明したように本発明は、入力保護
回路のダイオードにクランプレベル設定用の電界強度緩
和領域９，８を設けてＰＮ接合６，１６を形成したか
ら、保護される半導体集積回路に応じたクランプレベル
の種々の値を、電界強度領域の幅ｗを選択するだけでに
設計し設定することができる。したがって特に、いろい
ろなクランプレベル値を必要とする固体撮像装置に本発
明を適用すると有効である。さらに、ブレイクダウンに
より発生した降伏電流のホット電子の基板への発散によ
る半導体集積回路内部への悪影響を、ＰＮ接合６，１６
に近接して基準電位配線層１３に接続するＮ+ 型半導体
領域７を形成することにより、防止することが出来る。
回路のダイオードにクランプレベル設定用の電界強度緩
和領域９，８を設けてＰＮ接合６，１６を形成したか
ら、保護される半導体集積回路に応じたクランプレベル
の種々の値を、電界強度領域の幅ｗを選択するだけでに
設計し設定することができる。したがって特に、いろい
ろなクランプレベル値を必要とする固体撮像装置に本発
明を適用すると有効である。さらに、ブレイクダウンに
より発生した降伏電流のホット電子の基板への発散によ
る半導体集積回路内部への悪影響を、ＰＮ接合６，１６
に近接して基準電位配線層１３に接続するＮ+ 型半導体
領域７を形成することにより、防止することが出来る。
【図１】本発明の実施例の半導体集積回路装置の全体を
模式的に示す平面図である。
模式的に示す平面図である。
【図２】本発明の第１の実施例における入力保護回路を
示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−
Ｂ部における一部回路図を含む断面図、（Ｃ）は回路図
である。
示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−
Ｂ部における一部回路図を含む断面図、（Ｃ）は回路図
である。
【図３】第１の実施例の入力保護回路における、電界強
度緩和領域９の幅（第１および第２の半導体領域間の長
さ）ｗとブレイクダウン電圧ＶBDとの関係を示すグラフ
である。
度緩和領域９の幅（第１および第２の半導体領域間の長
さ）ｗとブレイクダウン電圧ＶBDとの関係を示すグラフ
である。
【図４】本発明の第２の実施例における入力保護回路を
示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−
Ｂ部における一部回路図を含む断面図、（Ｃ）は回路図
である。
示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−
Ｂ部における一部回路図を含む断面図、（Ｃ）は回路図
である。
【図５】従来技術の入力保護回路を示す図であり、
（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ部における一
部回路図を含む断面図、（Ｃ）は回路図である。
（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ部における一
部回路図を含む断面図、（Ｃ）は回路図である。
【図６】他の従来技術を示す一部回路図を含む断面図で
ある。
ある。
１ 半導体基板 ２ 入力ボンディングパッド ３ 入力配線層 ４ Ｎ+ 型半導体領域 ５ Ｐ+ 型半導体領域 ６，１６ ＰＮ接合 ６’，１６’ 保護ダイオード ７ Ｎ+ 型半導体領域 ８ Ｐ型電界強度緩和領域 ９ Ｎ型電界強度緩和領域 １０，２０ 入力保護回路 １１ コンタクトホール １２，２２ 抵抗素子 １３ 基準電位配線層 ３０ 半導体集積回路装置（半導体チップ） ３１ 半導体基板１の中央部 ３２ 半導体基板１の周辺部 ３３ 半導体集積回路 ３４ 素子 ３５ ゲート電極 ３７ 半導体集積回路３３の入力接点（ノード） ３８ 基準電位端子 ４０ 入力保護回路 ４４ Ｎ+ 型半導体領域 ４５ Ｐ+ 型半導体領域 ４６ ＰＮ接合（ダイオード） ６０ ＦＥＴ ６１ 半導体基板 ６２ Ｐ型ウエル ６３ Ｎ+ 型ソース領域 ６４ Ｎ+ 型ドレイン領域 ６５ Ｎ+ 型半導体領域 ６６ 保護ダイオード ６７ Ｐ+ 型半導体領域 ６８ ゲート絶縁膜 ６９ ゲ−ト電極
Claims (12)
- 【請求項１】 半導体基板の第１の箇所に設けられた半
導体集積回路と、前記半導体基板の第２の箇所に設けら
れた入力ボンディングパッドと、前記入力ボンディング
パッドと前記半導体集積回路との間を接続する入力配線
層と、基準電位を供給する基準電位配線層と、前記半導
体基板の第３の箇所に設けられかつ前記入力配線層と前
記基準電位配線層との間に結合されて前記入力ボンディ
ングパッドからの異常電圧をクランプする入力保護回路
とを具備した半導体集積回路装置において、 前記入力保護回路が、前記入力配線層に接続する高不純
物濃度の第１導電型の第１の半導体領域と、前記基準電
位配線層に接続する高不純物濃度の第２導電型の第２の
半導体領域と、前記第１の半導体領域と前記第２の半導
体領域との間に配置され、該第１および第２の半導体領
域のいずれか一方とＰＮ接合を形成する低不純物濃度の
電界強度緩和領域であって、前記入力ボンディングパッ
ドに前記異常電圧が加わったとき前記ＰＮ接合から延在
する空乏層を前記第１および第２の半導体領域のいずれ
かの他方に到達させることにより前記第１および第２の
半導体領域間をブレイクダウンさせて前記異常電圧をク
ランプさせる電界強度緩和領域とを有することを特徴と
する半導体集積回路装置。 - 【請求項２】 前記電界強度緩和領域が前記第１の半導
体領域よりも低い不純物濃度を有する第１の導電型の領
域であって前記第２の半導体領域と前記ＰＮ接合を形成
し、前記第１の半導体領域と前記第２の半導体領域とで
入力保護ダイオードを構成していることを特徴とする請
求項１に記載の半導体集積回路装置。 - 【請求項３】 前記電界強度緩和領域が前記第２の半導
体領域よりも低い不純物濃度を有する第２の導電型の領
域であって前記第１の半導体領域と前記ＰＮ接合を形成
し、前記第１の半導体領域と前記第２の半導体領域とで
入力保護ダイオードを構成していることを特徴とする請
求項１に記載の半導体集積回路装置。 - 【請求項４】 前記第１の半導体領域、前記第２の半導
体領域および前記電界強度緩和領域は、前記半導体基板
内に同じ深さで形成されているこ とを特徴とする請求項
１に記載の半導体集積回路装置。 - 【請求項５】 前記第１の半導体領域と前記第２の半導
体領域とは１〜１０μｍ離間し、その間を前記電界強度
緩和領域が充填配置していることを特徴とする請求項
１、請求項２もしくは請求項３に記載の半導体集積回路
装置。 - 【請求項６】 前記電界強度緩和領域が抵抗素子として
の機能をも有することを特徴とする請求項１、請求項
２、請求項３もしくは請求項４に記載の半導体集積回路
装置。 - 【請求項７】 前記第１の半導体領域と前記第２の半導
体領域との間の前記電界強度緩和領域による抵抗は約５
０Ωであることを特徴とする請求項５に記載の半導体集
積回路装置。 - 【請求項８】 前記入力保護回路が、前記入力ボンディ
ングパッドからの異常電圧をクランプする際のブレイク
ダウンによって発生する降伏電流を吸収する第１導電型
の第３の半導体領域を有し、該第３の半導体領域は前記
第２の半導体領域と共に前記基準電位配線層に接続して
形成していることを特徴とする請求項１、請求項２、請
求項３、請求項４、請求項５もしくは請求項６に記載の
半導体集積回路装置。 - 【請求項９】 半導体基板の第１の箇所に設けられた半
導体集積回路と、前記半導体基板の第２の箇所に設けら
れた入力ボンディングパッドと、前記入力ボンディング
パッドと前記半導体集積回路との間を接続する入力配線
層と、基準電位を供給する基準電位配線層と、前記半導
体基板の第３の箇所に設けられかつ前記入力配線層と前
記基準電位配線層との間に結合されて前記入力ボンディ
ングパッドからの異常電圧をクランプする入力保護回路
とを具備した半導体集積回路装置において、 前記入力保護回路が、前記入力配線層に接続する第１導
電型の第１の半導体領域と、前記第１の半導体領域より
も低い不純物濃度を有して該第１の半導体領域を少くと
も三方向から取り囲んで形成された第１導電型の電界強
度緩和領域と、前記基準電位配線層に接続しかつ前記電
界強度緩和領域とＰＮ接合を生成して該電界強度緩和領
域を少くとも三方向から取り囲んで形成された第２導電
型の高不純物濃度の第２の半導体領域と、前記第２の半
導体領域と共に前記基準電位配線層に接続し該第２の半
導体領域を少くとも三方向から取り囲んで形成された第
１導電型の第３の半導体領域とを具備して構成され、 前記電界強度緩和領域によりクランプレベルを設定し、
かつ前記入力ボンディングパッドからの異常電圧をクラ
ンプする際の前記第１および第２の半導体領域間のブレ
イクダウンによって発生する降伏電流を前記第３の半導
体領域により吸収するようにしたことを特徴とする半導
体集積回路装置。 - 【請求項１０】 前記電界強度緩和領域が１〜１０μｍ
の幅を有して帯状に前記第１の半導体領域を取り囲んで
いることを特徴とする請求項８に記載の半導体集積回路
装置。 - 【請求項１１】 半導体基板の第１の箇所に設けられた
半導体集積回路と、前記半導体基板の第２の箇所に設け
られた入力ボンディングパッドと、前記入力ボンディン
グパッドと前記半導体集積回路との間を接続する入力配
線層と、基準電位を供給する基準電位配線層と、前記半
導体基板の第３の箇所に設けられかつ前記入力配線層と
前記基準電位配線層との間に結合されて前記入力ボンデ
ィングパッドからの異常電圧をクランプする入力保護回
路とを具備した半導体集積回路装置において、 前記入力保護回路が、前記入力配線層に接続する第１導
電型の第１の半導体領域と、前記第１の半導体領域とＰ
Ｎ接合を生成して該第１の半導体領域を少くとも三方向
から取り囲んで形成された第２導電型の電界強度緩和領
域と、前記基準電位配線層に接続しかつ前記電界強度緩
和領域より高い不純物濃度を有して該電界強度緩和領域
少くとも三方向から取り囲んで形成された第２導電型の
第２の半導体領域と、前記第２の半導体領域と共に前記
基準電位配線層に接続し該第２の半導体領域を少くとも
三方向から取り囲んで形成された第１導電型の第３の半
導体領域とを具備して構成され、 前記電界強度緩和領域によりクランプレベルを設定し、
かつ前記入力ボンディングパッドからの異常電圧をクラ
ンプする際の前記第１および第２の半導体領域間のブレ
イクダウンによって発生する降伏電流を前記第３の半導
体領域により吸収するようにしたことを特徴とする半導
体集積回路装置。 - 【請求項１２】 前記電界強度緩和領域が１〜１０μｍ
の幅を有して帯状に前記第１の半導体領域を取り囲んで
いることを特徴とする請求項１０に記載の半導体集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05101729A JP3119029B2 (ja) | 1992-05-18 | 1993-04-28 | 入力保護回路を有する半導体集積回路装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12481192 | 1992-05-18 | ||
| JP4-124811 | 1992-05-18 | ||
| JP05101729A JP3119029B2 (ja) | 1992-05-18 | 1993-04-28 | 入力保護回路を有する半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06125041A JPH06125041A (ja) | 1994-05-06 |
| JP3119029B2 true JP3119029B2 (ja) | 2000-12-18 |
Family
ID=26442554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05101729A Expired - Lifetime JP3119029B2 (ja) | 1992-05-18 | 1993-04-28 | 入力保護回路を有する半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119029B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5031860B2 (ja) | 2010-03-11 | 2012-09-26 | キヤノン株式会社 | 液体吐出ヘッド用基板及びヘッドユニット。 |
-
1993
- 1993-04-28 JP JP05101729A patent/JP3119029B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06125041A (ja) | 1994-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717559A (en) | Input/output protection device for use in semiconductor device | |
| US5581104A (en) | Static discharge circuit having low breakdown voltage bipolar clamp | |
| JP3058203U (ja) | ラッチアップのない完全に保護されたｃｍｏｓオンチップｅｓｄ保護回路 | |
| US6072219A (en) | Substrate-triggering electrostatic discharge protection circuit for deep-submicron integrated circuits | |
| KR0159451B1 (ko) | 반도체장치의 보호회로 | |
| JPH06177330A (ja) | 半導体装置 | |
| US5898206A (en) | Semiconductor device | |
| JPH0433139B2 (ja) | ||
| US4656491A (en) | Protection circuit utilizing distributed transistors and resistors | |
| EP1058308B1 (en) | Intermediate trigger voltage ESD protection device | |
| JP3713490B2 (ja) | 半導体装置 | |
| JP2576433B2 (ja) | 半導体装置用保護回路 | |
| US5909046A (en) | Semiconductor integrated circuit device having stable input protection circuit | |
| KR100387189B1 (ko) | 절연체상반도체장치및그보호회로 | |
| EP0257774A1 (en) | Protection circuit for large-scale integrated circuit | |
| KR100206675B1 (ko) | 반도체 집적 회로 장치 | |
| JP3119029B2 (ja) | 入力保護回路を有する半導体集積回路装置 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| US6288884B1 (en) | MOS buffer immun to ESD damage | |
| US6414830B1 (en) | ESD protection circuit for integrated circuit with operating voltages exceeding power supply voltages | |
| US5384482A (en) | Semiconductor integrated circuit device having input protective circuit | |
| JPH0715010A (ja) | 半導体装置の保護回路 | |
| JP2000332131A (ja) | 静電保護素子、静電保護回路及び半導体装置 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPH0888326A (ja) | 半導体装置の静電気保護構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |