JP3109346U - 二重インタフェース・プラグ・メモリカード - Google Patents

Abstract

【課題】自動的にどのプラグが作動中かについて決定することができかつ異なるプラグからの異なる信号を処理することができる、ストロボ制御装置を有する二重インタフェース・プラグ・メモリカードを提供すること。
【解決手段】二重インタフェース・プラグ・メモリカードは、ＳＤ、ＣＦ（登録商標）又はＭＳメモリカードを含む。ストロボ制御装置は、ＵＳＢ制御チップ及びメモリカード制御チップを制御するために使用される。ＵＳＢプラグがＵＳＢハブに挿入されるとき、ストロボ制御装置は作動し、情報は、２つの制御チップによって、アクセス可能になる。メモリカード・プラグが挿入されるとき、ストロボ制御装置は停止し、情報は、メモリカード・チップによって、アクセス可能になる。このような方法で、２つの制御チップはそれぞれ作動可能になる。
【選択図】図２

Description

本考案は、二重インタフェース・プラグ・メモリカードに関し、特に、異なるプラグからの信号を取扱うことができ、ストロボ制御装置を有する二重インタフェース・プラグ・メモリカードに関する。

電子製品が普及するにつれて、これに対応するメモリカードの傾向は、より大容量及びより高い互換性に向けられている。例えば、メモリカードの標準インタフェースは、ＣＦ（コンパクト・フラッシュ）、ＭＳ（メッセージ・ストア）、ＳＤ（セキュリ・デジタル）その他を含む。しかし、メモリカードは、異なるハブを有する製品との互換性を有することがない単一のプラグだけを備えているので、カード読み取り装置は、異なるインタフェース・プラグを有する複数のメモリカードを読むために提供される。

他方、メモリカードがさまざまな製品との互換性を有する多数のインタフェース・プラグを備えることは可能であり、この種のメモリカードは、通常、現在の標準プラグの他に第２のインタフェースＵＳＢプラグを備えている。

第２のインタフェースＵＳＢプラグを有するメモリカードにおいて、内部要素は、主にＵＳＢ制御チップ及びメモリカード制御チップを含む。２つの制御チップが単一カードに組み込まれるとき、電子妨害は通常の作動において課題になる。

したがって、本考案は上述した課題を緩和するか又はこれを取り除くためのストロボ制御装置を有する二重インタフェース・プラグ・メモリカードを提供する。

本考案の主な目的は、どのプラグが作動中かについて自動的に決定することができかつ異なるプラグからの異なる信号を処理することができる、ストロボ制御装置を有する二重インタフェース・プラグ・メモリカードを提供することにある。

本考案の他の目的、新規な効果及び特徴は、添付の図面を参照しての以下の詳細な説明からより明らかになる。

図１は、本考案に係る二重インタフェース・プラグ・メモリカードの斜視図である。メモリカード・プラグ１１（例えばＣＦ又はＳＤ）及びＵＳＢプラグ１２は、メモリカードの本体１０に形成されている。導電性接点を埋め込んだＵＳＢプラグ１２は、本体の第１の端部から延長されており、使用していないときはキャップ１３によって覆われている。キャップ１３がＵＳＢプラグに覆われるとき、二重インタフェース・プラグ・メモリカードの全体的な寸法は標準のメモリカードと一致する。

図２を参照するに、二重インタフェース・プラグ・メモリカードは、主にＵＳＢ制御チップ２０、メモリカード制御チップ３０及びストロボ制御装置４０を備えており、ストロボ制御装置４０は、ＵＳＢ制御チップ２０とメモリカード制御チップ３０との間に接続されている。ＵＳＢ制御チップ２０は、ＵＳＢプラグ１２と、メモリ５０及びメモリカード・プラグ１１に接続されたメモリカード制御チップ３０とに接続されている。詳細な回路図は図３Ａから図３Ｆに示されている。

ＵＳＢプラグ１２がＵＳＢハブに挿入されるとき、ストロボ制御装置４０が作動し、情報は、ＵＳＢ制御チップ２０、ストロボ制御装置４０及びメモリカード制御チップ３０を介してメモリ５０からアクセス可能になる。他方、ＵＳＢプラグ１２が待機状態にあり、メモリカード・プラグ１１が対応する外部ハブに挿入されるとき、ストロボ制御装置４０はトリガ信号によって作動停止するから、情報は、ＵＳＢ制御チップ２０からのいかなる妨害もなしに、メモリカード制御チップ３０を介してのみアクセス可能になる。

図３Ｆを参照するに、ストロボ制御装置４０は、制御ピンとしてゲートを有する電界効果トランジスタ（ＭＯＳＦＥＴ）からなる。２つの信号すなわちＶＣＣ＿ＵＰＣＢ及びＳＤポートは、ゲートに接続されている。ＵＳＢプラグ１２がＵＳＢハブに挿入されるとき、ストロボ制御装置４０を作動させるために送られる電力供給ＶＣＣ＿ＵＰＣＢが得られる。

図３Ｅを参照するに、ＳＤメモリカードを例にすれば、「３」のピンは低電圧信号Ｖｓｓポートである。ＳＤプラグがＳＤハブに挿入されるとき、低電圧信号Ｖｓｓはストロボ制御装置４０を停止させるために送信されるから、ＳＤ制御チップ３０はＵＳＢ制御チップ２０から独立している。

図４は、本考案に係る第２の実施例のブロック回路図を示す。第１実施例と比較して、違いは、ストロボ制御装置４０がメモリカード制御装置３０の代わりにＵＳＢ制御装置２０に取り付けられたことである。しかし、ストロボ制御装置４０は、ＵＳＢプラグ又はメモリカード・プラグが作動中か否かを決定するためのトリガ信号を得る。メモリカード・プラグが挿入されるとき、ストロボ制御装置４０は、ＵＳＢ制御チップ２０からの妨害を排除するために作動停止する。

図５は、本考案に係る第３の実施例のブロック回路図を示す。ＵＳＢ制御チップ２０及びメモリカード制御チップ３０はメモリ５０に接続されており、ストロボ制御装置４０は、２つのチップ２０，３０ひいてはＵＳＢプラグ１２及びメモリカード・プラグ１１に取り付けられているから、ストロボ制御装置４０は、メモリ５０を読込み又は書込みを行うことができるように作動させることについて決定するために、ＳＤプラグ又はＵＳＢプラグからの信号を受信する。

上記の実施例において、関連するメモリカードは、ＳＤカード又はメモリカードの他のタイプであってもよい。トリガ信号が複数のプラグのいずれが作動中であるかについて判断するためにストロボ制御装置４０に発信される限り、ストロボ制御装置４０は、それ自身が作動するか又は作動停止するかどうかを決定することができ、また、不必要な信号のいかなる妨害もなく、選択されたプラグが独立して作動することを効果的に可能にすることができる。

本考案に係る二重インタフェース・プラグ・メモリカードの斜視図。 本考案の第１実施例のブロック回路図。 本考案に係るＵＳＢ制御チップの詳細な回路図。 本考案に係るＵＳＢインタフェース及び発振回路の詳細な回路図。 本考案に係る、発光体を含むＵＳＢの詳細な回路図。 本考案に係るメモリカード制御チップの詳細な回路図。 本考案に係るメモリカード・インタフェースの詳細な回路図。 本考案に係るメモリ及びストロボ制御装置の詳細な回路図。 本考案に係る第２の実施例のブロック回路図。 本考案に係る第３の実施例のブロック回路図。

符号の説明

１０ 本体
１１ メモリカード・プラグ
１２ ＵＳＢプラグ
２０ ＵＳＢ制御チップ
３０ メモリカード制御チップ
４０ ストロボ制御装置
５０ メモリ

Claims (3)

1. ＵＳＢプラグ（１２）に接続されたＵＳＢ制御チップ（２０）と、
   メモリ（５０）及びメモリカード・プラグ（１１）に接続されたメモリカード制御チップ（３０）と、
   前記ＵＳＢ制御チップ及び前記メモリカード制御チップに接続されたストロボ制御装置（４０）とを含み、
   前記ＵＳＢプラグがＵＳＢハブに挿入されるとき、前記ストロボ制御装置は作動し、情報は前記メモリからアクセス可能であり、前記メモリカード・プラグが対応するハブに挿入されるとき、前記ストロボ制御装置は作動停止し、情報は、前記ＵＳＢ制御チップのいかなる妨害もなしに、前記メモリカード制御チップに書き込まれるか又はこれから読み出される、二重インタフェース・プラグ・メモリカード。
2. 前記ストロボ制御装置は、制御ピンとしてのゲートを有する電界効果トランジスタであり、作動又は作動停止の状態を決定するための電圧信号を受信する、請求項１に記載の二重インタフェース・プラグ・メモリカード。
3. ＵＳＢプラグ（１２）及びメモリ（５０）に接続されたＵＳＢ制御チップ（２０）と、
   メモリカード・プラグ（１１）及び前記メモリに接続されたメモリカード制御チップ（３０）と、
   前記メモリカード制御チップ及び前記ＵＳＢ制御チップに接続されたストロボ制御装置（４０）とを含み、
   前記メモリカード・プラグは、対応するハブに挿入可能であり、
   前記ストロボ制御装置の制御ピンは、前記ＵＳＢプラグ及び前記メモリカード・プラグに接続されており、
   前記ＵＳＢプラグがＵＳＢハブに挿入されるとき、前記ストロボ制御装置は作動し、情報は前記メモリからアクセス可能であり、前記メモリカード・プラグが対応するハブに差し込まれるとき、前記ＵＳＢプラグは待機状態にあり、前記ストロボ制御装置は作動停止し、情報は、前記ＵＳＢ制御チップのいかなる妨害もなしに、前記メモリカード制御チップに書き込まれるか又はこれから読み出される、二重インタフェース・プラグ・メモリカード。

Images