JP3105041B2 - フレキシブル電子回路装置 - Google Patents
フレキシブル電子回路装置Info
- Publication number
- JP3105041B2 JP3105041B2 JP03274212A JP27421291A JP3105041B2 JP 3105041 B2 JP3105041 B2 JP 3105041B2 JP 03274212 A JP03274212 A JP 03274212A JP 27421291 A JP27421291 A JP 27421291A JP 3105041 B2 JP3105041 B2 JP 3105041B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- flexible
- basic
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、各種の民生用電子装
置、例えばテレビジョン装置、ビデオテープレコーダ
（以下ＶＴＲと記す）等に用いられるフレキシブル電子
回路装置に関する。
置、例えばテレビジョン装置、ビデオテープレコーダ
（以下ＶＴＲと記す）等に用いられるフレキシブル電子
回路装置に関する。
【０００２】
【従来の技術】現在、ＶＴＲやＣＤプレーヤ等は、１人
１台の時代に突入し、またデジタル技術が進歩してあら
ゆる応用が可能になっている。このような状況のなか
で、ユーザの要求も、上級機種を望んだり、追加機能の
あるものを望んだり多岐に及ぶようになっている。これ
に対して、メーカー側もユーザの要求に答えるべく、少
量多品種生産で望んでいる。
１台の時代に突入し、またデジタル技術が進歩してあら
ゆる応用が可能になっている。このような状況のなか
で、ユーザの要求も、上級機種を望んだり、追加機能の
あるものを望んだり多岐に及ぶようになっている。これ
に対して、メーカー側もユーザの要求に答えるべく、少
量多品種生産で望んでいる。
【０００３】例えば、ＶＴＲなどは、記録方式の異なる
ものもある。また、テレビジョン方式にあっても各種の
方式や付加的な信号の伝送方式が開発されている。これ
に対して、メーカーは、各方式に対応したＶＴＲの設計
開発、テレビジョン受信機の開発設計を余儀なくされて
いる。
ものもある。また、テレビジョン方式にあっても各種の
方式や付加的な信号の伝送方式が開発されている。これ
に対して、メーカーは、各方式に対応したＶＴＲの設計
開発、テレビジョン受信機の開発設計を余儀なくされて
いる。
【０００４】
【発明が解決しようとする課題】上記のように、電子装
置が多岐にわたるようになったために、ユーザは、自分
の欲しい仕様がいくつかある場合、それに合わせて対応
した機種を揃える必要があり、従来形から上級機種の数
台ものＶＴＲやテレビジョン受信装置を所有することが
ある。また、メーカー側においても、多品種の製品を揃
えるために、生産ラインの組み替えや設計のやり直し、
製品の開発設計を行う必要があり、多大な負担がかかっ
ている。さらにまた、最近では、商品のサイクルが短
く、ユーザ及びメーカーの双方にとつて大きな負担があ
る。
置が多岐にわたるようになったために、ユーザは、自分
の欲しい仕様がいくつかある場合、それに合わせて対応
した機種を揃える必要があり、従来形から上級機種の数
台ものＶＴＲやテレビジョン受信装置を所有することが
ある。また、メーカー側においても、多品種の製品を揃
えるために、生産ラインの組み替えや設計のやり直し、
製品の開発設計を行う必要があり、多大な負担がかかっ
ている。さらにまた、最近では、商品のサイクルが短
く、ユーザ及びメーカーの双方にとつて大きな負担があ
る。
【０００５】そこでこの発明は、ユーザは、同一の基本
回路装置を所有するだけで、これに新たなプログラムを
供給するだけで、いままでとは全く異なる方式の信号処
理を可能とするフレキシブル電子回路装置を提供するこ
とを目的とする。
回路装置を所有するだけで、これに新たなプログラムを
供給するだけで、いままでとは全く異なる方式の信号処
理を可能とするフレキシブル電子回路装置を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】この発明は、入力信号を
ディジタル信号に変換するアナログディジタル変換回路
と、前記ディジタル信号が入力され、予め規定された基
本的な処理を施す基本回路と、前記基本回路の出力をア
ナログ信号に変換するディジタルアナログ変換回路と、
単位ロジック、セレクタ、反転器、単位遅延器からなる
要素回路のうちの少なくとも１つの要素回路を含み、各
要素回路間に配置され、これら各要素回路を相互に接続
する電気的に制御可能なスイッチ群を有し、これらスイ
ッチ群による回路接続をプログラムに応じて任意に設定
することにより、用意された前記要素回路規模の範囲内
で任意の機能を実現し、かつ前記基本回路に対して双方
向に信号をやり取りする経路を設けて、前記基本回路に
前記任意の機能を追加するかまたは元の機能の一部を変
更するフレキシブル回路と、前記フレキシブル回路に接
続され、前記フレキシブル回路を前記プログラムにより
制御する集中制御回路と、前記集中制御回路に対して、
外部から前記プログラムを入力しかつ変更する接続手段
とを備える。
ディジタル信号に変換するアナログディジタル変換回路
と、前記ディジタル信号が入力され、予め規定された基
本的な処理を施す基本回路と、前記基本回路の出力をア
ナログ信号に変換するディジタルアナログ変換回路と、
単位ロジック、セレクタ、反転器、単位遅延器からなる
要素回路のうちの少なくとも１つの要素回路を含み、各
要素回路間に配置され、これら各要素回路を相互に接続
する電気的に制御可能なスイッチ群を有し、これらスイ
ッチ群による回路接続をプログラムに応じて任意に設定
することにより、用意された前記要素回路規模の範囲内
で任意の機能を実現し、かつ前記基本回路に対して双方
向に信号をやり取りする経路を設けて、前記基本回路に
前記任意の機能を追加するかまたは元の機能の一部を変
更するフレキシブル回路と、前記フレキシブル回路に接
続され、前記フレキシブル回路を前記プログラムにより
制御する集中制御回路と、前記集中制御回路に対して、
外部から前記プログラムを入力しかつ変更する接続手段
とを備える。
【０００７】
【作用】上記の手段により、前記フレキシブル回路は、
集中制御回路により支援されて、前記基本回路を取り込
み、プログラムに応じた信号処理回路に切り替わること
ができ、基本回路に無い信号処理機能を実現することが
可能となる。外部から各種のプログラムを切り換え入力
することにより、フレキシブル回路が変化可能な範囲で
各種の信号処理回路を実現できる。
集中制御回路により支援されて、前記基本回路を取り込
み、プログラムに応じた信号処理回路に切り替わること
ができ、基本回路に無い信号処理機能を実現することが
可能となる。外部から各種のプログラムを切り換え入力
することにより、フレキシブル回路が変化可能な範囲で
各種の信号処理回路を実現できる。
【０００８】
【実施例】以下、この発明の実施例を図面を参照して説
明する。
明する。
【０００９】図１はこの発明の一実施例であり、基本構
成を示している。通常は、処理すべき信号は、入力端子
１１に供給される。入力端子１１は、アナログデジタル
（Ａ／Ｄ）変換器１２に入力されてデジタル化される。
Ａ／Ｄ変換器１２の出力信号は、基本回路部１３に入力
される。基本回路部１３は、いくつかの基本的な機能を
得る回路を含んでいる。この基本回路部１３で処理され
た信号は、デジタルアナログ（Ｄ／Ａ）変換器１４に入
力されてアナログ信号となり出力端子１５に導出され
る。
成を示している。通常は、処理すべき信号は、入力端子
１１に供給される。入力端子１１は、アナログデジタル
（Ａ／Ｄ）変換器１２に入力されてデジタル化される。
Ａ／Ｄ変換器１２の出力信号は、基本回路部１３に入力
される。基本回路部１３は、いくつかの基本的な機能を
得る回路を含んでいる。この基本回路部１３で処理され
た信号は、デジタルアナログ（Ｄ／Ａ）変換器１４に入
力されてアナログ信号となり出力端子１５に導出され
る。
【００１０】ここで基本回路部１３には、双方向に信号
やり取り可能にフレックス回路１６が接続されている。
フレックス回路１６は、その機能がマイクロコンピュー
タ１７（集中制御回路）の制御のもとに設定されるもの
で、通常は、各種の回路もしくはゲートアレイが関連性
なく実装されている。しかしマイクロコンピュータ１７
により制御されると、この制御のもとに所定に機能を発
揮するように構築される。
やり取り可能にフレックス回路１６が接続されている。
フレックス回路１６は、その機能がマイクロコンピュー
タ１７（集中制御回路）の制御のもとに設定されるもの
で、通常は、各種の回路もしくはゲートアレイが関連性
なく実装されている。しかしマイクロコンピュータ１７
により制御されると、この制御のもとに所定に機能を発
揮するように構築される。
【００１１】図において点線で囲むブロックは、電子機
器内部に組み込まれており、外部端子１８が設けられて
いる。外部端子１８には、カード体１００、１０１、１
０２を選択的に接続することができる。カード体には、
マイクロコンピュータ１７を動作させるための、プログ
ラムが格納されており、必要に応じて所定の信号処理機
能を持つハードウエアによる回路が組み込まれている。
器内部に組み込まれており、外部端子１８が設けられて
いる。外部端子１８には、カード体１００、１０１、１
０２を選択的に接続することができる。カード体には、
マイクロコンピュータ１７を動作させるための、プログ
ラムが格納されており、必要に応じて所定の信号処理機
能を持つハードウエアによる回路が組み込まれている。
【００１２】上記したシステムによると、マイクロコン
ピュータ１７を制御するプログラムを外部から入力する
ことにより、フレックス回路１６による信号処理回路パ
ターンが構築可能である。またこの場合、基本回路部１
３内部に組まれている一部の回路を取り込んだ形であっ
てもよい。
ピュータ１７を制御するプログラムを外部から入力する
ことにより、フレックス回路１６による信号処理回路パ
ターンが構築可能である。またこの場合、基本回路部１
３内部に組まれている一部の回路を取り込んだ形であっ
てもよい。
【００１３】従って、フレックス回路１６と基本回路１
３とにより、各種の信号に応じて適応的に信号処理を行
うことができる。また、基本回路部１３だけで行う信号
処理に加えて、フレックス回路１６の機能を付加するこ
とにより機能アップを得ることができる。
３とにより、各種の信号に応じて適応的に信号処理を行
うことができる。また、基本回路部１３だけで行う信号
処理に加えて、フレックス回路１６の機能を付加するこ
とにより機能アップを得ることができる。
【００１４】図２は、この発明が適用された一例であ
り、ＶＴＲの記録系回路において機能アップを図った例
である。基本回路部１３は、輝度・色信号（Ｙ／Ｃ）分
離回路２１、ここで分離された輝度信号が供給されるＹ
信号処理部２２、分離された色信号が供給されるＣ信号
処理部２３を有する。またＹ信号処理部２２、Ｃ信号処
理部２３から導出されたデジタル信号をマルチプレック
スするマルチプレクサ２４を有する。マルチプレクサ２
４の出力は、Ｄ／Ａ変換器１４に入力される。
り、ＶＴＲの記録系回路において機能アップを図った例
である。基本回路部１３は、輝度・色信号（Ｙ／Ｃ）分
離回路２１、ここで分離された輝度信号が供給されるＹ
信号処理部２２、分離された色信号が供給されるＣ信号
処理部２３を有する。またＹ信号処理部２２、Ｃ信号処
理部２３から導出されたデジタル信号をマルチプレック
スするマルチプレクサ２４を有する。マルチプレクサ２
４の出力は、Ｄ／Ａ変換器１４に入力される。
【００１５】ここで、フレックス回路１６は、スイッチ
ＳＷ１、ＳＷ２、ＳＷ３を含む。スイッチＳＷ１は、Ａ
／Ｄ変換器１２の出力を、Ｙ／Ｃ分離回路２１若しくは
減算器３１及び係数乗算及び加算器３２の第１入力端に
供給することができる。係数加算器３２の出力は、減算
器３１に入力される。また、スイッチＳＷ２は、加算器
３１からの信号若しくはＹ／Ｃ分離回路２１からの分離
されＹ信号のいずれかを選択して、Ｙ信号処理部２２に
入力することができる。スイッチＳＷ３は、係数乗算及
び加算器３２からの色信号若しくはＹ／Ｃ分離回路２１
で分離されたＣ信号のいずれかをＣ信号処理部２３に導
入することができる。
ＳＷ１、ＳＷ２、ＳＷ３を含む。スイッチＳＷ１は、Ａ
／Ｄ変換器１２の出力を、Ｙ／Ｃ分離回路２１若しくは
減算器３１及び係数乗算及び加算器３２の第１入力端に
供給することができる。係数加算器３２の出力は、減算
器３１に入力される。また、スイッチＳＷ２は、加算器
３１からの信号若しくはＹ／Ｃ分離回路２１からの分離
されＹ信号のいずれかを選択して、Ｙ信号処理部２２に
入力することができる。スイッチＳＷ３は、係数乗算及
び加算器３２からの色信号若しくはＹ／Ｃ分離回路２１
で分離されたＣ信号のいずれかをＣ信号処理部２３に導
入することができる。
【００１６】前記スイッチＳＷ１〜ＳＷ３等は、プログ
ラムにより制御される切り換え信号発生部３３により制
御される。この実施例は、基本回路１３は、以前は、ラ
イン相関を用いた櫛形フィルタによりＹ／Ｃ分離回路２
１を形成していたのであるが、この機能アップのために
フレーム相関を用いたＹ／Ｃ分離回路に切り換えられた
例である。この例は、たまたま、フィールドメモリをフ
レックス回路１６の内部に準備していなかった例であ
る。フレーム相関を利用するためには、遅延手段として
フィールドメモリが２つ必要であるが、この例では、基
本回路に不足しているハードウエアが、外部カード体１
００に装備されている。つまり、スイッチＳＷ１の出力
は、係数乗算及び加算器３２に入力されるとともに、外
部カード体１００に設けられたフィールド遅延回路４４
にも入力される。外部カード体１００には、フィールド
遅延回路４４と直列にフィールド遅延回路４５も設けら
れている。フィールド遅延回路４４の出力及びフィール
ド遅延回路４５の出力は、係数乗算及び加算器３２に入
力されている。
ラムにより制御される切り換え信号発生部３３により制
御される。この実施例は、基本回路１３は、以前は、ラ
イン相関を用いた櫛形フィルタによりＹ／Ｃ分離回路２
１を形成していたのであるが、この機能アップのために
フレーム相関を用いたＹ／Ｃ分離回路に切り換えられた
例である。この例は、たまたま、フィールドメモリをフ
レックス回路１６の内部に準備していなかった例であ
る。フレーム相関を利用するためには、遅延手段として
フィールドメモリが２つ必要であるが、この例では、基
本回路に不足しているハードウエアが、外部カード体１
００に装備されている。つまり、スイッチＳＷ１の出力
は、係数乗算及び加算器３２に入力されるとともに、外
部カード体１００に設けられたフィールド遅延回路４４
にも入力される。外部カード体１００には、フィールド
遅延回路４４と直列にフィールド遅延回路４５も設けら
れている。フィールド遅延回路４４の出力及びフィール
ド遅延回路４５の出力は、係数乗算及び加算器３２に入
力されている。
【００１７】上記のようにフレックス回路１６が切り換
えられた場合、３次元Ｙ／Ｃ分離機能を実現することが
できる。つまり、カード体に設けられたフィールド遅延
回路により、不足するハードウエアを支援し、フレック
ス回路１６において機能アップを図ることができる。
えられた場合、３次元Ｙ／Ｃ分離機能を実現することが
できる。つまり、カード体に設けられたフィールド遅延
回路により、不足するハードウエアを支援し、フレック
ス回路１６において機能アップを図ることができる。
【００１８】基本回路部１３、フレックス回路１６の形
態としては各種の実施例が可能である。例えばテレビジ
ョン関連の信号処理回路を基本回路部１３の内部に設
け、フレックス回路１６内部には、加算器、減算器、反
転器、乗算器等を多数形成しておき、これらを各種の接
続パターンにスイッチ群により切り換えられるように設
定するものである。このようにすると、あとはプログラ
ム次第で、内部のデジタル映像信号を各種加工処理した
り、また外部カード体からの画像信号を内部の画像信号
に合成するということも可能となる。基本回路部１３の
内部に設ける信号処理回路としては、ＶＴＲにおける記
録、再生信号処理回路であってもよい。
態としては各種の実施例が可能である。例えばテレビジ
ョン関連の信号処理回路を基本回路部１３の内部に設
け、フレックス回路１６内部には、加算器、減算器、反
転器、乗算器等を多数形成しておき、これらを各種の接
続パターンにスイッチ群により切り換えられるように設
定するものである。このようにすると、あとはプログラ
ム次第で、内部のデジタル映像信号を各種加工処理した
り、また外部カード体からの画像信号を内部の画像信号
に合成するということも可能となる。基本回路部１３の
内部に設ける信号処理回路としては、ＶＴＲにおける記
録、再生信号処理回路であってもよい。
【００１９】なお上記の実施例では、外部カード体１０
０を装填する場合、外部端子１８が１つで外部カード体
１００も１つであるように説明したが、外部端子１８の
数やこれに接続する外部カード体の数もこれに限定され
るものではない。また、外部カード体としてはマイクロ
コンピュータを内蔵するように説明したが、特に内蔵し
なくても、既に製品に搭載されているマイクロコンピュ
ータ１７の支配によりアクセスされるものであってもよ
い。またフレックス回路１６の内部構成は、単にゲート
と単位遅延があるだけでもよい。
０を装填する場合、外部端子１８が１つで外部カード体
１００も１つであるように説明したが、外部端子１８の
数やこれに接続する外部カード体の数もこれに限定され
るものではない。また、外部カード体としてはマイクロ
コンピュータを内蔵するように説明したが、特に内蔵し
なくても、既に製品に搭載されているマイクロコンピュ
ータ１７の支配によりアクセスされるものであってもよ
い。またフレックス回路１６の内部構成は、単にゲート
と単位遅延があるだけでもよい。
【００２０】
【発明の効果】以上説明したようにこの発明によれば、
ユーザは、同一の基本回路装置を所有するだけで、これ
に新たなプログラムを供給するだけで、いままでとは異
なる方式で信号処理を行うことが可能となり、機能アッ
プや信号形式が変更された場合、ユーザ、メーカの双方
に有利である。
ユーザは、同一の基本回路装置を所有するだけで、これ
に新たなプログラムを供給するだけで、いままでとは異
なる方式で信号処理を行うことが可能となり、機能アッ
プや信号形式が変更された場合、ユーザ、メーカの双方
に有利である。
【図１】この発明の一実施例における基本ブロックを示
す図。
す図。
【図２】この発明を適用してＹ／Ｃ分離機能を実現した
例を示す接続図。
例を示す接続図。
１２…Ａ／Ｄ変換器、１３…基本回路部、１４…Ｄ／Ａ
変換器、１６…フレックス回路、１７…マイクロコンピ
ュータ、１８…外部端子、１００…カード体。
変換器、１６…フレックス回路、１７…マイクロコンピ
ュータ、１８…外部端子、１００…カード体。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/00 - 17/08 H04N 9/77 - 9/78
Claims (3)
- 【請求項１】 入力信号をディジタル信号に変換するア
ナログディジタル変換回路と、 前記ディジタル信号が入力され、予め規定された基本的
な処理を施す 基本回路と、前記基本回路の出力をアナログ信号に変換するディジタ
ルアナログ変換回路と、 単位ロジック、セレクタ、反転器、単位遅延器からなる
要素回路のうちの少なくとも１つの要素回路を含み、各
要素回路間に配置され、これら各要素回路を相互に接続
する電気的に制御可能なスイッチ群を有し、これらスイ
ッチ群による回路接続をプログラムに応じて任意に設定
することにより、用意された前記要素回路規模の範囲内
で任意の機能を実現し、かつ前記基本回路に対して双方
向に信号をやり取りする経路を設けて、前記基本回路に
前記任意の機能を追加するかまたは元の機能の一部を変
更する フレキシブル回路と、 前記フレキシブル回路に接続され、前記フレキシブル回
路を前記プログラムにより制御する集中制御回路と、 前記集中制御回路に対して、外部から前記プログラムを
入力しかつ変更する接続手段とを具備したことを特徴と
するフレキシブル電子回路装置。 - 【請求項２】 前記接続手段は、中央制御装置及びメモ
リが内蔵された集積回路を搭載しているカード体である
ことを特徴とする請求項１記載のフレキシブル電子回路
装置。 - 【請求項３】 前記カード体には、前記中央制御装置及
びメモリの他に、前記フレキシブル回路の動作を補うた
めに、所定の信号処理機能を持つ信号処理装置も搭載さ
れていることを特徴とする請求項２記載のフレキシブル
電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03274212A JP3105041B2 (ja) | 1991-10-22 | 1991-10-22 | フレキシブル電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03274212A JP3105041B2 (ja) | 1991-10-22 | 1991-10-22 | フレキシブル電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05284524A JPH05284524A (ja) | 1993-10-29 |
| JP3105041B2 true JP3105041B2 (ja) | 2000-10-30 |
Family
ID=17538599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03274212A Expired - Fee Related JP3105041B2 (ja) | 1991-10-22 | 1991-10-22 | フレキシブル電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105041B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU770178B2 (en) * | 1999-11-17 | 2004-02-12 | Sony Corporation | Method and apparatus for digital signal processing and method of providing extension function |
| CN1187965C (zh) | 1999-11-17 | 2005-02-02 | 索尼公司 | 数字信号处理设备和方法 |
-
1991
- 1991-10-22 JP JP03274212A patent/JP3105041B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05284524A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774741A (en) | Portable computer having a port connector for communicating with a variety of optional extension modules | |
| JP2827328B2 (ja) | 映像信号処理装置 | |
| JPH0445859B2 (ja) | ||
| JP3105041B2 (ja) | フレキシブル電子回路装置 | |
| GB2201316A (en) | Special effect apparatus for video signal | |
| JP3042062B2 (ja) | 画像処理装置 | |
| US5918027A (en) | Data processor having bus controller | |
| KR100232934B1 (ko) | 화상 처리 시스템 | |
| US6829783B1 (en) | Arrangement for producing television contributions | |
| CA2188984A1 (en) | Motion compensated filtering | |
| EP0467256B1 (en) | Surround sound effect control device | |
| US5623572A (en) | Double-deck videocassette recorder | |
| JPH0686211A (ja) | ビデオ信号処理回路およびビデオ信号再生装置 | |
| JP3278516B2 (ja) | ビデオシステム制御装置 | |
| JP3731621B2 (ja) | 演算装置および方法 | |
| JPH0444462B2 (ja) | ||
| JPH0497665A (ja) | 電子カメラ | |
| JPH0121383Y2 (ja) | ||
| JP3131210B2 (ja) | ビデオカメラ | |
| JP2000132286A (ja) | データ処理装置 | |
| JP3569955B2 (ja) | オンスクリーン表示装置 | |
| GB2221117A (en) | Recursive noise reduction filter for still video signals | |
| JP3414049B2 (ja) | 画像処理装置 | |
| JP3480944B2 (ja) | 電子機器 | |
| JPH0432822Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070901 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |