JP3099939B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3099939B2 JP3099939B2 JP07306655A JP30665595A JP3099939B2 JP 3099939 B2 JP3099939 B2 JP 3099939B2 JP 07306655 A JP07306655 A JP 07306655A JP 30665595 A JP30665595 A JP 30665595A JP 3099939 B2 JP3099939 B2 JP 3099939B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- deterioration
- semiconductor device
- lower limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置に関し、
特に素子の特性劣化の測定を可能とする半導体装置に関
する。The present invention relates to a semiconductor device,
In particular, the present invention relates to a semiconductor device capable of measuring deterioration of element characteristics.
【０００２】[0002]
【従来の技術】微細化されたＭＯＳ型電界効果トランジ
スタ（以下「ＭＯＳＦＥＴ」という）のドレインの電圧
に印加すると、ドレイン近傍に高電界領域が形成され
る。そして、この領域にキャリアが流れ込むと、キャリ
アは電界より高いエネルギーを得てホットキャリアとな
り、ゲート酸化膜中に注入され、その一部は酸化膜中に
捕獲される。2. Description of the Related Art When a voltage is applied to a drain of a miniaturized MOS field effect transistor (hereinafter referred to as "MOSFET"), a high electric field region is formed near the drain. Then, when carriers flow into this region, the carriers obtain energy higher than the electric field and become hot carriers, are injected into the gate oxide film, and a part thereof is captured in the oxide film.
【０００３】ホットキャリアが注入される時に、酸化膜
とＳｉ（シリコン）の境界で構造の不安定性を引き起こ
す。ゲート酸化膜中に発生した電荷は、空間電荷を形成
し、ＭＯＳＦＥＴの特性（例えばしきい値電圧ＶT、相
互コンダクタンスｇm等）が変動し、このため回路の信
頼性を損なわせることになる。When hot carriers are injected, structural instability is caused at a boundary between an oxide film and Si (silicon). The charge generated in the gate oxide film forms a space charge, and the characteristics of the MOSFET (for example, threshold voltage V T , transconductance gm, etc.) fluctuate, thereby impairing the reliability of the circuit.
【０００４】このようなホットキャリアによるしきい値
電圧ＶT変動等の素子（デバイス）特性の劣化は、ゲー
ト遅延も遅くなることを意味し、このため半導体装置の
性能も劣化させることになる。[0004] Deterioration of element (device) characteristics such as threshold voltage VT fluctuation due to such hot carriers means that the gate delay is also slowed, and therefore the performance of the semiconductor device is also degraded.
【０００５】従来においては、前記した半導体装置の特
性劣化の程度は小さく、さほど問題にはならなかった。
また、従来、半導体装置に劣化したかどうかは、例えば
ＬＳＩテスタによって該半導体装置を試験するか、ある
いは半導体装置が多数使われているコンピュータ、その
他の電子機器内の診断プログラムを走らせて検出するこ
とが一般的に行なわれていた。Conventionally, the degree of deterioration of the characteristics of the semiconductor device described above has been small and has not been a problem.
Conventionally, whether a semiconductor device has deteriorated can be detected by, for example, testing the semiconductor device with an LSI tester, or by running a diagnostic program in a computer or other electronic device in which many semiconductor devices are used. Was commonly done.
【０００６】この種の従来技術として、例えば特開平３
−７３５５２号公報には、構成要素の特性劣化を容易且
つ確実に検出できる半導体装置を提供することを目的と
して、図４に示すように、素子の特性劣化を検出する劣
化モニタ４１を半導体基板上に設けたことを特徴とする
半導体装置が提案されている。For example, Japanese Patent Application Laid-Open No.
Japanese Unexamined Patent Application Publication No. 7-35552 discloses a method of providing a semiconductor device capable of easily and surely detecting the deterioration of the characteristics of components, as shown in FIG. Has been proposed.
【０００７】図４を参照して、劣化モニタ４１は、セン
スアンプ４２、第１及び第２のダミーセル４３、４５、
センスアンプ４２の信号をさらに増幅するアンプ４７、
及びアンプ４７の出力端子４８から構成されている。Ｐ
0はプリチャージ時の等電位化用のｐ型ＭＯＳＦＥＴ、
Ｐ1、Ｐ2はビット線のプリチャージ用のｐ型ＭＯＳＦＥ
Ｔである。Referring to FIG. 4, a deterioration monitor 41 includes a sense amplifier 42, first and second dummy cells 43 and 45,
An amplifier 47 for further amplifying the signal of the sense amplifier 42;
And an output terminal 48 of the amplifier 47. P
0 is a p-type MOSFET for equalizing potential during precharge,
P 1 and P 2 are p-type MOSFEs for precharging bit lines.
T.
【０００８】ＭＯＳＦＥＴ Ｐ0、Ｐ1、Ｐ2、及びリセ
ット・セット用トランジスタ（ｐ型ＭＯＳＦＥＴ）Ｑs
は制御信号φp＝“１”のプリチャージ期間にオンし、
第１及び第２のビット線４４、４６と第１のダミーセル
４３のキャパシタＣ1を充電する。この時、同時に、リ
セット・セット用トランジスタＱrがオンし、第２のダ
ミーセル４５のキャパシタＣ0が放電される。The MOSFETs P 0 , P 1 , P 2 , and the reset-setting transistor (p-type MOSFET) Q s
Turns on during the precharge period of control signal φ p = “1”,
The first and second bit lines 44 and 46 and the capacitor C1 of the first dummy cell 43 are charged. At the same time, the transistor Q r reset set is turned on, the capacitor C 0 of the second dummy cell 45 is discharged.
【０００９】プリチャージ期間が終わり、ワード線Ｗ＝
“１”（高レベル）の読み出し期間になると、キャパシ
タＣ1、Ｃ0の充電状態に応じて第１、第２のビット線４
４、４６の電位が変化する。When the precharge period ends, the word line W =
In the read period of “1” (high level), the first and second bit lines 4 are switched according to the state of charge of the capacitors C 1 and C 0.
The potentials of 4 and 46 change.
【００１０】そして、ｎ型ＭＯＳＦＥＴ ｎ3、ｎ4を制
御信号φb＝“０”（低レベル）とすることによりオフ
状態とし、制御信号φs＝“１”にしてｎ型ＭＯＳＦＥ
Ｔｎ0をオン状態とし、センスアンプ４２を活性化す
る。Then, the n-type MOSFETs n 3 and n 4 are turned off by setting the control signal φ b to “0” (low level), and the control signal φ s is set to “1” to set the n-type MOSFETs n 3 and n 4.
Tn 0 is turned on, and the sense amplifier 42 is activated.
【００１１】第１、第２のビット線４４、４６の電位に
よって、センスアンプ４２の出力Ｑ0、Ｑ1が決まる。こ
のセンスアンプ４２の出力Ｑ0、Ｑ1をさらにアンプ４７
で増幅し、劣化信号出力端子４８より出力する。The outputs Q 0 and Q 1 of the sense amplifier 42 are determined by the potentials of the first and second bit lines 44 and 46. Outputs Q 0 and Q 1 of the sense amplifier 42 are further added to an amplifier 47.
And output from the deterioration signal output terminal 48.
【００１２】センスアンプ４２が正常であれば、常にＱ
1＝“１”、Ｑ0＝“０”となり、劣化信号出力端子４８
には“１”が出力される。If the sense amplifier 42 is normal, Q
1 = "1", Q 0 = "0" , and the deterioration signal output terminal 48
Outputs "1".
【００１３】一方、ＭＯＳＦＥＴのうちｎ1とｎ2のしき
い値電圧ＶTや相互コンダクタンスｇmが劣化すると、セ
ンスアンプ４２は正常な増幅機能を失い、ついにはＱ1
＝“０”、すなわち劣化信号出力端子４８の出力＝
“０”となり、劣化がある危険な状態が外部に通知され
ることになる。Meanwhile, when the threshold voltage V T and the mutual conductance gm of the MOSFET n 1 and n 2 is deteriorated, the sense amplifier 42 loses normal amplification function, and finally Q 1
= “0”, that is, the output of the deteriorated signal output terminal 48 =
It becomes "0", and a dangerous state with deterioration is notified to the outside.
【００１４】[0014]
【発明が解決しようとする課題】しかしながら、前記特
開平３−７３５５２号公報に記載の従来例においては、
ホットキャリアによりＭＯＳＦＥＴのｎ1とｎ2のしきい
値電圧ＶTや相互コンダクタンスｇmが劣化しても、半導
体装置におけるＤＣ的な異常を検出するのみで、ＡＣ的
な判定は不可能であった。However, in the conventional example described in JP-A-3-73552,
Also the threshold voltage V T and the transconductance gm of the MOSFET of n 1 and n 2 is deteriorated by hot carriers, only detect a DC abnormalities in the semiconductor device, and an AC specific determination impossible .
【００１５】従って、本発明は上記問題点に鑑みてなさ
れたものであって、ＡＣ特性の劣化を把握可能とすると
共に、特性劣化するデバイスの使用を可能とする半導体
装置を提供することを目的とする。SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above problems, and has as its object to provide a semiconductor device capable of ascertaining deterioration of AC characteristics and using a device whose characteristics are deteriorated. And
【００１６】[0016]
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置は、リングオシレータと、前記
リングオシレータの発振周波数を測定する周波数カウン
タと、前記周波数カウンタで測定された前記リングオシ
レータの初期化時発振周波数を記憶する記憶手段と、を
備え、任意の時間経過後の前記リングオシレータの発振
周波数を前記周波数カウンタで測定し該発振周波数と前
記記憶手段に記憶されている初期値発振周波数とを比較
回路で比較し、前記任意の時間経過後の発振周波数と前
記初期値発振周波数との差が所定の設定値よりもずれて
いるか否かを比較結果として出力する。Means for Solving the Problems] To achieve the above object, a semiconductor device of the present invention, a ring oscillator and a frequency counter for measuring the oscillation frequency of the ring oscillator, the ring oscillator, which is measured by the frequency counter storage means for storing an initialization time of the oscillation frequency, the
Oscillation of the ring oscillator after any time has passed
The frequency is measured by the frequency counter and the oscillation frequency is
Comparison with the initial oscillation frequency stored in the storage means
The circuit compares the oscillation frequency after the given time
The difference from the initial oscillation frequency deviates from the set value.
Is output as a comparison result .
【００１７】本発明においては、好ましくは、前記比較
回路の出力が外部端子から劣化検出信号として取り出さ
れる。In the present invention, preferably, the output of the comparison circuit is extracted from an external terminal as a deterioration detection signal.
【００１８】本発明の半導体装置においては、特性劣化
モニタ時に被測定対象回路に所定の帰還回路を挿入して
リング型の発振回路を形成する手段を備え、前記発振回
路の発振周波数を周波数カウンタで測定し、測定した発
振周波数を所定の下限値と比較回路で比較し、比較結果
を劣化検出信号として出力する。In the semiconductor device of the present invention, the characteristics are deteriorated.
Insert a predetermined feedback circuit into the circuit under test during monitoring.
Means for forming a ring-type oscillation circuit;
The oscillation frequency of the circuit is measured with a frequency counter, and the measured oscillation
The oscillation frequency is compared with a predetermined lower limit by a comparison circuit.
Is output as a deterioration detection signal .
【００１９】本発明においては、前記下限値が、前記リ
ング型の発振回路の初期化時の発振周波数（ｆ）と所定
の劣化許容値を定める所定値（α）とから定められる。 In the present invention, the lower limit is defined as the lower limit.
Frequency (f) at initialization of the oscillator
Is determined from a predetermined value (α) that defines a permissible deterioration value.
【００２０】本発明によれば、トランジスタ素子の特性
劣化に伴うゲート遅延等の伝搬遅延時間をリング型発振
器の発振周波数をモニタして所定の下限値と比較するよ
うに構成したことにより、ＡＣ特性の劣化を半導体装置
自らが端子に出力することができる。According to the present invention, the configuration is such that the propagation delay time such as the gate delay due to the deterioration of the characteristics of the transistor element is monitored by the oscillation frequency of the ring oscillator and compared with a predetermined lower limit value. The semiconductor device itself can output the deterioration of the terminal to the terminal.
【００２１】そして、本発明によれば、被測定回路を測
定時にのみ選択的にリング型発振器を構成するように切
替制御することにより、劣化モニタ回路の冗長回路の回
路規模を削減し、より実用的な装置を提供するものであ
る。According to the present invention, the circuit scale of the redundant circuit of the deterioration monitor circuit is reduced by controlling the circuit under test to selectively configure a ring-type oscillator only at the time of measurement, thereby making the circuit more practical. It provides a dynamic device.
【００２２】[0022]
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２３】［実施形態１］図１は、本発明の第１の実
施形態の構成を示す図である。[First Embodiment] FIG. 1 is a diagram showing a configuration of a first embodiment of the present invention.
【００２４】図１を参照して、本実施形態に係る劣化モ
ニタ回路は、回路の劣化指標として機能するリングオシ
レータ２、リングオシレータ２の発振周波数を測定する
周波数カウンタ１、リングオシレータ２の発振周波数
と、比較するデータを記憶させたメモリ４、リングオシ
レータ２の発振周波数とメモリ４に記憶されたデータと
を比較する比較回路３と、から構成されている。Referring to FIG. 1, a deterioration monitor circuit according to this embodiment includes a ring oscillator 2 functioning as a deterioration indicator of the circuit, a frequency counter 1 for measuring the oscillation frequency of ring oscillator 2, and an oscillation frequency of ring oscillator 2. And a memory 4 storing data to be compared, and a comparison circuit 3 for comparing the oscillation frequency of the ring oscillator 2 with the data stored in the memory 4.
【００２５】図１において、ＣＫＢは周波数カウンタ１
の基準信号でありカウントの開始から終了するパルスで
周波数カウンタ１の精度を決める信号である。また、Ｓ
ＡＭは、周波数カウンタ１のサンプリング信号であり、
周波数を測定する周期を規定するパルス信号である。In FIG. 1, CKB is a frequency counter 1
Is a signal that determines the accuracy of the frequency counter 1 with a pulse that ends from the start of counting. Also, S
AM is a sampling signal of the frequency counter 1;
This is a pulse signal that defines a cycle for measuring the frequency.
【００２６】実際の使用時には、テスト信号ＴＳＴを
“１”として、リングオシレータ２を発振させ続ける
（リングオシレータ２はＴＳＴ＝“１”の時発振モード
とされている）。In actual use, the test signal TST is set to "1" and the ring oscillator 2 is kept oscillating (the ring oscillator 2 is in the oscillation mode when TST = "1").
【００２７】リングオシレータ２は、発振し続けること
により、リングオシレータ２を構成する各ゲートのトラ
ンジスタの劣化が進み、ゲート遅延時間（伝搬遅延時
間）が遅くなり、リングオシレータ２として発振周波数
が小さくなっていく。As the ring oscillator 2 continues to oscillate, the deterioration of the transistor of each gate constituting the ring oscillator 2 progresses, the gate delay time (propagation delay time) becomes slow, and the oscillation frequency of the ring oscillator 2 decreases. To go.
【００２８】リングオシレータ２の発振周波数を周波数
カウンタ１で所定の周期測定する。任意の時間経過後の
周波数カウンタ１による周波数の測定値をｆ０とする。The oscillation frequency of the ring oscillator 2 is measured by the frequency counter 1 for a predetermined period. The measured value of the frequency by the frequency counter 1 after an elapse of an arbitrary time is defined as f0.
【００２９】一方、メモリ４には、リングオシレータ２
の周波数の下限値ｆ１を入力端子Ａから予め書き込んで
おく。On the other hand, the memory 4 includes the ring oscillator 2
Is written from the input terminal A in advance.
【００３０】そして、比較回路３にて、周波数測定値ｆ
０と下限値ｆ１とを比較し、比較結果を信号ＭＯＮとし
て出力する。Then, the frequency measurement value f
0 is compared with the lower limit f1, and the comparison result is output as a signal MON.
【００３１】例えば、ｆ０＞ｆ１の時は、信号ＭＯＮ＝
“０”とし、劣化が基準周波数ｆ１より大きく問題がな
いとする。For example, when f0> f1, the signal MON =
It is assumed that the value is “0”, the deterioration is larger than the reference frequency f1, and there is no problem.
【００３２】そして、ｆ０≦ｆ１になった時、信号ＭＯ
Ｎ＝“１”を出力し、発振周波数が劣化の下限を超えた
ことを外部に知らせる。なお、メモリ４としては、ＲＡ
Ｍ（ランダムアクセスメモリ）、レジスタでよく、予め
下限値を書き込んだＲＯＭ（読み出し専用メモリ）であ
ってもよい。When f0 ≦ f1, the signal MO
N = “1” is output to notify the outside that the oscillation frequency has exceeded the lower limit of deterioration. Note that, as the memory 4, RA
M (random access memory), a register, or a ROM (read only memory) in which a lower limit value is written in advance may be used.
【００３３】［実施形態２］図２は、本発明の第２の実
施形態の構成を示す図である。図２において、前記第１
の実施形態の説明で参照した図１の要素と同一又は同等
の要素には同一の参照符号が付されている。[Embodiment 2] FIG. 2 is a diagram showing a configuration of a second embodiment of the present invention. In FIG. 2, the first
Elements that are the same as or equivalent to the elements in FIG. 1 referred to in the description of the embodiment are denoted by the same reference numerals.
【００３４】図２を参照して、本実施形態が前記第１の
実施形態と相異する点は、劣化の下限値を定める比較デ
ータを予めメモリ４に設定するのではなく、実際の使用
時において、初期化時等のリングオシレータ２の発振周
波数値ｆ２を自動的にメモリ４に書き込み、劣化の許容
値を定める所定の値αを差し引き、その値（ｆ２−α）
と任意の時間経過後の発振周波数値ｆ０とを比較回路３
で比較し、比較結果を信号ＭＯＮとして出力する。Referring to FIG. 2, the present embodiment is different from the first embodiment in that comparison data for determining the lower limit of deterioration is not set in memory 4 in advance, but is used in actual use. In the above, the oscillation frequency value f2 of the ring oscillator 2 at the time of initialization or the like is automatically written into the memory 4, and a predetermined value α that determines the allowable value of deterioration is subtracted, and the value (f2−α)
And an oscillating frequency value f0 after an arbitrary time has passed.
And outputs the comparison result as a signal MON.
【００３５】［実施形態３］図３は、本発明の第３の実
施形態の構成を示す図である。前記第１、２の実施形態
に係る劣化回路のリングオシレータ２は、モニタ専用の
回路であり、実使用の本来のシステムとして使用する機
能の回路ではない。[Third Embodiment] FIG. 3 is a diagram showing a configuration of a third embodiment of the present invention. The ring oscillator 2 of the deteriorated circuit according to the first and second embodiments is a circuit dedicated to monitoring, and is not a circuit having a function used as an original system for actual use.
【００３６】本実施形態では、これを、実際に使用する
回路（被測定回路５）を奇数段のゲートとしてリングオ
シレータに構成する。このように構成したことにより、
モニタ回路の冗長性が削減されより一層実用的となる。In the present embodiment, the circuit (circuit under test 5) which is actually used is configured as an odd-numbered stage gate in a ring oscillator. With this configuration,
The redundancy of the monitor circuit is reduced, making it more practical.
【００３７】また、新たにタイマー６を付加し、タイマ
ー６から定期的に信号を周波数カウンタ１、メモリ４に
出力し、定期的に被測定回路５の周波数を測定する。Further, a timer 6 is newly added, a signal is periodically output from the timer 6 to the frequency counter 1 and the memory 4, and the frequency of the circuit under test 5 is periodically measured.
【００３８】そして、前記第２の実施形態と同様にし
て、劣化下限値ｆ２−α（但し、ｆ２は被測定回路５を
含むリングオシレータの初期化時等の発振周波数値、α
は劣化の許容値を定める所定の値）を自動的にメモリ４
に書き込む。In the same manner as in the second embodiment, the deterioration lower limit value f2-α (where f2 is the oscillation frequency value at the time of initialization of the ring oscillator including the circuit under test 5, α
Is a predetermined value that determines the allowable value of deterioration)
Write to.
【００３９】そして、任意期間にタイマー６から信号を
出力し、それぞれ時間経過とともに該当期間における被
測定回路５の周波数をそれぞれｆ３、ｆ４、…ｆｎとす
る。Then, a signal is output from the timer 6 in an arbitrary period, and the frequencies of the circuit under test 5 in the corresponding period are set to f3, f4,.
【００４０】そして、ｆｉ≦（ｆ２−α）の時、劣化の
下限を超えたことになり、信号ＭＯＮ＝“１”を出力す
る。When fi ≦ (f2-α), the lower limit of deterioration has been exceeded, and the signal MON = "1" is output.
【００４１】本実施形態において、被測定回路５は任意
の信号パスでよいが、クリティカルパスが最も実用的で
あり、好ましい。In the present embodiment, the circuit under test 5 may be an arbitrary signal path, but a critical path is the most practical and preferable.
【００４２】また、被測定回路５は、通常動作時にはリ
ング形態とせず、劣化モニタとして使う時にのみ、イン
バータゲート７を挿入して奇数段としリングオシレータ
を構成するようにする。The circuit under test 5 does not have a ring form during normal operation, but has an odd number of stages by inserting an inverter gate 7 only when used as a deterioration monitor so as to form a ring oscillator.
【００４３】[0043]
【発明の効果】以上説明したように、本発明によれば、
リングオシレータの劣化回路の発振周波数を周波数カウ
ンタで測定し劣化下限値と比較することにより外部に知
らせることが可能となる。As described above, according to the present invention,
The oscillation frequency of the deterioration circuit of the ring oscillator can be notified to the outside by measuring the oscillation frequency with a frequency counter and comparing it with the lower limit of deterioration.
【００４４】また、本発明によれば、劣化下限値は、外
部から、あるいは任意の値を設計時に自由に設定するこ
とによりＡＣ的な劣化状況が把握可能となる。このた
め、本発明によれば、ＡＣ特性劣化を有する半導体装置
を使用することが可能となる。さらに、本発明によれ
ば、被測定回路を測定時（特性劣化モニタ時）にのみ選
択的にリングオシレータを構成するように切替制御する
ことにより、劣化モニタ回路の冗長回路の回路規模を削
減し、より実用的な装置を提供する。Further, according to the present invention, the deterioration state in terms of AC can be grasped by setting the lower limit of deterioration freely from the outside or an arbitrary value at the time of designing. Therefore, according to the present invention, it is possible to use a semiconductor device having AC characteristic deterioration. Further, according to the present invention, the circuit scale of the redundant circuit of the deterioration monitor circuit is reduced by selectively controlling the circuit under test to form a ring oscillator only at the time of measurement (at the time of characteristic deterioration monitoring). To provide more practical equipment.
【図１】本発明の第１の実施形態の構成を示す図であ
る。FIG. 1 is a diagram showing a configuration of a first exemplary embodiment of the present invention.
【図２】本発明の第２の実施形態の構成を示す図であ
る。FIG. 2 is a diagram illustrating a configuration of a second exemplary embodiment of the present invention.
【図３】本発明の第３の実施形態の構成を示す図であ
る。FIG. 3 is a diagram showing a configuration of a third embodiment of the present invention.
【図４】従来の劣化モニタ回路を示す図である。FIG. 4 is a diagram showing a conventional deterioration monitor circuit.
１ 周波数カウンタ ２ リングオシレータ ３ 比較回路 ４ メモリ ５ 被測定回路 ６ タイマー ７ インバータゲート ４１ 劣化モニタ ４２ センスアンプ ４３ 第１ダミーセル ４４ 第１ビット線 ４５ 第２ダミーセル ４６ 第２ビット線 ４７ アンプ ４８ 劣化信号出力端子 Reference Signs List 1 frequency counter 2 ring oscillator 3 comparison circuit 4 memory 5 circuit under test 6 timer 7 inverter gate 41 deterioration monitor 42 sense amplifier 43 first dummy cell 44 first bit line 45 second dummy cell 46 second bit line 47 amplifier 48 deterioration signal output Terminal
Claims (2)
の帰還回路を挿入してリング型の発振回路を形成する手
段と、予め定めた所定の周期で出力信号を出力するタイ
マ回路と、前記タイマ回路の出力信号に基づき、前記発
振回路の周波数を時系列的に測定する周波数カウンタ
と、前記周波数カウンタで測定した発振周波数を所定の
下限値と比較する比較回路とを備え、前記測定された周
波数が所定の下限値以下となった時点で前記比較回路が
比較結果を劣化検出信号として出力することを特徴とす
る半導体装置。A means for forming a ring-type oscillation circuit by inserting a predetermined feedback circuit into a circuit to be measured at the time of characteristic deterioration monitoring; a timer circuit for outputting an output signal at a predetermined period; A frequency counter that measures the frequency of the oscillation circuit in a time series based on an output signal of the timer circuit, and a comparison circuit that compares the oscillation frequency measured by the frequency counter with a predetermined lower limit value. A semiconductor device, wherein the comparison circuit outputs a comparison result as a deterioration detection signal when the frequency falls below a predetermined lower limit.
初期化時の発振周波数と所定の劣化許容値を定める所定
値とから定められる、ことを特徴とする請求項１記載の
半導体装置。2. The semiconductor device according to claim 1, wherein the lower limit value is determined from an oscillation frequency at the time of initialization of the ring-type oscillation circuit and a predetermined value that determines a predetermined allowable degradation value. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07306655A JP3099939B2 (en) | 1995-10-31 | 1995-10-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07306655A JP3099939B2 (en) | 1995-10-31 | 1995-10-31 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09127186A JPH09127186A (en) | 1997-05-16 |
| JP3099939B2 true JP3099939B2 (en) | 2000-10-16 |
Family
ID=17959733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07306655A Expired - Fee Related JP3099939B2 (en) | 1995-10-31 | 1995-10-31 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3099939B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359289A (en) | 2001-03-29 | 2002-12-13 | Mitsubishi Electric Corp | Semiconductor device equipped with process monitor circuit, and testing method and manufacturing method therefor |
| JP5382126B2 (en) * | 2009-09-07 | 2014-01-08 | 日本電気株式会社 | Aged deterioration diagnosis device, aged deterioration diagnosis method |
| JP2011071174A (en) * | 2009-09-24 | 2011-04-07 | Renesas Electronics Corp | Semiconductor device and method of detecting characteristic degradation of semiconductor device |
| JP5381767B2 (en) * | 2010-02-09 | 2014-01-08 | 日本電気株式会社 | Semiconductor integrated circuit and method for testing semiconductor integrated circuit |
| US8779787B2 (en) * | 2011-11-16 | 2014-07-15 | Arm Limited | Apparatus and method for determining variation in a predetermined physical property of a circuit |
| JP6210476B2 (en) * | 2012-10-10 | 2017-10-11 | 公立大学法人首都大学東京 | Inspection apparatus and inspection method |
| JP6545564B2 (en) * | 2015-08-06 | 2019-07-17 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0519027A (en) * | 1991-07-11 | 1993-01-26 | Nec Corp | Semiconductor logic integrated circuit |
| JPH07104037A (en) * | 1993-10-07 | 1995-04-21 | Nec Corp | Semiconductor integrated circuit |
| JPH08139279A (en) * | 1994-11-02 | 1996-05-31 | Hitachi Ltd | Semiconductor device |
-
1995
- 1995-10-31 JP JP07306655A patent/JP3099939B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09127186A (en) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6774734B2 (en) | Ring oscillator circuit for EDRAM/DRAM performance monitoring | |
| KR100926621B1 (en) | Accuracy determination in bit line voltage measurements | |
| US5828258A (en) | Semiconductor device and testing apparatus thereof | |
| US5890100A (en) | Chip temperature monitor using delay lines | |
| JP2838696B2 (en) | MOS capacitor leakage voltage sensing circuit | |
| JP3099939B2 (en) | Semiconductor device | |
| JP3603054B2 (en) | Semiconductor memory device, sense amplifier control method thereof, and bit line defect detection method | |
| JPS5856198B2 (en) | semiconductor storage device | |
| KR19980040236A (en) | Apparatus and method for reducing test time in dynamic RAM | |
| US6584007B2 (en) | Circuit and method for testing a ferroelectric memory device | |
| US6628162B2 (en) | Semiconductor integrated circuit | |
| US6590820B2 (en) | Sense amplifier with reference cell circuit | |
| US6717865B2 (en) | Voltage detection circuit and method for semiconductor memory devices | |
| EP2015308B1 (en) | Oscillation device, method of oscillation, and memory device | |
| KR100319029B1 (en) | Overvoltage detection circuit for test mode selection | |
| US20060229839A1 (en) | Temperature sensing and monitoring technique for integrated circuit devices | |
| JP4100985B2 (en) | Data processing device, semiconductor memory device, and clock frequency detection method | |
| US20050028063A1 (en) | Integration type input circuit and method of testing it | |
| US6229296B1 (en) | Circuit and method for measuring and forcing an internal voltage of an integrated circuit | |
| US6493279B2 (en) | Semiconductor device capable of simple measurement of oscillation frequency | |
| US5912562A (en) | Quiescent current monitor circuit for wafer level integrated circuit testing | |
| US7489153B2 (en) | Semiconductor memory device | |
| JP3815982B2 (en) | Semiconductor memory device | |
| JPS6126154B2 (en) | ||
| JPH0133052B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980401 |
|
| LAPS | Cancellation because of no payment of annual fees |