JP3094464B2 - Method of manufacturing field emission type microcathode - Google Patents

Method of manufacturing field emission type microcathode

Info

Publication number
JP3094464B2
JP3094464B2 JP1472691A JP1472691A JP3094464B2 JP 3094464 B2 JP3094464 B2 JP 3094464B2 JP 1472691 A JP1472691 A JP 1472691A JP 1472691 A JP1472691 A JP 1472691A JP 3094464 B2 JP3094464 B2 JP 3094464B2
Authority
JP
Japan
Prior art keywords
film
field emission
cathode
lift
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1472691A
Other languages
Japanese (ja)
Other versions
JPH04242039A (en
Inventor
英俊 渡辺
敏之 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1472691A priority Critical patent/JP3094464B2/en
Priority to US07/783,165 priority patent/US5332627A/en
Priority to KR1019910019138A priority patent/KR100238696B1/en
Priority to EP91118545A priority patent/EP0483814B1/en
Priority to DE69112171T priority patent/DE69112171T2/en
Publication of JPH04242039A publication Critical patent/JPH04242039A/en
Application granted granted Critical
Publication of JP3094464B2 publication Critical patent/JP3094464B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、電界放出型マイクロ
カソードの製造方法に関し、例えば電界放出型フラット
CRTの製造に適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a field emission type micro-cathode, and is suitable for use in manufacturing a field emission type flat CRT, for example.

【0002】[0002]

【従来の技術】従来、ミクロンオーダーのサイズの電界
放出型マイクロカソードとして、スピント(Spindt)型
と呼ばれるものが知られている。その製造方法は次の通
りである。すなわち、図8に示すように、まず導電性の
シリコン(Si)基板101上に熱酸化法やCVD法やス
パッタリング法により二酸化シリコン(SiO2 )膜10
2を形成した後、このSiO2 膜102上にスパッタリン
グ法や電子ビーム蒸着法によりゲート電極形成用の材料
としてモリブデン(Mo)膜103を形成する。ここで、
SiO2 膜102の膜厚は1〜1.5μm程度であり、Mo
膜103の膜厚は例えば数千Å程度である。この後、こ
のMo膜103上に、形成すべきゲート電極に対応した形
状のレジストパターン104をリソグラフィーにより形
成する。
2. Description of the Related Art Heretofore, a so-called Spindt type microcathode has been known as a field emission type microcathode having a size on the order of microns. The manufacturing method is as follows. That is, as shown in FIG. 8, a silicon dioxide (SiO 2 ) film 10 is first formed on a conductive silicon (Si) substrate 101 by a thermal oxidation method, a CVD method, or a sputtering method.
After the formation of the gate electrode 2, a molybdenum (Mo) film 103 is formed as a material for forming a gate electrode on the SiO 2 film 102 by a sputtering method or an electron beam evaporation method. here,
The thickness of the SiO 2 film 102 is about 1 to 1.5 μm,
The thickness of the film 103 is, for example, about several thousand Å. Thereafter, a resist pattern 104 having a shape corresponding to the gate electrode to be formed is formed on the Mo film 103 by lithography.

【0003】次に、このレジストパターン104をマス
クとしてMo膜103をウエットエッチング法またはドラ
イエッチング法によりエッチングして、図9に示すよう
に、ゲート電極105を形成する。このゲート電極10
5は、例えば径が1μm程度の円形の開口105aを有
する。次に、レジストパターン104及びゲート電極1
05をマスクとしてSiO2 膜102をウエットエッチン
グ法によりエッチングして、図10に示すように、キャ
ビティ102aを形成する。
Next, using the resist pattern 104 as a mask, the Mo film 103 is etched by a wet etching method or a dry etching method to form a gate electrode 105 as shown in FIG. This gate electrode 10
5 has a circular opening 105a having a diameter of about 1 μm, for example. Next, the resist pattern 104 and the gate electrode 1
The SiO 2 film 102 is etched by wet etching using the mask 05 as a mask to form a cavity 102a as shown in FIG.

【0004】次に、レジストパターン104を除去した
後、図11に示すように、基板表面に対して所定角度傾
斜した方向から電子ビーム蒸着法により斜め蒸着を行う
ことにより、ゲート電極105上に例えばアルミニウム
(Al)から成る剥離層106を形成する。なお、この斜
め蒸着は、Si基板1をその中心の回りに回転させながら
行われる。次に、基板表面に対して垂直な方向からカソ
ード形成用の材料としてMoを電子ビーム蒸着法により蒸
着する。これによって、図12に示すように、キャビテ
ィ102aの内部のSi基板101上にカソード107が
形成される。符号108はこの蒸着の際に剥離層106
上に形成されたMo膜を示す。このMo膜108の膜厚は1
〜2μm程度である。
[0004] Next, after removing the resist pattern 104, as shown in FIG. 11, oblique vapor deposition is performed by an electron beam vapor deposition method from a direction inclined at a predetermined angle with respect to the substrate surface, for example, on the gate electrode 105. A release layer 106 made of aluminum (Al) is formed. Note that the oblique deposition is performed while rotating the Si substrate 1 around its center. Next, Mo is vapor-deposited from a direction perpendicular to the substrate surface as a material for forming a cathode by electron beam vapor deposition. Thus, as shown in FIG. 12, the cathode 107 is formed on the Si substrate 101 inside the cavity 102a. Reference numeral 108 denotes a release layer 106 during this deposition.
2 shows a Mo film formed thereon. The thickness of the Mo film 108 is 1
About 2 μm.

【0005】この後、剥離層106をその上に形成され
たMo膜108とともにリフトオフ法により除去し、図1
3に示すように、目的とする電界放出型マイクロカソー
ドを完成させる。なお、カソード107からの電子放出
は10-6Torr程度以下の真空中で行わせる必要があるの
で、実際にはこの後に図示省略した対向板その他の部材
により真空封止される。
After that, the release layer 106 and the Mo film 108 formed thereon are removed by a lift-off method, and FIG.
As shown in FIG. 3, the intended field emission type microcathode is completed. Since the electron emission from the cathode 107 needs to be performed in a vacuum of about 10 −6 Torr or less, it is actually vacuum-sealed thereafter by an opposing plate or other members not shown.

【0006】[0006]

【発明が解決しようとする課題】上述の従来の電界放出
型マイクロカソードの製造方法において、Mo膜108が
実際にリフトオフされるためには、リフトオフ時にリフ
トオフ用のエッチング液がMo膜108の下の剥離層10
6に達する必要がある。ところが、図12に示すよう
に、このMo膜108は基板表面をほぼ完全に覆うように
形成されており、リフトオフ用のエッチング液がこのMo
膜108の下側に入り込むことが可能な場所はカソード
5の直上の膜厚が小さい部分だけである。このため、リ
フトオフ用のエッチング液は剥離層106に達しにく
く、従ってリフトオフを行うことは実際には難しい。
In the above-described conventional method for manufacturing a field emission type microcathode, in order for the Mo film 108 to be actually lifted off, an etchant for lift-off is required under the Mo film 108 at the time of lift-off. Release layer 10
Need to reach 6. However, as shown in FIG. 12, the Mo film 108 is formed so as to almost completely cover the substrate surface, and the lift-off etchant is
The only place that can enter the lower side of the film 108 is the portion having a small film thickness just above the cathode 5. For this reason, the lift-off etchant hardly reaches the peeling layer 106, and it is actually difficult to perform the lift-off.

【0007】この問題は、特に、大面積の電界放出型マ
イクロカソードアレイを形成する場合に顕著となる。す
なわち、電界放出型マイクロカソードアレイにおいて
は、カソード107のピッチは例えば10μm程度とさ
れるのに対して、このカソード107の真上に形成され
るゲート電極105の開口105aの径は1μm程度で
あり、カソード107のピッチに比べてはるかに小さ
い。そして、この場合のゲート電極105の開口105
aの配置は図13に示すようになり、リフトオフ用のエ
ッチング液がMo膜108の下側に入り込むことが可能な
場所はほとんどないことがわかる。この結果、部分的に
リフトオフを行うことができなかったり、剥離層106
上にMo膜108が薄く残ったりするなど、リフトオフを
完全に行うことができなかった。さらに、たとえリフト
オフを完全に行うことができたとしても、リフトオフに
要する時間はかなり長くなり、生産的でなかった。従っ
て、この発明の目的は、カソード形成時に剥離層上に形
成される膜のリフトオフを完全にしかも短時間で行うこ
とができる電界放出型マイクロカソードの製造方法を提
供することにある。
This problem is particularly remarkable when a large-area field emission type microcathode array is formed. That is, in the field emission type micro-cathode array, the pitch of the cathode 107 is, for example, about 10 μm, whereas the diameter of the opening 105 a of the gate electrode 105 formed right above the cathode 107 is about 1 μm. , Is much smaller than the pitch of the cathode 107. Then, the opening 105 of the gate electrode 105 in this case
The arrangement of “a” is as shown in FIG. 13, and it can be seen that there is almost no place where the lift-off etchant can enter the lower side of the Mo film 108. As a result, lift-off cannot be performed partially, or the release layer 106
Lift-off could not be performed completely, for example, the Mo film 108 remained thin on top. Furthermore, even if lift-off could be performed completely, the time required for lift-off was quite long and unproductive. Accordingly, it is an object of the present invention to provide a method of manufacturing a field emission type microcathode which can completely lift off a film formed on a peeling layer at the time of forming a cathode in a short time.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、この発明は、基板(1)と、基板(1)上に形成さ
れた絶縁膜(2)と、絶縁膜(2)に形成されたキャビ
ティ(2a)と、キャビティ(2a)の内部の基板
(1)上に形成されたカソード(5)と、絶縁膜(2)
上に形成されたゲート電極(3)とを具備する電界放出
型マイクロカソードの製造方法において、基板(1)上
にキャビティ(2a)を有する絶縁膜(2)及びゲート
電極(3)を形成した後、基板(1)の表面に対して傾
斜した方向から第1の蒸着を行うことによりゲート電極
(3)上に金属から成る剥離層(4)を形成する工程
と、基板(1)の表面に対してほぼ垂直な方向から第2
の蒸着を行うことによりカソード(5)を形成する工程
と、第2の蒸着により剥離層(4)上に形成された膜
(6)を部分的にエッチング除去して剥離層(4)を部
分的に露出させる工程と、剥離層(4)を膜(6)とと
もにリフトオフ法により除去する工程とを具備する。第
2の蒸着により剥離層(4)上に形成された膜(6)の
除去部は、カソード(5)の直上を避けた任意の場所と
することができ、その形状も任意とすることかできる。
この場合、リフトオフを容易にするため、好適にはこの
除去部の大きさは支障がない限り大きくとられる。
In order to achieve the above object, the present invention provides a substrate (1), an insulating film (2) formed on the substrate (1), and an insulating film (2) formed on the substrate (1). Cavity (2a), a cathode (5) formed on a substrate (1) inside the cavity (2a), and an insulating film (2)
In a method for manufacturing a field emission type microcathode including a gate electrode (3) formed thereon, an insulating film (2) having a cavity (2a) and a gate electrode (3) are formed on a substrate (1). Thereafter, a step of forming a release layer (4) made of metal on the gate electrode (3) by performing first vapor deposition from a direction inclined with respect to the surface of the substrate (1); From a direction almost perpendicular to
Forming a cathode (5) by vapor deposition, and partially removing the film (6) formed on the release layer (4) by the second vapor deposition to remove the release layer (4). And a step of removing the release layer (4) together with the film (6) by a lift-off method. The removed portion of the film (6) formed on the peeling layer (4) by the second vapor deposition can be located at any place except directly above the cathode (5), and its shape is also optional. it can.
In this case, in order to facilitate the lift-off, the size of the removing portion is preferably made large as long as there is no problem.

【0009】[0009]

【作用】上述のように構成されたこの発明の電界放出型
マイクロカソードの製造方法によれば、第2の蒸着によ
り剥離層(4)上に形成された膜(6)を部分的にエッ
チング除去して剥離層(4)を部分的に露出させるよう
にしているので、その後に行われるリフトオフ時にはこ
の露出した部分の剥離層(4)にリフトオフ用のエッチ
ング液が容易に達し、これによってこの剥離層(4)上
に形成された膜(6)のリフトオフを完全にしかも短時
間で行うことができる。
According to the method of manufacturing the field emission type microcathode of the present invention constructed as described above, the film (6) formed on the release layer (4) by the second evaporation is partially removed by etching. Then, the lift-off etchant easily reaches the exposed portion of the release layer (4) at the time of the lift-off that is performed thereafter, whereby the release layer (4) is partially exposed. Lift-off of the film (6) formed on the layer (4) can be performed completely and in a short time.

【0010】[0010]

【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
の部分には同一の符号を付す。図1〜図4はこの発明の
一実施例による電界放出型マイクロカソードの製造方法
を説明するための断面図である。
Embodiments of the present invention will be described below with reference to the drawings. In all the drawings of the embodiments, the same portions are denoted by the same reference numerals. 1 to 4 are cross-sectional views illustrating a method of manufacturing a field emission type microcathode according to an embodiment of the present invention.

【0011】この実施例においては、まず図8〜図13
に示す従来の電界放出型マイクロカソードの製造方法と
同様にして、図1に示す状態まで工程を進める。すなわ
ち、例えば導電性のSi基板1上にキャビティ2aを有す
る例えばSiO2 膜のような絶縁膜2及び例えばMoから成
るゲート電極3を形成した後、基板表面に対して所定角
度傾斜した方向から斜め蒸着を行うことにより例えばAl
から成る剥離層4を形成し、引き続いて基板表面に対し
て垂直な方向から例えばMoの蒸着を行うことによりキャ
ビティ2aの内部のSi基板1上にカソード5を形成す
る。符号6はこの蒸着の際に剥離層4上に形成されたMo
膜を示す。
In this embodiment, first, FIGS.
The process is advanced to the state shown in FIG. 1 in the same manner as in the conventional method for manufacturing a field emission type microcathode shown in FIG. That is, for example, after forming an insulating film 2 such as a SiO 2 film having a cavity 2 a and a gate electrode 3 made of Mo, for example, on a conductive Si substrate 1, the gate electrode 3 is inclined at a predetermined angle with respect to the substrate surface. By performing evaporation, for example, Al
Then, a cathode 5 is formed on the Si substrate 1 inside the cavity 2a by depositing, for example, Mo from a direction perpendicular to the substrate surface. Reference numeral 6 denotes the Mo formed on the release layer 4 during this vapor deposition.
3 shows a membrane.

【0012】次に、図2に示すように、Mo膜6上に所定
形状のレジストパターン7をリソグラフィーにより形成
する。次に、このレジストパターン7をマスクとしてMo
膜6を例えば反応性イオンエッチング(RIE)法によ
り基板表面に対して垂直方向にエッチングすることによ
り、図3に示すように、このMo膜6にリリース・グルー
ブ(release groove)8を形成し、このリリース・グル
ーブ8内に剥離層4を露出させる。このリリース・グル
ーブ8の平面形状の一例を図5に示す。図3は図5の3
−3線に沿っての断面に対応する。
Next, as shown in FIG. 2, a resist pattern 7 having a predetermined shape is formed on the Mo film 6 by lithography. Next, using the resist pattern 7 as a mask, Mo
By etching the film 6 in a direction perpendicular to the substrate surface by, for example, a reactive ion etching (RIE) method, a release groove 8 is formed in the Mo film 6 as shown in FIG. The release layer 4 is exposed in the release groove 8. FIG. 5 shows an example of the planar shape of the release groove 8. FIG. 3 corresponds to FIG.
Corresponding to the cross section along line -3.

【0013】次に、剥離層4をその上に形成されたMo膜
6とともにリフトオフ法により除去する。このリフトオ
フ用のエッチング液としては、剥離層4に対してはエッ
チング作用があるが、Mo膜6、ゲート電極3、絶縁膜
2、Si基板1などに対してはほとんどエッチング作用が
ないものが用いられる。このリフトオフ時には、リリー
ス・グルーブ8を通じてリフトオフ用のエッチング液が
剥離層4に容易に達するので、リフトオフは容易にしか
も短時間で完全に行われ、剥離層4及びMo膜6は完全に
除去される。これによって、図4に示すように、目的と
する電界放出型マイクロカソードが完成される。なお、
カソード5からの電子放出は10-6Torr程度以下の真空
中で行わせる必要があるので、実際にはこの後に図示省
略した対向板その他の部材により真空封止される。以上
のように、この実施例によれば、カソード5の形成時に
剥離層4上に形成されたMo膜6にリリース・グルーブ8
を形成し、その後にリフトオフを行っているので、リフ
トオフ用のエッチング液はこのリリース・グルーブ8を
通じて剥離層4に容易に達し、これによって剥離層4を
Mo膜6とともにリフトオフ法により完全にしかも短時間
で除去することができる。
Next, the release layer 4 and the Mo film 6 formed thereon are removed by a lift-off method. The lift-off etchant has an etching effect on the release layer 4 but has almost no etching effect on the Mo film 6, the gate electrode 3, the insulating film 2, the Si substrate 1, and the like. Can be At the time of this lift-off, the lift-off etchant easily reaches the release layer 4 through the release groove 8, so that lift-off is easily and completely performed in a short time, and the release layer 4 and the Mo film 6 are completely removed. . Thereby, as shown in FIG. 4, the intended field emission microcathode is completed. In addition,
Since it is necessary to emit electrons from the cathode 5 in a vacuum of about 10 -6 Torr or less, the electron is actually vacuum-sealed by an opposing plate or other members not shown later. As described above, according to this embodiment, the release groove 8 is formed on the Mo film 6 formed on the release layer 4 when the cathode 5 is formed.
Is formed, and then lift-off is performed. Therefore, the etching solution for lift-off easily reaches the release layer 4 through the release groove 8, whereby the release layer 4 is removed.
It can be removed completely and in a short time together with the Mo film 6 by the lift-off method.

【0014】次に、電界放出型マイクロカソードアレイ
を用いた電界放出型フラットCRTの製造にこの発明を
適用した実施例について説明する。図6はこの実施例に
よる電界放出型フラットCRTのカソードまで形成した
状態の平面図であり、図7は図6に示す電界放出型フラ
ットCRTのカソードラインに沿っての一部拡大断面図
である。図6及び図7に示すように、この実施例におい
ては、まずガラス基板11上にカソードライン12を所
望の本数だけ互いに平行に形成する。ここで、ガラス表
面の不定電位の問題を解消するために、好適にはこのガ
ラス基板11上に例えばSiO2 膜のような絶縁膜(図示
せず)が形成され、この絶縁膜上にカソードライン12
が形成される。
Next, an embodiment in which the present invention is applied to the manufacture of a field emission type flat CRT using a field emission type micro cathode array will be described. FIG. 6 is a plan view of the field emission type flat CRT according to this embodiment in which the cathode is formed, and FIG. 7 is a partially enlarged cross-sectional view along the cathode line of the field emission type flat CRT shown in FIG. . As shown in FIGS. 6 and 7, in this embodiment, a desired number of cathode lines 12 are formed on a glass substrate 11 in parallel with each other. Here, in order to solve the problem of indeterminate potential on the glass surface, an insulating film (not shown) such as an SiO 2 film is preferably formed on the glass substrate 11, and a cathode line is formed on the insulating film. 12
Is formed.

【0015】次に、図8〜図12に示すと同様に工程を
進める。すなわち、まず全面に絶縁膜2を形成した後、
この絶縁膜2の上にゲートライン形成用の材料として例
えばMo膜を形成する。次に、このMo膜上にゲートライン
に対応した形状のレジストパターンを形成した後、この
レジストパターンをマスクとしてMo膜をエッチングす
る。これによって、ゲート電極を構成するゲートライン
13が、カソードライン12と直交して、互いに平行に
所望の本数だけ形成される。この場合、カソードライン
12との交差部におけるゲートライン13には、例えば
円形の開口13aが所望の個数だけマトリクス状に形成
される。次に、開口13aが形成されたゲートライン1
3をマスクとして絶縁膜2をエッチングすることによ
り、各開口13aの下側の部分にキャビティ2aを形成
する。
Next, the process proceeds in the same manner as shown in FIGS. That is, after first forming the insulating film 2 on the entire surface,
For example, a Mo film is formed on the insulating film 2 as a material for forming a gate line. Next, after a resist pattern having a shape corresponding to the gate line is formed on the Mo film, the Mo film is etched using the resist pattern as a mask. As a result, a desired number of gate lines 13 constituting the gate electrode are formed perpendicular to the cathode lines 12 and parallel to each other. In this case, for example, a desired number of circular openings 13a are formed in a matrix at the gate line 13 at the intersection with the cathode line 12. Next, the gate line 1 in which the opening 13a is formed
By etching the insulating film 2 using the mask 3 as a mask, a cavity 2a is formed in a lower portion of each opening 13a.

【0016】次に、基板表面に対して所定角度傾斜した
方向から斜め蒸着を行うことによりゲートライン13上
に剥離層4を形成した後、基板表面に対して垂直な方向
から蒸着を行うことにより各キャビティ2aの内部のカ
ソードライン12上にカソード5を形成する。このよう
にして、ゲートライン13との交差部におけるカソード
ライン12上に、マトリクス状に配置された多数のカソ
ード5から成るマイクロカソードアレイが形成される。
次に、剥離層4上に形成されたMo膜6の所定部分を例え
ばレジストパターンをマスクとしてエッチング除去する
ことによりリリース・グルーブ8を形成する。次に、剥
離層4をMo膜6とともにリフトオフ法により除去する。
このリフトオフ時には、上述の実施例と同様にしてこの
リリース・グルーブ8を通じてリフトオフ用のエッチン
グ液が剥離層4に容易に達するため、リフトオフは完全
に行われる。この後、カソード5側の面に蛍光体が形成
されたガラス板(図示せず)などにより真空封止し、目
的とする電界放出型フラットCRTを完成させる。
Next, the release layer 4 is formed on the gate line 13 by performing oblique vapor deposition from a direction inclined at a predetermined angle with respect to the substrate surface, and then by performing vapor deposition from a direction perpendicular to the substrate surface. The cathode 5 is formed on the cathode line 12 inside each cavity 2a. In this way, a micro-cathode array including a large number of cathodes 5 arranged in a matrix is formed on the cathode line 12 at the intersection with the gate line 13.
Next, a release groove 8 is formed by etching and removing a predetermined portion of the Mo film 6 formed on the release layer 4 using, for example, a resist pattern as a mask. Next, the release layer 4 and the Mo film 6 are removed by a lift-off method.
At the time of this lift-off, the lift-off etching liquid easily reaches the peeling layer 4 through the release groove 8 in the same manner as in the above-described embodiment, so that the lift-off is completely performed. Thereafter, vacuum sealing is performed with a glass plate (not shown) having a phosphor formed on the surface on the side of the cathode 5 to complete the intended field emission flat CRT.

【0017】この実施例によれば、マトリクス状に配置
された多数のカソード4から成るマイクロカソードアレ
イの直上の部分を除いた剥離層4の大部分をエッチング
除去してリリース・グルーブ8を形成した後にリフトオ
フを行っているので、リフトオフ用のエッチング液は剥
離層4に容易に達し、これによってリフトオフを完全に
しかも短時間で行うことができる。以上、この発明の実
施例につき具体的に説明したが、この発明は、上述の実
施例に限定されるものではなく、この発明の技術的思想
に基づく各種の変形が可能である。
According to this embodiment, a release groove 8 is formed by etching and removing most of the release layer 4 except for a portion immediately above a microcathode array composed of a large number of cathodes 4 arranged in a matrix. Since the lift-off is performed later, the lift-off etchant easily reaches the release layer 4, and the lift-off can be completed completely in a short time. Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications based on the technical idea of the present invention are possible.

【0018】例えば、上述の実施例においては、ライン
状のリリース・グルーブ8を形成しているが、このリリ
ース・グルーブ8は任意の形状とすることが可能であ
る。例えば、カソード5が密に形成されているような場
合には、カソード5が形成されていない部分のMo膜6に
多数の小孔を形成し、これをリリース・グルーブ8とす
ることが可能である。なお、ゲート電極3またはゲート
ライン13を形成するためのエッチング時にマスクとし
て用いられるレジストパターンをそのまま残した状態で
このレジストパターン上に剥離層4を形成することも可
能である。この場合には、Mo膜6及び剥離層4の所定部
分をエッチング除去してリリース・グルーブ8を形成
し、このリリース・グルーブ8内にレジストパターンを
露出させた後に、有機溶剤やレジスト剥離液(有機塩
基)を用いてリフトオフを行えばよい。さらに、上述の
実施例においては、カソード形成用の材料としてMoを用
いているが、このカソード形成用の材料としては、タン
グステン(W)、チタン(Ti)、ホウ化ランタン(LaB
6 )などのほか、タングステンシリサイド(WSix )、
チタンシリサイド(TiSix )、白金シリサイド(PtS
ix )などの金属シリサイドを用いることが可能であ
る。また、剥離層4の材料としても、Al以外の材料、例
えばニッケル(Ni)や亜鉛(Zn)などを用いることが可
能である。
For example, in the above-described embodiment, the linear release groove 8 is formed, but the release groove 8 can have any shape. For example, when the cathodes 5 are densely formed, a large number of small holes can be formed in the Mo film 6 where the cathodes 5 are not formed, and these holes can be used as the release grooves 8. is there. The release layer 4 can be formed on the resist pattern while leaving the resist pattern used as a mask during etching for forming the gate electrode 3 or the gate line 13. In this case, predetermined portions of the Mo film 6 and the release layer 4 are removed by etching to form a release groove 8, and after exposing a resist pattern in the release groove 8, an organic solvent or a resist release liquid ( An organic base) may be used for lift-off. Further, in the above-described embodiment, Mo is used as a material for forming the cathode. However, as a material for forming the cathode, tungsten (W), titanium (Ti), lanthanum boride (LaB
6 ), tungsten silicide (WSi x ),
Titanium silicide (TiSi x ), platinum silicide (PtS
It is possible to use a metal silicide such as i x ). Also, as the material of the release layer 4, it is possible to use a material other than Al, for example, nickel (Ni) or zinc (Zn).

【0019】[0019]

【発明の効果】以上のように、この発明によれば、カソ
ード形成時に剥離層上に形成された膜を部分的にエッチ
ング除去して剥離層を部分的に露出させるようにしてい
るので、その後に行われるリフトオフ時にリフトオフ用
のエッチング液が剥離層に容易に達するようになり、こ
れによってカソード形成時に剥離層上に形成される膜の
リフトオフを完全にしかも短時間で行うことができる。
As described above, according to the present invention, the film formed on the peeling layer at the time of forming the cathode is partially removed by etching to partially expose the peeling layer. The lift-off etchant easily reaches the peeling layer at the time of the lift-off performed in this manner, whereby the film formed on the peeling layer at the time of forming the cathode can be completely lifted off in a short time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例による電界放出型マイクロ
カソードの製造方法を説明するための断面図である。
FIG. 1 is a cross-sectional view illustrating a method of manufacturing a field emission microcathode according to an embodiment of the present invention.

【図2】この発明の一実施例による電界放出型マイクロ
カソードの製造方法を説明するための断面図である。
FIG. 2 is a cross-sectional view illustrating a method of manufacturing a field emission microcathode according to one embodiment of the present invention.

【図3】この発明の一実施例による電界放出型マイクロ
カソードの製造方法を説明するための断面図である。
FIG. 3 is a cross-sectional view illustrating a method of manufacturing a field emission microcathode according to one embodiment of the present invention.

【図4】この発明の一実施例による電界放出型マイクロ
カソードの製造方法を説明するための断面図である。
FIG. 4 is a cross-sectional view illustrating a method of manufacturing a field emission microcathode according to one embodiment of the present invention.

【図5】この発明の一実施例による電界放出型マイクロ
カソードの製造方法において剥離層上に形成されたMo膜
に形成されたリリース・グルーブの平面形状の一例を示
す平面図である。
FIG. 5 is a plan view showing an example of a planar shape of a release groove formed on a Mo film formed on a release layer in the method for manufacturing a field emission microcathode according to one embodiment of the present invention.

【図6】この発明の他の実施例による電界放出型フラッ
トCRTの製造方法を説明するための平面図である。
FIG. 6 is a plan view for explaining a method of manufacturing a field emission flat CRT according to another embodiment of the present invention.

【図7】図6に示す電界放出型フラットCRTのカソー
ドラインに沿っての一部拡大断面図である。
7 is a partially enlarged cross-sectional view of the field emission flat CRT shown in FIG. 6, taken along a cathode line.

【図8】従来の電界放出型マイクロカソードの製造方法
の一例を説明するための断面図である。
FIG. 8 is a cross-sectional view illustrating an example of a conventional method for manufacturing a field emission microcathode.

【図9】従来の電界放出型マイクロカソードの製造方法
の一例を説明するための断面図である。
FIG. 9 is a cross-sectional view illustrating an example of a conventional method for manufacturing a field emission microcathode.

【図10】従来の電界放出型マイクロカソードの製造方
法の一例を説明するための断面図である。
FIG. 10 is a cross-sectional view illustrating an example of a conventional method for manufacturing a field emission microcathode.

【図11】従来の電界放出型マイクロカソードの製造方
法の一例を説明するための断面図である。
FIG. 11 is a cross-sectional view illustrating an example of a conventional method for manufacturing a field emission microcathode.

【図12】従来の電界放出型マイクロカソードの製造方
法の一例を説明するための断面図である。
FIG. 12 is a cross-sectional view illustrating an example of a conventional method for manufacturing a field emission microcathode.

【図13】従来の電界放出型マイクロカソードの製造方
法の一例を説明するための断面図である。
FIG. 13 is a cross-sectional view illustrating an example of a conventional method for manufacturing a field emission microcathode.

【図14】従来の電界放出型マイクロカソードの製造方
法の問題点を説明するための平面図である。
FIG. 14 is a plan view for explaining a problem of a conventional method of manufacturing a field emission microcathode.

【符号の説明】[Explanation of symbols]

1 Si基板 2 絶縁膜 2a キャビティ 3 ゲート電極 4 剥離層 5 カソード 6 Mo膜 7 レジストパターン 8 リリース・グルーブ REFERENCE SIGNS LIST 1 Si substrate 2 insulating film 2 a cavity 3 gate electrode 4 release layer 5 cathode 6 Mo film 7 resist pattern 8 release groove

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板と、上記基板上に形成された絶縁膜
と、上記絶縁膜に形成されたキャビティと、上記キャビ
ティの内部の上記基板上に形成されたカソードと、上記
絶縁膜上に形成されたゲート電極とを具備する電界放出
型マイクロカソードの製造方法において、 上記基板上に上記キャビティを有する上記絶縁膜及び上
記ゲート電極を形成した後、上記基板の表面に対して傾
斜した方向から第1の蒸着を行うことにより上記ゲート
電極上に金属から成る剥離層を形成する工程と、 上記基板の表面に対してほぼ垂直な方向から第2の蒸着
を行うことにより上記カソードを形成する工程と、 上記第2の蒸着により上記剥離層上に形成された膜を部
分的にエッチング除去して上記剥離層を部分的に露出さ
せる工程と、 上記剥離層を上記膜とともにリフトオフ法により除去す
る工程とを具備することを特徴とする電界放出型マイク
ロカソードの製造方法。
A substrate, an insulating film formed on the substrate, a cavity formed in the insulating film, a cathode formed on the substrate inside the cavity, and formed on the insulating film. A method of manufacturing a field emission microcathode comprising: a gate electrode; and forming the insulating film and the gate electrode having the cavity on the substrate, and then forming the gate electrode from a direction inclined with respect to the surface of the substrate. Forming a release layer made of a metal on the gate electrode by performing the first vapor deposition; and forming the cathode by performing a second vapor deposition in a direction substantially perpendicular to the surface of the substrate. A step of partially etching away a film formed on the release layer by the second vapor deposition to partially expose the release layer; and forming the release layer together with the film. Field emission micro-cathode manufacturing method characterized by comprising the step of removing by lift-off.
JP1472691A 1990-10-30 1991-01-14 Method of manufacturing field emission type microcathode Expired - Fee Related JP3094464B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1472691A JP3094464B2 (en) 1991-01-14 1991-01-14 Method of manufacturing field emission type microcathode
US07/783,165 US5332627A (en) 1990-10-30 1991-10-28 Field emission type emitter and a method of manufacturing thereof
KR1019910019138A KR100238696B1 (en) 1990-10-30 1991-10-30 Field emission type emitter and method of manufacturing thereof
EP91118545A EP0483814B1 (en) 1990-10-30 1991-10-30 Field emission type emitter and method of manufacturing thereof
DE69112171T DE69112171T2 (en) 1990-10-30 1991-10-30 Field emission device and manufacturing process.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1472691A JP3094464B2 (en) 1991-01-14 1991-01-14 Method of manufacturing field emission type microcathode

Publications (2)

Publication Number Publication Date
JPH04242039A JPH04242039A (en) 1992-08-28
JP3094464B2 true JP3094464B2 (en) 2000-10-03

Family

ID=11869137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1472691A Expired - Fee Related JP3094464B2 (en) 1990-10-30 1991-01-14 Method of manufacturing field emission type microcathode

Country Status (1)

Country Link
JP (1) JP3094464B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5458520A (en) * 1994-12-13 1995-10-17 International Business Machines Corporation Method for producing planar field emission structure

Also Published As

Publication number Publication date
JPH04242039A (en) 1992-08-28

Similar Documents

Publication Publication Date Title
US5332627A (en) Field emission type emitter and a method of manufacturing thereof
US20010004979A1 (en) Field emission display and method for fabricating the same
EP0468036A1 (en) Field emission device encapsulated by substantially normal vapor deposition.
US5378182A (en) Self-aligned process for gated field emitters
US5651713A (en) Method for manufacturing a low voltage driven field emitter array
KR100243990B1 (en) Field emission cathode and method for manufacturing the same
JP3033179B2 (en) Field emission type emitter and method of manufacturing the same
JP3094464B2 (en) Method of manufacturing field emission type microcathode
US7030545B2 (en) Field emission cathode with emitters formed of acicular protrusions with secondary emitting protrusions formed thereon
JP3033178B2 (en) Field emission type emitter
JP3052845B2 (en) Method of manufacturing field emission cathode having focusing electrode
JP2852356B2 (en) Field emitter surface modification method
JP2001351512A (en) Manufacturing method for field emission cathode
JP3086445B2 (en) Method of forming field emission device
JPH04284325A (en) Electric field emission type cathode device
JP2646999B2 (en) Field emission cold cathode
JP3143940B2 (en) Manufacturing method of micro vacuum element
JP2969913B2 (en) Field emission type emitter
JP3437007B2 (en) Field emission cathode and method of manufacturing the same
JPH05242797A (en) Manufacture of electron emission element
KR100186253B1 (en) Method of manufacturing silicon fea by locos
JP2001143602A (en) Field emission type cold cathode and method of fabricating the same
JPH0541152A (en) Manufacture of electric field emission cathode
JP2956565B2 (en) Method of manufacturing field emission cold cathode
JPH04282530A (en) Patterning method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080804

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees