JPH04242039A - Manufacture of electric field emission type microcathode - Google Patents
Manufacture of electric field emission type microcathodeInfo
- Publication number
- JPH04242039A JPH04242039A JP3014726A JP1472691A JPH04242039A JP H04242039 A JPH04242039 A JP H04242039A JP 3014726 A JP3014726 A JP 3014726A JP 1472691 A JP1472691 A JP 1472691A JP H04242039 A JPH04242039 A JP H04242039A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cathode
- field emission
- lift
- emission type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 230000005684 electric field Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000007740 vapor deposition Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 13
- 238000000926 separation method Methods 0.000 abstract 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000007530 organic bases Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Abstract
Description
【０００１】0001
【産業上の利用分野】この発明は、電界放出型マイクロ
カソードの製造方法に関し、例えば電界放出型フラット
ＣＲＴの製造に適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a field emission type microcathode, and is suitable for application to, for example, manufacturing a field emission type flat CRT.
【０００２】0002
【従来の技術】従来、ミクロンオーダーのサイズの電界
放出型マイクロカソードとして、スピント（Ｓｐｉｎｄ
ｔ）型と呼ばれるものが知られている。その製造方法は
次の通りである。すなわち、図８に示すように、まず導
電性のシリコン（Ｓｉ）基板１０１上に熱酸化法やＣＶ
Ｄ法やスパッタリング法により二酸化シリコン（ＳｉＯ
２ ）膜１０２を形成した後、このＳｉＯ２ 膜１０２
上にスパッタリング法や電子ビーム蒸着法によりゲート
電極形成用の材料としてモリブデン（Ｍｏ）膜１０３を
形成する。ここで、ＳｉＯ２ 膜１０２の膜厚は１〜１
．５μｍ程度であり、Ｍｏ膜１０３の膜厚は例えば数千
Å程度である。この後、このＭｏ膜１０３上に、形成す
べきゲート電極に対応した形状のレジストパターン１０
４をリソグラフィーにより形成する。[Prior Art] Conventionally, Spindt (Spind)
Type t) is known. The manufacturing method is as follows. That is, as shown in FIG. 8, first, thermal oxidation or CV
Silicon dioxide (SiO
2) After forming the film 102, this SiO2 film 102
A molybdenum (Mo) film 103 is formed thereon by sputtering or electron beam evaporation as a material for forming a gate electrode. Here, the thickness of the SiO2 film 102 is 1 to 1
．． The thickness of the Mo film 103 is approximately several thousand Å, for example. After that, a resist pattern 10 having a shape corresponding to the gate electrode to be formed is placed on the Mo film 103.
4 is formed by lithography.
【０００３】次に、このレジストパターン１０４をマス
クとしてＭｏ膜１０３をウエットエッチング法またはド
ライエッチング法によりエッチングして、図９に示すよ
うに、ゲート電極１０５を形成する。このゲート電極１
０５は、例えば径が１μｍ程度の円形の開口１０５ａを
有する。次に、レジストパターン１０４及びゲート電極
１０５をマスクとしてＳｉＯ２ 膜１０２をウエットエ
ッチング法によりエッチングして、図１０に示すように
、キャビティ１０２ａを形成する。Next, using this resist pattern 104 as a mask, the Mo film 103 is etched by wet etching or dry etching to form a gate electrode 105, as shown in FIG. This gate electrode 1
05 has a circular opening 105a with a diameter of about 1 μm, for example. Next, the SiO2 film 102 is etched by wet etching using the resist pattern 104 and the gate electrode 105 as a mask to form a cavity 102a as shown in FIG.
【０００４】次に、レジストパターン１０４を除去した
後、図１１に示すように、基板表面に対して所定角度傾
斜した方向から電子ビーム蒸着法により斜め蒸着を行う
ことにより、ゲート電極１０５上に例えばアルミニウム
（Ａｌ）から成る剥離層１０６を形成する。なお、この
斜め蒸着は、Ｓｉ基板１をその中心の回りに回転させな
がら行われる。次に、基板表面に対して垂直な方向から
カソード形成用の材料としてＭｏを電子ビーム蒸着法に
より蒸着する。これによって、図１２に示すように、キ
ャビティ１０２ａの内部のＳｉ基板１０１上にカソード
１０７が形成される。符号１０８はこの蒸着の際に剥離
層１０６上に形成されたＭｏ膜を示す。このＭｏ膜１０
８の膜厚は１〜２μｍ程度である。Next, after removing the resist pattern 104, as shown in FIG. 11, oblique evaporation is performed by electron beam evaporation from a direction inclined at a predetermined angle with respect to the substrate surface, thereby depositing, for example, on the gate electrode 105. A release layer 106 made of aluminum (Al) is formed. Note that this oblique vapor deposition is performed while rotating the Si substrate 1 around its center. Next, Mo is deposited as a material for forming a cathode in a direction perpendicular to the substrate surface by electron beam evaporation. As a result, as shown in FIG. 12, a cathode 107 is formed on the Si substrate 101 inside the cavity 102a. Reference numeral 108 indicates a Mo film formed on the release layer 106 during this vapor deposition. This Mo film 10
The film thickness of No. 8 is about 1 to 2 μm.
【０００５】この後、剥離層１０６をその上に形成され
たＭｏ膜１０８とともにリフトオフ法により除去し、図
１３に示すように、目的とする電界放出型マイクロカソ
ードを完成させる。なお、カソード１０７からの電子放
出は１０−６Ｔｏｒｒ程度以下の真空中で行わせる必要
があるので、実際にはこの後に図示省略した対向板その
他の部材により真空封止される。Thereafter, the peeling layer 106 and the Mo film 108 formed thereon are removed by a lift-off method to complete the intended field emission type microcathode as shown in FIG. Incidentally, since electron emission from the cathode 107 needs to be performed in a vacuum of about 10<-6 >Torr or less, the cathode 107 is actually vacuum-sealed with a counter plate and other members not shown.
【０００６】[0006]
【発明が解決しようとする課題】上述の従来の電界放出
型マイクロカソードの製造方法において、Ｍｏ膜１０８
が実際にリフトオフされるためには、リフトオフ時にリ
フトオフ用のエッチング液がＭｏ膜１０８の下の剥離層
１０６に達する必要がある。ところが、図１２に示すよ
うに、このＭｏ膜１０８は基板表面をほぼ完全に覆うよ
うに形成されており、リフトオフ用のエッチング液がこ
のＭｏ膜１０８の下側に入り込むことが可能な場所はカ
ソード５の直上の膜厚が小さい部分だけである。このた
め、リフトオフ用のエッチング液は剥離層１０６に達し
にくく、従ってリフトオフを行うことは実際には難しい
。[Problems to be Solved by the Invention] In the above-described conventional field emission type microcathode manufacturing method, the Mo film 108
In order to actually lift off, the lift-off etching solution needs to reach the peeling layer 106 under the Mo film 108 during lift-off. However, as shown in FIG. 12, this Mo film 108 is formed to almost completely cover the substrate surface, and the place where the etching solution for lift-off can enter the underside of this Mo film 108 is the cathode. This is only the part directly above No. 5 where the film thickness is small. For this reason, the etching solution for lift-off is difficult to reach the release layer 106, and therefore it is actually difficult to perform lift-off.
【０００７】この問題は、特に、大面積の電界放出型マ
イクロカソードアレイを形成する場合に顕著となる。す
なわち、電界放出型マイクロカソードアレイにおいては
、カソード１０７のピッチは例えば１０μｍ程度とされ
るのに対して、このカソード１０７の真上に形成される
ゲート電極１０５の開口１０５ａの径は１μｍ程度であ
り、カソード１０７のピッチに比べてはるかに小さい。
そして、この場合のゲート電極１０５の開口１０５ａの
配置は図１３に示すようになり、リフトオフ用のエッチ
ング液がＭｏ膜１０８の下側に入り込むことが可能な場
所はほとんどないことがわかる。この結果、部分的にリ
フトオフを行うことができなかったり、剥離層１０６上
にＭｏ膜１０８が薄く残ったりするなど、リフトオフを
完全に行うことができなかった。さらに、たとえリフト
オフを完全に行うことができたとしても、リフトオフに
要する時間はかなり長くなり、生産的でなかった。従っ
て、この発明の目的は、カソード形成時に剥離層上に形
成される膜のリフトオフを完全にしかも短時間で行うこ
とができる電界放出型マイクロカソードの製造方法を提
供することにある。This problem becomes particularly noticeable when forming a field emission type microcathode array with a large area. That is, in the field emission type microcathode array, the pitch of the cathodes 107 is, for example, about 10 μm, whereas the diameter of the opening 105a of the gate electrode 105 formed directly above the cathode 107 is about 1 μm. , which is much smaller than the pitch of the cathode 107. The arrangement of the openings 105a of the gate electrode 105 in this case is as shown in FIG. 13, and it can be seen that there are almost no places where the etching solution for lift-off can enter the underside of the Mo film 108. As a result, lift-off could not be performed completely, such as partial lift-off being impossible or a thin Mo film 108 remaining on peeling layer 106. Furthermore, even if complete lift-off could be achieved, the time required for lift-off was quite long and unproductive. Therefore, an object of the present invention is to provide a method for manufacturing a field emission type microcathode, which can completely lift off the film formed on the peeling layer during cathode formation and in a short time.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、この発明は、基板（１）と、基板（１）上に形成さ
れた絶縁膜（２）と、絶縁膜（２）に形成されたキャビ
ティ（２ａ）と、キャビティ（２ａ）の内部の基板（１
）上に形成されたカソード（５）と、絶縁膜（２）上に
形成されたゲート電極（３）とを具備する電界放出型マ
イクロカソードの製造方法において、基板（１）上にキ
ャビティ（２ａ）を有する絶縁膜（２）及びゲート電極
（３）を形成した後、基板（１）の表面に対して傾斜し
た方向から第１の蒸着を行うことによりゲート電極（３
）上に剥離層（４）を形成する工程と、基板（１）の表
面に対してほぼ垂直な方向から第２の蒸着を行うことに
よりカソード（５）を形成する工程と、第２の蒸着によ
り剥離層（４）上に形成された膜（６）を部分的にエッ
チング除去して剥離層（４）を部分的に露出させる工程
と、剥離層（４）を膜（６）とともにリフトオフ法によ
り除去する工程とを具備する。第２の蒸着により剥離層
（４）上に形成された膜（６）の除去部は、カソード（
５）の直上を避けた任意の場所とすることができ、その
形状も任意とすることができる。この場合、リフトオフ
を容易にするため、好適にはこの除去部の大きさは支障
がない限り大きくとられる。[Means for Solving the Problems] In order to achieve the above object, the present invention provides a substrate (1), an insulating film (2) formed on the substrate (1), and an insulating film (2) formed on the insulating film (2). the cavity (2a) and the substrate (1) inside the cavity (2a).
), and a gate electrode (3) formed on an insulating film (2). ) After forming the insulating film (2) and the gate electrode (3), the gate electrode (3) is formed by performing a first vapor deposition from a direction inclined to the surface of the substrate (1).
) forming a release layer (4) on the substrate (1); forming a cathode (5) by performing a second vapor deposition from a direction substantially perpendicular to the surface of the substrate (1); and a second vapor deposition step. A step of partially exposing the release layer (4) by partially etching away the film (6) formed on the release layer (4) by using a lift-off method to remove the release layer (4) together with the film (6). and a step of removing it by. The removed portion of the film (6) formed on the release layer (4) by the second vapor deposition is located at the cathode (
It can be placed at any location other than directly above 5), and its shape can also be made arbitrary. In this case, in order to facilitate lift-off, the size of this removed portion is preferably made as large as possible without causing any problems.
【０００９】[0009]
【作用】上述のように構成されたこの発明の電界放出型
マイクロカソードの製造方法によれば、第２の蒸着によ
り剥離層（４）上に形成された膜（６）を部分的にエッ
チング除去して剥離層（４）を部分的に露出させるよう
にしているので、その後に行われるリフトオフ時にはこ
の露出した部分の剥離層（４）にリフトオフ用のエッチ
ング液が容易に達し、これによってこの剥離層（４）上
に形成された膜（６）のリフトオフを完全にしかも短時
間で行うことができる。[Operation] According to the method for manufacturing a field emission type microcathode of the present invention configured as described above, the film (6) formed on the peeling layer (4) by the second vapor deposition is partially etched away. Since the peeling layer (4) is partially exposed by removing the peeling layer (4), during the subsequent lift-off, the etching solution for lift-off easily reaches the exposed portion of the peeling layer (4). The film (6) formed on the layer (4) can be lifted off completely and in a short time.
【００１０】0010
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
の部分には同一の符号を付す。図１〜図４はこの発明の
一実施例による電界放出型マイクロカソードの製造方法
を説明するための断面図である。Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, in all the drawings of the embodiment, the same parts are given the same reference numerals. 1 to 4 are cross-sectional views for explaining a method of manufacturing a field emission type microcathode according to an embodiment of the present invention.
【００１１】この実施例においては、まず図８〜図１３
に示す従来の電界放出型マイクロカソードの製造方法と
同様にして、図１に示す状態まで工程を進める。すなわ
ち、例えば導電性のＳｉ基板１上にキャビティ２ａを有
する例えばＳｉＯ２ 膜のような絶縁膜２及び例えばＭ
ｏから成るゲート電極３を形成した後、基板表面に対し
て所定角度傾斜した方向から斜め蒸着を行うことにより
例えばＡｌから成る剥離層４を形成し、引き続いて基板
表面に対して垂直な方向から例えばＭｏの蒸着を行うこ
とによりキャビティ２ａの内部のＳｉ基板１上にカソー
ド５を形成する。符号６はこの蒸着の際に剥離層４上に
形成されたＭｏ膜を示す。In this embodiment, first, FIGS.
The process is carried out in the same way as the conventional field emission microcathode manufacturing method shown in FIG. 1 until the state shown in FIG. 1 is reached. That is, for example, an insulating film 2 such as an SiO2 film having a cavity 2a on a conductive Si substrate 1 and an M
After forming the gate electrode 3 made of aluminum, a peeling layer 4 made of, for example, Al is formed by performing oblique vapor deposition from a direction inclined at a predetermined angle with respect to the substrate surface, and then from a direction perpendicular to the substrate surface. For example, the cathode 5 is formed on the Si substrate 1 inside the cavity 2a by vapor deposition of Mo. Reference numeral 6 indicates a Mo film formed on the release layer 4 during this vapor deposition.
【００１２】次に、図２に示すように、Ｍｏ膜６上に所
定形状のレジストパターン７をリソグラフィーにより形
成する。次に、このレジストパターン７をマスクとして
Ｍｏ膜６を例えば反応性イオンエッチング（ＲＩＥ）法
により基板表面に対して垂直方向にエッチングすること
により、図３に示すように、このＭｏ膜６にリリース・
グルーブ（ｒｅｌｅａｓｅ ｇｒｏｏｖｅ）８を形成し
、このリリース・グルーブ８内に剥離層４を露出させる
。このリリース・グルーブ８の平面形状の一例を図５に
示す。図３は図５の３−３線に沿っての断面に対応する
。Next, as shown in FIG. 2, a resist pattern 7 having a predetermined shape is formed on the Mo film 6 by lithography. Next, using this resist pattern 7 as a mask, the Mo film 6 is etched in a direction perpendicular to the substrate surface by, for example, reactive ion etching (RIE), whereby the Mo film 6 is released as shown in FIG.・
A release groove 8 is formed and the release layer 4 is exposed within the release groove 8. An example of the planar shape of this release groove 8 is shown in FIG. FIG. 3 corresponds to a cross section taken along line 3--3 in FIG.
【００１３】次に、剥離層４をその上に形成されたＭｏ
膜６とともにリフトオフ法により除去する。このリフト
オフ用のエッチング液としては、剥離層４に対してはエ
ッチング作用があるが、Ｍｏ膜６、ゲート電極３、絶縁
膜２、Ｓｉ基板１などに対してはほとんどエッチング作
用がないものが用いられる。このリフトオフ時には、リ
リース・グルーブ８を通じてリフトオフ用のエッチング
液が剥離層４に容易に達するので、リフトオフは容易に
しかも短時間で完全に行われ、剥離層４及びＭｏ膜６は
完全に除去される。これによって、図４に示すように、
目的とする電界放出型マイクロカソードが完成される。
なお、カソード５からの電子放出は１０−６Ｔｏｒｒ程
度以下の真空中で行わせる必要があるので、実際にはこ
の後に図示省略した対向板その他の部材により真空封止
される。以上のように、この実施例によれば、カソード
５の形成時に剥離層４上に形成されたＭｏ膜６にリリー
ス・グルーブ８を形成し、その後にリフトオフを行って
いるので、リフトオフ用のエッチング液はこのリリース
・グルーブ８を通じて剥離層４に容易に達し、これによ
って剥離層４をＭｏ膜６とともにリフトオフ法により完
全にしかも短時間で除去することができる。Next, the peeling layer 4 is formed on the Mo layer formed thereon.
It is removed together with the film 6 by a lift-off method. The etching solution used for this lift-off is one that has an etching effect on the peeling layer 4, but has almost no etching effect on the Mo film 6, gate electrode 3, insulating film 2, Si substrate 1, etc. It will be done. During this lift-off, the lift-off etching solution easily reaches the release layer 4 through the release groove 8, so the lift-off is easily and completely completed in a short time, and the release layer 4 and the Mo film 6 are completely removed. . As a result, as shown in Figure 4,
The desired field emission type microcathode is completed. Note that since the electron emission from the cathode 5 needs to be performed in a vacuum of about 10<-6 >Torr or less, the cathode 5 is actually sealed in vacuum by a counter plate and other members not shown. As described above, according to this embodiment, the release groove 8 is formed in the Mo film 6 formed on the peeling layer 4 when the cathode 5 is formed, and then the lift-off is performed. The liquid easily reaches the release layer 4 through the release groove 8, thereby allowing the release layer 4 and the Mo film 6 to be removed completely and in a short time by the lift-off method.
【００１４】次に、電界放出型マイクロカソードアレイ
を用いた電界放出型フラットＣＲＴの製造にこの発明を
適用した実施例について説明する。図６はこの実施例に
よる電界放出型フラットＣＲＴのカソードまで形成した
状態の平面図であり、図７は図６に示す電界放出型フラ
ットＣＲＴのカソードラインに沿っての一部拡大断面図
である。図６及び図７に示すように、この実施例におい
ては、まずガラス基板１１上にカソードライン１２を所
望の本数だけ互いに平行に形成する。ここで、ガラス表
面の不定電位の問題を解消するために、好適にはこのガ
ラス基板１１上に例えばＳｉＯ２ 膜のような絶縁膜（
図示せず）が形成され、この絶縁膜上にカソードライン
１２が形成される。Next, an embodiment in which the present invention is applied to the manufacture of a field emission type flat CRT using a field emission type microcathode array will be described. FIG. 6 is a plan view of the field emission type flat CRT according to this embodiment in a state where the cathode is formed, and FIG. 7 is a partially enlarged sectional view of the field emission type flat CRT shown in FIG. 6 along the cathode line. . As shown in FIGS. 6 and 7, in this embodiment, a desired number of cathode lines 12 are first formed in parallel to each other on a glass substrate 11. As shown in FIGS. Here, in order to solve the problem of undefined potential on the glass surface, it is preferable to cover the glass substrate 11 with an insulating film (for example, an SiO2 film).
(not shown) is formed, and a cathode line 12 is formed on this insulating film.
【００１５】次に、図８〜図１２に示すと同様に工程を
進める。すなわち、まず全面に絶縁膜２を形成した後、
この絶縁膜２の上にゲートライン形成用の材料として例
えばＭｏ膜を形成する。次に、このＭｏ膜上にゲートラ
インに対応した形状のレジストパターンを形成した後、
このレジストパターンをマスクとしてＭｏ膜をエッチン
グする。これによって、ゲート電極を構成するゲートラ
イン１３が、カソードライン１２と直交して、互いに平
行に所望の本数だけ形成される。この場合、カソードラ
イン１２との交差部におけるゲートライン１３には、例
えば円形の開口１３ａが所望の個数だけマトリクス状に
形成される。次に、開口１３ａが形成されたゲートライ
ン１３をマスクとして絶縁膜２をエッチングすることに
より、各開口１３ａの下側の部分にキャビティ２ａを形
成する。Next, the steps are carried out in the same manner as shown in FIGS. 8 to 12. That is, after first forming the insulating film 2 on the entire surface,
For example, a Mo film is formed on this insulating film 2 as a material for forming a gate line. Next, after forming a resist pattern in a shape corresponding to the gate line on this Mo film,
The Mo film is etched using this resist pattern as a mask. As a result, a desired number of gate lines 13 constituting the gate electrode are formed perpendicularly to the cathode lines 12 and parallel to each other. In this case, a desired number of, for example, circular openings 13a are formed in a matrix in the gate line 13 at the intersection with the cathode line 12. Next, by etching the insulating film 2 using the gate line 13 in which the openings 13a are formed as a mask, a cavity 2a is formed below each opening 13a.
【００１６】次に、基板表面に対して所定角度傾斜した
方向から斜め蒸着を行うことによりゲートライン１３上
に剥離層４を形成した後、基板表面に対して垂直な方向
から蒸着を行うことにより各キャビティ２ａの内部のカ
ソードライン１２上にカソード５を形成する。このよう
にして、ゲートライン１３との交差部におけるカソード
ライン１２上に、マトリクス状に配置された多数のカソ
ード５から成るマイクロカソードアレイが形成される。
次に、剥離層４上に形成されたＭｏ膜６の所定部分を例
えばレジストパターンをマスクとしてエッチング除去す
ることによりリリース・グルーブ８を形成する。次に、
剥離層４をＭｏ膜６とともにリフトオフ法により除去す
る。
このリフトオフ時には、上述の実施例と同様にしてこの
リリース・グルーブ８を通じてリフトオフ用のエッチン
グ液が剥離層４に容易に達するため、リフトオフは完全
に行われる。この後、カソード５側の面に蛍光体が形成
されたガラス板（図示せず）などにより真空封止し、目
的とする電界放出型フラットＣＲＴを完成させる。Next, a peeling layer 4 is formed on the gate line 13 by diagonal vapor deposition from a direction inclined at a predetermined angle with respect to the substrate surface, and then by vapor deposition from a direction perpendicular to the substrate surface. A cathode 5 is formed on the cathode line 12 inside each cavity 2a. In this way, a microcathode array consisting of a large number of cathodes 5 arranged in a matrix is formed on the cathode line 12 at the intersection with the gate line 13. Next, a release groove 8 is formed by etching and removing a predetermined portion of the Mo film 6 formed on the release layer 4 using, for example, a resist pattern as a mask. next,
The peeling layer 4 is removed together with the Mo film 6 by a lift-off method. At this time of lift-off, the etching solution for lift-off easily reaches the release layer 4 through the release groove 8 in the same manner as in the above-described embodiment, so that the lift-off is completed completely. Thereafter, it is vacuum-sealed with a glass plate (not shown) having a phosphor formed on its surface on the cathode 5 side, thereby completing the intended field emission type flat CRT.
【００１７】この実施例によれば、マトリクス状に配置
された多数のカソード４から成るマイクロカソードアレ
イの直上の部分を除いた剥離層４の大部分をエッチング
除去してリリース・グルーブ８を形成した後にリフトオ
フを行っているので、リフトオフ用のエッチング液は剥
離層４に容易に達し、これによってリフトオフを完全に
しかも短時間で行うことができる。以上、この発明の実
施例につき具体的に説明したが、この発明は、上述の実
施例に限定されるものではなく、この発明の技術的思想
に基づく各種の変形が可能である。According to this embodiment, the release groove 8 was formed by etching away most of the release layer 4 except for the part directly above the microcathode array consisting of a large number of cathodes 4 arranged in a matrix. Since lift-off is performed afterwards, the etching solution for lift-off easily reaches the peeling layer 4, thereby making it possible to perform lift-off completely and in a short time. Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications can be made based on the technical idea of the present invention.
【００１８】例えば、上述の実施例においては、ライン
状のリリース・グルーブ８を形成しているが、このリリ
ース・グルーブ８は任意の形状とすることが可能である
。例えば、カソード５が密に形成されているような場合
には、カソード５が形成されていない部分のＭｏ膜６に
多数の小孔を形成し、これをリリース・グルーブ８とす
ることが可能である。なお、ゲート電極３またはゲート
ライン１３を形成するためのエッチング時にマスクとし
て用いられるレジストパターンをそのまま残した状態で
このレジストパターン上に剥離層４を形成することも可
能である。この場合には、Ｍｏ膜６及び剥離層４の所定
部分をエッチング除去してリリース・グルーブ８を形成
し、このリリース・グルーブ８内にレジストパターンを
露出させた後に、有機溶剤やレジスト剥離液（有機塩基
）を用いてリフトオフを行えばよい。さらに、上述の実
施例においては、カソード形成用の材料としてＭｏを用
いているが、このカソード形成用の材料としては、タン
グステン（Ｗ）、チタン（Ｔｉ）、ホウ化ランタン（Ｌ
ａＢ６ ）などのほか、タングステンシリサイド（ＷＳ
ｉｘ ）、チタンシリサイド（ＴｉＳｉｘ ）、白金シ
リサイド（ＰｔＳｉｘ ）などの金属シリサイドを用い
ることが可能である。また、剥離層４の材料としても、
Ａｌ以外の材料、例えばニッケル（Ｎｉ）や亜鉛（Ｚｎ
）などを用いることが可能である。For example, in the above embodiment, the release groove 8 is formed in a linear shape, but the release groove 8 can have any shape. For example, if the cathodes 5 are densely formed, it is possible to form a large number of small holes in the Mo film 6 in areas where the cathodes 5 are not formed and use these as release grooves 8. be. Note that it is also possible to form the peeling layer 4 on the resist pattern, which is used as a mask during etching to form the gate electrode 3 or the gate line 13, while leaving it as it is. In this case, a release groove 8 is formed by etching away a predetermined portion of the Mo film 6 and the release layer 4, and after exposing the resist pattern in the release groove 8, an organic solvent or a resist stripping solution ( Lift-off may be performed using an organic base). Furthermore, in the above embodiment, Mo is used as the material for forming the cathode, but the materials for forming the cathode include tungsten (W), titanium (Ti), and lanthanum boride (L).
aB6), as well as tungsten silicide (WS
It is possible to use metal silicides such as titanium silicide (TiSix), platinum silicide (PtSix), etc. Also, as a material for the release layer 4,
Materials other than Al, such as nickel (Ni) and zinc (Zn)
) etc. can be used.
【００１９】[0019]
【発明の効果】以上のように、この発明によれば、カソ
ード形成時に剥離層上に形成された膜を部分的にエッチ
ング除去して剥離層を部分的に露出させるようにしてい
るので、その後に行われるリフトオフ時にリフトオフ用
のエッチング液が剥離層に容易に達するようになり、こ
れによってカソード形成時に剥離層上に形成される膜の
リフトオフを完全にしかも短時間で行うことができる。As described above, according to the present invention, the film formed on the release layer is partially etched away during cathode formation, so that the release layer is partially exposed. The etching solution for lift-off can easily reach the peeling layer during lift-off performed in the second step, and as a result, the film formed on the peel-off layer during cathode formation can be completely lifted off in a short time.
【図１】この発明の一実施例による電界放出型マイクロ
カソードの製造方法を説明するための断面図である。FIG. 1 is a cross-sectional view for explaining a method of manufacturing a field emission type microcathode according to an embodiment of the present invention.
【図２】この発明の一実施例による電界放出型マイクロ
カソードの製造方法を説明するための断面図である。FIG. 2 is a cross-sectional view for explaining a method of manufacturing a field emission type microcathode according to an embodiment of the present invention.
【図３】この発明の一実施例による電界放出型マイクロ
カソードの製造方法を説明するための断面図である。FIG. 3 is a cross-sectional view for explaining a method of manufacturing a field emission type microcathode according to an embodiment of the present invention.
【図４】この発明の一実施例による電界放出型マイクロ
カソードの製造方法を説明するための断面図である。FIG. 4 is a cross-sectional view for explaining a method of manufacturing a field emission type microcathode according to an embodiment of the present invention.
【図５】この発明の一実施例による電界放出型マイクロ
カソードの製造方法において剥離層上に形成されたＭｏ
膜に形成されたリリース・グルーブの平面形状の一例を
示す平面図である。FIG. 5: Mo formed on a release layer in a method for manufacturing a field emission type microcathode according to an embodiment of the present invention.
FIG. 3 is a plan view showing an example of the planar shape of a release groove formed in a membrane.
【図６】この発明の他の実施例による電界放出型フラッ
トＣＲＴの製造方法を説明するための平面図である。FIG. 6 is a plan view for explaining a method of manufacturing a field emission type flat CRT according to another embodiment of the present invention.
【図７】図６に示す電界放出型フラットＣＲＴのカソー
ドラインに沿っての一部拡大断面図である。7 is a partially enlarged cross-sectional view along the cathode line of the field emission flat CRT shown in FIG. 6; FIG.
【図８】従来の電界放出型マイクロカソードの製造方法
の一例を説明するための断面図である。FIG. 8 is a cross-sectional view for explaining an example of a conventional method for manufacturing a field emission type microcathode.
【図９】従来の電界放出型マイクロカソードの製造方法
の一例を説明するための断面図である。FIG. 9 is a cross-sectional view for explaining an example of a conventional method for manufacturing a field emission type microcathode.
【図１０】従来の電界放出型マイクロカソードの製造方
法の一例を説明するための断面図である。FIG. 10 is a cross-sectional view for explaining an example of a conventional method for manufacturing a field emission type microcathode.
【図１１】従来の電界放出型マイクロカソードの製造方
法の一例を説明するための断面図である。FIG. 11 is a cross-sectional view for explaining an example of a conventional method for manufacturing a field emission type microcathode.
【図１２】従来の電界放出型マイクロカソードの製造方
法の一例を説明するための断面図である。FIG. 12 is a cross-sectional view for explaining an example of a conventional method for manufacturing a field emission type microcathode.
【図１３】従来の電界放出型マイクロカソードの製造方
法の一例を説明するための断面図である。FIG. 13 is a cross-sectional view for explaining an example of a conventional method for manufacturing a field emission type microcathode.
【図１４】従来の電界放出型マイクロカソードの製造方
法の問題点を説明するための平面図である。FIG. 14 is a plan view for explaining problems in the conventional field emission type microcathode manufacturing method.
１ Ｓｉ基板 ２ 絶縁膜 ２ａ キャビティ ３ ゲート電極 ４ 剥離層 ５ カソード ６ Ｍｏ膜 ７ レジストパターン ８ リリース・グルーブ 1 Si substrate 2 Insulating film 2a Cavity 3 Gate electrode 4 Peeling layer 5 Cathode 6 Mo film 7 Resist pattern 8 Release groove
Claims (1)
膜と、上記絶縁膜に形成されたキャビティと、上記キャ
ビティの内部の上記基板上に形成されたカソードと、上
記絶縁膜上に形成されたゲート電極とを具備する電界放
出型マイクロカソードの製造方法において、上記基板上
に上記キャビティを有する上記絶縁膜及び上記ゲート電
極を形成した後、上記基板の表面に対して傾斜した方向
から第１の蒸着を行うことにより上記ゲート電極上に剥
離層を形成する工程と、上記基板の表面に対してほぼ垂
直な方向から第２の蒸着を行うことにより上記カソード
を形成する工程と、上記第２の蒸着により上記剥離層上
に形成された膜を部分的にエッチング除去して上記剥離
層を部分的に露出させる工程と、上記剥離層を上記膜と
ともにリフトオフ法により除去する工程とを具備するこ
とを特徴とする電界放出型マイクロカソードの製造方法
。1. A substrate, an insulating film formed on the substrate, a cavity formed in the insulating film, a cathode formed on the substrate inside the cavity, and a cathode formed on the insulating film. In the method for manufacturing a field emission microcathode, the insulating film having the cavity and the gate electrode are formed on the substrate. a step of forming a release layer on the gate electrode by performing the first vapor deposition; a step of forming the cathode by performing a second vapor deposition from a direction substantially perpendicular to the surface of the substrate; 2, a step of partially etching away the film formed on the release layer by vapor deposition to partially expose the release layer; and a step of removing the release layer together with the film by a lift-off method. A method for manufacturing a field emission type microcathode, characterized by the following.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1472691A JP3094464B2 (en) | 1991-01-14 | 1991-01-14 | Method of manufacturing field emission type microcathode |
| US07/783,165 US5332627A (en) | 1990-10-30 | 1991-10-28 | Field emission type emitter and a method of manufacturing thereof |
| DE69112171T DE69112171T2 (en) | 1990-10-30 | 1991-10-30 | Field emission device and manufacturing process. |
| EP91118545A EP0483814B1 (en) | 1990-10-30 | 1991-10-30 | Field emission type emitter and method of manufacturing thereof |
| KR1019910019138A KR100238696B1 (en) | 1990-10-30 | 1991-10-30 | Field emission type emitter and method of manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1472691A JP3094464B2 (en) | 1991-01-14 | 1991-01-14 | Method of manufacturing field emission type microcathode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04242039A true JPH04242039A (en) | 1992-08-28 |
| JP3094464B2 JP3094464B2 (en) | 2000-10-03 |
Family
ID=11869137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1472691A Expired - Fee Related JP3094464B2 (en) | 1990-10-30 | 1991-01-14 | Method of manufacturing field emission type microcathode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094464B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5458520A (en) * | 1994-12-13 | 1995-10-17 | International Business Machines Corporation | Method for producing planar field emission structure |
-
1991
- 1991-01-14 JP JP1472691A patent/JP3094464B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5458520A (en) * | 1994-12-13 | 1995-10-17 | International Business Machines Corporation | Method for producing planar field emission structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3094464B2 (en) | 2000-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5332627A (en) | Field emission type emitter and a method of manufacturing thereof | |
| US4964946A (en) | Process for fabricating self-aligned field emitter arrays | |
| US5865657A (en) | Fabrication of gated electron-emitting device utilizing distributed particles to form gate openings typically beveled and/or combined with lift-off or electrochemical removal of excess emitter material | |
| EP0520780A1 (en) | Fabrication method for field emission arrays | |
| US5844351A (en) | Field emitter device, and veil process for THR fabrication thereof | |
| US5651713A (en) | Method for manufacturing a low voltage driven field emitter array | |
| JP3094459B2 (en) | Method of manufacturing field emission cathode array | |
| US6008062A (en) | Undercutting technique for creating coating in spaced-apart segments | |
| JPH09161665A (en) | Field emission cathode and manufacture thereof | |
| KR100442840B1 (en) | Manufacturing method of triode carbon nanotube field emission array | |
| JP3033179B2 (en) | Field emission type emitter and method of manufacturing the same | |
| JP3094464B2 (en) | Method of manufacturing field emission type microcathode | |
| JP3033178B2 (en) | Field emission type emitter | |
| JPH03295131A (en) | Electric field emission element and manufacture thereof | |
| JP3052845B2 (en) | Method of manufacturing field emission cathode having focusing electrode | |
| JP2646999B2 (en) | Field emission cold cathode | |
| JPH04284325A (en) | Electric field emission type cathode device | |
| JP3086445B2 (en) | Method of forming field emission device | |
| JPH05242797A (en) | Manufacture of electron emission element | |
| JP2969913B2 (en) | Field emission type emitter | |
| KR100569264B1 (en) | Method of manufacturing field emission display device | |
| JP3437007B2 (en) | Field emission cathode and method of manufacturing the same | |
| US6027632A (en) | Multi-step removal of excess emitter material in fabricating electron-emitting device | |
| JP2001143602A (en) | Field emission type cold cathode and method of fabricating the same | |
| JPH04282530A (en) | Patterning method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |