KR100442840B1 - Manufacturing method of triode carbon nanotube field emission array - Google Patents

Manufacturing method of triode carbon nanotube field emission array Download PDF

Info

Publication number
KR100442840B1
KR100442840B1 KR20010083353A KR20010083353A KR100442840B1 KR 100442840 B1 KR100442840 B1 KR 100442840B1 KR 20010083353 A KR20010083353 A KR 20010083353A KR 20010083353 A KR20010083353 A KR 20010083353A KR 100442840 B1 KR100442840 B1 KR 100442840B1
Authority
KR
South Korea
Prior art keywords
layer
carbon nanotube
method
forming
transparent electrode
Prior art date
Application number
KR20010083353A
Other languages
Korean (ko)
Other versions
KR20020057791A (en
Inventor
정득석
이항우
박상현
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR20010000680 priority Critical
Priority to KR1020010000680 priority
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority claimed from US10/035,438 external-priority patent/US6699642B2/en
Publication of KR20020057791A publication Critical patent/KR20020057791A/en
Application granted granted Critical
Publication of KR100442840B1 publication Critical patent/KR100442840B1/en

Links

Abstract

PURPOSE: A method for manufacturing a triode-structure carbon nanotube field emitter array is provided to overcome an alignment problem of multilayer without utilizing an additional aligner with proceeding a screen printing and an etching process by using a negative or a positive photosensitive paste, and also to reduce a number of mask layers to be used by utilizing a thin film layer as a mask layer. CONSTITUTION: In the method for manufacturing a triode-structure carbon nanotube field emitter array, a conductive thin film layer(13) is formed on a transparent substrate(11) formed thereon a transparent electrode(12), and a portion of the transparent electrode(12) is exposed. And then, an opaque thin film layer is formed on the portion of the exposed transparent electrode. Thereafter, an insulating layer(15) is formed on the conductive thin film layer(13) and the opaque thin film layer(16) is removed. Subsequently, a gate layer(17) is formed on the top of the insulating layer(16). In the next step, after the opaque thin film layer(16) is removed, a carbon nanotube tip(18) is formed on the tip of the exposed transparent electrode(12).

Description

삼극관 탄소나노튜브 전계방출 어레이의 제조 방법{Manufacturing method of triode carbon nanotube field emission array} Method of manufacturing a triode carbon nanotube field emitter array {Manufacturing method of triode carbon nanotube field emission array}

본 발명은 저전압 전계 방출 물질인 탄소 나노튜브를 이용한 전계방출 어레이의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a field emission array with a carbon nanotube low voltage field emission material.

종래의 전계 방출 표시소자는 주로 Mo 등의 금속이나 Si등의 반도체 물질을 소재로한 스핀트형(Spindt type) 전계 방출 어레이(field emitter array:FEA)가 있었다. A conventional field emission display devices are mainly the Spindt type (Spindt type) field emission array with a semiconductor material such as Si or a metal such as Mo in the material: there is a (field emitter array FEA). 이는 일정한 간격으로 배열시킨 팁에 게이트로 부터 강한 전기장을 인가함으로써 팁으로 부터 전자를 방출시키는 방식의 마이크로 팁 FED이다. This is a micro-tip of the FED by applying a strong electric field from the tip, was arranged in a constant interval the gate way that emits electrons from the tip. 마이크로 팁 FED의 경우에는 고가의 반도체 장비를 필요로 하며, 대면적의 전계 방출 표시소자의 제작에 어려운 문제점이 있다. For the micro-tips, the FED requires an expensive semiconductor equipment, it is difficult to manufacture the field emission display device having a large area.

또한, 금속이나 반도체로 형성된 팁의 경우에는 일함수가 크기 때문에 전자 방출을 위한 게이트 전압이 상대적으로 상당히 높고, 전자 방출시 진공중에 잔류 가스 입자들이 전자들과 충돌하여 이온화되고 이들 가스 이온들이 마이크로 팁과충돌하면서 충격을 주게 되어 전자 방출원을 파괴시키며, 이러한 전자에 의해 충돌된 형광체 입자가 떨어지게 되면 마이크로 팁을 오염시키게 되므로 전자 방출원의 성능을 저하시키고, 결과적으로 FEA의 성능과 수명을 저하시킨다. Further, the metal or the case of the tip formed of a semiconductor, a work function of the gate voltage for electron emission due to size relatively quite high, residual gas particles in a vacuum during electron emission that is ionized by collision with electrons of these gas ions microtips and while the shocked destroying the electron-emitting source collision, when the falling down of the phosphor particle collision by such electronic therefore contaminate the micro tip to lower the performance of the electron-emitting source and, as a result, degrade the performance and life of the FEA .

최근, 새로운 전계 방출 물질인 탄소나노튜브가 출현하면서, 종래에 전자 방출용 팁으로 사용하던 금속팁등을 탄소나노튜브로 대채하고자 하는 연구들이 시도되고 있다. Recently, as a new field emission material, carbon nanotubes, appearance, there have been attempts to study daechae the metal tip that was used in the prior art as a tip for electron emission to the carbon nanotubes. 탄소나노튜브는 큰 종횡비(aspect ratio)를 가지고, 전도성이 매우 우수한 전기적 특성 및 안정된 기계적 특성을 가진 물질이다. Carbon nanotubes have a large aspect ratio (aspect ratio), a conductive material with a very good electrical characteristics and stable mechanical properties. 이와 같은 특성에 의해 현재 여러 연구 단체에서 탄소나노튜브를 전계방출 물질로 채용하여 보다 나은 전계방출 소자를 제조하고자 연구가 진행되고 있다. Thus there is a current research to manufacture better field emission devices employing carbon nanotubes as a field emission material in a number of research groups proceeds according to the same characteristics. 이러한 탄소나노튜브의 경우 전자방출전계가 약 2V/㎛로서 매우 낮으며 또한 화학적 안정성이 뛰어나 전계 방출 표시소자의 제작에 적합하다. For these CNTs was the electron-emitting field is very low as approximately 2V / ㎛ also excellent chemical stability, is suitable for fabrication of a field emission display device.

탄소나노튜브를 채용한 이극관 구조의 전계 방출 소자의 경우 종래의 전형적인 구조로 용이한 제작이 가능하지만, 방출 전류를 제어하는데 문제가 있으며 동영상 또는 다계조(gray-scale)의 영상의 실현하는데 어려운 문제점이 있다. In the case of field emission devices of the bipolar tube structure is employed, carbon nanotubes can be a easily made from the conventional typical structure, however, has a problem in controlling the emission current video or multi-gradation is difficult to realize the image (gray-scale) there is a problem. 따라서, 이극관 구조 대신 삼극관 구조가 요구된다. Thus, a triode structure is required instead of bipolar pipe structure. 탄소나노튜브를 이용한 전계 방출 표시소자에 대한 특허의 경우 Xu et al.(미 특허번호 제 5,973,444호)등에서 처럼 CVD 방법에 의해 탄소나노튜브를 성장시키는 것을 기본으로 하여 삼극관 구조가 마이크로 팁과 같이 전공정이 박막공정을 통해서 형성되는 것이 개시되어 있다. In the case of patent Xu et al. (US Patent No. 5973444 No.) Major as the triode structure, the micro-tip to the base of growing the carbon nanotubes by a CVD method, as etc. for the field emission display device using a carbon nanotube Jung discloses that formed through a thin film process. 또한, Uemura et al(미 특허번호 제 6,239,547호)에서는 탄소나노튜브 번들(bundle)을 전계방출 소자로 사용하여 이를 전도성 접착물을 이용하여 전극에 접착하는 것이 개시되어 있다. In addition, the Uemura et al (US Patent No. 6,239,547 arc) by using the carbon nanotube bundle (bundle) in the field emission device using this conductive adhesive is disclosed that the adhesion to the electrode.

그러나, 이러한 공정을 사용하여 구조를 제작할 경우 고가의 반도체 장비가 필요하며, 또한 대면적의 표시소자를 제작하는데 어려움이 있다. However, when producing a structure using such a process requires an expensive semiconductor devices, but also it is difficult to produce a display device having a large area.

기존의 일반적인 후막 공정을 사용하면 후막공정이 가지고 있는 해상도의 한계에 의해 보편적인 삼극관 구조를 형성시키기 어려운 문제점이 있다. The conventional general thick-film process it is difficult to form a universal triode structure by the limit of resolution which has a thick-film process problems. 또한, 대면적의 표시소자 제작시 후막의 특성상 고온의 소성 공정을 거쳐야 하기 때문에 다층막 형성시 층간 정렬이 어려운 문제점이 있다. Further, the hard multilayer film formed during the inter-layer alignment problems because they go through the firing process of the high temperature characteristics of the thick film when making the display element having a large area.

본 발명에서는 상기 문제점을 해결하기 위하여, 감광성 후막 물질을 사용하여 스크린 프린팅으로 전면을 도포하고 식각공정을 통하여 삼극관 구조를 제작하되 적은 수의 마스크층을 사용하고 다층막의 층간 얼라인 문제를 동시에 해결할 수 있는 탄소나노튜브 전계 방출 어레이의 제조 방법을 제공하는 것을 목적으로 한다. For the present invention to solve the above problems, but by using the photosensitive thick film materials applied to the front by means of screen printing to prepare a triode structure by an etching process using a small number of mask layers, and can solve the inter-layer alignment problems of the multi-layer film at the same time of a carbon nanotube field emitter array in which an object to provide a method of manufacturing the same.

도 1a 내지 도 1j는 본 발명의 제 1 실시예에 의한 삼극관 탄소나노튜브 전계방출 어레이 제작 방법을 나타낸 단면도이다. Figure 1a to 1j is a cross-sectional view of a triode carbon nanotube field emission array manufacturing method according to the first embodiment of the present invention.

도 2a 내지 도 2k는 본 발명의 제 2 실시예에 의한 삼극관 탄소나노튜브 전계방출 어레이 제작 방법을 나타낸 단면도이다. Figure 2a to 2k are cross-sectional views showing a triode carbon nanotube field emission array manufacturing method according to a second embodiment of the present invention.

도 3a 내지 도 3j는 본 발명의 제 3 실시예에 의한 삼극관 탄소나노튜브 전계 방출 어레이의 제작 방법을 나타낸 단면도이다. Figures 3a-3j is a cross-sectional view showing a manufacturing method of a triode carbon nanotube field emitter array according to a third embodiment of the present invention.

도 4는 비정질 현상 공정에 사용되는 자외선의 비정질 실리콘에 대한 투과도를 나타낸 그래프이다. Figure 4 is a graph showing the transmittance of the amorphous silicon of the ultraviolet rays used in an amorphous development process.

도 5는 본 발명의 제 1실시예에 의해 제작된 삼극관 탄소나노튜브 전계방출 소자를 찍은 SEM 사진이다. 5 is an SEM photo taken a triode carbon nanotube field emission device manufactured by the first embodiment of the present invention.

도 6a 및 도 6b는 각각 절연성 물질과 전도성 물질을 음성 및 양성 공정에 의해 제작한 삼극관 탄소나노튜브 전계방출 소자의 Microscope 사진이다. Figure 6a and Figure 6b is a Microscope photograph of a triode carbon nanotube field emission device manufactured by the respective negative and positive process for the insulating material and the conductive material.

도 7a 및 도 7b는 본 발명의 제 3실시예에 의해 제작된 삼극관 탄소나노튜브 전계방출 어레이를 찍은 SEM 사진이다. Figures 7a and 7b are SEM photographs taken of a triode carbon nanotube field emitter array fabricated by a third embodiment of the present invention.

< 도면의 중요부분에 대한 부호의 설명 > <Description of the important parts of the drawings>

11, 21, 31... 글래스 기판 12, 22, 32... ITO 전극층 11, 21, 31 ... glass substrate 12, 22, 32 ... ITO electrode layer

13, 23... Cr 전극층 14... Al 박막층 13, 23 ... Cr electrode layer 14 ... Al thin film layer

15... 후막 절연층 16... 불투명 절연층 15 ... thick-film insulating layer 16 ... non-transparent insulating layer

17, 25, 35... 게이트층 18, 26, 36... 탄소나노튜브 17, 25, 35 ... gate layer 18, 26, 36 ... carbon nanotube

33... 비정질 실리콘층 24, 34... 박막 절연층 33 ... amorphous silicon layer 24, 34 ... thin film insulating layer

33', 34', 35'... 홀 33 ', 34', 35 '... hole

상기 목적을 달성하기 위하여 본 발명에서는, In the present invention, in order to attain the object,

(가) 투명전극이 증착된 글래스 기판 상부에 전도성 박막층을 형성시키고 상기 투명전극의 소정 부위를 노출시키는 단계; (A) step of the transparent electrode to form a conductive thin film layer deposited on the upper glass substrate exposing the predetermined portion of the transparent electrode;

(나) 상기 노출된 투명전극의 소정 부위에 불투명 박막층을 형성하는 단계; (B) forming an opaque thin film layer on a predetermined portion of the exposed transparent electrode;

(다) 상기 글래스 기판 상부에 절연물질을 전면 도포하고 상기 전도층 및 불투명 박막층 상부의 절연물질을 제거하여 상기 투명 기판 상에 절연층을 형성하는 단계; (C) forming an insulating layer on the transparent substrate in front of the coating an insulating material on the upper glass substrate and removing the conductive layer and the opaque thin film layer above the insulating material;

(라) 상기 절연층 상부에 게이트층을 형성하는 단계; (D) forming a gate layer on the insulating layer; And

(마) 상기 불투명 박막층을 제거한 뒤, 상기 노출된 투명전극 상부에 탄소 나노튜브 페이스트를 도포하고 후면 노광을 통해 탄소나노튜브 팁을 형성하는 단계;로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법을 제공한다. Triode carbon nanotube field emitter array according to claim consisting of; (e) the step of forming the opaque after removing the thin film layer, wherein the exposed transparent electrode upper carbon nanotube through the application of the carbon nanotube paste and the back exposed tip in It provides a process for the production of.

본 발명에 있어서, 상기 (가) 단계는 상기 글래스 기판의 투명전극층 패터닝하여 스트라이프 형태로 형성하는 단계; In the present invention, wherein (a) comprises the steps of forming a stripe shape by patterning a transparent electrode layer of the glass substrate; 상기 패터닝된 투명전극 상부에 전도층을 형성하는 단계; Forming a conductive layer on the patterned transparent electrode thereon; 및 상기 전도층의 소정부위에 상기 투명전극층을 노출시키는 홀을 형성하는 단계;로 이루어지거나, 상기 (가) 단계는 투명전극층이 형성된 글래스 기판 상부에 전도층을 형성하는 단계; Or it comprises a step of forming the above-mentioned (a) comprises: an upper conductive layer on a glass substrate having a transparent electrode layer, and the step of the predetermined portion of the conductive layer to form a hole exposing the transparent electrode layer; 상기 전극층 및 투명전극층을 동시에 패터닝하여 스트라이프 형태로 형성하는 단계; The step of patterning the electrode layer and the transparent electrode layer simultaneously formed into a stripe shape; 및 상기 전도층의 소정부위에 상기 투명전극층을 노출시키는 홀을 형성하는 단계;로 이루어진 것이 바람직하다. It is preferably made of a; and the predetermined portion of the conductive layer to form a hole exposing the transparent electrode layer.

본 발명에 있어서, 상기 (다) 단계는 상기 글래스 기판 상부에 절연물질을 전면에 걸쳐 도포한 뒤, 상기 글래스 기판에 대해 후면 노광을 실시함으로써 이루어지는 것이 바람직하다. In the present invention, the (c) step is preferably formed by carrying out the back, the back exposure on the glass substrate is applied over the insulating material on the glass substrate on the upper front.

본 발명에 있어서, 상기 (다) 단계는 상기 글래스 기판 상부에 상기 절연물질을 프린팅 공정에 의해 전면에 걸쳐 도포하고 건조하는 단계; In the present invention, wherein the (c) step is applied and dried over the insulating material to the upper glass substrate on the entire surface by a printing process; 상기 후면 노광 및 현상공정에 의해 상기 전도층 및 불투명 박막층 상부의 절연물질을 제거하는 단계; Phase, by the back exposure and development process, and removing the conductive layer and the opaque thin film layer above the insulating material; 및 상기 잔존한 절연물질을 소결하는 단계;를 2회 이상 반복함으로써 상기 절연층을 형성하는 것이 바람직하다. It is preferable to form the insulating layer by repeating twice or more; and a step of sintering the remaining insulation material.

상기 (라) 단계는 음극 게이트 패턴 스크린 마스크를 사용하여 상기 절연층의 중앙 상부 영역에 불투명 절연층을 형성하는 단계; Wherein (d) comprises using the negative gate pattern screen mask to form an opaque insulation layer on the central upper region of the insulating layer; 전도성 감광 페이스트를 상기 글래스기판 상부에 전면에 걸쳐 도포하는 단계; Applying over the conductive photosensitive paste on the front upper part of the glass substrate; 및 상기 글래스 기판에 대해 후면 노광을 실시하여 게이트층을 형성시키는 단계;로 이루어진 것이 바람직하다. Is preferably made of a; and the step of forming the gate layer by carrying out the back exposure for the glass substrate.

본 발명에 있어서, 상기 (마) 단계는 음성 감광성 탄소나노튜브 페이스트를 상기 글래스 기판 상부에 전면에 걸쳐 도포하는 단계; In the present invention, wherein (e) comprises the steps of coating over the entire surface of the negative photosensitive carbon nanotube paste on the upper part of the glass substrate; 및 상기 글래스 기판에 대해 후면 노광을 실시하여 상기 투명전극층 상부에만 탄소나노튜브 팁을 형성하는 단계;로 이루어진 것이 바람직하다. Is preferably made of a; and the step of performing the back exposure for the glass substrate to form the transparent electrode layer carbon nanotube tips only on the top.

본 발명에 있어서, 상기 전도성 박막층은 Cr을 포함하며, 상기 불투명 박막층은 Al을 포함하는 것이 바람직하다. In the present invention, the conductive thin film layer comprises Cr, and the opaque thin film layer preferably comprises Al.

본 발명에 있어서, 상기 절연층 및 상기 게이트층은 음성 감광성 페이스트를 사용하여 형성시키는 것이 바람직하다. In the present invention, the insulating layer and the gate layer is desirable to form using a voice photosensitive paste.

또한, 본 발명에서는 In the present invention,

(가) 투명전극이 증착된 글래스 기판 상부에 전도성 박막층을 형성시키고 상기 투명전극의 소정 부위를 노출시키는 단계; (A) step of the transparent electrode to form a conductive thin film layer deposited on the upper glass substrate exposing the predetermined portion of the transparent electrode;

(나) 상기 글래스 기판 상부에 절연물질을 전면 도포하는 단계; (B) the step of applying the insulating material on the upper front of the glass substrate;

(다) 상기 절연층 상부에 게이트층을 형성하고 패터닝하여 상기 투명전극 상부의 절연물질을 노출시키는 단계; (C) forming a gate layer on the insulating layer and patterned to expose the insulating material of the transparent electrode thereon;

(라) 상기 투명전극 상부의 절연물질을 제거하여 절연층을 형성시키고 상기 전도성 박막층 및 상기 투명전극의 소정 부위를 노출시키는 단계; (D) forming an insulating layer by removing the insulating material of the upper transparent electrode to expose the conductive thin film layer and a predetermined portion of the transparent electrode; And

(마) 상기 노출된 투명전극 상부에 탄소 나노튜브 페이스트를 도포하고 후면노광을 통해 탄소나노튜브 팁을 형성하는 단계로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법을 제공한다. (E) provide a method of manufacturing a triode carbon nanotube field emitter array according to claim comprising the step of forming the transparent electrode exposed to the upper carbon nanotube through the carbon nanotube paste is a coating and exposing the tip to the rear.

본 발명에 있어서, 상기 (다) 단계는 상기 절연층 상부에 박막 장비를 이용하여 전도성 물질을 증착시키는 단계; In the present invention, the (c) comprises the steps of depositing a conductive material by using a thin film device on top of the insulating layer; 상기 ITO 전극층에 대응되는 부위의 전도성 물질을 홀 형태로 패터닝하여 절연물질을 노출시기고 게이트층을 형성하는 단계;로 이루어진 것이 바람직하다. The step of breaking upon exposure to an insulation material by patterning the conductive material of the portion corresponding to the ITO electrode layers in the form of holes formed in the gate layer, it is made up are preferred.

본 발명에 있어서, 상기 (라) 단계는 글래스 기판 상부에서 건조 에칭 공정에 의해 이루어지는 것이 바람직하다. In the present invention, the (d) step is preferably formed by a dry etching process on the top glass substrate.

본 발명에 있어서, 상기 (마) 단계는 음성 감광성 탄소나노튜브 페이스트를 상기 글래스 기판 상부에 전면에 걸쳐 도포하는 단계; In the present invention, wherein (e) comprises the steps of coating over the entire surface of the negative photosensitive carbon nanotube paste on the upper part of the glass substrate; 및 상기 글래스 기판에 대해 후면 노광을 실시하여 상기 투명전극층 상부에만 탄소나노튜브 팁을 형성하는 단계;로 이루어진 것이 바람직하다. Is preferably made of a; and the step of performing the back exposure for the glass substrate to form the transparent electrode layer carbon nanotube tips only on the top.

본 발명에 있어서, 상기 게이트층의 전도성 물질에 대해 PR 공정을 실시하여 라인 형태의 게이트층을 형성하는 단계;를 더 포함하는 것이 바람직하다 In the present invention, forming a gate layer in the line shape by performing a PR process on the conductive material of the gate layer, it is preferable to further include a

본 발명에 있어서, 상기 전도성 박막층은 Cr을 포함하며, 상기 절연물질은 폴리이미드를 포함하는 것이 바람직하다. In the present invention, the conductive thin film layer comprises Cr, and the insulating material preferably comprises a polyimide.

본 발명에 있어서, 상기 절연층 및 상기 게이트층은 양성 감광성 페이스트를 사용하여 형성시키는 것이 바람직하다. In the present invention, the insulating layer and the gate layer may be formed of using a positive photosensitive paste.

또한 본 발명에서는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법에 있어서, (가) 투명 전극이 형성된 투명 기판 상부에 비정질 실리콘층 및 절연층을 순차적으로 형성시키는 단계;; Further steps of the present invention, a method of manufacturing a triode carbon nanotube field emitter array, (a) a transparent electrode are sequentially formed in the amorphous silicon layer and an insulating layer formed on the upper transparent substrate ;; (나) 상기 절연층 상부에 전도성 게이트층을 형성시키고, 상기 비정질 실리콘 층이 노출되도록 상기 게이트층 및 상기 절연층에 홀을 형성시키는 단계; (B) forming the gate layer and the hole in the insulating layer such that the amorphous silicon layer is exposed and forming a conductive gate layer on the insulator layer; (다) 상기 노출된 비정질 실리콘층에 홀을 형성시켜 상기 투명 전극층을 노출시키고, 상기 게이트층 및 상기 홀에 탄소 나노튜브 페이스트를 전면 도포하는 단계; (C) The step of forming a hole in the exposed amorphous silicon layer to expose the transparent electrode layer, the front coating a carbon nanotube paste on the gate layer and the hole; 및 (라) 상기 기판 후면에서 자외선을 주사하여 현상함으로써 탄소 나노튜브 팁을 형성하는 단계;를 포함하는 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법을 제공한다. It provides a process for the preparation of a triode carbon nanotube field emitter array, comprising: and (d) forming the carbon nanotube tips by developing and scanning the ultraviolet light from the substrate back.

본 발명에 있어서, 상기 (나) 단계는 포토-리소그래피 공정으로 상기 게이트층에 상기 절연층을 노출시키는 홀을 형성시키는 단계; In the present invention, the step (b) is a photo-forming a hole exposing the insulating layer to the gate layer by a lithography process; 및 상기 기판 구조체를 oxide 에천트에 넣어 상기 비정질 실리콘이 노출되도록 상기 산화층에 홀을 형성시키는 단계;로 이루어지는 것이 바람직하다. And forming a hole in the oxide layer such that it in etchant exposure of the amorphous silicon oxide to the substrate assembly; preferably made of.

본 발명에 있어서, 상기 (다) 단계는 상기 비정질 실리콘층에 대해 건식 에칭 또는 습식 에칭으로 상기 투명 전극이 노출되도록 홀을 형성키시는 단계; In the present invention, the (c) step is shi the holes so that the transparent electrodes are exposed by dry etching or wet etching on the amorphous silicon layer forming step; 상기 게이트층에 대해 포토-리소그래피 공정으로 라인 패터닝을 실시하는 단계; Step for applying the line patterned in a lithography process-picture with respect to the gate layer; 및 상기 상기 게이트층 및 상기 홀에 탄소 나노튜브 페이스트를 스크린 프린팅으로 전면에 도포하는 단계;를 포함하는 것이 바람직하다. And applying the paste on the front of the CNT and the gate layer and the hole by means of screen printing; preferably includes a.

이하, 도면을 참고하면서 본 발명에 의한 삼극관 탄소 나노튜브 전계 전계방출 소자의 제조 방법에 대해 보다 상세히 설명하기로 한다. With reference to the drawings will be described in more detail for the method of manufacturing a triode carbon nanotube field-a field emission device according to the present invention.

도 1a 내지 도 1j는 본 발명에 의한 제 1실시예에 의한 삼극관 탄소나노튜브 전계방출 소자의 제조방법을 설명하기 위한 단면도이다. Figure 1a to Fig 1j are cross-sectional views for explaining a method of manufacturing a triode carbon nanotube field emission device according to a first embodiment of the present invention. 여기서는 절연층 및 전도성 후막을 사용하는 게이트층을 음성 공정을 이용하여 제작하는 방법에 대해 설명한다. Here will be described a method of manufacturing using the speech processing of the gate layer using the insulating layer and the conductive thick film.

본 발명에서는 투명 전극이 형성된 투명 기판을 사용한다. According to the present invention uses a transparent substrate, a transparent electrode is formed. 예를 들어, 통상적으로 사용되는 ITO(I:Indium, T:Tin, O:Oxide)가 증착되어 있는 글래스 기판(11)에서 ITO가 형성되어 있는 부위에 패터닝을 실시함으로써, 스트라이프 형태의 ITO 전극(12)을 형성시킨다. For example, a typical ITO (I: Indium, T: Tin, O: Oxide) used by performing a patterning on the site of ITO are formed in the glass substrate 11 is deposited, the form of stripes of the ITO electrodes ( 12) to form. 도 1a는 패터닝 공정을 거친 기판에 대해 스트라이프 구조의 ITO 전극(2)의 폭 방향으로 절단한 단면을 나타내고 있다. Figure 1a shows a cross section cut in the widthwise direction of the stripe structure of the ITO electrode 2 to the substrate subjected to the patterning process.

다음으로, 글래스 기판(11) 및 ITO 전극(12) 상부에 스퍼터등의 박막 장비를 이용하여 전면으로 Cr 박막층(13)을 형성시킨다. Next, to form a glass substrate 11 and ITO electrode 12, an upper Cr thin film layer 13 in the front by using a thin film equipment such as sputtering on. 상기 형성된 Cr 박막층(13)에 대해 노광공정 및 현상공정(exposure and develop)을 실시하여 도 1b에 나타낸 바와 같은 Cr 박막층(13)을 패턴한다. The pattern of Cr thin film layer 13 as shown in Fig. 1b to carry out the exposure process and developing process (exposure and develop) for the formed Cr thin film layer 13. 상기 Cr 박막층(13)의 형태는 제한이 없으나, 이후의 공정에서 탄소나노튜브를 성장 시키기 위해 중앙부위에 홀이 형성된 형태로 제작하는 것이 바람직하다. Shape of the Cr thin film layer 13, but is limited, it is preferable to manufacture in a later process to form the hole formed in the central portion in order to grow the carbon nanotubes. 상기 도 1b는 글래스 기판(11)을 수직으로 절단한 단면도로서 Cr 박막층(13)은 가운데 부분에 홀이 형성되어 있는 링형태로 나타내어지고 있다. FIG 1b is a Cr thin film layer 13 as a cross section cut perpendicular to the glass substrate 11 are being shown in the form of a ring with a hole formed in the center portion.

다음으로, 스퍼터(sputter)등의 박막장비 이용하여 Al 박막층(14)을 상기 글래스 기판(11), ITO 전극(12) 및 Cr 박막층(13) 상부의 전면에 걸쳐 형성시킨다. Next, sputtering (sputter) is formed over the Al thin film layer 14 using thin film equipment such as the glass substrate 11, the front of the upper ITO electrode 12 and Cr thin film layer 13. 이러한 Al 박막층에 대해 노광 공정 및 현상 공정을 실시하여, 도 1c에 나타낸 바와 같이 상기 ITO 음극전극(12) 및 Cr 박막층(13)의 일부에 걸치는 도트(dot) 형태로 패턴시킨다. Subjected to the exposure process and the developing process for this Al thin film, the pattern in the form of dots (dot) extending over a portion of the ITO anode electrode 12 and Cr thin film layer 13 as shown in Figure 1c. 여기서 상기 Cr 박막층(13) 및 상기 Al 박막층(14)의 재료는 Cr 및 Al에 한정되지 않으며, 에칭공정시 에칭 선택성(selectivity)을 지닌 물질이면 사용될 수 있다. The materials of the Cr thin film layer 13 and the Al thin film layer 14 is not restricted to Cr and Al, may be used if the material having an etching process during the etching selectivity (selectivity).

다음으로, 음성 감광성 페이스트를 사용하여 제작한 절연성 물질을 스크린 프린팅 공정을 사용하여 Cr 박막층(13) 및 Al 박막층(14)이 형성된 글래스 기판(11) 상부의 전면에 결쳐 도포시킨다. Next, the use of negative photosensitive paste using a screen printing process, the insulative material produced by Cr thin film layer 13 and Al thin film layer 14 is coated on the entire surface of the upper gyeolchyeo the glass substrate 11 is formed. 이러한 공정을 거친 뒤, 도 1d에 나타낸 바와 같이 글래스 기판(11) 뒷면에서 일반적인 노광 공정에 사용하는 자외선을 조사하여 노광(reverse exposure)시킨다. After subjected to this process, as shown in Figure 1d is irradiated with ultraviolet rays using a common exposure step from the back of the glass substrate 11 is then exposed (exposure reverse). 상기 노광공정에 있어서, 미리 형성된 Cr 박막층(13) 및 Al 박막층(14)은 불투명하기 때문에 마스크층의 역할을 한다. In the above exposing process, Cr thin film layer 13 and Al thin film layer 14 is previously formed serves as a mask layer because it opaque. 따라서, 상기 노광시 조사하는 광이 통과할 수 없고, 상기 Cr 박막층(13) 및 Al 박막층(14)이 형성되지 아니한 부위에서는 노광용 광이 통과할 수 있다. Therefore, there is no light when irradiated with the exposure to pass through, the Cr thin film layer 13 and Al thin film layer 14 is the portion which is not formed may be the exposure light passes.

상기 노광공정을 실시한 후 현상공정을 거치게 되면, 도 1e에 나타낸 바와 같이, 글래스 기판(11) 상부에서 마스크 역할을 한 Cr 박막층(13) 및 Al 박막층(14)이 형성된 부위의 절연층(15')을 제외한 나머지 부위의 절연층(15)만이 잔존하게 된다. When subjected to a post-development processes subjected to the exposure process, as shown in Figure 1e, the glass substrate (11) Cr which acts as a mask in the top film layer 13 and Al thin film layer 14 of the region formed with the insulating layer (15 ' ) the remaining portion of the insulating layer 15 except for only is residual. 여기서 상기 절연층(15', 15)은 음성 감광성 페이스트(negative photosensitive paste)를 사용하여 형성시켰다. Wherein the insulating layer (15 ', 15) were formed by using the negative photosensitive paste (negative photosensitive paste). 통상적으로 후막 절연층의 경우 마이크로 핀 홀(micro pin hole)등을 고려하여 우수한 절연 특성을 나타낼 수 있도록, P/D/ED/F/P/D/ED/F(P:프린팅, D:건조, ED:노광 및 현상, F:소결)의 2회 반복 공정을 거치는 것이 바람직하다. Typically, if the thick-film insulating layer micro pinholes (micro pin hole), so can exhibit excellent insulation characteristic considering a, P / D / ED / F / P / D / ED / F (P: printing, D: Drying , ED: exposing and developing, F: is preferably subjected to two times of the sintering process). 이 경우, 통상적인 노광공정에 사용되는 자외선(파장: 약 350nm)에 대해 상기 절연 물질은 그 투과율이 70% 이상이므로 노광 공정시 실시하는 경우 자외선이 통과할 수 있다. In this case, the conventional ultraviolet ray used for the exposure process: the isolated for (wavelength of about 350nm) material has a ultraviolet ray to pass through if carried out during the exposure process so that the transmittance is 70% or more.

이러한 과정을 거치고 나서 도 1f에 나타낸 바와 같이, 음극 게이트 패턴 스크린 마스크(negative gate patterned screen mask)(16)를 사용하여 상기 절연층(15) 상부에 프린팅한다. As it is shown in Figure 1f after undergoing such a process, using a cathode gate pattern screen mask (negative gate patterned screen mask) (16) is printed on the insulating layer 15 thereon. 상기 불투명 절연층(16)을 프린팅한 후, 건조(drying) 공정만을 실시하고, 전도성 감광 페이스트를 스크린 프린팅 공정으로 상기 글래스기판(11) 상부에 전면으로 도포한다. After printing, the non-transparent insulating layer 16, embodiment only the drying (drying) process, and the photosensitive conducting paste by a screen printing process is applied to the entire surface of the upper part of the glass substrate 11. 그리고 나서, 상기 글래스기판(11) 뒷면에서 노광을 실시하여 도 1g에 나타낸 바와 같이 게이트 전극층(17)을 형성시킨다. Then, to form the gate electrode layer 17 as shown in Figure 1g to conduct exposure from the back of the glass substrate 11.

상기 게이트 전극층(17)을 형성시킨 뒤에 소성을 하고 나서, Al 에천트(etchant)를 이용하여 ITO 음극 전극(12) 상부의 도트 형태의 Al 박막층(14)을 제거하게 되면 도 1h에 나타낸 바와 같이, Cr 박막층 가운데 부분에 다시 홀이 형성된다. After the firing after which formation of the gate electrode layer 17, as by using an etchant (etchant) to Al shown in Fig. 1h When removing the Al thin film layer 14 of dot shape of the upper ITO anode electrode 12 , the back hole is formed on the Cr thin film layer among the parts.

마지막으로, 도 1i 및 도 1j에 나타낸 바와 같이, 감광성(photosensitive) 카본나노튜브 페이스트를 상기 글래스 기판(11) 상부 전면에 걸쳐 프린팅 공정으로 도포하고, 글래스 기판(11) 뒷면에서 노광 및 현상공정을 실시한다. Finally, as shown in Figure 1i and Figure 1j, sensitive (photosensitive) wherein the carbon nanotube paste, the glass substrate 11 is coated by the printing process over the upper front side, the exposure and development processes on the back glass substrate 11 Conduct. 여기서 상기 탄소나노튜브 페이스트는 음성 감광성 물질인 것이 바람직하다. Wherein the carbon nanotube paste is preferably a negative photosensitive material. 후면 노광에 의해 노광빔이 통과하는 ITO 전극층(12) 상부에 도포된 탄소 나노튜브(18)만이 잔존하고, 상기 Cr 박막층(13) 및 게이트 전극층(17) 상부에 도포된 감광성 탄소나노튜브 페이스트는 제거된다. Back of the by exposure exposure beam passes through ITO electrode layer 12 coated on the substrate having the carbon nanotubes 18 only remains and the Cr thin film layer 13 and the gate electrode layer 17 above the photosensitive carbon nanotube paste coated on the It is removed. 그리하여 링 형태의 Cr 박막층(13)내부 홀 부위에 탄소나노튜브 팁층(18)이 형성된다. Thus, the carbon nanotube tipcheung 18 is formed inside the ring-shaped Cr thin film layer 13, the hole portion.

상기 공정에서는 음극 전극 형성시 기판 상부에 포토마스크를 별도로 제작할 필요가 없이 Cr 박막층(13) 및 Al 박막층(14)이 그 역할을 하게되므로, 이후 공정에서 얼라이너(alligner)가 필요 없게 된다. Since the process, a Cr thin film layer 13 and Al thin film layer 14 without the need to produce a photomask separate from the upper substrate in forming the cathode electrode is to the role, it is not required aligner (alligner) in a later step. 또한, 그 상부에 형성되는 다층막이 셀프-얼라인이 되므로 다층막 형성시 각 층마다 필요한 소성 공정에 의한 글래스의 변형에 의한 정렬 오차 및 각 층마다 얼라이너(alligner) 사용시 발생하는 얼라이너 자체의 오차도 방지할 수 있게 되어 카본나노튜브의 팁과 게이트 사이의 거리를 좁힐 수 있으므로 전계방출 전압을 크게 줄일 수 있다. In addition, the multi-layer film, the self-formed in an upper-error of alignment is so aligner that occur when using the aligner (alligner) per strain alignment error and the respective layers by the glass due to the firing process necessary for each layer when multi-layered film formed itself it also can be prevented to narrow the distance between the tip and the gate of the carbon nanotubes can greatly reduce the field emission voltage.

본 발명의 제 2실시예를 도 2a 내지 도 2k를 참고하여, 보다 상세히 설명하고자 한다. Refer to the second embodiment of Fig. 2a to 2k of the present invention, it will be described in more detail. 도 2a 내지 도 2k는 절연 물질 및 전도성 물질을 양성 페이스트를 사용하여 본 발명에 의한 삼극관 탄소나노튜브 전계방출 소자의 제조공정을 설명한 단면도이다. Figure 2a to 2k are cross-sectional views explaining a manufacturing process of a triode carbon nanotube field emission device according to the present invention using positive paste for an insulating material and a conductive material.

먼저 도 2a에 나타낸 바와 같이, 투명전극으로 통상적으로 사용되는 ITO(22)가 증착된 글래스 기판(21) 상부에 스퍼터등의 박막 제조 장비를 이용하여 Cr 박막층(23)을 전면에 결쳐 형성시킨다. First, as shown in Figure 2a, using a thin film manufacturing device such as sputtering of a transparent electrode typically to the upper ITO glass substrate 21, the 22 is deposited is used as to form gyeolchyeo the Cr thin film layer 23 on the front.

이러한 Cr 박막층(23)에 대해 노광 및 현상 공정을 실시하여 Cr 음극 전극(23)층을 형성시킨다. Subjected to exposure and development process for such a Cr thin film layer 23 to form the Cr cathode electrode 23 layer. 도 2b 및 도 2c에서 나타낸 것처럼, Cr 전극층(23) 및 ITO 전극층(22)을 동시에 스트라이프 상으로 형성시키고 나서 다시 Cr 전극층(23) 내부에 링 형태의 홀을 형성시켰다. As shown in Figure 2b and Figure 2c, Cr electrode layer 23 and the ITO electrode layer 22 after the same time to form the stripe form to form a hole in the ring form back inside the Cr electrode layer (23). 상기 Cr 전극층(23)을 형성시킨 후, 상기 글래스 기판(21)에 대해 ITO 에천트를 사용하여 에칭 공정을 실시하게 되면, 도 2b에 나타낸 바와 같이, Cr 전극층(23)이 형성되어 있지 않은 부위의 ITO 전극층(22)이 식각되고, 그 결과 Cr 전극층(23)과 ITO 전극층(22)이 같은 형태로 정렬되어 음극 전극을 형성시킨다. After forming the Cr electrode layer 23, when using an etchant to the ITO on the glass substrate 21 to conduct the etching process, do not have as shown in Figure 2b, Cr electrode layer 23 is formed in region this is etched ITO electrode layer 22, it is aligned as a result form a Cr electrode layer 23 and the ITO electrode layer 22 to form a cathode electrode. 그 뒤, 도 2c에 나타낸 바와 같이, Cr 음극전극(10)층에 대해노광 및 현상공정을 실시하여 링형태의 홀을 형성시킨다. Then, as shown in Fig. 2c, by carrying out exposure and development processes for the Cr cathode electrode 10 layer to form a hole in the ring form. 상기 홀은 이후 공정에서 탄소나노튜브를 형성시키는 영역이 된다. The hole is an area for forming the carbon nanotubes in a later process.

다음으로, 도 2d에 나타낸 바와 같이, 상기 글래스 기판(21) 상부에 절연물질(24)을 후막 형태로 도포한다. Next, the application of the glass substrate 21, material 24 insulating the top as shown in Figure 2d to form a thick film. 상기 절연물질로는 예를 들어, 절연성과 온도 특성이 뛰어나며, 후막형성이 용이한 폴리이미드(polymide)를 사용하는 것이 바람직하다. As the insulating material, for example, excellent insulation and temperature characteristics, it is preferable to use a polyimide which are easy to form a thick film (polymide). 상기 절연층(24)을 스핀 코팅법을 이용하여 글래스 기판(21) 및 Cr 전극층(23) 상부에 전면에 걸쳐 증착시킨 다음 큐어링(curing)을 실시한다. The insulating layer 24 using spin coating was deposited over the entire surface of the upper glass substrate 21 and Cr electrode layer 23 is subjected to the following curing (curing).

다음으로, 도 2e에 나타낸 바와 같이, 상기 절연층(24) 상부에 박막 장비를 이용하여 전도성 물질(25)을 증착시킨 뒤, 도 2f와 같이 상기 증착시킨 전도층(25)을 패터닝하여 게이트층(25)을 형성시킨다. Next, as shown in Figure 2e, the insulating layer 24 to pattern the back in which by using the thin film device to the upper depositing a conductive material (25), the deposition was conducted layer 25, as shown in Fig. 2f gate layer to form (25). 여기서 패터닝에 의해 제거되는 부위는 그 단면이 ITO 전극층(22)이 형성된 부위이며, 홀 형태로 형성시키는 것이 바람직하다. The part that is removed by the patterning is that the cross-sectional area formed a ITO electrode layer 22, it is desirable to form a hole forms. 따라서, 잔존한 부분은 게이트로층(25)으로서 역할을 하게된다. Thus, the remaining portion is to serve as a layer 25 to the gate. 그리고 나서, 도 2g에 나타낸 바와 같이, 건조 에칭(drying etching)공정을 이용하여 케이트층을 패터닝하고 노출된 홀 부위의 절연물질(24')을 제거한다. Then, the degree pattern the Kate layer, using a dry etching (drying etching) process as shown in Fig. 2g and removing the material (24 ') of insulating the exposed hole portion. 상기 제 1실시예에서는 기판 후면에서의 노광에 의해 절연물질(15')을 제거하였으나, 여기서는 기판 전면에서의 건조 에칭 공정에 의해 절연물질(24')를 제거한다. In the first embodiment, but the removal, in which materials (24, isolated by a dry etching process at the substrate surface materials (15), isolated from the substrate by exposure of the back is removed).

절연 물질(24')을 제거하고 나면, 도 2h에 나타낸 바와 같이 Cr 전극층(23)의 홀 부위에 ITO 전극층(22)이 노출된다. After removing the insulating material (24 '), the ITO electrode layer 22 is exposed to the hole portion of the Cr electrode layer 23, as shown in Figure 2h. 이러한 상태에서 도 2i와 같이 감광성 (photosensitive) 탄소나노튜브 페이스트를 상기 글래스 기판(21) 상부에 스크린 프린팅 공정으로 도포하고, 상기 글래스 기판(21) 뒷면에서 노광 및 현상공정을 실시한다. This condition is also applied from a photosensitive (photosensitive) screen printing process for a carbon nanotube paste on the upper glass substrate 21 as shown 2i, and subjected to exposure and development processes on the back of the glass substrate 21. 여기서 상기 탄소나노튜브 페이스트는 상기 제 1실시예와 마찬가지로 음성 감광성 페이스트인 것이 바람직하다. Wherein the carbon nanotube paste is preferably a negative photosensitive paste, similarly to the first embodiment. 그리하여 도 2j에 나타낸 바와 상기 Cr 박막층의 홀 부위에 탄소나노튜브 팁층(26)이 형성된다. Thus, the carbon nanotube tipcheung 26 is formed in the hole portion of a bar and the Cr thin film layer shown in Fig. 2j. 마지막으로, 도 2k에 나타낸 바와 같이 상기 게이트층(25)에 대해 통상적인 PR 공정을 실시하여 라인 형태의 게이트층(25)을 형성시킨다. Finally, the Figure forming the gate layer 25. A typical PR process performed by a line-shaped gate layer 25, as shown for the 2k.

이러한 양성 감광성 절연물질 및 전도성 물질을 사용한 공정을 상기 음성 감광성 절연물질 및 전도성 물질을 사용한 경우와 비교하면, 상기 게이트층과 절연층의 홀 부위를 따로 얼라인을 시켜야 하지만, 탄소나노튜브의 팁은 자동 정렬되고, 기타 공정에 있어서는 보다 간단한 장점이 있다. When the process employing such a positive photosensitive insulation material and a conductive material compared with the case of using a negative photosensitive insulation material and a conductive material, must be a separate align the hole portions of the gate layer and the insulating layer, the tip of the carbon nanotubes automatically aligned, a more simple benefits in the other process.

본 발명에 의한 제 3실시예를 도 3a 내지 도 3j를 참고하여 보다 상세하게 설명하고자 한다. Refer to the third embodiment of Fig. 3a to 3j of the present invention will be described in detail.

도 3a 내지 도 3j는 전계 방출 표시소자에서 저항층으로 사용되는 비정질 실리콘층의 광학적 특성을 이용하여 삼극관 탄소 나노튜브 전계 방출 소자를 제조하는 과정을 나타낸 단면도이다. Figures 3a to 3j are cross-sectional views illustrating a method of manufacturing a triode carbon nanotube field emission device using the optical properties of the amorphous silicon layer serving as a resistance layer in a field emission display device.

먼저 도 3a에 나타낸 바와 같이, 투명 기판(31) 상부에 투명 전극(32)으로 사용되는 물질을 증착시킨다. First, as shown in Figure 3a, to deposit the material used as the transparent substrate 31, transparent electrodes 32 on the top. 상기 투명 기판(31)으로는 글래스 기판을 사용할 수 있으며, 상기 투명 전극(32)으로는 통상적으로 사용되는 ITO를 증착시킬 수 있다. To the transparent substrate 31 may be a glass substrate, with the transparent electrode 32 may be deposited the ITO is commonly used. 상기 투명 전극(32)은 포토-리소그래피(photo-lithography) 공정을 이용하여 스트라이프 형태로 형성시킨 것이다. The transparent electrode 32 is the photo-to that using lithography (photo-lithography) process formed into a stripe shape.

다음으로, 도 3b와 같이 비정질 실리콘(amorphous-Si)(33)을 상기 기판(31)및 상기 투명 전극(32) 상부에 PECVD 장비 등을 이용하여 도포한다. Next, the coating using an amorphous silicon (amorphous-Si) substrate of 33 31 and a PECVD equipment such as on top of the transparent electrode 32 as shown in Figure 3b. 그리고 나서 도 3c와 같이, in-situ로 상기 비정질 실리콘층(33) 상부에 절연층으로 사용되는 산화층(34)을 형성시킨다. Then, as shown in Figure 3c, to form an oxide layer 34 is used as an insulating layer on the amorphous silicon layer 33 by in-situ. 상기 산화층(34)을 형성시킨 후, 도 3d에 나타낸 바와 같이 그 상부에 전도성 게이트층(35), 예를 들어 Cr을 박막 장치를 이용하여 증착시킨다. After formation of the oxide layer 34, a conductive gate layer 35 thereon as shown in Figure 3d, for example, a Cr thin film is deposited using the device. 그리고, 상기 포토-리소그래피 공정으로 상기 게이트층(35)에 홀(35')을 형성시킨다.(도 3e) 상기 홀(35')은 상기 투명 전극(32)이 위치한 부위에 대응하여 형성시킨다. In addition, the photo-lithography process "to form (Fig. 3e) the holes (35 holes 35 'in the gate layer 35) is thus formed in correspondence with the area which the transparent electrode 32 is located. 이 상태에서 기판 상에 박막층들이 형성된 상태로 oxide 에천트에 넣어 도 3f와 같이 비정질 실리콘층(33)을 노출시키도록 상기 산화층(34)에 홀(34')을 형성한다. In this state, as shown in Figure 3f into the oxide etchant in a state that the thin film layer formed on the substrate to form a hole 34 'in the oxide layer 34 to expose the amorphous silicon layer 33. 이때 노출된 비정질 실리콘층(33)에 대해 dry-etching(건식 에칭) 또는 wet-etching(습식 에칭)을 이용하여 상기 투명 전극(32)을 노출시키는 홀(33')을 형성시킨다.(도 3g) 그리고, 상기 산화층(34) 상부의 게이트층(35)에 대해 포토-리소그래피 공정으로 라인 패터닝을 실시한다.(도 3h) At this time, to form a hole (33 ') for using a dry-etching (dry etching) or wet-etching (wet etching) to expose the transparent electrode 32 on the exposed amorphous silicon layer 33 (Fig. 3g ) then, the oxide layer 34 on the photo gate layer 35 of the upper-line and subjected to patterning by a lithographic process (FIG. 3h).

다음으로, 도 3i와 같이 상기 구조 상에 전면에 걸쳐 탄소 나노튜브 페이스트(36)를 스크린 프린팅 등으로 전면에 도포한다. Next, also applied to the carbon nanotube paste 36 over the entire surface over the structure as shown 3i at the front by a screen printing or the like. 마지막으로, 상기 기판(31) 후면에서 자외선 빔을 주사하여 현상 공정을 통하여 도 3j와 같이 탄소 나노튜브 전계 방출 에미터를 형성시킨다. Finally, the Figure forming a carbon nanotube field emission emitter, such as 3j through the developing process by scanning the UV beam from the back of the substrate 31. 여기서는, 상기 기판(31)에 후면에서 자외선을 주사하는 경우 다른 포토-리소그래피 공정과 같이 별도의 포토마스크를 사용하는 것이 아니라, 공정 도중에 형성되는 비정질 실리콘층(33)을 사용하는 것을 특징으로 한다. Here, in the case of scanning ultraviolet light from the back to the substrate 31, another photo-is characterized in that, rather than using a separate photomask, such as a lithographic process, using the amorphous silicon layer 33 which is formed during the process. 상기 비정질 실리콘층(33)은 일반적으로 전계 방출 디스플레이에서 균일도의 향상을 위해 많이 사용되는 물질이다. The amorphous silicon layer 33 is a material that is generally widely used to improve the uniformity in a field emission display. 도 4를 참고하면, 비정질 실리콘은 현상 공정에사용되는 자외선에 대한 투과도가 매우 낮은 것을 알 수 있다. Referring to Figure 4, the amorphous silicon can be seen that a very low permeability for ultraviolet rays used in the developing process.

도 5은 본 발명에 의해 제작된 삼극관 탄소나노튜브 전계방출 소자를 찍은 SEM 사진으로서, 절연성 물질과 전도성 물질을 음성 감광성 페이스트를 사용하여 제작한 것이다. Figure 5 is produced by using the negative photosensitive paste as the SEM photo taken a triode carbon nanotube field emission device manufactured in accordance with the present invention, the insulating material and the conductive material. 사진에 나타난 바와 같이, 절연층(15) 및 게이트층(17)등의 다층막이 형성되더라도 따로 정렬시킬 필요없이 셀프-얼라인이 된 결과를 나타내고 있다. As shown in the photo, the multi-layer film of the insulating layer 15 and the gate layer 17 even if the self-formation without the need to align separately - shows the results of this alignment.

도 6a 및 도 6b는 각각 절연성 물질과 전도성 물질을 음성 및 양성 감광성 페이스트를 사용하여 제작한 삼극관 탄소나노튜브 전계방출 소자를 찍은 평면 SEM 사진이다. Figure 6a and Figure 6b is a plan SEM photograph taken at a triode carbon nanotube field emission device manufactured by using the respective negative and positive photosensitive paste, an insulating material and a conductive material. 도 6a는 음성 감광성 페이스트를 사용한 것으로 홀의 크기가 약 60㎛인 상태를 나타내었고, 아직 탄소나노튜브 팁 형성하지는 않았으므로, 홀 부위가 ITO 전극층(12)으로 인해 밝게 나타나고 있다. Figure 6a may appear exhibited the state of the hole to size using a voice photosensitive paste about 60㎛, because it was not yet formed carbon nanotube tip, the hole portion brightly due to the ITO electrode layer 12. 도 6b는 양성 감광성 페이스트를 사용한 것으로 홀의 크기가 약 40㎛인 상태를 나타내고 있다. Figure 6b is the hole size to be used for a positive photosensitive paste represents about 40㎛ state. 여기서는 홀 내부에 탄소나토튜브 팁(26)을 형성시켰으므로 홀 부위가 짙은 색으로 나타나고 있다. Here, since the carbon formation brought NATO tube tip 26 in the hole region is the hole appears in dark color. 도면에 나타낸 바와 같이, Cr 전극층(23)이 스트라이프상으로 글래스 기판(21) 상에 형성되어 있다. As shown in the figure, Cr electrode layer 23 is a stripe form are formed on the glass substrate 21.

도 7a 및 도 7b는 본 발명에 의해 제작된 삼극관 탄소나노튜브 전계방출 소자를 찍은 SEM 사진으로서, 두 경우 모두 절연물질 및 전도성 물질을 양성 감광성 페이스트를 사용하여 제작한 것이다. Figures 7a and 7b is made using a triode carbon nanotube field emission device as SEM shot, training an insulation material and conductive material in both cases photosensitive paste produced by the present invention. 여기서, 7a는 소자의 표면을 대략 30도 각도로 찍은 사진으로서 게이트 전극 라인 패턴(25)에 형성된 홀 내부에 탄소나노튜브 팁(26)들이 형성된 것을 볼 수 있다. Here, 7a is a carbon nanotube tip 26 to the hole formed in the gate electrode line pattern 25 as a shot to the surface of the device to approximately a 30-degree angle will see that they are formed. 여기서는 홀의 직경이 대략 40㎛정도이다. Here, the diameter of the hole is approximately 40㎛ degree. 도 7b는 그 단면을 찍은 사진으로서 홀 내부에 형성된 탄소나노튜브 팁(26)을 직접 나타내고 있으며, 폴리이미드로 형성시킨 절연층(24) 및 게이트층(25)이 잘 정렬되어 있는 것을 알 수 있다. Figure 7b it can be seen that its cross-section, and represents a direct carbon nanotube tips 26 formed on the hole as the taken pictures, in which the insulating layer 24 and gate layer 25 formed of polyimide is aligned .

본 발명에 따르면, 음성 또는 양성 감광성 페이스트를 사용하여 스크린 프린팅 공정 및 식각공정을 진행하면서 별도의 얼라이너를 사용하지 않고도 다층막의 얼라인 문제를 해소할 수 있으며, 또한 공정상에 제조되는 박막층 자체를 마스크층으로 사용함으로써 적은 수의 마스크층을 사용하여 삼극관구조의 탄소나노튜브 전계방출 어레이를 용이하게 제조할 수 있다. According to the invention, and proceed with the negative or positive photosensitive paste, screen printing process and an etching process using a separate aligner, and to bridge the alignment problems of the multi-layer film without the use of thee, also mask the thin film itself to be produced in the process the use of a layer can use a small number of mask layers to easily manufacture a carbon nanotube field emitter array of the triode structure.

Claims (21)

  1. 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법에 있어서, A method of manufacturing a triode carbon nanotube field emitter array,
    (가) 투명 전극이 증착된 투명 기판 상부에 전도성 박막층을 형성시키고 상기 투명전극의 소정 부위를 노출시키는 단계; (A) step of the transparent electrode to form a conductive thin film layer on top of the deposited transparent substrate, exposing a predetermined portion of the transparent electrode;
    (나) 상기 노출된 투명 전극의 소정 부위에 불투명 박막층을 형성하는 단계; (B) forming an opaque thin film layer on a predetermined portion of the exposed transparent electrode;
    (다) 상기 투명 기판 상부에 절연물질을 전면 도포하고 상기 전도층 및 불투명 박막층 상부의 절연물질을 제거하여 상기 투명 기판 상에 절연층을 형성하는 단계; (C) forming an insulating layer on the transparent substrate in front of the coating an insulating material on top of the transparent substrate and removing the conductive layer and the opaque thin film layer above the insulating material;
    (라) 상기 절연층 상부에 게이트층을 형성하는 단계; (D) forming a gate layer on the insulating layer; And
    (마) 상기 불투명 박막층을 제거한 뒤, 상기 노출된 투명 전극 상부에 탄소 나노튜브 페이스트를 도포하고 후면 노광을 통해 탄소나노튜브 팁을 형성하는 단계;로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. Triode carbon nanotube field emitter array according to claim consisting of; (e) the step of forming the opaque after removing the thin film layer, wherein the exposed transparent electrode upper carbon nanotube through the application of the carbon nanotube paste and the back exposed tip in the method of manufacture.
  2. 제 1항에 있어서, According to claim 1,
    상기 (가) 단계는 상기 투명 기판의 투명 전극을 패터닝하여 스트라이프 형태로 형성하는 단계; Wherein (a) comprises the steps of forming a stripe shape by patterning the transparent electrode of the transparent substrate;
    상기 패터닝된 투명 전극 상부에 전도층을 형성하는 단계; Forming a conductive layer on the patterned transparent electrode thereon; And
    상기 전도층의 소정부위에 상기 투명 전극을 노출시키는 홀을 형성하는 단계;로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조방법. Method of manufacturing a triode carbon nanotube field emitter array according to claim comprising, forming a hole exposing the transparent electrode on the predetermined portion of the conductive layer.
  3. 제 1항에 있어서, According to claim 1,
    상기 (가) 단계는 투명 전극이 형성된 투명 기판 상부에 전도층을 형성하는 단계; Forming a conductive layer on a transparent substrate above the (a) step is formed with a transparent electrode;
    상기 전극층 및 투명 전극을 동시에 패터닝하여 스트라이프 형태로 형성하는 단계; The step of patterning the electrode layer and the transparent electrode at the same time formed in a stripe shape; And
    상기 전도층의 소정 부위에 상기 투명 전극을 노출시키는 홀을 형성하는 단계;로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조방법. Method of manufacturing a triode carbon nanotube field emitter array according to claim comprising, forming a hole exposing the transparent electrode on the predetermined portion of the conductive layer.
  4. 제 1항에 있어서, According to claim 1,
    상기 (다) 단계는 상기 투명 기판 상부에 절연물질을 전면에 걸쳐 도포한뒤, 상기 투명 기판에 대해 후면 노광을 실시함으로써 이루어지는 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. Wherein (c) comprises the steps of method of manufacturing a triode carbon nanotube field emitter array, which comprises by subjecting the back side for back exposure was applied over the insulating material on top of the transparent substrate on the front, on the transparent substrate.
  5. 제 4항에 있어서, 5. The method of claim 4,
    상기 (다) 단계는 상기 투명 기판 상부에 상기 절연물질을 프린팅 공정에 의해 전면에 걸쳐 도포하고 건조하는 단계; Wherein (c) comprises the steps of applying and drying over the insulating material on top of the transparent substrate on the entire surface by a printing process;
    상기 후면 노광 및 현상공정에 의해 상기 전도층 및 불투명 박막층 상부의 절연물질을 제거하는 단계; Phase, by the back exposure and development process, and removing the conductive layer and the opaque thin film layer above the insulating material; And
    상기 잔존한 절연물질을 소결하는 단계;를 2회 이상 반복함으로써 상기 절연층을 형성하는 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. The step of sintering the residual insulating material; by repeating two or more times the method of manufacturing a triode carbon nanotube field emitter array, characterized in that for forming the insulating layer.
  6. 제 1항에 있어서, According to claim 1,
    상기 (라) 단계는 음극 게이트 패턴 스크린 마스크를 사용하여 상기 절연층의 중앙 상부 영역에 불투명 절연층을 형성하는 단계; Wherein (d) comprises using the negative gate pattern screen mask to form an opaque insulation layer on the central upper region of the insulating layer;
    전도성 감광 페이스트를 상기 투명 기판 상부에 전면에 걸쳐 도포하는 단계; Applying over the entire surface of the conductive photosensitive paste on the transparent substrate; And
    상기 투명 기판에 대해 후면 노광을 실시하여 게이트층을 형성시키는 단계;로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조방법. Method of manufacturing a triode carbon nanotube field emitter array according to claim consisting of; step of forming a gate layer by carrying out the back exposure on the transparent substrate.
  7. 제 1항에 있어서, According to claim 1,
    상기 (마) 단계는 음성 감광성 탄소나노튜브 페이스트를 상기 투명 기판 상부에 전면에 걸쳐 도포하는 단계; Wherein (e) comprises the steps of coating over the entire surface of the upper transparent substrate on which the carbon nanotube paste is a negative photosensitive; And
    상기 투명 기판에 대해 후면 노광을 실시하여 상기 투명 전극 상부에만 탄소나노튜브 팁을 형성하는 단계;로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. Method of manufacturing a triode carbon nanotube field emitter array according to claim consisting of; subjected to back exposure on the transparent substrate forming a transparent electrode only for a carbon nano tube upper tip.
  8. 제 1항 내지 제 7항중 어느 한 항에 있어서, According to claim 1 to claim 7, wherein any one of,
    상기 전도성 박막층은 Cr을 포함하며, 상기 불투명 박막층은 Al을 포함하는 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. Method of manufacturing a triode carbon nanotube field emitter array, the conductive thin film layer comprises Cr, it characterized in that it comprises the opaque thin film layer is Al.
  9. 제 1항 내지 제 7항중 어느 한 항에 있어서, According to claim 1 to claim 7, wherein any one of,
    상기 절연층 및 상기 게이트층은 음성 감광성 페이스트를 사용하여 형성시키는 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. The insulating layer and a method of manufacturing a triode carbon nanotube field emitter array, comprising a step formed by the gate layer using the photosensitive paste voice.
  10. 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법에 있어서, A method of manufacturing a triode carbon nanotube field emitter array,
    (가) 투명 전극이 증착된 투명 기판 상부에 전도성 박막층을 형성시키고 상기 투명전극의 소정 부위를 노출시키는 단계; (A) step of the transparent electrode to form a conductive thin film layer on top of the deposited transparent substrate, exposing a predetermined portion of the transparent electrode;
    (나) 상기 투명 기판 상부에 절연 물질을 전면 도포하는 단계; (B) the step of applying the insulating material on the front upper portion of the transparent substrate;
    (다) 상기 절연층 상부에 게이트층을 형성하고 패터닝하여 상기 투명전극 상부의 절연물질을 노출시키는 단계; (C) forming a gate layer on the insulating layer and patterned to expose the insulating material of the transparent electrode thereon;
    (라) 상기 투명전극 상부의 절연물질을 제거하여 절연층을 형성시키고 상기 전도성 박막층 및 상기 투명전극의 소정 부위를 노출시키는 단계; (D) forming an insulating layer by removing the insulating material of the upper transparent electrode to expose the conductive thin film layer and a predetermined portion of the transparent electrode; And
    (마) 상기 노출된 투명전극 상부에 탄소 나노튜브 페이스트를 도포하고 후면 노광을 통해 탄소 나노튜브 팁을 형성하는 단계로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. (E) The method of manufacturing a triode carbon nanotube field emitter array according to claim comprising the step of forming the transparent electrode exposed to the upper carbon nanotube paste is coated and carbon nanotubes exposed through the rear tip in.
  11. 제 10항에 있어서, 11. The method of claim 10,
    상기 (가) 단계는 상기 투명 기판의 투명 전극을 패터닝하여 스트라이프 형태로 형성하는 단계; Wherein (a) comprises the steps of forming a stripe shape by patterning the transparent electrode of the transparent substrate;
    상기 패터닝된 투명 전극 상부에 전도층을 형성하는 단계; Forming a conductive layer on the patterned transparent electrode thereon; And
    상기 전도층의 소정부위에 상기 투명 전극을 노출시키는 홀을 형성하는 단계;로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조방법. Method of manufacturing a triode carbon nanotube field emitter array according to claim comprising, forming a hole exposing the transparent electrode on the predetermined portion of the conductive layer.
  12. 제 10항에 있어서, 11. The method of claim 10,
    상기 (가) 단계는 투명 전극이 형성된 투명 기판 상부에 전도층을 형성하는 단계; Forming a conductive layer on a transparent substrate above the (a) step is formed with a transparent electrode;
    상기 전극층 및 투명 전극을 동시에 패터닝하여 스트라이프 형태로 형성하는 단계; The step of patterning the electrode layer and the transparent electrode at the same time formed in a stripe shape; And
    상기 전도층의 소정부위에 상기 투명 전극을 노출시키는 홀을 형성하는 단계;로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조방법. Method of manufacturing a triode carbon nanotube field emitter array according to claim comprising, forming a hole exposing the transparent electrode on the predetermined portion of the conductive layer.
  13. 제 10항에 있어서, 11. The method of claim 10,
    상기 (다) 단계는 상기 절연층 상부에 박막 장비를 이용하여 전도성 물질을 증착시키는 단계; Wherein (c) comprises depositing a conductive material by using a thin film device on top of the insulating layer; And
    상기 ITO 전극층에 대응되는 부위의 전도성 물질을 홀 형태로 패터닝하여 절연물질을 노출시기고 게이트층을 형성하는 단계;로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. Method of manufacturing a triode carbon nanotube field emitter array according to claim comprising, forming a gate layer breaking upon exposure to an insulating material by patterning a portion of the conductive material corresponding to the ITO electrode to form the hole.
  14. 제 10항에 있어서, 11. The method of claim 10,
    상기 (라) 단계는 상기 투명 기판 상부에서 건조 에칭 공정에 의해 이루어지는 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. Wherein (d) comprises the steps of method of manufacturing a triode carbon nanotube field emitter array, characterized in that formed by a dry etching process on the top of the transparent substrate.
  15. 제 10항에 있어서, 11. The method of claim 10,
    상기 (마) 단계는 음성 감광성 탄소나노튜브 페이스트를 상기 투명 기판 상부에 전면에 걸쳐 도포하는 단계; Wherein (e) comprises the steps of coating over the entire surface of the upper transparent substrate on which the carbon nanotube paste is a negative photosensitive; And
    상기 투명 기판에 대해 후면 노광을 실시하여 상기 투명 전극 상부에만 탄소나노튜브 팁을 형성하는 단계;로 이루어진 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. Method of manufacturing a triode carbon nanotube field emitter array according to claim consisting of; subjected to back exposure on the transparent substrate forming a transparent electrode only for a carbon nano tube upper tip.
  16. 제 10항에 있어서, 11. The method of claim 10,
    상기 게이트층의 전도성 물질에 대해 PR 공정을 실시하여 라인 형태의 게이트층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. Method of manufacturing a triode carbon nanotube field emitter array according to claim 1, further including, forming a gate layer in the line shape by performing a PR process on the conductive material of the gate layer.
  17. 제 10항 내지 제 16항중 어느 한 항에 있어서, Claim 10 to 16 Compounds according to any one of the preceding,
    상기 전도성 박막층은 Cr을 포함하며, 상기 절연물질은 폴리이미드를 포함하는 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. Method of manufacturing a triode carbon nanotube field emitter array which is characterized in that the conductive thin film layer comprises Cr, the insulation material comprises polyimide.
  18. 제 10항 내지 제 16항중 어느 한 항에 있어서, Claim 10 to 16 Compounds according to any one of the preceding,
    상기 절연층 및 상기 게이트층은 양성 감광성 페이스트를 사용하여 형성시키는 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. The insulating layer and a method of manufacturing a triode carbon nanotube field emitter array, comprising a step formed by the gate layer using the positive photosensitive paste.
  19. 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법에 있어서, A method of manufacturing a triode carbon nanotube field emitter array,
    (가) 투명 전극이 형성된 투명 기판 상부에 비정질 실리콘층 및 절연층을 순차적으로 형성시키는 단계;; (A) step of the transparent electrode are sequentially formed in the amorphous silicon layer and an insulating layer formed on the upper transparent substrate ;;
    (나) 상기 절연층 상부에 전도성 게이트층을 형성시키고, 상기 비정질 실리콘 층이 노출되도록 상기 게이트층 및 상기 절연층에 홀을 형성시키는 단계; (B) forming the gate layer and the hole in the insulating layer such that the amorphous silicon layer is exposed and forming a conductive gate layer on the insulator layer;
    (다) 상기 노출된 비정질 실리콘층에 홀을 형성시켜 상기 투명 전극층을 노출시키고, 상기 게이트층 및 상기 홀에 탄소 나노튜브 페이스트를 전면 도포하는 단계; (C) The step of forming a hole in the exposed amorphous silicon layer to expose the transparent electrode layer, the front coating a carbon nanotube paste on the gate layer and the hole; And
    (라) 상기 기판 후면에서 자외선을 주사하여 현상함으로써 탄소 나노튜브 팁을 형성하는 단계;를 포함하는 것을 특징으로 하는 삼극관 탄소 나노튜브 전계방출 어레이의 제조 방법. Method of manufacturing a triode carbon nanotube field emitter array comprising the; (D) forming a carbon nanotube tip by developing and scanning the ultraviolet light from the substrate back.
  20. 제 19항에 있어서, 20. The method of claim 19,
    상기 (나) 단계는 포토-리소그래피 공정으로 상기 게이트층에 상기 절연층을 노출시키는 홀을 형성시키는 단계; Step (b) is a photo-forming a hole exposing the insulating layer to the gate layer by a lithography process; And
    상기 기판 구조체를 oxide 에천트에 넣어 상기 비정질 실리콘이 노출되도록 상기 산화층에 홀을 형성시키는 단계;를 포함하는 것을 특징으로 하는 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법. Method of manufacturing a triode carbon nanotube field emitter array comprising the; to form a hole in the oxide layer of the substrate structure to the oxide so that the amorphous silicon exposed to it in an etchant.
  21. 제 19항에 있어서, 20. The method of claim 19,
    상기 (다) 단계는 상기 비정질 실리콘층에 대해 건식 에칭 또는 습식 에칭으로 상기 투명 전극이 노출되도록 홀을 형성키시는 단계; The (c) step is shi the holes so that the transparent electrodes are exposed by dry etching or wet etching on the amorphous silicon layer forming step;
    상기 게이트층에 대해 포토-리소그래피 공정으로 라인 패터닝을 실시하는 단계; Step for applying the line patterned in a lithography process-picture with respect to the gate layer; And
    상기 상기 게이트층 및 상기 홀에 탄소 나노튜브 페이스트를 스크린 프린팅으로 전면에 도포하는 단계;를 포함하는 것을 특징으로 하는 탄소 나노튜브 전계방출 어레이의 제조 방법. The method of producing a carbon nanotube field emitter array comprising the; the said gate layer, and a step of coating a carbon nanotube paste on the front of the hole by means of screen printing.
KR20010083353A 2001-01-05 2001-12-22 Manufacturing method of triode carbon nanotube field emission array KR100442840B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20010000680 2001-01-05
KR1020010000680 2001-01-05

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/035,438 US6699642B2 (en) 2001-01-05 2002-01-04 Method of manufacturing triode carbon nanotube field emitter array
DE2002601689 DE60201689T2 (en) 2001-01-05 2002-01-04 A process for producing a carbon nanotube field emitter array triode
EP20020250035 EP1221710B1 (en) 2001-01-05 2002-01-04 Method of manufacturing triode carbon nanotube field emitter array
JP2002000681A JP3863781B2 (en) 2001-01-05 2002-01-07 Method of manufacturing a triode carbon nanotube field emission array

Publications (2)

Publication Number Publication Date
KR20020057791A KR20020057791A (en) 2002-07-12
KR100442840B1 true KR100442840B1 (en) 2004-08-02

Family

ID=27690920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010083353A KR100442840B1 (en) 2001-01-05 2001-12-22 Manufacturing method of triode carbon nanotube field emission array

Country Status (1)

Country Link
KR (1) KR100442840B1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100918045B1 (en) * 2003-05-29 2009-09-18 삼성에스디아이 주식회사 Manufacturing method of field emission display deivce
KR100862655B1 (en) * 2003-08-12 2008-10-10 삼성에스디아이 주식회사 Field emission display having carbon nanotube emitter and method of manufacturing the same
KR100780286B1 (en) * 2006-03-03 2007-11-28 경원대학교 산학협력단 Method of fabricating carbon nanotube field emission display with self-aligned gate-emitter structure
KR100790872B1 (en) * 2006-04-04 2008-01-03 삼성전자주식회사 Field emission type backlight unit and method of manufacturing the same
KR100871892B1 (en) * 2007-07-20 2008-12-03 이춘래 Field emission display and fabricating method thereof
JP2011510431A (en) * 2007-07-26 2011-03-31 シーイービーティー・カンパニー・リミティッドCebt Co., Ltd. Electron emission source with nanostructured chip and electron column using the same
KR100943971B1 (en) * 2008-06-30 2010-02-26 한국과학기술원 Field emission array having carbon microstructure and method of manufacturing the same
KR100934838B1 (en) * 2008-11-07 2009-12-31 경희대학교 산학협력단 Mnufacturing method of self-array type field emmitter

Also Published As

Publication number Publication date
KR20020057791A (en) 2002-07-12

Similar Documents

Publication Publication Date Title
US5486126A (en) Spacers for large area displays
KR100480773B1 (en) Method for fabricating triode-structure carbon nanotube field emitter array
US6741026B2 (en) Field emission display including carbon nanotube film and method for fabricating the same
KR100365444B1 (en) Vacuum micro device and image display device using the same
JP3634781B2 (en) An electron emission device, electron source, image forming apparatus and the television broadcast display device
EP1329929A1 (en) Triode structure field emission display device using carbon nanotubes and method of fabricating the same
JP3636154B2 (en) Cold cathode field emission device and a manufacturing method thereof, as well as, cold cathode field emission display and a method of manufacturing the same
US6995504B2 (en) Spacers for field emission displays
US6359383B1 (en) Field emission display device equipped with nanotube emitters and method for fabricating
DE60201689T2 (en) A process for producing a carbon nanotube field emitter array triode
US5458520A (en) Method for producing planar field emission structure
US6821175B1 (en) Method of manufacturing a field electron emission cathode having at least one cathode electrode
US6811457B2 (en) Cathode plate of a carbon nano tube field emission display and its fabrication method
JP2005063969A (en) Field emission display with carbon nanotube emitter and its manufacturing method
JPH06124669A (en) Field emission display and its manufacture
US20040043219A1 (en) Pattern forming method for carbon nanotube, and field emission cold cathode and method of manufacturing the cold cathode
EP0729171B1 (en) A method of manufacturing a flat panel display apparatus
JP3745348B2 (en) Electron emitting device, method of manufacturing an electron source and an image display device
JP2002150922A (en) Electron emitting device, cold cathode field electron emitting device and manufacturing method therefor, and cold cathode field electron emitting display device and method of its manufacture
JP4219724B2 (en) Manufacturing method of a cold cathode light emitting element
JP3116398B2 (en) Production method and a planar type electron-emitting device of a plane type electron-emitting device
CN1155979C (en) Field emission device having reduced row-to-column leakage and its mfg. method
CN1512536A (en) Field emitting display of electronic emitting source including forming multilayer structure
US5705079A (en) Method for forming spacers in flat panel displays using photo-etching
US6116975A (en) Field emission cathode manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee