JP3083565B2 - タイママネージャ - Google Patents

タイママネージャ

Info

Publication number
JP3083565B2
JP3083565B2 JP08532768A JP53276896A JP3083565B2 JP 3083565 B2 JP3083565 B2 JP 3083565B2 JP 08532768 A JP08532768 A JP 08532768A JP 53276896 A JP53276896 A JP 53276896A JP 3083565 B2 JP3083565 B2 JP 3083565B2
Authority
JP
Japan
Prior art keywords
timer
value
input
output
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08532768A
Other languages
English (en)
Other versions
JPH10510078A (ja
Inventor
フィアッコ，ピーター
チャウ，ヴィ
サリバン，ジェニファー
Original Assignee
エミュレックス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エミュレックス コーポレーション filed Critical エミュレックス コーポレーション
Publication of JPH10510078A publication Critical patent/JPH10510078A/ja
Application granted granted Critical
Publication of JP3083565B2 publication Critical patent/JP3083565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Bus Control (AREA)
  • Exchange Systems With Centralized Control (AREA)

Description

【発明の詳細な説明】 発明の背景 1.発明の分野 本発明は、コンピュータタイマ、特に経過時間を測定
できる多数の装置を管理するコンピュータ制御機構に関
する。
2.従来技術の説明 タイマは、事象間の持続時間を測定し、あるいはいつ
所定の時間量が満了したか表示するためのコンピュータ
技術、および通信技術で通常使用される。例えば、期待
され応答するはずの第２の装置の故障に応じて、第１の
装置が処置を取る前に有限の時間量を待つことをタイマ
は許容する。第２の装置が故障したと考察する前に、あ
る装置が応答を待つ時間量は“エラー検出タイムアウト
値”（EDTOV）と呼ばれる。タイマを実現する１つの通
常の方法によれば、カウンタは、値がロードされ、クロ
ック信号によって規則的な間隔でデクレメントされる。
カウンタの値が所定の値（例えば、０）に到達する場
合、タイマは終了する。この装備は、同時に動作するタ
イマ毎に各クロックサイクルでタイマの値をデクレメン
トさせることのできる専用カウンタ回路を有しているこ
とを必要とする。
プログラマブル装置（例えば、マイクロコントローラ
あるいはマイクロプロセッサ）を有するシステムでタイ
マを実行する代替の方法は、プログラマブル装置にメモ
リロケーションへのロードをさせることにある。プログ
ラマブル装置は、その時、（実行されるコードの中に埋
め込まれたソフトウェア命令あるいは外部割り込みクロ
ックのいずれかによって）規則的な間隔で割り込まれ
る。各割り込みで、プログラマブル装置は、全ての他の
機能を停止し、メモリに記憶された値をデクレメントさ
せ、この値が所定の値（例えば０）に等しいかどうかを
調べる。記憶された値が所定の値に等しい場合、タイマ
が終了される。
多数の事象が同時に調時されねばならないいくつかの
システムでは、各EDTOVの終了を検出するための多数の
タイマを保有する必要がある。多数のハードウェアタイ
マをサポートすることは、その各々が１つのEDTOVタイ
マを保有し、デクレメントさせるために専用である多数
のハードウェア装置（すなわち、カウンタ）を必要とす
る。それとは別に、多数のソフトウェアタイマをサポー
トすることは、各タイマのデクレメント、チェックおよ
び終了の信号送出に専用なかなりのソフトウェアオーバ
ーヘッド量を必要する。
例えば、周知の光ファイバチャネルプロトコルに従っ
て通信するシステムにおいて、多数のタイマ（例えば、
2,048の８ビットタイマ）は、2,048の交換の各々に関連
したEDTOVの終了を検出するためにいつでも別々に保有
されることを望むこともある。交換は、光ファイバチャ
ネルを介する２つの装置間の両方向通信セッションであ
る。交換の各々は複数のシーケンスを含んでいる。各シ
ーケンスは複数のフレームを含む一方向通信セッション
である。データのフレームは１ギガビット／秒に到るま
で伝送される。
光ファイバチャネルプロトコルによれば、交換の中の
いずれかに関連したEDTOVタイマが終了するかどうかの
動作が必要とされる。さらに、光ファイバチャネルプロ
トコルによれば、各タイマは約1msあるいはそれ以下の
分解能を有することが望ましい。光ファイバチャネル環
境の要求を満たすタイマは、必要な分解能、同時に保有
されねばならない多数のタイマ、および光ファイバリン
クを介する非常に高速の転送速度のために設置すること
が困難である。所望の分解能で2,048のソウトウェアタ
イマを設置することは、大部分のコントローラに負荷を
与え、光ファイバチャネルプロトコルによる通信リンク
を作動するのに必要な他の制御機能にも資源を使用でき
ない。専用RISCプロセッサを提供することによって、光
ファイバチャネルプロトコルコントローラのコストは増
加する。さらに、多数の場合、専用RISCプロセッサさ
え、1msの分解能を有する2,048のタイマを保有すること
ができない。
例えば、2,048のタイマは、データが38ns当たり１ワ
ードの速度（すなわち、１ギガビット／秒）で受信され
る光ファイバチャネルシステムで1msあるいはそれ以下
の分解能で同時に管理されねばならないと仮定される。
最小の光ファイバチャネルフレームは11のワードであ
る。したがって、フレームは418ns毎に受信あるいは送
信することができる。フレームが送信される度に、タイ
マは開始されねばならなく、フレームが受信される度に
タイマは停止されねばならない。タイマの精度は、タイ
マの開始および停止に同時に保持されねばならない。RI
SCプロセッサの50MHzのクロック速度で、開始タイマ動
作は、タイマ毎にRISCプロセッサの60クロックサイク
ル、すなわち開始される全ての2,048タイマに対して3.1
msを必要とする。各停止タイマ動作は、25のRISCプロセ
ッササイクル、すなわち全てのタイマに対して1.3msを
必要とする。さらに、1.3あるいは25のRISCプロセッサ
サイクル、すなわち全ての2,048のタイマに対して1.3ms
を必要とする各タイマは走査されねばならない。このフ
ァームウェアは（少なくとも50MHzのクロック速度でな
い）2,048のタイマを管理できないことがこれらの数値
から明らかであるべきである。例えば、たとえクロック
が開始されることを全く必要とせず、2,048のクロック
全てが保有されているとしても、RISCプロセッサは、3m
s毎に１度の割合で各タイマを更新することができるだ
けである。所望の分解能が1msであるので、RISCは、た
だ2,048のタイマを保有するために少なくとも150MHzの
速度で作動しなければならない。開始タイマの付加的負
担が追加されるならば、RISCプロセッサはたちまち壊滅
する。
ハードウェアでタイマを作動させることは、多数のト
ランジスタを必要とするので、光ファイバチャネルイン
タフェース装置内のタイマのサイズおよびコストの両方
を増加する。
したがって、別個のハードウェアで各タイマを実現す
るのではなく、および通信プロトコルの残りを管理しな
ければならないコントローラの処理バンド幅を使い果た
さないで比較的高分解能で同時に作動できる多数のEDTO
Vタイマを許容する機構を有する必要がある。
発明の概要 本発明は、通信プロトコルの交換の際に、事象がいつ
生じたか、あるいは生じなかったかを決定する多数のED
TOVタイマを確立する方法および装置である。本発明に
関して、交換は、非常に高速のデータ速度（すなわち、
１ギガビット／秒まで）での通信リンクを介する２つの
装置間での両方向通信セッションである。交換の各々は
複数のシーケンスを含む。各通信は、複数のフレームを
含む一方向通信セッションである。本発明の一実施例に
よれば、通信プロトコルタイミング要件はEDTOVエンジ
ンで監視される。EDTOVエンジンは、EDTOVエンジン内の
専用状態機械のためのコマンドを受け取る際の各アクテ
ィブ交換に関連したタイマを開始または停止する。本発
明の一実施例によれば、各ぎっしり詰められたタイマの
ための値は、フレームバッファのランダムアクセスメモ
リ（RAM）の選択できる領域のタイマアレイとして保持
される。全タイマアレイは、状態機械で規則的な間隔で
読み出され、１度に４つのタイマを４つの関連ハードウ
ェアデクレメンタでデクレメントされる。
本発明の好ましい実施例によれば、複数のタイマ（例
えば、４つの８ビットタイマ）は、フレームバッファRA
Mに記憶されている（例えば、32ビットの）単一語にパ
ックされることが好ましい。好ましくは、512ワードは
2,048のタイマのタイマアレイを含む。タイマは、DMAコ
ントローラの制御の下で４ワードのブロックでフレーム
バッファRAMから読み出されることが好ましい。全タイ
マ配列は１つの走査間隔で読み出される（すなわち“走
査”される）。走査クロックは所定のクロック速度で作
動することが好ましい。“走査間隔”変数は、1msの倍
数が好ましい走査間隔を決定する。しかしながら、本発
明は、最小１μｓの走査間隔が可能である。タイマアレ
イの全ての2,048のタイマは、読み出され、更新され、
単一の走査間隔でタイマアレイに書き戻されるのが好ま
しい。したがって、本発明の好ましい実施例は最小１μ
ｓのプログラマブル分解能を有するタイマを提供する。
交換に関連した各タイマは状態機械によって停止ある
いは開始することができる。状態機械は、コマンドで指
定されたタイマに関連するタイマアレイのロケーション
に開始値を直接書き込むことによってタイマを開始す
る。タイマを停止するために、状態機械は、コマンドで
指定されたタイマに関連するタイマアレイのロケーショ
ンに“FF"hの値を直接書き込む。タイマが非作動である
ならば、“FF"hの16進数の値（“FF"h）はタイマメモリ
位置にある。状態機械は、“FF"hの値をタイマアレイに
書き込むことによってタイマを停止する。
状態機械は、走査間隔毎に１度タイマアレイを走査す
る。作動しているタイマは、読み出され、ゼロであるの
かを調べられ、１だけデクレメントされるのが好まし
く、タイマアレイに書き戻される。タイマがタイムアウ
ト（０に等しい）したと検出されるならば、このタイマ
に関連した交換を識別する値は、タイムアウトFIFOにロ
グされ、“FF"hはタイマに書き戻される。このFIFOは、
プロトコルエラーが生じたかどうか、およびどの交換に
基づいてエラーが生じたかを決定するために外部処理装
置（例えば、プロトコルプロセッサ）によって読み出す
ことができる。
本発明の中心部には、適切に各タイマの値をデクレメ
ントさせるか、そうでなければ変更するための専用のハ
ードウェアの有効な使用があり、各タイマのための値を
読み出すために専用の状態機械を使用することにより、
前記ハードウェアに値を提供し、それから各タイマの新
しい値をメモリにロードし戻す。
本発明の好ましい実施例の詳細は添付図面および下記
の説明に記載されている。一度、本発明の詳細が分かれ
ば、多数の付加的革新および変更は当業者に明らかにな
る。
図面の簡単な説明 図１は、本発明によるEDTOVエンジンハードウェアの
ブロック図である。
図２は、本発明によるタイマアレイのタイマ値の構成
図である。
図3.1〜図3.11は、本発明の好ましい実施例の状態機
械レジスタの図である。
図４は、本発明の好ましい実施例による状態機械の動
作を示す状態図である。
図５は、本発明の好ましい実施例によるREAD状態のよ
り詳細な状態図である。
いろいろな図面における同様な参照番号および名称は
同様な要素とする。
発明の詳細な説明 この説明を通じて、図示された好ましい実施例および
例は、本発明に関する限定としてよりもむしろ代表例と
してみなされるべきである。
概要 本発明は、選択できる時間が光ファイバチャネルのよ
うな高速通信リンクにおいて第１の事象の発生後、およ
び第２の事象の発生前に経過したことを示すための複数
のエラー検出タイムアウト値（“EDTOV"）タイマを保有
する。高速で有効な方法および装置である。本発明の一
実施例によれば、2,048のタイマは同時に保有すること
ができる。各タイマは、選択できる走査間隔でリード・
モディファイ・ライトサイクル（“走査サイクル”）に
よって更新される。走査間隔は最短１μｓであることも
ある。しかしながら、本発明の好ましい実施例では、走
査間隔は1msの倍数である。走査間隔が短くなればなる
ほど、分解能は益々大きくなるが、より多くのバスバン
ド幅を本発明が必要とする。したがって、好ましい実施
例では、走査間隔は、走査間隔レジスタに記憶された値
に応じて、約1msあるいはその任意の倍数である。本発
明の中心部はEDTOVエンジンである。本発明によるEDTOV
エンジン100の１つの実施例は図１に示されている。好
ましくは、EDTOVエンジン100は、デクレメンタ回路101
とデクレメンタ回路101の動作を制御する有限状態機械1
02とを備えている。
本発明の好ましい実施例では、タイマ値は、フレーム
バッファのランダムアクセスメモリ（RAM）104内にタイ
マアレイとして構成される。フレームバッファRAM104
は、情報の各フレームで受信されたデータのパケットを
一時的に記憶するために使用された同じバッファである
ことが好ましい。図２は、本発明によるタイマアレイ20
0のタイマ値201の構成図である。各タイマ値201は８ビ
ットで示すことが好ましい。好ましい実施例では、デー
タは32ビットワードとして転送される。したがって、効
率を高めるために、タイマ値201は32ビットワードとし
てタイマアレイ200にも記憶される。タイマアレイ200の
各32ビットワードは４つのタイマ値201を示す。
状態機械102は、タイマアレイ200に直接書き込むこと
ができる。タイマを開始あるいは停止するために外部処
理装置（例えば、プロトコルプロセッサ）からのコマン
ドは、３つのコマンドレジスタの中の１つを通って状態
機械102に供給されることが好ましい。コマンドレジス
タは下記により詳述される。状態機械は、タイマを停止
するためにタイマアレイ200の８ビットのロケーション
に“FF"の16進数（“FF"h）を書き込み、タイマを開始
するために“01"h〜“FE"hの値をタイマアレイに書き込
む。タイマを開始するためにタイマ値201に書き込まれ
た特定の値は、EDTOV構成レジスタに記憶された値によ
って決定される。本発明の好ましい実施例の構成レジス
タの各々は下記により詳述される。
状態機械は、タイマアレイ200からの各タイマ値201を
走査間隔当たり１回読み出す。タイマ値201は、４ワー
ドブロックのダイレクト・メモリ・アクセス（DMA）作
動でタイマアレイ200から読み出されることが好まし
い。必要な速度で本リード・モディファイ・ライトサイ
クルを実行するために、本発明は、プログラム制御装置
を使わないで作動するのが好ましい。反対に、本発明の
好ましい実施例では、状態機械102は、デクレメンタ101
の要素の各々に制御入力をセットし、４つのタイマが各
要素のゲートを通って伝搬遅延の速度で処理されること
を可能にする。クロックはデクレメンタ回路101の作動
を同期化する。したがって、状態機械102はタイマ値201
をタイマアレイ200に書き込むことおよびタイマアレイ2
00から読み出すことを制御することにより、本発明は、
ソフトウェアタイマの長所を得る（すなわち、最少のハ
ードウェアを必要とする）。さらに、本発明のデクレメ
ンタ回路101はタイマアレイ200から読み出された値を処
理するので、本発明は、ハードウェアタイマの長所を得
る（すなわち、過度のプロセッサバンド幅を必要とせず
に、高速度で作動する）。
デクレメンタアーキテクチャ 図１を参照するに、入力レジスタ103は、タイマアレ
イ200から読み出された各ワード（４つのタイマ値201）
を受信するように備えられている。ワードは、入力レジ
スタ103の入力に印加され、状態機械102がロード信号ラ
イン107上にロード信号を表明した後、第１のクロック
でロードされる。タイムアウト検出回路105および非作
動検出回路106は、入力レジスタ103にロードされた各タ
イマ値201が“00"あるいは“FF"hのいずれかの16進数値
を有するかどうかを決定する。本発明の一実施例によれ
ば、タイマ値201が“00"であるならば、タイマは終了
（すなわち、タイムアウト）した。タイムが終了したな
らば、終了の指示がタイムアウト信号ライン109a〜109d
上の状態機械102に結合される。表明された各タイムア
ウト検出信号ライン109a〜109dは、関連タイマが終了し
たことを示している。例えば、タイムアウト検出信号ラ
イン109aが表明されるならば、入力レジスタにロードさ
れた値の第１のタイマ値（すなわち、第１の８ビット）
は全て０である。この結果、４つのタイマのうちの最初
がタイムアウトである。好ましくは、もしタイムアウト
検出信号ライン109bが表明されるならば、入力レジスタ
103にロードされた値の第２のタイマ値（すなわち、第
２の８ビット）が０であり、第２のタイマがタイムアウ
トになった等である。
同様に、値“FF"hは、非作動タイマを示すために好ま
しい実施例で使用される。したがって、入力レジスタ10
3にロードされたタイマ値のいずれかが“FF"hである場
合、対応する出力ライン111a〜111dは、どのタイマが非
作動であるかを示している。タイマ検出回路および非作
動検出回路105、106の両方の出力109〜109d、111a〜111
dは、状態機械102にグローバルに結合される。入力レジ
スタ103の出力は、４つのデクレメンタ113a〜113dの各
々の入力に結合されている。各デクレメンタ113a〜113d
は、入力レジスタ103の４つのタイマ値201の中の１つと
関連している。各タイマ値201は関連デクレメンタ113a
〜113dによってデクレメントされる。デクレメンタ113a
〜113dの出力はマルチプレクサ119a〜119bの入力に結合
されている。
状態機械102は、マルチプレクサ119a〜119dのための
制御ラインDAT1SEL、DAT2SEL、DAT3SEL、およびDAT4SEL
（ひとまとめにしてDATSELと呼ばれる）122a〜122dを制
御し、“FF"hの値、“00"の値あるいはデクレメント113
a〜113dからマルチプレクサ119a〜119bに結合されたデ
クレメンタ値のいずれかを出力する。４つの全てのマル
チプレクサ119a〜119bからの出力は、次のクロック信号
時に第１のレベルの出力レジスタ121にロードされる。
第１のレベルの出力レジスタ121の出力は第３のクロッ
ク信号時に第２のレベル出力レジスタ123の入力に結合
されている。第２のレベル出力レジスタ123の出力は第
４のクロック信号時に第３のレベル出力レジスタ125の
入力に結合されている。第３のレベル出力レジスタ125
の出力は第５のクロック信号時に第４のレベル出力レジ
スタ127に結合されている。したがって、次のワードが
入力レジスタ103にロードされるので、各マルチプレク
サ119a〜119bの出力は第１のレベル出力レジスタ121に
ロードされ、下位の３つのレベルレジスタ121、123、12
5の出力は、次のレベル出力レジスタ123、125、127のそ
れぞれの入力にロードされる。第４のレベル出力レジス
タの出力は出力マルチプレクサの第１の入力に結合され
ている。したがって、デクレメンタ回路101の動作は
“パイプライン化”される。
出力マルチプレクサ129の第２の入力はロードマルチ
プレクサ131に結合されている。ロードマルチプレクサ1
31の第１の入力は、入力レジスタ103の出力に結合され
ている。ロードマルチプレクサ131の第２の入力は、タ
イマを開始する時に各タイマにロードされる開始値を保
持するEDTOVレジスタに結合されている。ロードマルチ
プレクサ131からの出力は32ビット幅であることが好ま
しい。ロードマルチプレクサ131の第３の入力は“FF"h
に実配線されるのが好ましい。ロード選択信号ライン13
3上で結合された３ビットのロード選択（ISEL）信号
は、状態機械102からロードマルチプレクサ131に結合さ
れる。ISEL信号は、出力マルチプレクサ129によって出
力された４つのタイマ値の中からどのタイマ値がロード
されるか、およびロードされた値が“FF"hあるいはEDTO
V値であるかどうかを決定する。したがって、状態機械1
02は、ロードマルチプレクサ131を制御し、EDTOVレジス
タからの開始値、すなわち“FF"hがタイマアレイ内の選
択タイマメモリ位置にロードされるべきであるかどうか
を決定する。状態機械102からPLSEL信号ライン135上の
出力マルチプレクサ129に結合されたパイプライン選択
信号（PLSEL）は、ロードマルチプレクサ131からの出力
あるいは第４のレベル出力レジスタ127がタイマアレイ2
00の各ワードにロードされるべきであるかどうかを決定
する。デクレメンタの動作は下記に詳述される。
状態機械レジスタ 本発明の状態機械102は、好ましくは、11のレジス
タ、すなわち、３つのコマンドレジスタ、４つの状態レ
ジスタ、および４つの構成レジスタとを有している。レ
ジスタの各々は図3.1〜図3.11に示されている。構成レ
ジスタの各々は、EDTOVエンジン100の初期設定時に外部
処理装置（例えば、プロトコルプロセッサ）による初期
値でロードされるのが好ましい。
図3.1に示されたEDTOVレジスタは、本発明の好ましい
実施例の第１の構成レジスタである。EDTOVレジスタの
最下位８ビット（すなわち、EDTOVフィールド）301は、
タイマを開始する時に各タイマにロードされるべき初期
値でロードされる。最上位24ビット303は未使用である
ことが好ましい。各タイマは、外部処理装置がEDTOVフ
ィールド301に記憶された値を変更しない限り、開始さ
れる場合、同じタイマ値でロードされる。
図3.2に示された走査間隔（SI）レジスタは、本発明
の好ましい実施例の第２の構成レジスタである。SIレジ
スタの走査間隔フィールド305は本発明の走査間隔を決
定する値でロードされる。本発明の好ましい実施例で
は、走査間隔は走査間隔フィールド305に記憶された値
×１ミリ秒に等しい。走査間隔フィールド305はレジス
タの最下位８ビットを含んでいる。したがって、走査間
隔フィールド305に記憶された値が“00110001"に等しい
ならば、走査間隔は49msである（すなわち、タイマアレ
イ200のタイマの各々が49ms毎に１度更新される）。ゼ
ロの値は走査間隔フィールド305で許容できないことが
好ましい。SIレジスタの最上位24ビット307は未使用で
あることが好ましい。
図3.3に示された最大交換参照インデックス（MAXXR
I）レジスタは本発明の好ましい実施例の第３の構成レ
ジスタである。MAXXRIレジスタは、レジスタの最下位７
ビットで構成される最大XRIフィールド309を含んでい
る。最上位25ビット311は未使用であることが好まし
い。最大XRIフィールド309は、どれだけのタイマがタイ
マアレイ200に含まれるべきであるかを示す値を保持す
る。タイマがタイマアレイ200のワード当たり４つ記憶
されるので、最大XRIフィールド309の各増分は４つのタ
イマを示す。本発明の好ましい実施例では、最大数のタ
イマは2,048であるので、最大XRIフィールド309は０〜1
27の範囲内にある値を有することができる。したがっ
て、“000111"の値でMAXXRIレジスタの最大XRIフィール
ド309をロードすることによって、状態機械102に走査間
隔の度にタイマアレイ200から最初の７ワードだけを読
み出す。
図3.4に示されたEDTOVバッファRAMベースアドレスポ
インタ（EBPTR）は本発明の好ましい実施例の第４の構
成レジスタである。EBPTRレジスタ内の８ビットのEBPTR
フィールド313は、フレームバッファRAM104内のタイマ
アレイ200の相対位置を識別する。最上位24ビット315は
未使用であることが好ましい。タイマアレイ200は、256
のフレームバッファの１つに位置する。各フレームバッ
ファは、フレームバッファRAM104内の512ワードの長さ
である。本発明の好ましい実施例では、256のフレーム
バッファは、32K×36ビットのSRAM（スタティックラン
ダムアクセスメモリ）集積回路チップを使用する場合、
適宜上64のフレームバッファの４つのブロックに分割さ
れる。本発明の好ましい実施例では、EBPTRフィールド3
13のためのデフォルト値は、タイマアレイ200をフレー
ムバッファRAM104のフレームバッファにおける第２のブ
ロックの最下部にあるようにする“1"である。
図3.5に示されたEDTOV走査アドレスカウンタ（ACNT）
レジスタは本発明の好ましい実施例の第１の状態レジス
タである。最下位９ビットを含むACNTフィールド317
は、タイマアレイ200のどのワードがデクレメンタ回路1
01によって現在処理されているか示している。最上位23
ビット319は未使用であることが好ましい。ACNTレジス
タは、状態機械102によって動的に制御されている。す
なわち、状態機械102がタイマ値201を処理する度に、状
態機械はACNTフィールド317の値を増分する。
図3.6に示されたEDTOVタイムアウト（TOXRI）FIFOレ
ジスタは、本発明の好ましい実施例の第２の状態レジス
タである。TOXRIFIFOレジスタは４ワードの深さの従来
のFIFOである。各ワードは、TOXRIベースフィールド321
に保持されたベースTOXRIアドレスで開始するアドレス
を有する４つのタイマの状態を保持する。TOXRIベース
フィールド321は、TOXRIFIFOレジスタの各ワードの最下
位９ビットを含むことが好ましい。次の上位ビット323
は、ベースアドレスから３だけオフセットされたアドレ
スのタイマが終了したかどうかを示すことが好ましい。
次の上位ビット325は、２だけオフセットされたアドレ
スのタイマが終了したかどうかを示すことが好ましい。
同様に、ビット327、329は、１だけオフセットされたア
ドレスおよびベースアドレスのタイマがそれぞれ終了し
たかどうかを示すことが好ましい。最上位19ビットは未
使用であることが好ましい。
図3.7に示されたEDTOVタイムアウト割り込みクリア
（TOCLR）レジスタは本発明の好ましい実施例の第３の
状態レジスタである。TOCLRレジスタの最下位ビットはE
DTOV割り込み（EI）フィールド331を含んでいる。EIフ
ィールド331のビットがセットされる場合、EDTOVエンジ
ンからの割り込みは外部処理装置に対してペンディング
である。最上位31ビット333は未使用であることが好ま
しい。
図3.8に示されたEDTOVタイムアウトFIFOカウンタ（TO
FIFOCTR）は、本発明の好ましい実施例の第４の状態レ
ジスタである。TOFIFOCTRは、割り込みが状態機械102に
よってセットされた時（すなわち、後述されるように、
ゼロがデクレメンタ回路101によって検出される時）にT
OXRIFIFOレジスタの終了FIFOエントリの数を示すCTRフ
ィールド335を有する。最上位29ビット337は未使用であ
ることが好ましい。
図3.9に示された送信エンジンEDTOVタイマコマンド
（EDTXCMD）レジスタは本発明の好ましい実施例の第１
のコマンドレジスタである。コマンド（CMD）フィール
ド339は、タイマを開始あるいはタイマを停止するよう
に状態機械102に指令するようにロードすることができ
る。CMDフィールド339は“ノー・オペレーション”コマ
ンドでロードすることもできる。さらに、16ビットのXR
Iフィールド341は、コマンドで実行されるべきタイマの
アドレスでロードされる。最上位14ビット345は未使用
であることが好ましい。
図3.10に示された受信エンジンEDTOVタイマコマンド
（EDRXCMD）レジスタは本発明の好ましい実施例の第２
のコマンドレジスタである。EDRXCMDレジスタは本質的
にEDTXCMDレジスタと同一である。しかしながら、本発
明の好ましい実施例において、外部受信器エンジンから
状態機械102へのコマンドはEDRXCMDレジスタに書き込ま
れ、送信エンジンから状態機械102へのコマンドはEDTXC
MDレジスタに書き込まれる。
図3.11に示されたEDTOVタイマコマンドレジスタ（ARM
CMD）は本発明の好ましい実施例の第３のコマンドレジ
スタである。ARMCMDレジスタは、コマンド（CMD）フィ
ールド339とXRIフィールド341とを有している。CMDフィ
ールド339およびXRIフィールド341は、他の２つのコマ
ンドレジスタのCMDフィールド339およびXRIフィールド3
41と同一であることが好ましい。さらに、ARMCMDレジス
タは、好ましくは、１ビットのENEDTOVフィールド343を
有している。ENEDTOVフィールド343は、ENEDTOVフィー
ルド343の状態に応じてEDTOVエンジン100を作動させた
り、非作動にさせたりする。
状態機械／デクレメンタ回路動作 図４は、状態機械102の動作を示す状態図である。本
発明の好ましい実施例によれば、状態機械は、状態毎に
移動し、値は、MSクロックの各正のエッジに基づいてレ
ジスタ103、121、123、125、127にロードされる。アイ
ドル状態401で開始し、次の状態機械102の状態は５つの
条件の状態によって決定される。第１の条件（走査開
始）は、入力として状態機械102に結合される走査ビッ
トによって決定される。走査ビットは走査間隔の終了に
セットされる。第２の条件（イネーブル）は状態機械10
2に結合されたイネーブルビット343によって決定され
る。イネーブルビット343は、ARMCMDレジスタにあり、E
DTOVエンジンがイネーブルされることを示すようにセッ
トされる。第３の状態（受信エンジンコマンド）は、ED
RXCMDレジスタの最下位２ビット（すなわち、CMDフィー
ルド339）の状態によって決定される。第４の条件（送
信器エンジンコマンド）は、EDTXCMDレジスタの最下位
２ビット（すなわち、CMDフィールド339）の状態によっ
て決定される。第５の条件（アームコマンド）はARMCMD
レジスタの最下位２ビット（すなわち、CMDフィールド3
39）の状態によって決定される。
イネーブルビット343および走査ビットの両方がセッ
トされるならば、状態機械102は、他の条件の状態にも
かかわらずアイドル状態401からWAITRD状態に入る。WAI
TRD状態403において、状態機械102は、外部DMAコントロ
ーラの４ワードのダイレクト・メモリ・アクセス（DM
A）読み出し動作をリクエストする。DMAコントローラに
よって戻される４ワードは、ACNTレジスタおよびEBPTR
レジスタの値によってアドレス指定される。次に、状態
機械102は、DMAコントローラ137からのDMA肯定応答信号
の戻りを待つ。DMA肯定応答信号の表明に基づいて、状
態機械102はREAD状態405に入る。図５はREAD状態405の
より詳細な状態図である。READ1状態501において、入力
レジスタ103は、DMAコントローラによって戻された第１
のワードをロードすることができる。
一度入力レジスタ103が現在のワードでロードされる
と、タイムアウト検出回路105および非作動検出回路106
は、現在のワードの各タイマが16進数値“00"あるいは
“FF"hであるかどうかを決定する。現在のワード内の４
つのタイマのいずれかがゼロに等しいかどうかに関する
表示は、その時、タイムアウト検出回路および非作動検
出回路105、106から信号ライン109a〜109d上の状態機械
102に結合されている。表明される各タイムアウト検出
信号ライン109a〜109dは、関連タイマが終了したことを
表示する。入力レジスタ103のタイマ値の中のいずれか
１つの値が“FF"hであるならば、適当な出力111a〜111d
は、関連タイマが不作動であることを表示するように表
明される。
次に、状態機械102はREAD2状態503に入る。READ2状態
503では、状態機械102は、第１のワードをロードし、DM
Aコントローラ137から第２のワード（第２の４つのタイ
マ）の受信を待つ。第１のワードを入力レジスタ103に
ロードすることに成功することに基づいて、タイムアウ
ト検出回路および非作動検出回路105、106からの出力の
状態は第１の４つのタイマ値の中の値によって決定され
る。入力レジスタ103の第１のワードのタイマの各々は
関連デクレメンタ113a〜113dに結合されている。状態機
械102によって、ACNTレジスタに記憶された値は、次のM
Sクロックの正のエッジで次のワードを示すように増分
できる。TOFULL信号およびTOEMPTY信号は、TOXRIFIFOレ
ジスタの状態を示すようにTOXRIFIFOレジスタから状態
機械102に結合される。
READ2状態503では、TOXRIFIFOレジスタが満杯でない
ならば、DATXSEL信号ライン139a〜139d上の状態機械102
からマルチプレクサ119a〜119dのそれぞれへのDATXSEL
出力信号は下記のように各マルチプレクサ119a〜119dの
出力を制御する。すなわち、（１）任意のタイムアウト
が表明されるならば、状態機械102からのDATXSEL信号の
出力によって、各表明タイムアウト検出信号ライン109a
〜109dに関連したマルチプレクサ119a〜119dは“FF"hを
出力する。（２）任意の非作動検出信号111a〜111dが表
明されるならば、DATXSEL信号の出力によって、各表明
非作動信号ライン109a〜109dに関連したマルチプレクサ
119a〜119dは“FF"hを出力する。（３）１つのタイマに
関連したタイムアウト検出信号および非作動検出信号の
両方が表明されないならば、デクレメンタ113a〜113dか
らの出力は関連マルチプレクサ119a〜119dによって出力
される。各マルチプレクサ119a〜119dからの値出力は、
READ2状態503中に生じるMSクロックの正のエッジで第１
のレベル出力レジスタ121にロードされる。MSクロック
は、クロック信号ライン120で各出力レジスタ121、12
3、125、127に結合される。タイマが終了した場合に“F
F"hの値を出力することによって、状態機械102はタイマ
を非作動状態にリセットする。
さらに、タイマのいずれかが終了されたならば（すな
わち、タイムアウト検出信号119a〜119dの中のいずれか
１つ以上が表明されるならば）、状態機械102は、（ACN
Tレジスタによって決定されたような）終了タイマ値を
含むワードのベースアドレスを状態機械102からの、お
よびTOXRIFIFOレジスタの入力に結合された、WRTOF信号
出力を表明することによってTOXRIFIFOレジスタにロー
ドする。TOXRIFIFOレジスタは、それの各々がワード内
の特定のタイマが終了したかどうかを示す４ビットでも
ロードされる。例えば、１ワードがアドレス（すなわ
ち、XRI値）“０ 0000 1010"のタイマアレイ200から
読み出されると仮定する（９ビットXRI値によって512ワ
ードの各々はアドレス指定できることに注目）。このワ
ードは入力レジスタ103にロードされる。このワード内
の第２のタイマだけが終了したならば、TOXRIFIFOレジ
スタは、TOXRIFIFOレジスタの０〜８ビットのXRI値“０
0000 1010"およびビット９〜12の“0100"でロードさ
れる。ビット９〜12は、第２のタイマだけが終了したこ
とを示す。第１および第２のタイマの両方が終了したな
らば、第１の９つのビットの値は同じままであるが、ビ
ット９〜12の値は“1100"である。
しかしながら、TOFULL信号がREAD2状態503で表明され
るならば、DATXSEL出力信号が下記のように各マルチプ
レクサ119a〜119dの出力を制御する。すなわち、（１）
任意のタイムアウト検出信号ライン109が表明されるな
らば、DATXSEL信号の出力によって、各表明タイムアウ
ト検出信号ライン109a〜109dに関連したマルチプレクサ
119a〜119dは“00"を出力する。（２）任意の非作動検
出信号111a〜111dが表明されるならば、DATXSEL信号の
出力によって、各表明非作動信号ライン109a〜109dに関
連したマルチプレクサ119a〜119dは“FF"hを出力する。
（３）１つのタイマに関連したタイムアウト検出信号お
よび非作動検出信号の両方が表明されないならば、デク
レメンタからの出力は関連マルチプレクサ119a〜119dか
ら出力される。マルチプレクサ119a〜119dからの出力
は、クロック信号ライン120上のMSクロック信号の次の
正のエッジで第１のレベル出力レジスタ121に結合さ
れ、ロードされる。あるタイマが終了し、TOFULL信号が
表明された場合にマルチプレクサ119a〜119dが“00"の
値を出力することによって、本発明は、比較的少数のタ
イムアウトタイマがある時間内に外部プロセッサ（例え
ば、プロトコルプロセッサ）に通信されることを確実に
する。すなわち、（TOXRIFIFOが４ワードの深さである
実施例における）終了されたタイマアレイ200内で整然
としている第１の16のタイマだけが認識される。“00"
の値を各付加タイマのためのタイマアレイ200にロード
し戻すことによって、付加タイマが終了したという事実
も、（付加タイマが次の走査間隔でタイムアウトする前
に他の16のタイマがタイマアレイ200から読み出されな
い限り）次の走査間隔まで保管される。READ2状態503の
終了によって、第２のワードは入力レジスタ103で受信
され、第１のワードのための新しい値が第１のレベル出
力レジスタ121にロードされる。第２のワードに関連し
た非作動検出回路およびタイムアウト検出回路106、105
からの出力は状態機械に結合される。さらに、READ2状
態503の終了によって、入力レジスタ103の内容は、各デ
クレメンタ113a〜113dの入力に結合される。
次に、状態機械102はREAD3状態505に入る。READ3状態
505は本質的にREAD2状態503と同一である。TOXRIFIFOレ
ジスタが満杯でないならば、DATXSEL出力は各マルチプ
レクサ119a〜119dの出力を下記のように制御する。すな
わち、（１）（第２のワードに関連した）任意のタイム
アウト検出信号ライン109が表明されるならば、DATXSEL
信号の出力によって、各表明タイムアウト検出信号ライ
ン109a〜109dに関連したマルチプレクサ119a〜119dは
“FF"を出力する。（２）（第２のワードに関連した）
任意の非作動検出信号111a〜111dが表明されるならば、
DATXSEL信号の出力によって、各表明非作動信号ライン1
09a〜109dに関連したマルチプレクサ119a〜119dは“FF"
hを出力する。（３）（第２のワードの）１つのタイマ
に関連したタイムアウト検出信号および非作動検出信号
の両方が表明されないならば（すなわち、タイマが作動
している）、各作動しているタイマに関連したデクレメ
ンタ113a〜113dからの出力は関連マルチプレクサ119a〜
119dから出力される。
さらに、第２のワードにおけるタイマのいずれかが終
了されたならば（すなわち、タイムアウト検出信号119a
〜119dの中のいずれか１つ以上が表明されるならば）、
状態機械102は、（ACNTレジスタによって決定されたよ
うな）ワードのベースアドレスを状態機械102からのお
よびTOXRIFIFOレジスタの入力に結合されたWRTOF信号出
力を表明することによってTOXRIFIFOレジスタにロード
する。TOXRIFIFOレジスタのビット９〜12は、ワード内
の特定のタイマが終了したかどうかを示す４ビットでも
ロードされる。
TOFULL信号が表明されるならば、DATXSEL出力信号が
下記のように各マルチプレクサ119a〜119dの出力を制御
する。すなわち、（１）任意のタイムアウト検出信号ラ
イン109が表明されるならば、DATXSEL信号の出力によっ
て、各表明タイムアウト検出信号ライン109a〜109dに関
連したマルチプレクサ119a〜119dは“00"を出力する。
（２）任意の非作動検出信号111a〜111dが表明されるな
らば、DATXSEL信号の出力によって、各表明非作動信号
ライン109a〜109dに関連したマルチプレクサ119a〜119d
は“FF"hを出力する。（３）１つのタイマに関連したタ
イムアウト検出信号および非作動検出信号の両方が表明
されないならば、デクレメンタ113a〜113dからの出力は
関連マルチプレクサ119a〜119dから出力される。したが
って、TOXRIFIFOレジスタが満杯であるならば、終了し
たタイマに関連した各DATXSEL信号によって、マルチプ
レクサ119a〜119dは“00"を出力する。
次のMSクロックの正のエッジで、状態機械102は、REA
D4状態507に入り、DMAコントローラ137に戻される第３
のワード（すなわち、第３の４つのタイマ）を入力レジ
スタ103にロードする。ACNTレジスタに記憶された値
は、次のワードを示すように増分され、状態機械102に
よって、ACNTレジスタは、次のMSクロックの正のエッジ
で再度増分できる。さらに、第１のレベル出力レジスタ
121からの出力は、クロック信号ライン120上のMSクロッ
ク信号の正のエッジで第２のレベル出力レジスタ123に
ロードされる。同時に、各マルチプレクサ119a〜119dか
らの出力は第１のレベル出力レジスタ121にロードされ
る。DMA書き込みを実行するリクエストが要求されるこ
とを除いて、READ4状態507はREAD3状態505と同一であ
る。さらに、ARMCMDレジスタのイネーブルビットが表明
されないならば、状態機械102はアイドル状態401に戻
る。
ARMCMDレジスタのイネーブルが表明されるならば、状
態機械102は、その時、WAITWRI状態407に入る（図４を
参照）。第１、第２および第３のレベル出力レジスタ12
1、123、125は、タイマアレイ200に記憶し戻される新し
い値でロードされる。さらに、TOXRIFIFOレジスタのベ
ースアドレスおよびオフセットビットは、少なくとも１
つの終了タイマを含んだ第１の３ワードの各々に対して
書き込まれる。WAITWRI状態407では、状態機械102は、R
EAD2状態、READ3状態、およびREAD4状態503、505、507
で使用されるのと同じロジックを使用する非作動検出回
路およびタイムアウト検出回路106、105のラッチ出力に
基づいてマルチプレクサ119a〜119dを制御する。したが
って、タイマアレイ200の第４のワードに書き戻される
値は第１のレベル出力レジスタ121にロードされ、他の
値の各々は１つの出力レジスタにシフトダウンされる。
肯定応答信号がDMA書き込みのリクエストに応じて状態
機械102に戻される場合、状態機械102は、次のMSクロッ
クの正のエッジでWRITE状態409に入り、次のDMA書き込
みをリクエストする。出力レジスタ121、123、125、127
の全て４つの内容がタイマアレイに書き戻されるまで、
状態機械102はDMA書き込みをリクエストし続ける。TOEM
PTY信号が表明されないならば、状態機械102はTOFIFOCT
Rレジスタを増分する。ACNTRがMAXXRI値に等しくないな
らば、走査が完了せずに、ACNTは次の正のMSクロックエ
ッジで増分される。
ARMCMDレジスタのイネーブルビットが非表明されるな
らば、状態機械はアイドル状態401に戻る。ARMCMDレジ
スタのイネーブルビットが表明され、EDRXCMDレジスタ
にペンディングCMDがあるならば、状態機械はRXCMD1状
態411に入る。RXCMD1状態411は後述される。
（１）ARMCMDレジスタのイネーブルビットが表明さ
れ、（２）EDRXCMDレジスタにペンディングコマンドが
なく、かつ（３）ARMCMDレジスタにペンディングコマン
ドがあるならば、状態機械はARMCMD1状態413に入る。AR
MCMD1状態413は後述される。
（１）ARMCMDレジスタのイネーブルビットが表明さ
れ、（２）EDRXCMDレジスタにペンディングコマンドが
なく、（３）ARMCMDレジスタにペンディングコマンドが
なく、かつ（４）EDTXCMDにペンディングコマンドにあ
るならば、状態機械はTXCMD1状態415に入る。TXCMD1状
態415は後述される。
（１）ARMCMDレジスタのイネーブルビットが表明さ
れ、（２）コマンドレジスタのいずれにもペンディング
コマンドがなく、かつ（３）走査が完了されないなら
ば、状態機械はWAITRD状態403に戻る。
コマンドレジスタのいずれにもペンディングコマンド
がなく、かつ走査が完了されたならば、状態機械はアイ
ドル状態401に戻る。
RXCMD状態411では、状態機械は、EDRXCMDレジスタお
よびEBPTRレジスタのXRIフィールドによって指定された
ロケーションからDMAコントローラ137の単一ワードDMA
読み出しをリクエストする。DMAリクエストの結果はデ
クレメンタ回路101の入力レジスタ103にロードされる。
次に、状態機械102は、PLSEL信号ライン135上でPLSEL信
号を非表明し、使用可能であるロードマルチプレクサ13
1の出力はタイマアレイ200に書き込まれる。ロードマル
チプレクサ131の出力はISEL信号133によって制御され
る。ISEL信号133は、４つのタイマの中の１つ（すなわ
ち、32の中から８ビット）に結合された２つの入力の中
の１つを選択する３ビット制御信号である。したがっ
て、EDRXCMDレジスタのXRIフィールド341の値（特に、
本発明の好ましい実施例では、XRIフィールド341の最下
位２ビット）およびCMDフィールド339の値は、３つのIS
ELライン133の状態を決定する。“FF"h（停止コマンド
の場合）あるいはEDTOVレジスタから取り入れた開始値
（開始コマンドの場合）のいずれかは、XRIフィールド3
41によって識別されたタイマにロードし戻される。他の
３つのタイマの各々の値は、ロードマルチプレクサ129
によって出力値に多重化されるタイマアレイ200から読
み出される値から取り入れられる。次に、状態機械102
は、開始あるいは停止のいずれかをされるタイマのロケ
ーションのタイマアレイ200への１ワードDMA書き込みを
リクエストする。DMA書き込みの完了時に、走査ビット
がセットされるならば、状態機械102はWAITRD状態403に
入る。走査ビットがセットされないならば、状態機械10
2はアイドル状態401に戻る。
状態機械102は、ARMCMD状態およびTXCMD状態413、415
の両方で本質的に同じように作動する。唯一の差異はソ
ースXRIフィールド341およびソースCMDフィールド339で
ある。
比較的大量のEDTOVタイマが非常に小さいプロセッサ
オーバーヘッドおよび非常に小さいハードウェアオーバ
ーヘッドで管理できることが本発明の好ましい実施例の
上記説明から分かる。したがって、本発明は、ハードウ
ェアタイマの長所およびソフトウェアタイマの長所を単
一のパイプラインタイマ装置で一緒に結合する。したが
って、本発明は、多数のタイマがプロセッサオーバーヘ
ッドあるいはハードウェアオーバーヘッドを実質的に増
加することなしに保有されねばならない状況の簡単、高
速で安価な解決策を提供する。したがって、本発明は、
周知の光ファイバ通信プロトコルのような通信リンクに
おけるEDTOV事象を調時するのに理想的である。
多数の本発明の実施例が記載されている。それにもか
かわらず、いろいろな修正が本発明の精神および範囲か
ら逸脱しないで行えるということが理解される。例え
ば、タイマアレイ200からのDMA読み出しは任意の長さの
ものであってもよい。DMAリクエストの長さは必要とさ
れる出力レジスタ数を決定することが好ましい。さら
に、タイマアレイ200は、DMAコントローラ137にアクセ
スできる任意のメモリに記憶できる。さらに、タイマの
非動作状態および終了状態を示すために使用される値
は、便宜上選択され、任意の値であってもよい。さら
に、１つの各走査間隔だけ各作動しているタイマの値を
デクレメントさせることが好ましいが、タイマの値は任
意の値だけデクレメントすることができる。また、タイ
マ値は本発明の他の実施例で増分することができる。さ
らに、ワードの長さおよびタイマ値が便宜上選択され
る。他の長さは、本発明の他の実施例で使用することが
できる。さらに、開示された特定の状態機械レジスタは
任意であり、いかなる方法でも構成されてもよいしある
いは状態機械で使用されるコンピュータに組み込んだ値
であってもよい。例えば、EDRXCMDレジスタのCMDフィー
ルドは、第11番目および第12番目のビットを含むことも
ある。SIレジスタはコンピュータに組み込んだ値と取り
換えることができる。多数の他の変更が可能である。し
たがって、本発明は、特定の図示された実施例によって
限定されないで、添付クレームの範囲によってのみ限定
される。
フロントページの続き (72)発明者 サリバン，ジェニファー アメリカ合衆国 92646 カリフォルニ ア州，ハンティングトン ビーチ，バレ ー フォージ ドライブ 10131 (56)参考文献 特開 平３−25519（ＪＰ，Ａ) 特開 平２−219118（ＪＰ，Ａ) 特開 平２−176813（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/14 ＷＰＩ（ＤＩＡＬＯＧ)

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】タイマアレイ内に記憶されたタイマ値を有
    する複数のタイマを管理するタイママネージャにおい
    て、 （ａ）入力ポートおよび出力ポートを有し、少なくとも
    １つのタイマ値を含む入力ワードを前記入力ポートに受
    信し、タイマ値が非作動値あるいはタイムアウト値のい
    ずれでもないならば、前記受信タイマ値をデクレメント
    させ、かつ前記出力ポートにデクレメントされた値を供
    給するデクレメンタ回路と、 （ｂ）前記デクレメント回路及び前記タイマアレイに結
    合され、前記タイマアレイからタイマ値のDMA転送をリ
    クエストし、および前記入力ポートを通してタイマ値を
    前記デクレメンタ回路にロードし、かつ前記デクレメン
    タ回路から出力された前記タイマ値を前記タイマアレイ
    に記憶する制御装置と、を含むことを特徴とするタイマ
    マネージャ。
  2. 【請求項２】前記デクレメンタ回路が、 （ａ）タイマ値がタイムアウト値に等しい時を決定する
    ゼロ検出器と、 （ｂ）前記デクレメンタ回路に結合され、記憶容量を有
    し、かつタイムアウト値に等しいタイマ値を記憶するFI
    FOと、を更に含み、 前記FIFOが充満でない場合のみタイマ値が前記FIFOに記
    憶され、かつ前記デクレメンタによって前記タイマアレ
    イにロードされるタイマ値は、前記タイマ値がデクレメ
    ントされた時に前記FIFOが充満であるならば、タイムア
    ウト値に等しく、かつ前記タイマ値がデクレメントされ
    た時に前記FIFOが充満でないならば、非作動値に等しい
    ことを特徴とする請求項１記載のタイママネージャ。
  3. 【請求項３】前記制御装置が状態機械であることを特徴
    とする請求項１記載のタイママネージャ。
  4. 【請求項４】2,048のタイマまでが管理でき、各々が最
    短約１μｓの分解能を有することを特徴とする請求項１
    記載のタイママネージャ。
  5. 【請求項５】前記制御装置に結合されたMAXXRIレジスタ
    が、前記タイマアレイに記憶されたワードの中のどれだ
    けの数がアクティブに管理されるべきであるかを示すこ
    とを特徴とする請求項４記載のタイママネージャ。
  6. 【請求項６】前記デクレメンタ回路が、 （ａ）前記制御装置に結合された出力を有し、前記入力
    ポートで受信されたタイマ値がタイムアウト値に等しい
    かどうかを示す各タイムアウト検出信号を前記制御装置
    に出力するタイムアウト検出回路と、 （ｂ）第１の入力、第２の入力、出力および制御入力を
    有し、前記第１の入力が前記入力ポートに結合されてい
    て、前記第２の入力がタイムアウト値に結合されてい
    て、前記出力が前記出力ポートに結合されており、およ
    び前記制御入力が前記制御装置に結合されており、入力
    ワードを受信し、かつ前記入力された入力ワードと同じ
    タイマ数を含む出力ワードを出力し、前記出力ワードの
    各タイマ値が前記入力ワードのタイマ値の中の１つに関
    連しており、かつ前記出力ワードのタイマ値が前記制御
    装置によって選択可能であり、前記出力タイマ値が、 （１）前記入力ワードの関連タイマ値、あるいは、 （２）タイムアウト値、 の中から選択されている、第１のマルチプレクサと、 を含むことを特徴とする請求項１記載のタイママネージ
    ャ。
  7. 【請求項７】前記第１のマルチプレクサが非作動値に結
    合された第３の入力を有し、かつ前記出力ワードのタイ
    マ値も前記非作動値に等しいように前記制御装置が選択
    できることを特徴とする請求項６記載のタイママネージ
    ャ。
  8. 【請求項８】前記入力ワードの関連タイマ値のタイムア
    ウト検出器出力信号が表明された事実がログされる場
    合、前記制御装置によって、前記出力ワードのタイマ値
    が非作動値に等しいように前記第１のマルチプレクサに
    選択させることを特徴とする請求項７記載のタイママネ
    ージャ。
  9. 【請求項９】どのタイマ値によってタイムアウト信号が
    タイムアウト検出器によって表明されたかをログするフ
    ァーストイン・ファーストアウトレジスタとして構成さ
    れるTOFIFOレジスタを更に含むことを特徴とする請求項
    ７記載のタイママネージャ。
  10. 【請求項１０】前記入力ポートが入力レジスタであるこ
    とを特徴とする請求項７記載のタイママネージャ。
  11. 【請求項１１】前記デクレメンタ回路が、 （ａ）前記入力レジスタに結合され、その各々が前記入
    力ポートに受信されたタイマ値が非作動値に等しいかど
    うかを示す非作動検出信号を前記制御装置に出力する非
    作動検出器回路を更に含み、 前記出力タイマ値が非作動値であるように選択すること
    もでき、かつ前記制御装置が、前記タイムアウト検出器
    回路および非作動検出器回路の出力に基づいて前記第１
    のマルチプレクサの出力を制御することを特徴とする請
    求項８記載のタイママネージャ。
  12. 【請求項１２】前記出力ポートが、開始値に結合された
    第１の入力と前記第２のマルチプレクサの出力に結合さ
    れた第２の入力と、を有する第２のマルチプレクサであ
    ることを特徴とする請求項９記載のタイママネージャ。
  13. 【請求項１３】前記デクレメンタ回路が、前記第１のマ
    ルチプレクサと前記第２のマルチプレクサとの間に結合
    され、前記第１のマルチプレクサからのワード出力を記
    憶する少なくとも１つの出力レジスタを更に含み、前記
    ワードの各々は、各ワードが前記少なくとも１つの出力
    レジスタへ入力される順序で少なくとも１つの出力レジ
    スタから前記第２のマルチプレクサへ出力されることを
    特徴とする請求項10記載のタイママネージャ。
  14. 【請求項１４】（ａ）前記出力ポートが、出力と、第１
    の入力と、第２の入力と、前記制御装置に結合され、前
    記第１の入力あるいは前記第２の入力が前記出力に結合
    されるべきであるかどうかを選択する選択ラインと、を
    有する第２のマルチプレクサであり、 （ｂ）前記デクレメンタが、出力と、第１の入力と、第
    ２の入力と、前記制御装置に結合され、前記第１の入力
    あるいは前記第２の入力が前記出力に結合されるべきで
    あるかどうかを選択する選択ラインと、を有する第３の
    マルチプレクサを有し、 （ｃ）前記第２のマルチプレクサの第１の入力が前記第
    ３のマルチプレクサの出力に結合されており、 （ｄ）前記第２のマルチプレクサの第２の入力が前記第
    １のマルチプレクサの出力に結合されており、 （ｅ）前記第３のマルチプレクサの第１の入力が前記入
    力レジスタの出力に結合されており、 （ｆ）前記第３のマルチプレクサの第２の入力が開始値
    に結合されており、 （ｇ）前記制御装置がタイマを開始するように指令され
    た場合、前記制御装置によって、前記第２および第３の
    マルチプレクサの選択ラインが、前記デクレメンタ回路
    に選択タイマ値が前記開始値に等しいワードを出力させ
    ることを特徴とする請求項11記載のタイママネージャ。
  15. 【請求項１５】前記第３のマルチプレクサの第２の入力
    に結合されたEDTOVレジスタは前記開始値を示している
    ことを特徴とする請求項12記載のタイママネージャ。
  16. 【請求項１６】前記制御装置に結合され、タイマを開始
    するように前記制御装置を指令する少なくとも１つのコ
    マンドレジスタを更に含み、前記コマンドレジスタが外
    部制御プロセッサにアクセスできることを特徴とする請
    求項13記載のタイママネージャ。
  17. 【請求項１７】前記第３のマルチプレクサが、前記制御
    装置が前記第３および第２のマルチプレクサを通して前
    記出力ポートに非作動値を結合できるように、前記非作
    動値に結合された第３の入力を有することを特徴とする
    請求項12記載のタイママネージャ。
  18. 【請求項１８】前記状態機械が、外部DMAコントローラ
    が前記タイマアレイからのDMA読み出し動作を実行し、
    かつ前記タイマアレイからの読み出された値を前記デク
    レメンタ入力レジスタにロードすることをリクエストす
    る前記DMAコントローラに結合されていることを特徴と
    する請求項14記載のタイママネージャ。
  19. 【請求項１９】前記制御装置が、DMAで読み出されるワ
    ード数が１に等しいか、あるいはデクレメンタ回路にお
    ける出力レジスタの数に等しいか、のいずれかであるこ
    とをリクエストできる請求項15記載のタイママネージ
    ャ。
JP08532768A 1995-04-27 1996-04-26 タイママネージャ Expired - Fee Related JP3083565B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US429,916 1982-09-30
US08/429,916 US5659720A (en) 1995-04-27 1995-04-27 Computer control device for managing a timer array
US08/429,916 1995-04-27
PCT/US1996/005880 WO1996034329A1 (en) 1995-04-27 1996-04-26 Timer manager

Publications (2)

Publication Number Publication Date
JPH10510078A JPH10510078A (ja) 1998-09-29
JP3083565B2 true JP3083565B2 (ja) 2000-09-04

Family

ID=23705249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08532768A Expired - Fee Related JP3083565B2 (ja) 1995-04-27 1996-04-26 タイママネージャ

Country Status (7)

Country Link
US (1) US5659720A (ja)
EP (1) EP0823080A4 (ja)
JP (1) JP3083565B2 (ja)
KR (1) KR100284718B1 (ja)
AU (1) AU5788296A (ja)
CA (1) CA2219296C (ja)
WO (1) WO1996034329A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5964882A (en) * 1996-11-08 1999-10-12 Advanced Micro Devices, Inc. Multiple timer architecture with pipelining
US6349388B1 (en) 1999-05-07 2002-02-19 Advanced Micro Devices, Inc. Timer processing engine for supporting multiple virtual minimum time timers
US6732287B1 (en) * 2000-06-22 2004-05-04 Rockwell Automation Technologies, Inc. Method for processing dynamically allocated timers in a real time operating system
US20030037154A1 (en) * 2001-08-16 2003-02-20 Poggio Andrew A. Protocol processor
US6922741B2 (en) * 2002-02-01 2005-07-26 Intel Corporation Method and system for monitoring DMA status
US7424653B2 (en) 2003-05-09 2008-09-09 Hewlett-Packard Development Company, L.P. System and method for error capture and logging in computer systems
US7219268B2 (en) * 2003-05-09 2007-05-15 Hewlett-Packard Development Company, L.P. System and method for determining transaction time-out
US8090857B2 (en) 2003-11-24 2012-01-03 Qualcomm Atheros, Inc. Medium access control layer that encapsulates data from a plurality of received data units into a plurality of independently transmittable blocks
US7181637B2 (en) * 2003-12-02 2007-02-20 International Business Machines Corporation Packet processing system and method for a data transfer node with time-limited packet buffering in a central queue
US7050940B2 (en) * 2004-03-17 2006-05-23 International Business Machines Corporation Method and system for maintaining and examining timers for network connections
US7181190B2 (en) * 2004-04-30 2007-02-20 Microsoft Corporation Method for maintaining wireless network response time while saving wireless adapter power
US7729372B2 (en) 2005-07-27 2010-06-01 Sharp Corporation Communicating in a network that includes a medium having varying transmission characteristics
US8175190B2 (en) 2005-07-27 2012-05-08 Qualcomm Atheros, Inc. Managing spectra of modulated signals in a communication network
US8553706B2 (en) 2005-07-27 2013-10-08 Coppergate Communications Ltd. Flexible scheduling of resources in a noisy environment
JP2009504015A (ja) * 2005-07-27 2009-01-29 コネクサント システムズ， インコーポレイテッド 雑音環境における資源のフレキシブルなスケジューリング
US8737420B2 (en) 2005-07-27 2014-05-27 Sigma Designs Israel S.D.I. Ltd. Bandwidth management in a powerline network
US20070260907A1 (en) * 2006-05-02 2007-11-08 Dixon Martin G Technique to modify a timer
US8112358B2 (en) 2007-06-04 2012-02-07 Qualcomm Atheros, Inc. Authorizing customer premise equipment on a sub-network
US9733664B1 (en) * 2013-03-14 2017-08-15 Gamesys Ltd. Method for expiring fault-tolerant timers using distributed locks
US10534421B2 (en) * 2013-06-13 2020-01-14 Microsoft Technology Licensing, Llc Virtual per-processor timers for multiprocessor systems
US9465406B1 (en) * 2013-10-30 2016-10-11 Qlogic, Corporation Timers and methods thereof for computing devices
US11366675B2 (en) * 2014-12-30 2022-06-21 Micron Technology, Inc. Systems and devices for accessing a state machine
WO2016109570A1 (en) * 2014-12-30 2016-07-07 Micron Technology, Inc Systems and devices for accessing a state machine
TWI668704B (zh) * 2018-10-01 2019-08-11 大陸商深圳大心電子科技有限公司 資料處理方法及使用所述方法的儲存控制器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
EP0355243A1 (en) * 1988-08-26 1990-02-28 International Business Machines Corporation High capacity timer arrangement
US4969092A (en) * 1988-09-30 1990-11-06 Ibm Corp. Method for scheduling execution of distributed application programs at preset times in an SNA LU 6.2 network environment
US5249184A (en) * 1990-01-30 1993-09-28 Johnson Service Company Network control system with improved reliability
US5297275A (en) * 1991-12-20 1994-03-22 International Business Machines Corporation Personal computer system variable resolution timers

Also Published As

Publication number Publication date
CA2219296C (en) 2000-07-25
JPH10510078A (ja) 1998-09-29
WO1996034329A1 (en) 1996-10-31
KR100284718B1 (ko) 2001-03-15
EP0823080A1 (en) 1998-02-11
EP0823080A4 (en) 2000-03-22
AU5788296A (en) 1996-11-18
CA2219296A1 (en) 1996-10-31
US5659720A (en) 1997-08-19
KR19990008093A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
JP3083565B2 (ja) タイママネージャ
US5542076A (en) Method and apparatus for adaptive interrupt servicing in data processing system
US5452443A (en) Multi-processor system with fault detection
US6571319B2 (en) Methods and apparatus for combining a plurality of memory access transactions
JP2001142842A (ja) Ｄｍａハンドシェークプロトコル
EP0535793B1 (en) Method for managing data transfers in a computing system having a dual bus structure
US6591322B1 (en) Method and apparatus for connecting single master devices to a multimaster wired-and bus environment
US5463752A (en) Method and system for enhancing the efficiency of communication between multiple direct access storage devices and a storage system controller
US6877113B2 (en) Break determining circuit for a debugging support unit in a semiconductor integrated circuit
US7284077B2 (en) Peripheral interface system having dedicated communication channels
US6112272A (en) Non-invasive bus master back-off circuit and method for systems having a plurality of bus masters
US5590286A (en) Method and apparatus for the pipelining of data during direct memory accesses
US5671370A (en) Alternating data valid control signals for high performance data transfer
US5931930A (en) Processor that indicates system bus ownership in an upgradable multiprocessor computer system
JPH03147157A (ja) 情報処理装置
JP2004213666A (ja) Ｄｍａモジュールとその操作方法
JPH0661074B2 (ja) アクセス制御装置、バスの遊休時間を最小化する方法、ｄｍａ制御装置、及びｄｍａデータ転送方法
KR0145932B1 (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
JP2752834B2 (ja) データ転送装置
JPH1011387A (ja) 情報処理装置
JPH06168202A (ja) バスウェイト装置
JPS60142768A (ja) デ−タ転送装置
KR20050106685A (ko) 링버퍼를 구비한 인터페이스 장치 및 그 방법
JPH0887468A (ja) Ｃｐｕシステム
JPS6113845A (ja) 通信制御装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees