JP3077487B2 - High frequency circuit - Google Patents

High frequency circuit

Info

Publication number
JP3077487B2
JP3077487B2 JP05328236A JP32823693A JP3077487B2 JP 3077487 B2 JP3077487 B2 JP 3077487B2 JP 05328236 A JP05328236 A JP 05328236A JP 32823693 A JP32823693 A JP 32823693A JP 3077487 B2 JP3077487 B2 JP 3077487B2
Authority
JP
Japan
Prior art keywords
conductor
dielectric
center
frequency circuit
ground conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05328236A
Other languages
Japanese (ja)
Other versions
JPH07183708A (en
Inventor
卓 藤田
和晃 高橋
守一 佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP05328236A priority Critical patent/JP3077487B2/en
Priority to US08/223,979 priority patent/US5510758A/en
Publication of JPH07183708A publication Critical patent/JPH07183708A/en
Application granted granted Critical
Publication of JP3077487B2 publication Critical patent/JP3077487B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Waveguides (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、特に高周波回路の伝送
線路に関するものである
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to transmission of high-frequency circuits.
It is about railway tracks .

【0002】[0002]

【従来の技術】近年、高周波半導体装置に用いる分布結
合線路は、同一面上に形成されたマイクロストリップ構
造の線路の側端を結合させたものが多く使用されてお
り、結合度を大きくするには、結合線路を相重なる構造
にする方法や結合線路の上に絶縁板を介して他の導体を
置く方法がとられている。
2. Description of the Related Art In recent years, distributed coupling lines used in high-frequency semiconductor devices are often used in which side ends of lines having a microstrip structure formed on the same surface are coupled. In such a method, a method of making the coupling lines overlap each other or a method of placing another conductor on the coupling line via an insulating plate is used.

【0003】図10、11、12は従来の分布結合線路
の構成を示すものである。図10において、101は接
地導体、102は誘電体基板、103、104は平行結
合線路であり、接地導体101上に誘電体基板102が
あり、その上に平行結合線路103、104が設けら
れ、分布結合平行2線路として動作する。
FIGS. 10, 11, and 12 show the configuration of a conventional distributed coupling line. In FIG. 10, 101 is a ground conductor, 102 is a dielectric substrate, 103 and 104 are parallel coupling lines, a dielectric substrate 102 is provided on the ground conductor 101, and parallel coupling lines 103 and 104 are provided thereon, It operates as two distributed coupling parallel lines.

【0004】図11は結合度を大きくするために結合線
路を相重なる構造としたもので、平行結合線路103、
104の結合面積を広げることにより結合度を大きくし
ている。105は接地導体である。
FIG. 11 shows a structure in which the coupling lines overlap each other in order to increase the degree of coupling.
The degree of coupling is increased by increasing the coupling area of 104. 105 is a ground conductor.

【0005】図12は分布結合平行2線路の上に誘電体
107を介して導体106を設けた構造としたもので、
106はオーバーレイ導体、107はオーバーレイ誘電
体として用いられ、オーバーレイ構造をとることで特性
を改善している。
FIG. 12 shows a structure in which a conductor 106 is provided on a two distributed coupling parallel lines via a dielectric 107.
106 is used as an overlay conductor, and 107 is used as an overlay dielectric, and the characteristics are improved by taking an overlay structure.

【0006】[0006]

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、分布結合線路は予め基板上に設けられて
おり、オーバーレイ導体もオーバーレイ誘電体上に作り
つけられているため、後から結合度の調整をすることが
困難であるという問題点を有していた。
However, in the above-mentioned conventional configuration, the distributed coupling line is provided on the substrate in advance, and the overlay conductor is also formed on the overlay dielectric, so that the coupling degree is later determined. There was a problem that it was difficult to adjust.

【0007】本発明は、上記従来の問題点を解決するも
ので、設計度の自由度が増し、結合線路の結合度の調整
が容易で、低損失な高周波回路を提供することを目的と
する。
SUMMARY OF THE INVENTION An object of the present invention is to provide a low-loss high-frequency circuit which solves the above-mentioned conventional problems, increases the degree of freedom in design, facilitates adjustment of the degree of coupling of a coupling line, and facilitates adjustment. .

【0008】[0008]

【課題を解決するための手段】この目的を達成するため
に本発明の高周波回路は、第1の誘電体の下面に第1の
接地導体を設け、前記第1の誘電体上に第1の中心導体
を設け、前記第1の中心導体より一定距離上方にフリッ
プチップ方式の実装によって第2の接地導体を備え、前
記第2の接地導体の前記第1の誘電体に面した側に第1
の誘電体膜を積層し、前記第1の誘電体膜上の第1の中
心導体の上方に第2の中心導体を設け、前記第1の中心
導体とで分布結合する構成を有する。
To achieve this object, a high-frequency circuit according to the present invention comprises a first ground conductor provided on a lower surface of a first dielectric, and a first ground conductor provided on the first dielectric. A center conductor is provided, a second ground conductor is provided at a predetermined distance above the first center conductor by flip-chip mounting, and a first ground conductor is provided on a side of the second ground conductor facing the first dielectric.
And a second central conductor is provided above the first central conductor on the first dielectric film, and is distributedly coupled with the first central conductor.

【0009】また、前記第1の誘電体の下面に第1の接
地導体を設け、前記第1の誘電体上に第1の中心導体を
設け、前記第1の中心導体より一定距離上方にフリップ
チップ方式の実装によって第2の誘電体を備え、前記第
2の誘電体の前記第1の誘電体に面した側の前記第1の
中心導体上方に第2の中心導体を設け、前記第1の中心
導体とで分布結合する構成を有する。
Also, a first ground conductor is provided on the lower surface of the first dielectric, a first center conductor is provided on the first dielectric, and a flip is provided at a predetermined distance above the first center conductor. Providing a second dielectric by chip-type mounting, and providing a second central conductor above the first central conductor on the side of the second dielectric facing the first dielectric; With a central conductor.

【0010】また、前記第1の中心導体と第2の中心導
体の線路幅を変えることによって結合度を調整した構成
としても良い。
[0010] The degree of coupling may be adjusted by changing the line width of the first center conductor and the second center conductor.

【0011】また、前記第1の中心導体の斜め上方に第
2の中心導体を設けることによって結合度を調整した構
成としても良い。
Further, a configuration may be employed in which the degree of coupling is adjusted by providing a second center conductor obliquely above the first center conductor.

【0012】また、前記第1の誘電体の下面に第1の接
地導体を設け、前記第1の誘電体上に一定の間隔をあけ
て平行に第3及び第4の中心導体を設け、前記第3及び
第4の中心導体より一定距離上方にフリップチップ方式
の実装によって設けられた導体を備え、前記導体を第1
のオーバーレイ導体とすることでオーバーレイ構造をと
った構成を有する。
A first ground conductor is provided on a lower surface of the first dielectric, and third and fourth center conductors are provided in parallel on the first dielectric at a predetermined interval. A conductor provided by flip-chip mounting at a predetermined distance above the third and fourth center conductors, wherein the conductor is the first conductor;
Has an overlay structure.

【0013】また、前記第1の誘電体の下面に第1の接
地導体を設け、前記第1の誘電体上に一定の間隔をあけ
て平行に第3及び第4の中心導体を設け、前記第3及び
第4の中心導体より一定距離上方にフリップチップ方式
の実装によって設けられた第3の誘電体を備え、前記第
3の誘電体上の前記第3及び第4の中心導体上方に導体
を設け、前記導体を第2のオーバーレイ導体とすること
でオーバーレイ構造をとる構成を有する。
A first ground conductor is provided on a lower surface of the first dielectric, and third and fourth central conductors are provided in parallel on the first dielectric at a predetermined interval. A third dielectric provided by flip-chip mounting above the third and fourth central conductors by a fixed distance, and a conductor above the third and fourth central conductors on the third dielectric; And an overlay structure is formed by using the conductor as a second overlay conductor.

【0014】また、前記第1の誘電体上に第3のオーバ
ーレイ導体を設け、前記第3のオーバーレイ導体より一
定距離上方にフリップチップ方式の実装によって設けら
れた第3の接地導体を備え、前記第3の接地導体の前記
第1の誘電体側に第2の誘電体膜を積層し、前記第2の
誘電体膜上の前記第3のオーバーレイ導体上方に、第5
及び第6の中心導体を設けることでオーバーレイ構造を
とる構成を有する。
A third overlay conductor is provided on the first dielectric, and a third ground conductor provided by flip-chip mounting above the third overlay conductor by a fixed distance is provided. A second dielectric film is laminated on the third dielectric conductor on the first dielectric side, and a fifth dielectric film is formed on the second dielectric film above the third overlay conductor.
And a sixth central conductor is provided to form an overlay structure.

【0015】また、前記第1の誘電体上に一定の間隔を
あけて第4の接地導体を設けてスロット線路を形成し、
前記第4の接地導体より一定距離上方にフリップチップ
方式の実装によって設けられた第5の接地導体を備え、
前記第5の接地導体の前記第4の接地導体に面した側に
第3の誘電体膜を設け、前記第3の誘電体膜上の前記ス
ロット線路の上方に第7の中心導体を設け、マイクロス
トリップ線路を形成することで、マイクロストリップ線
路とスロット線路を結合させた構成を有する。
Further, a fourth ground conductor is provided on the first dielectric at regular intervals to form a slot line,
A fifth ground conductor provided by flip-chip mounting above the fourth ground conductor by a fixed distance,
A third dielectric film is provided on a side of the fifth ground conductor facing the fourth ground conductor, and a seventh center conductor is provided above the slot line on the third dielectric film; By forming a microstrip line, the microstrip line and the slot line are combined.

【0016】また、前記第1の誘電体の下面に第1の接
地導体を設け、前記第1の誘電体上に第8の中心導体を
設け、マイクロストリップ線路を形成し、前記第8の中
心導体より一定距離上方にフリップチップ方式の実装に
よって設けられた第4の誘電体を備え、前記第4の誘電
体上の前記8の中心導体に面した側に一定の間隔をあけ
て第6の接地導体を設け、スロット線路を形成すること
で、マイクロストリップ線路とスロット線路を結合させ
た構成を有する。
A first ground conductor is provided on the lower surface of the first dielectric, an eighth center conductor is provided on the first dielectric, and a microstrip line is formed. A fourth dielectric provided by a flip-chip mounting above the conductor by a fixed distance, and a sixth dielectric on the fourth dielectric facing the eight central conductors at a predetermined interval. By providing a ground conductor and forming a slot line, the microstrip line and the slot line are coupled.

【0017】[0017]

【0018】また、接地導体として、不純物注入量の高
いシリコン基板を用いて構成しても良い。
The ground conductor may be formed using a silicon substrate with a high impurity implantation amount.

【0019】また、誘電体膜として、シリコン窒化膜ま
たはシリコン酸化膜を用いて構成しても良い。
The dielectric film may be formed using a silicon nitride film or a silicon oxide film.

【0020】また、誘電体として、ガリウム砒素を用い
て構成しても良い。
The dielectric may be formed using gallium arsenide.

【0021】[0021]

【作用】この構成によって、結合する線路間の距離、線
路幅を適宜調整することができ、誘電体の一部に空気を
用いているので、利用目的に適した結合度を有する低損
失な分布結合線路が得られる。
According to this configuration, the distance between the lines to be coupled and the line width can be appropriately adjusted. Since air is used as a part of the dielectric, a low-loss distribution having a coupling degree suitable for the purpose of use is provided. A coupled line is obtained.

【0022】[0022]

【実施例】(実施例1) 以下本発明の第1の実施例について、図面を参照しなが
ら説明する。図1(a)は本発明の第1の実施例におけ
高周波回路の一部切り欠き斜視図、図1(b)は同側
断面図である。
(Embodiment 1) Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1A is a partially cutaway perspective view of a high-frequency circuit according to a first embodiment of the present invention, and FIG. 1B is a sectional side view of the same.

【0023】図1において、1は第1の誘電体2の下面
に設けられた第1の接地導体、3は第1の誘電体2上に
設けられた第1の中心導体、5は第1の中心導体3より
一定距離上方にフリップチップ方式の実装によって設け
られた導体、6は導体5を第2の接地導体として第1の
誘電体2に面した側に積層した第1の誘電体膜、4は第
1の誘電体膜6上の第1の中心導体2の上方に設けられ
た第2の中心導体、7はバンプである。
In FIG. 1, reference numeral 1 denotes a first ground conductor provided on the lower surface of the first dielectric 2; 3, a first center conductor provided on the first dielectric 2; A conductor provided by flip-chip mounting above the center conductor 3 by a predetermined distance, and 6 is a first dielectric film in which the conductor 5 is laminated on the side facing the first dielectric 2 as a second ground conductor. Reference numeral 4 denotes a second central conductor provided above the first central conductor 2 on the first dielectric film 6, and reference numeral 7 denotes a bump.

【0024】なお、第1の誘電体2上には、結合線路と
なる第1の中心導体3を設けると共に、その両側には所
定の間隔をあけて、お互いに影響のでないようにして、
バンプ7を設け、フリップチップ方式の実装によって結
合線路となる第2の中心導体4の設けられた第2の接地
導体5を設置している。
A first center conductor 3 serving as a coupling line is provided on the first dielectric 2, and a predetermined interval is provided on both sides thereof so as not to affect each other.
A bump 7 is provided, and a second ground conductor 5 provided with a second central conductor 4 serving as a coupling line by flip-chip mounting is provided.

【0025】第1及び第2の中心導体3、4は、所望の
線路幅で伝送路の長さ方向に形成する。例えば、バンプ
7の高さを10μmとし、第1の誘電体2と第1の誘電
体膜6の比誘電率を1、第1の誘電体2の厚さを45μ
mとした場合には、線路幅は70μm程度で特性インピ
ーダンスが50Ωで、結合度が2.4dB程度となり、
ミリ波帯などにおいても十分な結合度を確保できる。
The first and second center conductors 3 and 4 are formed in the length direction of the transmission line with a desired line width. For example, the height of the bump 7 is 10 μm, the relative permittivity of the first dielectric 2 and the first dielectric film 6 is 1, and the thickness of the first dielectric 2 is 45 μm.
m, the line width is about 70 μm, the characteristic impedance is 50Ω, and the coupling degree is about 2.4 dB.
A sufficient degree of coupling can be ensured even in the millimeter wave band.

【0026】結合線路となる第1及び第2の中心導体
3、4間の結合度は、バンプ7の高さによって決定さ
れ、適宜バンプ7の高さを変えることにより、結合度を
容易に調整できるとともに、結合線路間の誘電体は空気
であるので低損失である。
The degree of coupling between the first and second center conductors 3 and 4 serving as a coupling line is determined by the height of the bump 7, and the degree of coupling can be easily adjusted by appropriately changing the height of the bump 7. In addition, the dielectric between the coupling lines is air, so that the loss is low.

【0027】なお、第1の接地導体1は半導体基板に蒸
着した金属や不純物注入量の高いシリコン基板などを用
いて構成できる。
The first ground conductor 1 can be formed using a metal deposited on a semiconductor substrate or a silicon substrate having a high impurity implantation amount.

【0028】また例えば、第1の誘電体2、第1の誘電
体膜6としてはガリウム砒素あるいは、シリコン窒化
膜、シリコン酸化膜を用いてもよい。
For example, gallium arsenide, a silicon nitride film, or a silicon oxide film may be used as the first dielectric 2 and the first dielectric film 6.

【0029】(実施例2) 以下、本発明の第2の実施例について図面を参照しなが
ら説明する。図2は本発明の第2の実施例における高周
波回路の側断面図である。
Embodiment 2 Hereinafter, a second embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a diagram showing a high-frequency circuit according to a second embodiment of the present invention.
It is a sectional side view of a wave circuit .

【0030】図2において、図1の構成と異なる点は、
図1における第2の接地導体5に代えて、第2の誘電体
8をフリップチップ方式で実装し、そこに第2の中心導
体4を設けた点である。
FIG. 2 is different from the configuration of FIG.
1 in that a second dielectric 8 is mounted by a flip-chip method instead of the second ground conductor 5 in FIG. 1, and the second center conductor 4 is provided there.

【0031】上記構成によれば、第1の誘電体2上に設
けられた第1の中心導体3と、第2の誘電体8上の第1
の誘電体2に面した側の第1の中心導体3の上方に設け
られた第2の中心導体4は、第1の接地導体1とでマイ
クロストリップ線路構造をとり、バンプ7の高さを変え
て線路導体間の距離を変化させたり、第2の中心導体4
による線路導体の幅を調整することで、結合度が容易に
調整できるとともに、線路間の誘電体は空気であるので
低損失な平行結合線路を実現できる。
According to the above configuration, the first center conductor 3 provided on the first dielectric 2 and the first center conductor 3 provided on the second dielectric 8
The second center conductor 4 provided above the first center conductor 3 on the side facing the dielectric 2 has a microstrip line structure with the first ground conductor 1, and the height of the bump 7 is reduced. By changing the distance between the line conductors,
By adjusting the width of the line conductor, the degree of coupling can be easily adjusted, and a low-loss parallel coupled line can be realized because the dielectric between the lines is air.

【0032】(実施例3) 以下、本発明の第3の実施例について図面を参照しなが
ら説明する。図3は本発明の第3の実施例における高周
波回路の側断面図である。
Embodiment 3 Hereinafter, a third embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a diagram showing a high-frequency circuit according to the third embodiment of the present invention.
It is a sectional side view of a wave circuit .

【0033】図3において、図1の構成と異なる点は、
第1の中心導体3Aと第2の中心導体4Aの線路幅を変
えた点である。
FIG. 3 differs from the configuration of FIG.
The point is that the line widths of the first center conductor 3A and the second center conductor 4A are changed.

【0034】第1の中心導体3Aと第2の中心導体4A
を異なった線路幅とすることで、第1、第2の中心導体
3A、4Aによって構成される結合線路の奇偶インピー
ダンスを変化させることができる。このようにして結合
線路の線路幅を変えることで、結合線路の奇偶インピー
ダンスを調整することが可能で、結合度の調整が容易な
平行結合線路を実現できる。
The first center conductor 3A and the second center conductor 4A
Are different line widths, it is possible to change the odd / even impedance of the coupling line formed by the first and second center conductors 3A and 4A. By changing the line width of the coupling line in this way, it is possible to adjust the odd / even impedance of the coupling line and to realize a parallel coupling line in which the degree of coupling can be easily adjusted.

【0035】(実施例4) 以下、本発明の第4の実施例について図面を参照しなが
ら説明する。図4は本発明の第4の実施例における高周
波回路の側断面図である。
Embodiment 4 Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 4 is a view showing a high-frequency circuit according to the fourth embodiment of the present invention.
It is a sectional side view of a wave circuit .

【0036】図4において、図1の構成と異なる点は、
第2の中心導体4Bを第1の中心導体3Bの真上ではな
く、斜め上方に設けることでオフセットした点である。
FIG. 4 differs from the configuration of FIG.
This is a point that the second center conductor 4B is offset by being provided not obliquely above but directly above the first center conductor 3B.

【0037】第1の中心導体B3と第2の中心導体4B
によって構成される結合線路の結合度は、線路間の結合
面積によって決まるが、2つの結合線路を正対させず、
ずらしてオフセットすることで、結合する面積を調整
し、結合度の調整が容易に可能な平行結合線路を実現で
きる。
The first center conductor B3 and the second center conductor 4B
Is determined by the coupling area between the lines, but the two coupled lines are not directly opposed,
By shifting and offsetting, it is possible to realize a parallel coupling line in which the coupling area is adjusted and the coupling degree can be easily adjusted.

【0038】(実施例5) 以下、本発明の第5の実施例について図面を参照しなが
ら説明する。図5は本発明の第5の実施例における高周
波回路の側断面図である。
Embodiment 5 Hereinafter, a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 5 is a view showing a high-frequency circuit according to a fifth embodiment of the present invention.
It is a sectional side view of a wave circuit .

【0039】図5において、1は第1の誘電体2の下面
に設けられた第1の接地導体、9、10はそれぞれ第1
の誘電体2上に一定の間隔に平行に設けた第3及び第4
の中心導体、11は第3及び第4の中心導体より一定距
離上方にフリップチップ方式の実装によって設け、第1
のオーバーレイ導体とする導体である。
In FIG. 5, reference numeral 1 denotes a first ground conductor provided on the lower surface of the first dielectric 2;
Third and fourth parallel members provided at predetermined intervals on the dielectric 2 of FIG.
Center conductor 11 is provided by a fixed distance above the third and fourth center conductors by flip-chip mounting.
Are conductors to be used as overlay conductors.

【0040】なお、第1の誘電体2上には、分布結合平
行線路となる第3の中心導体9と第4の中心導体10を
一定の間隔をあけて平行に設けると共に、その両側には
所定の間隔をあけて、お互いに影響のでないようにし
て、バンプ7を設け、フリップチップ方式の実装によっ
てオーバーレイ導体11を設置してある。
Note that a third center conductor 9 and a fourth center conductor 10 which are distributed coupled parallel lines are provided on the first dielectric 2 in parallel at a predetermined interval, and on both sides thereof. At predetermined intervals, the bumps 7 are provided so as not to affect each other, and the overlay conductor 11 is provided by flip-chip mounting.

【0041】第3及び第4の中心導体9、10は、所望
の線路幅で伝送路の長さ方向に形成する。
The third and fourth central conductors 9, 10 are formed in the length direction of the transmission line with a desired line width.

【0042】バンプ7の高さを変えることによりオーバ
ーレイ導体11による影響が変化するため、第3及び第
4の中心導体9、10で構成される分布結合平行線路は
結合度を容易に調整することができ、分布結合線路とオ
ーバーレイ導体11の間のオーバーレイ誘電体は空気で
あるので低損失である。
Since the influence of the overlay conductor 11 changes by changing the height of the bump 7, the distributed coupling parallel line composed of the third and fourth center conductors 9 and 10 can easily adjust the degree of coupling. And the overlay dielectric between the distributed coupling line and the overlay conductor 11 is air, so that the loss is low.

【0043】なお、第1の接地導体1は半導体基板に蒸
着した金属や不純物注入量の高いシリコン基板などを用
いて構成できる。
The first ground conductor 1 can be formed using a metal deposited on a semiconductor substrate or a silicon substrate having a high impurity implantation amount.

【0044】また例えば、第1の誘電体2としてはガリ
ウム砒素を用いてもよい。なお、本実施例において第1
のオーバーレイ導体11を分布結合平行線路に近づける
際に、第1のオーバーレイ導体11と分布結合平行線路
が接触しないならバンプ7を用いなくても良い。
For example, gallium arsenide may be used as the first dielectric 2. In the present embodiment, the first
When the first overlay conductor 11 and the distributed coupling parallel line do not come into contact with each other when the overlay conductor 11 is brought closer to the distributed coupling parallel line, the bump 7 may not be used.

【0045】(実施例6) 以下、本発明の第6の実施例について図面を参照しなが
ら説明する。図6は本発明の第6の実施例における高周
波回路の側断面図である。
Embodiment 6 Hereinafter, a sixth embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a view showing a high-frequency circuit according to the sixth embodiment of the present invention.
It is a sectional side view of a wave circuit .

【0046】図6において、図5の構成と異なる点は、
第3の誘電体12上に、第2のオーバーレイ導体13を
設け、第3、第4の中心導体9、10と、第2のオーバ
ーレイ導体13が面するようにフリップチップ実装した
点である。
FIG. 6 differs from the configuration of FIG.
The point is that the second overlay conductor 13 is provided on the third dielectric 12 and flip-chip mounted so that the third and fourth center conductors 9 and 10 and the second overlay conductor 13 face each other.

【0047】第2のオーバーレイ導体13は、第3及び
第4の中心導体9、10の上方にこれを覆うように形成
され、バンプ7の高さを変えたり、オーバーレイ導体1
3の面積、位置を変えることで、結合度を調整すること
ができる。
The second overlay conductor 13 is formed above the third and fourth center conductors 9 and 10 so as to cover the third and fourth center conductors 9 and 10.
By changing the area and position of No. 3, the degree of coupling can be adjusted.

【0048】なお、第2のオーバーレイ導体13を設け
ず、第3の誘電体のみをフリップチップ方式で実装する
ことでも、第3、第4の中心導体9、10の結合度を高
めることができる。また、この場合はバンプ7を用いな
くても良い。
The degree of coupling between the third and fourth center conductors 9 and 10 can also be increased by mounting only the third dielectric body by the flip-chip method without providing the second overlay conductor 13. . In this case, the bumps 7 need not be used.

【0049】(実施例7) 以下、本発明の第7の実施例について図面を参照しなが
ら説明する。図7は本発明の第7の実施例における高周
波回路の側断面図である。
Embodiment 7 Hereinafter, a seventh embodiment of the present invention will be described with reference to the drawings. FIG. 7 is a diagram showing a high-frequency circuit according to the seventh embodiment of the present invention.
It is a sectional side view of a wave circuit .

【0050】図7において、14は第1の誘電体2上に
設けられた導体、第3の接地導体18はオーバーレイ導
体14を第3のオーバーレイ導体とし、当該オーバーレ
イ導体14より一定距離上方にフリップチップ方式の実
装によって設けられた導体、17は導体18を第3の接
地導体として、当該第3の接地導体18の第1の誘電体
2に面する側に積層した第2の誘電体膜、15、16は
第2の誘電体膜17上の第3のオーバーレイ導体18上
方に、一定の間隔をあけて並行に設けられた第5及び第
6の中心導体である。
In FIG. 7, reference numeral 14 denotes a conductor provided on the first dielectric 2, and third ground conductor 18 denotes an overlay conductor.
The body 14 is a third overlay conductor, and a conductor provided by flip-chip mounting above the overlay conductor 14 by a fixed distance. Reference numeral 17 denotes a conductor of the third ground conductor 18 using the conductor 18 as a third ground conductor. The second dielectric films 15 and 16 laminated on the side facing the first dielectric 2 are arranged above the third overlay conductor 18 on the second dielectric film 17 at a constant interval in parallel. The fifth and sixth central conductors provided.

【0051】なお、第1の誘電体2上には、第3のオー
バーレイ導体14を設け、その両側には所定の間隔をあ
けて、お互いに影響のでないようにして、バンプ7を設
け、フリップチップ方式の実装によって第3の接地導体
18を設置し、前記第3の接地導体18の第3のオーバ
ーレイ導体14に面した側に、第2の誘電体膜17を積
層し、前記第2の誘電体膜17上の第3のオーバーレイ
導体14の上方に一定の間隔をあけて第5及び第6の中
心導体15、16を設け、これを分布結合平行線路とし
ている。
A third overlay conductor 14 is provided on the first dielectric 2, and bumps 7 are provided on both sides thereof at predetermined intervals so as not to affect each other. A third ground conductor 18 is provided by chip-type mounting, and a second dielectric film 17 is laminated on a side of the third ground conductor 18 facing the third overlay conductor 14. Fifth and sixth central conductors 15 and 16 are provided at a fixed interval above the third overlay conductor 14 on the dielectric film 17, and these are used as distributed coupling parallel lines.

【0052】以上の構成によれば、第5及び第6の中心
導体15、16で構成される分布結合平行線路は、第6
の実施例と同様に、バンプ7の高さを変えたり、オーバ
ーレイ導体14の面積、位置を変えることで、結合度を
調整することができる。
According to the above configuration, the distributed coupling parallel line constituted by the fifth and sixth center conductors 15 and 16 is the sixth parallel conductor.
As in the embodiment, the coupling degree can be adjusted by changing the height of the bumps 7 or changing the area and position of the overlay conductor 14.

【0053】また例えば、第1の誘電体2、第2の誘電
体膜17としてはガリウム砒素あるいは、シリコン窒化
膜、シリコン酸化膜を用いてもよい。
For example, gallium arsenide, a silicon nitride film, or a silicon oxide film may be used as the first dielectric 2 and the second dielectric film 17.

【0054】(実施例8) 以下、本発明の第8の実施例について図面を参照しなが
ら説明する。図8は本発明の第8の実施例における高周
波回路の側断面図である。
Embodiment 8 Hereinafter, an eighth embodiment of the present invention will be described with reference to the drawings. FIG. 8 is a view showing a high-frequency circuit according to the eighth embodiment of the present invention.
It is a sectional side view of a wave circuit .

【0055】図8はマイクロストリップ線路とスロット
線路間の変換を行うもので、図8において、2は第1の
誘電体、7はバンプ、19は第4の接地導体、20は第
7の中心導体、21は第3の誘電体膜、22は第5の接
地導体である。
FIG. 8 shows conversion between a microstrip line and a slot line. In FIG. 8, reference numeral 2 denotes a first dielectric, 7 denotes a bump, 19 denotes a fourth ground conductor, and 20 denotes a seventh center. A conductor, 21 is a third dielectric film, and 22 is a fifth ground conductor.

【0056】第1の誘電体2上には、一定の間隔をあけ
て第4の接地導体19を設けると共に、その上には所定
の間隔をあけて、前記第4の接地導体19にあけた間隔
に影響のでないようにして、バンプ7を設け、フリップ
チップ方式の実装によって第5の接地導体22を設置
し、この第5の接地導体22の第4の接地導体19に面
した側に、第3の誘電体膜21を積層し、この第3の誘
電体膜21上の第4の接地導体19にあけた間隔の上方
に第7の中心導体20を設け、第4の接地導体19にあ
けた間隔をスロット線路、第7の中心導体20をマイク
ロストリップ線路として、この2つの線路の結合部を構
成する。
A fourth ground conductor 19 is provided on the first dielectric 2 at a constant interval, and is provided on the fourth ground conductor 19 at a predetermined interval. The bump 7 is provided so as not to affect the interval, the fifth ground conductor 22 is provided by flip-chip mounting, and the fifth ground conductor 22 facing the fourth ground conductor 19 is A third dielectric film 21 is laminated, and a seventh center conductor 20 is provided above the third dielectric film 21 at an interval above the fourth ground conductor 19. The space between the two lines is defined as a slot line and the seventh center conductor 20 as a microstrip line.

【0057】第7の中心導体20と第4の接地導体19
で構成される結合部は、バンプ7の高さを変えたり、交
差角を変えることで、結合度を調整することができる。
The seventh center conductor 20 and the fourth ground conductor 19
Can be adjusted by changing the height of the bump 7 or changing the intersection angle.

【0058】(実施例9) 以下、本発明の第9の実施例について図面を参照しなが
ら説明する。図9は本発明の第9の実施例における高周
波回路の側断面図である。
Embodiment 9 Hereinafter, a ninth embodiment of the present invention will be described with reference to the drawings. FIG. 9 is a view showing a high-frequency circuit according to the ninth embodiment of the present invention.
It is a sectional side view of a wave circuit .

【0059】本実施例もマイクロストリップ線路とスロ
ット線路変換回路を示したもので、図8に示した第8の
実施例と異なるのは、スロット線路をフリップチップ方
式の実装により構成した点である。図9において、1は
第1の接地導体、2は第1の誘電体、7はバンプ、23
は第8の中心導体、24は第6の接地導体、25は第4
の誘電体とする。
This embodiment also shows a microstrip line and a slot line conversion circuit. The difference from the eighth embodiment shown in FIG. 8 is that the slot line is formed by flip-chip mounting. . 9, 1 is a first ground conductor, 2 is a first dielectric, 7 is a bump, 23
Is the eighth center conductor, 24 is the sixth ground conductor, 25 is the fourth
Of dielectric material.

【0060】下面に第1の接地導体1を有する第1の誘
電体2上には、第8の中心導体23を設けると共に、そ
の両側には所定の間隔をあけて、お互いに影響のでない
ようにして、バンプ7を設け、フリップチップ方式の実
装によって第4の誘電体25を設置し、この第4の誘電
体25の第8の中心導体23に面した側に、第8の中心
導体23と交差するように一定の間隔をあけて第6の接
地導体24を設け、これをマイクロストリップ線路とス
ロット線路の結合部とする。
An eighth center conductor 23 is provided on the first dielectric 2 having the first ground conductor 1 on the lower surface, and a predetermined interval is provided on both sides thereof so as not to affect each other. Then, a bump 7 is provided, a fourth dielectric 25 is provided by flip-chip mounting, and an eighth center conductor 23 is provided on the side of the fourth dielectric 25 facing the eighth center conductor 23. A sixth grounding conductor 24 is provided at regular intervals so as to intersect with the third conductor, and this is used as a coupling portion between the microstrip line and the slot line.

【0061】第8の中心導体23と第6の接地導体24
で構成される結合部は、適宜バンプ7の高さを変えた
り、交差角を変えることで、結合度を調整することがで
きる。
Eighth center conductor 23 and sixth ground conductor 24
Can be adjusted by appropriately changing the height of the bump 7 or changing the intersection angle.

【0062】[0062]

【発明の効果】以上のように本発明は、結合線路の2導
体、結合線路とオーバーレイ導体、あるいはマイクロス
トリップ線路とスロット線路をそれぞれ独立して構成す
ることで、設計の自由度が増し、結合度の調整が容易で
低損失など、優れた性能を有する高周波回路を構成する
ものである。
As described above, according to the present invention, the degree of freedom of design is increased by independently configuring the two conductors of the coupling line, the coupling line and the overlay conductor, or the microstrip line and the slot line. This constitutes a high-frequency circuit having excellent performance such as easy adjustment of the degree and low loss.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例における高周波回路の側
断面図
FIG. 1 is a side sectional view of a high-frequency circuit according to a first embodiment of the present invention.

【図2】本発明の第2の実施例における高周波回路の側
断面図
FIG. 2 is a side sectional view of a high-frequency circuit according to a second embodiment of the present invention.

【図3】本発明の第3の実施例における高周波回路の側
断面図
FIG. 3 is a side sectional view of a high-frequency circuit according to a third embodiment of the present invention.

【図4】本発明の第4の実施例における高周波回路の側
断面図
FIG. 4 is a side sectional view of a high-frequency circuit according to a fourth embodiment of the present invention.

【図5】本発明の第5の実施例における高周波回路の側
断面図
FIG. 5 is a side sectional view of a high-frequency circuit according to a fifth embodiment of the present invention.

【図6】本発明の第6の実施例における高周波回路の側
断面図
FIG. 6 is a side sectional view of a high-frequency circuit according to a sixth embodiment of the present invention.

【図7】本発明の第7の実施例における高周波回路の側
断面図
FIG. 7 is a side sectional view of a high-frequency circuit according to a seventh embodiment of the present invention.

【図8】本発明の第8の実施例における高周波回路の側
断面図
FIG. 8 is a side sectional view of a high-frequency circuit according to an eighth embodiment of the present invention.

【図9】本発明の第9の実施例における高周波回路の側
断面図
FIG. 9 is a side sectional view of a high-frequency circuit according to a ninth embodiment of the present invention.

【図10】従来の伝送線路の側断面図FIG. 10 is a side sectional view of a conventional transmission line.

【図11】従来の伝送線路の側断面図FIG. 11 is a side sectional view of a conventional transmission line.

【図12】従来の伝送線路の側断面図FIG. 12 is a side sectional view of a conventional transmission line.

【符号の説明】[Explanation of symbols]

1 第1の接地導体 2 第1の誘電体 3 第1の中心導体 4 バンプ 5 第1の誘電体膜 6 第2の中心導体 7 第2の誘電体膜 8 誘電体材料 9 半導体集積回路 21 第3の接地導体 22 第2の誘電体 23 第3の中心導体 24 第4の中心導体 25 第3の誘電体膜 28 金属膜 29 スルーホール 31 第4の接地導体 32 第4の誘電体膜 33 中心導体 34 中心導体 35 第3の誘電体 36 ガリウム砒素基板 101 導体 102 誘電体基板 103 中心導体 DESCRIPTION OF SYMBOLS 1 1st ground conductor 2 1st dielectric 3 1st center conductor 4 Bump 5 1st dielectric film 6 2nd center conductor 7 2nd dielectric film 8 Dielectric material 9 Semiconductor integrated circuit 21st 3 ground conductor 22 2nd dielectric 23 3rd center conductor 24 4th center conductor 25 3rd dielectric film 28 metal film 29 through hole 31 4th ground conductor 32 4th dielectric film 33 center Conductor 34 central conductor 35 third dielectric 36 gallium arsenide substrate 101 conductor 102 dielectric substrate 103 central conductor

フロントページの続き (56)参考文献 特開 平1−195701(JP,A) 特開 平5−37213(JP,A) 特開 昭58−75302(JP,A) 特開 平2−121502(JP,A) 特開 平7−46009(JP,A) 特開 平3−295302(JP,A) 実開 昭49−136141(JP,U) 実開 昭61−57605(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01P 5/18 H01P 5/02 603 H01P 5/10 Continuation of the front page (56) References JP-A-1-195701 (JP, A) JP-A-5-37213 (JP, A) JP-A-58-75302 (JP, A) JP-A-2-121502 (JP) JP-A-7-46009 (JP, A) JP-A-3-295302 (JP, A) JP-A-49-136141 (JP, U) JP-A-61-57605 (JP, U) (58) Field surveyed (Int.Cl. 7 , DB name) H01P 5/18 H01P 5/02 603 H01P 5/10

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の誘電体の下面に設けられた第1の
接地導体と、前記第1の誘電体上に設けられた第1の中
心導体と、前記第1の中心導体より一定距離上方にフリ
ップチップ方式の実装によって設けられた導体と、前記
導体を第2の接地導体として、前記第1の誘電体に面し
た側に積層した第1の誘電体膜と、前記第1の誘電体膜
上に第1の中心導体の上方に設けられた第2の中心導体
とを具備した高周波回路
1. A first ground conductor provided on a lower surface of a first dielectric, a first center conductor provided on the first dielectric, and a fixed distance from the first center conductor. A conductor provided upward by flip-chip mounting, a first dielectric film laminated on the side facing the first dielectric, using the conductor as a second ground conductor, A high frequency circuit comprising: a second central conductor provided on the body film above the first central conductor.
【請求項2】 第1の誘電体の下面に設けられた第1の
接地導体と、前記第1の誘電体上に設けられた第1の中
心導体と、前記第1の中心導体より一定距離上方にフリ
ップチップ方式の実装によって設けられた誘電体と、前
記誘電体を第2の誘電体として、前記第1の誘電体に面
した側の前記第1の中心導体の上方に設けられた第2の
中心導体とを具備する高周波回路
2. A first ground conductor provided on a lower surface of a first dielectric, a first center conductor provided on the first dielectric, and a fixed distance from the first center conductor. A dielectric provided above by flip-chip mounting; and a second dielectric provided above the first central conductor on a side facing the first dielectric, with the dielectric being a second dielectric. A high-frequency circuit comprising two center conductors.
【請求項3】 第1の中心導体と第2の中心導体の線路
幅を変えることを特徴とした請求項1、若しくは請求項
2いずれか記載の高周波回路
3. The high-frequency circuit according to claim 1, wherein a line width of the first center conductor and a line width of the second center conductor are changed.
【請求項4】 第1の中心導体の斜め上方に第2の中心
導体を設けることを特徴とした請求項1、若しくは請求
項2いずれか記載の高周波回路
4. The high-frequency circuit according to claim 1, wherein a second center conductor is provided obliquely above the first center conductor.
【請求項5】 第1の誘電体の下面に設けられた第1の
接地導体と、前記第1の誘電体上に一定の間隔に平行に
設けられた第3及び第4の中心導体と、前記第3及び第
4の中心導体より一定距離上方にフリップチップ方式の
実装によって設け、第1のオーバーレイ導体とする導体
とを具備する高周波回路
5. A first ground conductor provided on a lower surface of a first dielectric, third and fourth central conductors provided in parallel on the first dielectric at a predetermined interval, and the third and provided 4 constant distance above the center conductor of the implementation of a flip-chip method, a high-frequency circuit comprising a conductor of the first overlay conductor.
【請求項6】 第1の誘電体の下面に設けられた第1の
接地導体と、前記第1の誘電体上に一定の間隔に平行に
設けられた第3及び第4の中心導体と、前記第3及び第
4の中心導体より一定距離上方にフリップチップ方式の
実装によって設けられた誘電体と、前記誘電体を第3の
誘電体として、前記第3の誘電体上の前記第3及び第4
の中心導体の上方に面する側に設けられ、第2のオーバ
ーレイ導体とする導体とを具備する高周波回路
6. A first ground conductor provided on a lower surface of a first dielectric, third and fourth center conductors provided in parallel on the first dielectric at a predetermined interval, and A dielectric provided by a flip-chip method above the third and fourth center conductors by a fixed distance, and the third and fourth dielectrics on the third dielectric, wherein the dielectric is a third dielectric. 4th
Provided on the side facing the upper center conductor, a high-frequency circuit comprising a conductor of a second overlay conductor.
【請求項7】 第1の誘電体上に設けられ導体と、前記
導体を第3のオーバーレイ導体とし、前記第3のオーバ
ーレイ導体より一定距離上方にフリップチップ方式の実
装によって設けられた導体と、前記導体を第3の接地導
体として、前記第3の接地導体の前記第1の誘電体に面
する側に積層した第2の誘電体膜と、前記第2の誘電体
膜上の前記第3のオーバーレイ導体上方に、一定の間隔
をあけて並行に設けられた第5及び第6の中心導体とを
具備する高周波回路
7. A conductor provided on a first dielectric, a conductor provided as a third overlay conductor, and provided by a flip-chip mounting above the third overlay conductor by a fixed distance, A second dielectric film laminated on a side of the third ground conductor facing the first dielectric; a third ground conductor on the second dielectric film; overlay the conductor upwards, high-frequency circuit having a fifth and sixth central conductor of which is provided in parallel at regular intervals.
【請求項8】 第1の誘電体上に一定の間隔に設けられ
導体と、前記導体を第4の接地導体としたスロットライ
ン構造とし、前記第4の接地導体より一定距離上方にフ
リップチップ方式の実装によって設けられた導体と、前
記導体を第5の接地導体として、前記第4の接地導体の
面した側に積層した第3の誘電体膜と、前記第3の誘電
体膜上の前記第4の接地導体に面した側に設けられた第
7の中心導体とを具備する高周波回路
8. A slot line structure in which conductors are provided on the first dielectric at regular intervals and the conductor is a fourth ground conductor, and a flip-chip method is provided above the fourth ground conductor by a constant distance. A third dielectric film laminated on the side facing the fourth ground conductor, using the conductor as a fifth ground conductor, and the third dielectric film on the third dielectric film. A high-frequency circuit comprising: a seventh center conductor provided on a side facing the fourth ground conductor.
【請求項9】 第1の誘電体の下面に設けられた第1の
接地導体と、前記第1の誘電体上に設けられた第8の中
心導体と、前記第8の中心導体より一定距離上方にフリ
ップチップ方式の実装によって設けられた誘電体と、前
記誘電体を第4の誘電体として、前記第8の中心導体に
面した側に一定の間隔に設けてスロットを有する、第6
の接地導体とを具備する高周波回路
9. A first ground conductor provided on the lower surface of the first dielectric, an eighth center conductor provided on the first dielectric, and a fixed distance from the eighth center conductor. A sixth dielectric having a dielectric provided upward by flip-chip mounting, and a slot provided at a predetermined interval on a side facing the eighth central conductor, using the dielectric as a fourth dielectric;
High-frequency circuit comprising: a ground conductor;
【請求項10】 第1の接地導体として、不純物注入量
の高いシリコン基板を用いることを特徴とした請求項
1、2、3、4、5、6若しくは請求項9いずれか記載
高周波回路
10. The high-frequency circuit according to claim 1, wherein a silicon substrate having a high impurity implantation amount is used as the first ground conductor.
【請求項11】 誘電体膜として、シリコン窒化膜また
はシリコン酸化膜を用いることを特徴とした請求項1、
3、4、7、若しくは請求項8いずれか記載の高周波回
11. The method according to claim 1, wherein a silicon nitride film or a silicon oxide film is used as the dielectric film.
9. The high-frequency circuit according to claim 3, 4, 7, or 8.
Road .
【請求項12】 誘電体として、ガリウム砒素を用いる
ことを特徴とした請求項1、2、3、4、5、6、7、
8、若しくは請求項9いずれか記載の高周波回路
12. The method according to claim 1, wherein gallium arsenide is used as the dielectric.
A high-frequency circuit according to claim 8 or claim 9.
JP05328236A 1993-04-07 1993-12-24 High frequency circuit Expired - Fee Related JP3077487B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05328236A JP3077487B2 (en) 1993-12-24 1993-12-24 High frequency circuit
US08/223,979 US5510758A (en) 1993-04-07 1994-04-06 Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05328236A JP3077487B2 (en) 1993-12-24 1993-12-24 High frequency circuit

Publications (2)

Publication Number Publication Date
JPH07183708A JPH07183708A (en) 1995-07-21
JP3077487B2 true JP3077487B2 (en) 2000-08-14

Family

ID=18207968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05328236A Expired - Fee Related JP3077487B2 (en) 1993-04-07 1993-12-24 High frequency circuit

Country Status (1)

Country Link
JP (1) JP3077487B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102677039B1 (en) * 2022-11-28 2024-06-19 곽훈희 Glove type wet tissue

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010081507A (en) * 2008-09-29 2010-04-08 Panasonic Corp Directional coupler
JP2010088011A (en) * 2008-10-02 2010-04-15 Panasonic Corp Directional coupler

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102677039B1 (en) * 2022-11-28 2024-06-19 곽훈희 Glove type wet tissue

Also Published As

Publication number Publication date
JPH07183708A (en) 1995-07-21

Similar Documents

Publication Publication Date Title
JP3241139B2 (en) Film carrier signal transmission line
US7170373B2 (en) Dielectric waveguide filter
US20040174228A1 (en) High-frequency circuit and high-frequency package
CA1212431A (en) Variable delay line
US20190371746A1 (en) Matching circuit for integrated circuit die
JP2002026610A (en) Filter
US20040041653A1 (en) High Frequency Apparatus
JP3077487B2 (en) High frequency circuit
JP3142010B2 (en) Microwave coupling line
JP2001267503A (en) Capacitor and integrated circuit
JP3303226B2 (en) Flip chip mounting structure
JPH11330808A (en) Matching circuit
JP4108817B2 (en) Microwave / millimeter wave circuit device and manufacturing method thereof
JPH11195730A (en) Semiconductor device
JPH10335910A (en) Converting line
JP3100232B2 (en) Signal lines for high-frequency electronic components
CN115207592A (en) Compact integrated directional coupler with high coupling coefficient
JP3334954B2 (en) High frequency semiconductor device
JPH0624223B2 (en) Microwave integrated circuit device
US5751201A (en) Resonator with metal layers devoid of DC connection and semiconductor device in substrate
JP3077636B2 (en) Monolithic microwave integrated circuit
JP2000151223A (en) Semiconductor device
JPH04167703A (en) Delay line
JP3507874B2 (en) High frequency semiconductor device
JP3185837B2 (en) High frequency line

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees